JP2018125414A - インダクタ装置及びその製造方法 - Google Patents

インダクタ装置及びその製造方法 Download PDF

Info

Publication number
JP2018125414A
JP2018125414A JP2017016469A JP2017016469A JP2018125414A JP 2018125414 A JP2018125414 A JP 2018125414A JP 2017016469 A JP2017016469 A JP 2017016469A JP 2017016469 A JP2017016469 A JP 2017016469A JP 2018125414 A JP2018125414 A JP 2018125414A
Authority
JP
Japan
Prior art keywords
conductor
layer
pad
base
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017016469A
Other languages
English (en)
Other versions
JP6767274B2 (ja
Inventor
元 中西
Hajime Nakanishi
元 中西
清和 佐藤
Kiyokazu Sato
清和 佐藤
修 星野
Osamu Hoshino
修 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017016469A priority Critical patent/JP6767274B2/ja
Priority to US15/880,003 priority patent/US10854373B2/en
Priority to CN201810076878.1A priority patent/CN108376604B/zh
Publication of JP2018125414A publication Critical patent/JP2018125414A/ja
Application granted granted Critical
Publication of JP6767274B2 publication Critical patent/JP6767274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H01F27/2852—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2823—Wires
    • H01F27/2828—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12—Insulating of windings
    • H01F41/122—Insulating between turns or between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】所望の断面積を有する導体パターン層を信頼性よく形成できる新規な構造のインダクタ装置を提供する。【解決手段】樹脂フィルム１０と、樹脂フィルム１０の一方の面に形成され、第１パッドを備えた第１ベース導体層２０ａと、樹脂フィルム１０の他方の面に形成され、第１パッドに対応する位置に第２パッドを備えた第２ベース導体層３０ａと、第１パッドから第２パッドまで貫通するスルーホールＴＨ１と、スルーホールＴＨ１内に充填された貫通導体ＴＣと、樹脂フィルム１０の一方の面に形成され、第１ベース導体層２０ａの上に開口部４０ａが配置された第１絶縁層４０と、第１絶縁層４０の開口部４０ａ内の第１ベース導体層２０ａの上に形成された第１かさ上げ導体部Ｌ１とを含み、第１ベース導体層２０ａと第１かさ上げ導体部Ｌ１とより第１導体パターン層２０が形成され、第１導体パターン層２０は、断面形状が凸状に形成されている。【選択図】図１３

Description

本発明は、インダクタ装置及びその製造方法に関する。
従来、電子機器の高周波回路などに使用されるインダクタ装置がある。インダクタ装置の構造としては、電線を巻いた巻線型や平面上に渦巻状のコイル導体を形成した平面型などがある。
特開２００５−２１００１０号公報 特開２０１５−３２６２５号公報 特開２０１５−３７１７９号公報 特開２０１６−９８６２号公報
後述する予備的事項で説明するように、インダクタ装置の導体パターン層の形成方法では、基板の上に薄膜の下地銅層パターンを形成し、隣り合う下地銅層パターンの間にレジスト層のパターンを配置する。
さらに、各下地銅層パターンの上に第１銅めっき層を形成し、レジスト層を除去した後に、第１銅めっき層の上に第２めっき層を追加で形成する。これにより、下地銅層パターンの上に第１銅めっき層及び第２銅めっき層が形成されて、所望の断面積を有する導体パターン層が得られる。
このような導体パターン層の形成方法では、下地銅層パターンが狭ピッチ化されると、隣り合う第２銅めっき層が接触しやすく、導体パターン層の電気ショートが発生しやすい課題がある。
所望の断面積を有する導体パターン層を信頼性よく形成できる新規な構造のインダクタ装置及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、樹脂フィルムと、前記樹脂フィルムの一方の面に形成され、第１パッドを備えた第１ベース導体層と、前記樹脂フィルムの他方の面に形成され、前記第１パッドに対応する位置に第２パッドを備えた第２ベース導体層と、前記第１パッドから前記第２パッドまで貫通するスルーホールと、前記スルーホール内に充填され、前記第１パッドと前記第２パッドとを接続する貫通導体と、前記樹脂フィルムの一方の面に形成され、前記第１ベース導体層の上に開口部が配置された第１絶縁層と、前記第１絶縁層の開口部内の前記第１ベース導体層の上に形成された第１かさ上げ導体部とを有し、前記第１ベース導体層と前記第１かさ上げ導体部とより第１導体パターン層が形成され、第１導体パターン層は、断面形状が凸状に形成されているインダクタ装置が提供される。
また、その開示の他の観点によれば、樹脂フィルムと、前記樹脂フィルム一方の面に接着された第１金属箔と、前記樹脂フィルム他方の面に接着された第２金属箔とを備えた積層基材を用意する工程と、前記積層基材の第１金属箔をパターニングして、第１パッドを備えた第１ベース導体層を形成する工程と、前記第１パッドから前記第２金属箔まで貫通するスルーホールを形成する工程と、前記スルーホール内に貫通導体を形成して、前記第１パッドと前記第２金属箔とを前記貫通導体を介して接続する工程と、前記第２金属箔をパターニングして、前記貫通導体に接続される第２パッドを備えた第２ベース導体層を形成する工程と、前記樹脂フィルムの一方の面に、前記第１ベース導体層の上に開口部が配置された第１絶縁層を形成する工程と、電解めっきにより、前記第１絶縁層の開口部内の前記第１ベース導体層の上に第１かさ上げ導体部を形成して、前記第１ベース導体層と前記第１かさ上げ導体部とから第１導体パターン層を得る工程とを有し、前記第１導体パターン層は、断面形状が凸状に形成されるインダクタ装置の製造方法が提供される。
以下の開示によれば、インダクタ装置は、樹脂フィルムの一方の面に第１パッドを備えた第１ベース導体層が形成され、他方の面に、第１パッドに対応する位置に第２パッドを備えた第２ベース導体層が形成されている。
第１パッドから第２パッドまで貫通するスルーホールが形成され、スルーホール内に第１パッドと第２パッドとを接続する貫通導体が充填されている。
また、樹脂フィルムの一方の面に第１ベース導体層の上に開口部が配置された第１絶縁層が形成されている。さらに、第１絶縁層の開口部内の第１ベース導体層の上に第１かさ上げ導体部が形成されている。
第１ベース導体層と第１かさ上げ導体部とより第１導体パターン層が形成され、第１導体パターン層は、断面形状が凸状に形成されている。
一つの好適な態様では、第１ベース導体層は厚膜の金属箔から形成される。このため、第１絶縁層の開口部内の第１ベース導体層の上に第１かさ上げ導体部を形成することで、所望の厚みの第１導体パターン層を得ることができる。
また、隣り合う第１ベース導体層の間に第１絶縁層が壁として配置されるため、第１ベース導体層の断面積を増大させる際に、第１導体パターン層が接触するおそれがなく、電気ショートの発生が防止される。
また、第１絶縁層の開口部の幅が第１ベース導体層の幅よりも小さく設定されるため、第１ベース導体層及び第１かさ上げ導体部から形成される第１導体パターン層は、断面形状が凸状に形成されている。
このため、第１ベース導体層の配置ピッチを広げることなく、第１ベース導体層の断面積を増大させることができる。
図１（ａ）〜（ｃ）は予備的事項のインダクタ装置の導体パターン層の形成方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項のインダクタ装置の導体パターン層の形成方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図及び平面図（その１）である。 図４（ａ）〜（ｃ）は実施形態のインダクタ装置の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図及び平面図（その３）である。 図６（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図（その４）である。 図７（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図（その５）である。 図８（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図（その６）である。 図９（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図及び平面図（その７）である。 図１０（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図（その８）である。 図１１（ａ）及び（ｂ）は実施形態のインダクタ装置の製造方法を示す断面図（その９）である。 図１２は実施形態のインダクタ装置の製造方法を示す断面図（その１０）である。 図１３は実施形態のインダクタ装置を示す断面図である。 図１４は図１３のインダクタ装置の下面側の第１ベース導体層を示す平面図である。 図１５は図１３のインダクタ装置の上面側の第２ベース導体層を示す平面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１及び図２は、予備的事項に係るインダクタ装置の導体パターン層の形成方法を説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
予備的事項に係るインダクタ装置の導体パターン層の形成方法では、図１（ａ）に示すように、まず、基板１００の上に銅層をめっきで形成し、銅層をパターニングして下地銅層パターン２２０を形成する。下地銅層パターン２２０は，厚みが２μｍ〜５μｍ程度の薄膜で形成される。
次いで、図１（ｂ）に示すように、下地銅層パターン２２０の上に開口部３００ａが配置されたレジスト層３００のパターンを隣り合う下地銅層パターン２２０の間に配置する。レジスト層３００は、各下地銅層パターン２２０の上に電解めっき層を形成する際に、各電解めっき層を分離するための壁として形成される。
次いで、図１（ｃ）に示すように、下地銅層パターン２２０をめっき給電経路に利用する電解めっきにより、下地銅層パターン２２０の上に第１銅めっき層２４０を形成する。その後に、図２（ａ）に示すように、レジスト層３００が除去される。
さらに、図２（ｂ）に示すように、下地銅層パターン２２０及び第１銅めっき層２４０の上に電解めっきにより第２銅めっき層２６０を形成する。
このようにして、薄膜の下地銅層パターン２２０の上に第１銅めっき層２４０及び第２銅めっき層２６０が形成されて、所望の断面積を有する導体パターン層２００が得られる。
導体パターン層２００の断面積を大きく設定することにより、導体パターン層２００の直流抵抗が小さくなり、インダクタ装置の消費電力を低減させることができる。
前述した導体パターン層２００の形成方法では、図２（ｂ）での第２銅めっき層２６０の形成はレジスト層３００を除去した後に行われる。このため、特に下地銅層パターン２２０が狭ピッチされると、隣り合う導体パターン層２００が接触しやすく、電気ショートが発生しやすくなる課題がある。
近年では、導体パターン層２００の厚みは、例えば１００μｍ程度で要求されている。しかし、前述した図１（ｂ）のレジスト層３００のパターンをフォトリグラフィで形成する工程では、レジスト層３００の厚みは５０μｍ程度が限界である。
このため、前述した図２（ｂ）の工程で、第２銅めっき層を追加で形成する必要がある。このとき、隣り合う導体パターン層２００の電気ショートを防止するためには、異方性銅めっきなどの特殊なプロセスを導入する必要があり、コスト上昇を招く。
また、この対策として、第２銅めっき層２６０を形成する前に、前述した図１（ｃ）の工程で、レジスト層３００の上にさらに別のレジスト層をパターニングして壁を積層して形成する手法が考えられる。
しかし、下地銅層パターン２２０が狭ピッチ化されると、凹凸面の上に精度よく位置合わせしてレジスト層を積層してパターンニングすることは困難である。
以下に説明する実施形態のインダクタ装置及びその製造方法では、前述した課題を解消することができる。
（実施形態）
図３〜図１２は実施形態のインダクタ装置の製造方法を説明するための図、図１３〜図１５は実施形態のインダクタ装置を説明するための図である。
以下、インダクタ装置の製造方法を説明しながら、インダクタ装置の構造について説明する。
実施形態のインダクタ装置の製造方法では、まず、図３（ａ）に示すように、積層基材５を用意する。積層基材５は、樹脂フィルム１０と、樹脂フィルム１０の上面に接着された第１銅箔２０ｘと、樹脂フィルム１０の下面に接着された第２銅箔３０ｘとを備えている。樹脂フィルム１０として、好適には、ポリイミドフィルム、ポリエステルフィルム、又はエポキシフィルムが使用される。
本実施形態では、樹脂フィルム１０の一方の面を上面とし、樹脂フィルム１０の他方の面を下面として説明する。あるいは、逆に、樹脂フィルム１０の一方の面を下面とし、樹脂フィルム１０の他方の面を上面としてもよい。
第１銅箔２０ｘは第１金属箔の一例であり、第２銅箔３０ｘは第２金属箔の一例であり、インダクタ装置のコイル層として機能する各種の金属箔を使用してもよい。
例えば、樹脂フィルム１０の厚みは、１５μｍ〜５０μｍであり、第１銅箔２０ｘ及び第２銅箔３０ｘの各厚みは、３５μｍ〜７０μｍである。このような積層基材５は、フレキシブル銅張積層板(FCCL(Flexible Cupper Clad Laminate))とも呼ばれる。
図３（ｂ）は、図３（ａ）の積層基材５の全体の様子を示す縮小平面図である。図３（ｂ）の平面図に示すように、積層基材５は、可撓性を有する長手状のフレキシブル基材であり、例えば、ロールに巻き付けられた巻体が長尺状に引き出されて搬送される。
積層基材５には、長手方向に複数の製品領域Ｒが区画されており、後に製品領域Ｒごとに切断される。図３（ａ）の断面図では、図３（ｂ）の平面図の一つの製品領域Ｒが部分的に示されている。図３（ａ）の断面図は、図３（ｂ）のＩ−Ｉに沿った断面に相当する。
そして、プレス加工などにより、積層基材５の短手方向の両端部にスプロケットホールＳＨを形成する。スプロケットホールＳＨは、積層基材５の長手方向に一定間隔を空けて並んで配置される。インダクタ装置の製造工程で積層基材５を各種の製造装置に搬送する際に、スプロケットホールＳＨにピンが挿入されて位置決めされる。
次いで、図４（ａ）に示すように、積層基材５の上面に、開口部１２ａが設けられたレジスト層１２をフォトリソグラフィに基づいてパターニングする。
さらに、図４（ｂ）に示すように、レジスト層１２をマスクにして開口部１２ａを通して第１銅箔２０ｘをウェットエッチングすることにより、第１ベース導体層２０ａを得る。その後に、レジスト層１２が除去される。
第１ベース導体層２０ａは、製品領域Ｒの中央側に配置される第１パッドＰ１と、製品領域Ｒの一端側に配置される第２パッドＰ２と、製品領域Ｒの他端側に配置される第５パッドＰ５と、第１パッドＰ１と第５パッドＰ５とを繋ぐ配線部Ｗとから形成される。
第１ベース導体層２０ａは、第１パッドＰ１を始点として渦巻状に配置された配線部Ｗを介して第５パッドＰ５まで繋がって延在している。第２パッドＰ２は、ベース導体層２０ａの他の部分と分離されて配置される。
なお、第１ベース導体層２０ａを形成した後に、前述した図３（ｂ）のスプロケットホールＳＨを形成してもよい。
このようにして、まず、厚膜の第１銅箔２０ｘをサブトラクティブ法によってパターニングして第１ベース導体層２０ａを形成する。
続いて、図４（ｃ）に示すように、積層基材５の上面側にめっきレジスト層１３を形成する。さらに、図５（ａ）に示すように、フォトリソグラフィに基づいてめっきレジスト層１３をパターニングする。これにより、第１ベース導体層２０ａの第１パッドＰ１の上に、めっきレジスト層１３のホール状の第１開口部１３ａが配置される。
また同時に、第１ベース導体層２０ａの第２パッドＰ２の上に、めっきレジスト層１３のホール状の第２開口部１３ｂが配置される。
次いで、図５（ｂ）に示すように、パンチングなどにより、めっきレジスト層１３の第１開口部１３ａ内の第１パッドＰ１、樹脂フィルム１０及び第２銅箔３０ｘを貫通加工して第１スルーホールＴＨ１を形成する。
図５（ｂ）の部分平面図を加えて参照すると、第１パッドＰ１の中央部に第１スルーホールＴＨ１が配置され、第１パッドＰ１は平面視でリング状に加工される。そして、第１スルーホールＴＨ１及びその周囲の第１パッドＰ１の領域の上にめっきレジスト層１３の第１開口部１３ａが配置された状態となる。
さらに同様に、めっきレジスト層１３の第２開口部１３ｂ内の第２パッドＰ２の上面から第２銅箔３０ｘの下面まで貫通する第２スルーホールＴＨ２を形成する。第１パッドＰ１と同様に、第２パッドＰ２の内部に第２スルーホールＴＨ２が配置される。そして、第２スルーホールＴＨ２及びその周囲の第２パッドＰ２の領域の上にめっきレジスト層１３の第２開口部１３ｂが配置された状態となる。
次いで、図６（ａ）に示すように、図５（ｂ）の構造体の下にマスキングテープ１６を貼り付ける。
さらに、図６（ｂ）に示すように、第２銅箔３０ｘをめっき給電経路に利用する電解めっきにより、第１スルーホールＴＨ１内に銅めっき層を充填して貫通導体ＴＣを形成する。図６（ｂ）の例では、貫通導体ＴＣが第１パッドＰ１の上面を覆って形成されているが、貫通導体ＴＣの上面と第１パッドＰ１の上面とが面一になるように形成してもよい。
図６（ｂ）の構造を採用することにより、貫通導体ＴＣと第１パッドＰ１との接続面積が増加するため、相互の接続の信頼性を向上させることができる。
本実施形態では、第１スルーホールＴＨ１内に電解めっきで貫通導体ＴＣを形成する際に、第１スルーホールＴＨ１の側壁に、シード層として機能する銅からなる無電解めっき層を形成しない手法を採用する。
このため、第１スルーホールＴＨ１内の樹脂フィルム１０の側面に電解めっき層が直接形成されて貫通導体ＴＣが得られる、よって、貫通導体ＴＣと第１スルーホールＴＨ１内の側壁に露出する樹脂フィルム１０とは単に接触した状態となる（図６（ｂ）のＳで示される界面）。
これにより、後の工程で加熱処理されて樹脂フィルム１０が収縮する際に、第１スルーホールＴＨ１内の貫通導体ＴＣから樹脂フィルム１０が横方向に分離するため、貫通導体ＴＣにクラックが発生することが防止される。
本実施形態と違って、第１スルーホールＴＨ１の側壁にシード層として無電解めっき層を形成すると、第１スルーホールＴＨ１の側壁の全体から銅めっきが成長するため、貫通導体ＴＣを第１スルーホールＴＨ１内に良好に充填できるメリットがある。
しかし、この手法では、第１スルーホールＴＨ１内の側壁に露出する樹脂フィルム１０と貫通導体ＴＣとが化学的に結合して密着した状態となる。このため、後の工程で加熱処理されて樹脂フィルム１０が収縮する際に、第１スルーホールＴＨ１内の貫通導体ＴＣが樹脂フィルム１０によって横方向に引っ張られて応力がかかるため、貫通導体ＴＣにクラックが発生しやすくなる。
このように、貫通導体ＴＣを第１スルーホールＴＨ１内の側壁の樹脂フィルム１０と単に接触するように形成することにより、貫通導体ＴＣによる接続の信頼性を向上させることができる。
また同様に、第２スルーホールＴＨ２内に貫通導体ＴＣが充填される。また同様に、貫通導体ＴＣは第２スルーホールＴＨ２の側壁の樹脂フィルム１０と単に接触した状態で形成される。
次いで、図７（ａ）に示すように、図６（ｂ）の構造体からマスキングテープ１６及びめっきレジスト層１３を除去する。
さらに、図７（ｂ）に示すように、図７（ａ）の構造体を上下反転させて、第２銅箔３０ｘを上側に配置する。
続いて、図８（ａ）に示すように、図７（ｂ）の構造体の第２銅箔３０ｘの上に、開口部１４ａが設けられたレジスト層１４をフォトリソグラフィに基づいて形成する。レジスト層１４は、第２銅箔３０ｘから第２ベース導体層が得られるようにパターニングされる。
続いて、図８（ｂ）に示すように、レジスト層１４をマスクにし、その開口部１４ａを通して、第２銅箔３０ｘをウェットエッチングすることにより、第２ベース導体層３０ａを得る。その後に、レジスト層１４が除去される。
第２ベース導体層３０ａは、第１ベース導体層２０ａの第１パッドＰ１に対応する位置に配置された第３パッドＰ３と、第２パッドＰ２に対応する位置に配置された第４パッドＰ４と、第３パッドＰ３と第４パッドＰ４を繋ぐ配線部Ｗとを含んで形成される。
また、第１ベース導体層２０ａと同様に、第２ベース導体層３０ａは、中央側に配置された第３パッドＰ３を始点として渦巻き状に配置された配線部Ｗを介して一端側の第４パッドＰ４まで繋がって延在している。
第２ベース導体層３０ａの第３パッドＰ３は、第１パッドＰ１と同様に、中央部に第１スルーホールＴＨ１が配置されて平面視でリング状に形成される。そして、第３パッドＰ３が第１スルーホールＴＨ１内に充填された貫通導体ＴＣに接続された状態となる。
このようにして、樹脂フィルム１０の下面側の第１パッドＰ１と樹脂フィルム１０の上面側の第３パッドＰ３とが貫通導体ＴＣを介して相互接続される。
また、第２ベース導体層３０ａの第４パッドＰ４は、第３パッドＰ３と同様に、内部に第２スルーホールＴＨ２が配置され、第１スルーホールＴＨ１に充填された貫通導体ＴＣに接続された状態となる。
このようにして、樹脂フィルム１０の下面側の第２パッドＰ２と樹脂フィルム１０の上面側の第４パッドＰ４とが貫通導体ＴＣを介して相互接続される。
以上のように、厚膜の第２銅箔３０ｘをサブトラクティブ法によってパターニングして第２ベース導体層３０ａを形成する。
次いで、図９（ａ）に示すように、図８（ｂ）の構造体の両面側に感光性樹脂層（不図示）をそれぞれ形成する。さらに、両面側の感光性樹脂層をフォトリソグラフィに基づいて露光／現像することによりパターニングする。
これにより、樹脂フィルム１０の下面側に、第１ベース導体層２０ａの上に開口部４０ａが配置された第１絶縁層４０が形成される。第１絶縁層４０の開口部４０ａは、第１ベース導体層２０ａの第１パッドＰ１、配線部Ｗ及び第５パッドＰ２に沿って渦巻き状に繋がって形成される。また、第１ベース導体層２０ａの他の部分と分離されて配置された第２パッドＰ２の上に第１絶縁層４０の開口部４０ａが配置される。
第１絶縁層４０の開口部４０ａの幅は第１ベース導体層２０ａの幅よりも小さく設定される。第１絶縁層４０の開口部４０ａの両側の側壁が第１ベース導体層２０ａの両端部上に配置される。
また同様に、樹脂フィルム１０の上面側に、第２ベース導体層３０ａの上に開口部４２ａが配置された第２絶縁層４２が形成される。第２絶縁層４２の開口部４２ａは、第２ベース導体層３０ａの第３パッドＰ３、配線部Ｗ及び第４パッドＰ４に沿って渦巻き状に繋がって形成される。第１絶縁層４０と同様に、第２絶縁層４２の開口部４２ａの幅は第２ベース導体層３０ａの幅よりも小さく設定される。
図９（ｂ）は図９（ａ）の構造体のＡで示される領域を上側からみた部分拡大平面図である。図９（ｂ）の平面図に示すように、第２ベース導体層３０ａは第３パッドＰ３に渦巻き状に配置された配線部Ｗが繋がっており、配線部Ｗは図９（ａ）の断面図の第４パッドＰ４まで延在している。
そして、第２絶縁層４２の開口部４２ａが第３パッドＰ３上から配線部Ｗ上を介して図９（ａ）の断面図の第４パッドＰ４上まで繋がって配置される。
また、樹脂フィルム１０の下面側の第１絶縁層４０の開口部４０ａにおいても同様に、第１パッドＰ１上から配線部Ｗ上を介して図９（ａ）の断面図の第５パッドＰ５上まで繋がって配置される。
第１絶縁層４０及び第２絶縁層４２の好適な例としては、感光性の永久レジスト層、感光性のポリイミド樹脂又はエポキシ樹脂などが使用される。
第２ベース導体層３０ａの第３パッドＰ３及び配線部Ｗ上での第２絶縁層４２の第１開口部４２ａの高さは、例えば、４０μｍ〜５０μｍ程度である。第１ベース導体層２０ａ上での第１絶縁層４０の第２開口部４０ａの高さについても同様に設定される。
次いで、図１０（ａ）に示すように、樹脂フィルム１０の下面側の第１ベース導体層２０ａをめっき給電経路に利用する電解めっきにより、第１絶縁層４０の開口部４０ａ内の第１ベース導体層２０ａの上（図１０（ａ）では下）に第１かさ上げ導体部Ｌ１を形成する。第１かさ上げ導体部Ｌ１は、例えば、銅めっき層から形成される。
上記した図９（ｂ）の平面図で示したように、第２ベース導体層３０ａの第３パッドＰ３の面積は配線部Ｗの面積よりも大きい。これと同様に、樹脂フィルム１０の下面側の第１ベース導体層２０ａの第１パッドＰ１及び第２パッドＰ２の各面積は配線部Ｗの面積よりも大きい。
このため、第１パッドＰ１及び第２パッドＰ２では、単位面積あたりの電解めっきの電流密度が配線部Ｗよりも低くなる。
その結果、第１パッドＰ１及び第２パッドＰ２の上に形成される第１かさ上げ導体部Ｌ１の厚みは、配線部Ｗの上に形成される第１かさ上げ導体部Ｌ１の厚みよりも薄く形成される。
例えば、第１パッドＰ１及び第２パッドＰ２の各第１かさ上げ導体部Ｌ１の厚みは４０μｍ〜５０μｍであり、配線部Ｗの第１かさ上げ導体部Ｌ１の厚みは５０μｍ〜１００μｍである。
このようにして、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１を形成することにより、第１導体パターン層２０が得られる。第１導体パターン層２０は、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１が積層されて形成されるため、第１ベース導体層２０ａだけで形成される場合よりも断面積を増加させることができる。
第１ベース導体層２０ａと第１かさ上げ導体部Ｌ１とから形成される第１導体パターン層２０は、断面形状が凸状に形成される。
第１導体パターン層２０の第１パッドＰ１及び第２パッドＰ２では、めっき速度が低いため、第１絶縁層４０の開口部４０ａ内の位置に第１かさ上げ導体部Ｌ１の先端面が配置される。
このため、第１パッドＰ１上に配置された第１かさ上げ導体部Ｌ１は、断面形状が四角形状で形成される。また、第１かさ上げ導体部Ｌ１の幅は第１パッドＰ１の幅よりも小さく設定される。
一方、第１導体パターン層２０の配線部Ｗでは、めっき速度が速いため、第１かさ上げ導体部Ｌ１は第１絶縁層４０の開口部４０ａ内からその周囲の上面（図１０（ｂ）では下面）を覆って形成される。
このため、配線部Ｗ上に配置される第１かさ上げ導体部Ｌ１は、断面形状がきのこ形状で形成される。配線部Ｗ上の第１かさ上げ導体部Ｌ１は、第１絶縁層４０の上面から１０μｍ〜３０μｍ程度で突出して形成される。
このように、第１ベース導体層２０ａの配線部Ｗ上に配置される第１かさ上げ導体部Ｌ１は、第１絶縁層４０の開口部４０ａ内を充填すると共に、第１絶縁層４０の上面に断面が半円状になって突出して形成される。
以上のように、第１ベース導体層２０ａの上に第１絶縁層４０の開口部４０ａを配置し、隣り合う第１ベース導体層２０ａの間に第１絶縁層４０を壁として配置する。この状態で、第１絶縁層４０の開口部４０ａに第１かさ上げ導体部Ｌ１を電解めっきで形成して、第１ベース導体層２０ａの断面積を増加させている。
このため、第１ベース導体層２０ａの断面積を増大させて第１導体パターン層２０を得る際に、第１導体パターン層２０が接触するおそれがなく、電気ショートの発生が防止される。
また、第１絶縁層４０の開口部４０ａの幅は第１ベース導体層２０ａの幅よりも小さく設定されるため、第１ベース導体層２０ａの配置ピッチを広げることなく、第１ベース導体層２０ａの断面積を増大させることができる。
さらに、厚膜の第１銅箔２０ｘから第１ベース導体層２０ａを形成している。このため、第１ベース導体層２０ａの上に第１絶縁層４０を一回パターニングしてその開口部４０ａ内に第１かさ上げ部Ｌ１を形成することにより、所望の厚みの第１導体パターン層２０を得ることができる。
例えば、第１ベース導体層２０ａ（第１銅箔２０ｘ）の厚みが３５μｍ〜７０μｍで、第１絶縁層４０の開口部４０ａの高さが４０μｍ〜５０μｍの場合は、厚みが７５μｍ〜１２０μｍ以上の第１導体パターン層２０を容易に形成するとこができる。
第１絶縁層４０の開口部４０ａの高さは、開口部４０ａに形成する第１かさ上げ導体部Ｌ１の厚みに応じて調整される。
前述した予備的事項で説明した導体パターン層の形成方法でこのような厚膜の導体パターン層を形成すると、隣り合う導体パターン層が接触して、電気ショートが発生する。
また同時に、樹脂フィルム１０の上面側の第２ベース導体層３０ ａをめっき給電経路に利用する電解めっきにより、第２絶縁層４２の開口部４２ａ内の第２ベース導体層３０ａの上に第２かさ上げ導体部Ｌ２を形成する。
このようにして、第２ベース導体層３０ａの上に第２かさ上げ導体部Ｌ２を形成することにより、第２導体パターン層３０が得られる。第２導体パターン層３０は、第２ベース導体層３０ａの上に第２かさ上げ導体部Ｌ２が積層されて形成されるため、第２ベース導体層３０ａだけで形成される場合よりも断面積を増加させることができる。
第２絶縁層４２の開口部４２ａの高さは、開口部４２ａに形成する第２かさ上げ導体部Ｌ２の厚みに応じて調整される。
第２ベース導体層３０ａと第２かさ上げ導体部Ｌ２とから形成される第２導体パターン層３０は、第１導体パターン層２０と同様に、断面形状が凸状に形成される。
また、前述した第１かさ上げ導体部Ｌ１と同様に、第２ベース導体層３０ａの第３パッドＰ３及び第４パッドＰ４の上に形成される第２かさ上げ導体部Ｌ２の厚みは、配線部Ｗの上に形成される第２かさ上げ導体部Ｌ２の厚みよりも薄く形成される。
このようにして、第１導体パターン層２０の第１かさ上げ導体部Ｌ１と同様に、第２ベース導体層３０ａの第３パッドＰ３及び第４パッドＰ４の上に、断面形状が四角形状の第２かさ上げ導体部Ｌ２が形成される。また同様に、第２ベース導体層３０ａの配線部Ｗの上に、断面形状がきのこ形状の第２かさ上げ導体部Ｌ２が形成される。
このように、第２ベース導体層３０ａの配線部Ｗ上に配置される第２かさ上げ導体部Ｌ２は、第２絶縁層４２の開口部４２ａ内を充填すると共に、第２絶縁層４２の上面に断面が半円状になって突出して形成される。
以上により、第１導体パターン層２０は、第１ベース導体層２０ａだけで形成される場合よりも断面積を大きくすることができる。また同様に、第２導体パターン層３０は、第２ベース導体層３０ａだけで形成される場合よりも断面積を大きくすることができる。
これにより、第１導体パターン層２０及び第２導体パターン層３０の直流抵抗が小さくなり、インダクタ装置の消費電力を低減させることができる。
電解めっきによる導体層の形成は、樹脂フィルム１０の面内での厚みの均一性が悪いため、厚膜で形成するほど、面内での厚みのばらつきの絶対値が大きくなる。
これに対して、第１ベース導体層２０ａ及び第２ベース導体層３０ａを形成するための第１銅箔２０ｘ及び第２銅箔３０ｘの厚みの均一性は良好である。このため、第１導体パターン層２０では、第１かさ上げ導体部Ｌ１の厚みは第１ベース導体層２０ａ（第１銅箔２０ｘ）の厚みよりも薄く設定される。
また同様に、第２導体パターン層３０においても、第２かさ上げ導体部Ｌ２の厚みは第２ベース導体層３０ａ（第２銅箔３０ｘ）の厚みよりも薄く設定される。
このようにすることにより、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１を形成して断面積を増加させる際に、かさ上げされて得られる第１導体パターン層２０の厚みの均一性の悪化が防止され、設計スペック内の厚みの均一性を確保することができる。
例えば、第１ベース導体層２０ａ及び第２ベース導体層３０ａ（第１銅箔２０ｘ及び第２銅箔３０ｘ）の厚みが３５μｍ〜７０μｍの場合は、配線部Ｗ上の第１かさ上げ導体部Ｌ１及び第２かさ上げ導体部Ｌ２の厚みは２０μｍ〜６０μｍに設定される。
この例の場合は、第１、第２絶縁層４０，４２の各開口部４０ａ，４２ａの高さは、１０μｍ〜５０μｍに設定される。
あるいは、かさ上げされて得られる第１導体パターン層２０及び第２導体パターン層３０の厚みの均一性が問題にならない場合は、第１、第２かさ上げ導体部Ｌ１，Ｌ２を５０〜１００μｍ程度の厚みで厚く形成してもよい。
次いで、図１０（ｂ）に示すように、電着コートにより、樹脂フィルム１０の下面側の第１かさ上げ導体部Ｌ１と、樹脂フィルム１０の上面側の第２かさ上げ導体部Ｌ２との各露出面にエポキシ樹脂又はポリイミド樹脂などを選択的に付着させて保護絶縁層４４を形成する。
あるいは、スクリーン印刷によってソルダレジスト層を樹脂フィルム１０の両面側の第１かさ上げ導体部Ｌ１及び第２かさ上げ導体部Ｌ２の各露出面にパターニングすることにより、保護絶縁層４４を形成してもよい。
続いて、図１１（ａ）に示すように、前述した図３（ｂ）で説明した各製品領域Ｒに配置された図１０（ｂ）の構造体の中心部をプレス加工などにより抜き落として貫通孔１０ａを形成する。さらに、各製品領域Ｒに配置された図１０（ｂ）の構造体の外周部分を抜き落として所定の外形に成形する。この時点では、各製品領域Ｒに配置された図１１（ａ）の各構造体は相互に繋がった状態となっている。
次いで、図１１（ｂ）に示すように、粉末状のメタル系磁性材料を高圧成型することにより、図１１（ａ）の構造体の両面を磁性体５０で被覆すると共に、貫通孔１０ａに磁性体５０を充填する。
磁性体５０としては、例えば、粉末状のフェライトなどの磁性体材料が使用される。そして、磁性体材料を、エポキシ樹脂やポリイミド樹脂などの絶縁樹脂をバインダーとして高圧成型することにより磁性体５０を形成する。
次いで、図１２に示すように、図１１（ｂ）の構造体を切断することにより、前述した図３（ｂ）の各製品領域Ｒから個々のインダクタ部材１ａを得る。
このとき、各インダクタ部材１ａの対向する一対の外壁に樹脂フィルム１０の下面側の第１導体パターン層２０の側面が露出した状態となる。インダクタ部材１ａの一端側の外壁に、第１導体パターン層２０の第２パッドＰ２の側面が露出し、他端側の外壁に第１導体パターン層２０の第５パッドＰ５の側面が露出する。
その後に、図１３に示すように、インダクタ部材１ａの対向する一対の外壁に、外部接続電極６０をそれぞれ形成する。これにより、外部接続電極６０は、磁性体５０から露出する第１導体パターン層２０の第２パッドＰ２及び第５パッドＰ５の側面にそれぞれ接続される。
外部接続電極６０は、インダクタ部材１ａの上面端部から外壁を経由して下面端部まで延在して形成される。外部接続電極６０は、磁性体５０、樹脂フィルム１０、第２パッドＰ２及び第５パッドＰ５にスパッタ法又はめっき法によって銅層などを成膜することにより形成される。
以上により、実施形態のインダクタ装置１が得られる。
図１３に示すように、実施形態のインダクタ装置１は、厚み方向の中央部に樹脂フィルム１０を備えている。樹脂フィルム１０の下面には渦巻状に配置された第１ベース導体層２０ａが形成されている。
本実施形態では、樹脂フィルム１０の一方の面を上面とし、樹脂フィルム１０の他方の面を下面として説明する。あるいは、逆に、樹脂フィルム１０の一方の面を下面とし、樹脂フィルム１０の他方の面を上面としてもよい。
第１ベース導体層２０ａは、中央側に配置された第１パッドＰ１と、一端側に配置された第２パッドＰ２と、他端側に配置された第５パッドＰ５と、第１パッドＰ１と第５パッドＰ５とを繋ぐ配線部Ｗとから形成される。
図１４は図１３のインダクタ装置１の下面側の第１ベース導体層２０ａを下側からみた平面図である。図１４では、渦巻き状に配置された第１ベース導体層２０ａのみが描かれている。
図１４に示すように、第１ベース導体層２０ａは、中央側に配置された第１パッドＰ１を始点として渦巻状に配置された配線部Ｗを介して他端側に配置された第５パッドＰ５まで繋がって延在している。図１３の第１ベース導体層２０ａは図１４のＩＩ−ＩＩに沿った断面に相当する。
平面視した際の第１ベース導体層２０ａの巻き回し形状は、円形、楕円形、矩形などの各種の形状を採用することができる。
また、図１３に示すように、図１４の第１ベース導体層２０ａと同様に、樹脂フィルム１０の上面に、渦巻状に配置された第２ベース導体層３０ａが形成されている。図１５は図１３のインダクタ装置１の上面側の第２ベース導体層３０ａを上側からみた平面図である。図１５では、渦巻き状に配置された第２ベース導体層３０ａのみが描かれている。
図１３に図１５を加えて参照すると、第２ベース導体層３０ａは、第１パッドＰ１に対応する位置に配置された第３パッドＰ３と、第２パッドＰ２に対応する位置に配置された第４パッドＰ４と、第３パッドＰ３と第４パッドＰ４とを繋ぐ配線部Ｗとから形成される。
図１５に示すように、第２ベース導体層３０ａは、中央側に配置された第３パッドＰ３を始点として渦巻状に配置された配線部Ｗを介して一端側の第４パッドＰ４まで繋がって延在している。図１３の第２ベース導体層３０ａは図１５のＩＩＩ−ＩＩＩに沿った断面に相当する。
平面視した際の第２ベース導体層４０ａの巻き回し形状は、円形、楕円形、矩形などの各種の形状を採用することができる。
図１３に示すように、第３パッドＰ３、樹脂フィルム１０及び第１パッドＰ１には厚み方向に貫通する第１スルーホールＴＨ１が形成されている。第１スルーホールＴＨ１は、第３パッドＰ３の上面中央部から第１パッドＰ１の下面中央部まで貫通して形成される。これにより、図１４を加えて参照すると、第１パッドＰ１及び第３パッドＰ３は平面視でリング状に形成されている。
第１スルーホールＴＨ１内には貫通導体ＴＣが充填され、第１パッドＰ１と第３パッドＰ２とが貫通導体ＴＣを介して相互接続されている。第１パッドＰ１及び第３パッドＰ３は、リング状のパッド本体の中央部に配置された貫通導体ＴＣの端部を含んで形成される。
前述した製造方法で説明したように、貫通導体ＴＣと第１スルーホールＴＨ１内の側壁に露出する樹脂フィルム１０とは単に接触した状態となっている。
また同様に、第４パッドＰ４、樹脂フィルム１０及び第２パッドＰ２には厚み方向に貫通する第２スルーホールＴＨ２が形成されている。図１４を加えて参照すると、第２パッドＰ２は平面視で細長い長方形状で形成され、その中央部に第２スルーホールＴＨ２が配置されている。
また、第２スルーホールＴＨ２内には貫通導体ＴＣが充填され、第２パッドＰ２と第４パッドＰ４とが貫通導体ＴＣを介して相互接続されている。第２パッドＰ２及び第４パッドＰ４は、パッド本体の中央部に配置された貫通導体ＴＣの端部を含んで形成される。
また同様に、貫通導体ＴＣと第２スルーホールＴＨ２内の側壁に露出する樹脂フィルム１０とは単に接触した状態となっている。
このように、樹脂フィルム１０の下面側の第５パッドＰ５が配線部Ｗを介して第１パッドＰ１に接続されている。また、第１パッドＰ１は貫通導体ＴＣを介して樹脂フィルム１０の上面側の第３パッドＰ３に接続されている。
さらに、第３パッドＰ３は配線部Ｗを介して第４パッドＰ４に接続されている。また、第４パッドＰ４が貫通電極ＴＣを介して樹脂フィルム１０の下面側の第２パッドＰ２に接続されている。このような接続構造により、第５パッドＰ５と第２パッドＰ２とが電気的に接続されている。
さらに、図１３に示すように、樹脂フィルム１０の下面側に、第１ベース導体層２０ａの上に開口部４０ａが配置された第１絶縁層４０が形成されている。第１絶縁層４０の開口部４０ａの幅は、第１ベース導体層２０ａの幅より小さく設定される。
第１絶縁層４０の開口部４０ａは、第１ベース導体層２０ａの第１パッドＰ１、配線部Ｗ及び第５パッドＰ５に沿って渦巻き状に繋がって配置されている。また、第１ベース導体層２０ａの他の部分と分離されて配置された第２パッドＰ２の上に第１絶縁層４０の開口部４０ａが配置されている。
第１絶縁層４０の開口部４０ａ内の第１ベース導体層２０ａの上（図１３では下）に第１かさ上げ導体部Ｌ１が形成されている。第１ベース導体層２０ａと第１かさ上げ導体部Ｌ１とにより第１導体パターン層２０が形成されている。
第１かさ上げ導体部Ｌ１の幅は、第１ベース導体部２０ａの幅より小さく設定されている。これにより、第１導体パターン層２０は、断面形状が凸状に形成されている。
第１、第２パッドＰ１，Ｐ２の上に配置された第１かさ上げ導体部Ｌ１は、断面形状が四角形状で形成されている。
また、配線部Ｗの上に配置された第１かさ上げ導体部Ｌ１は、第１絶縁層４０の開口部４０ａ内からその周囲の第１絶縁層４０の上面（図１３では下面）を覆うように形成されている。これにより、配線部Ｗ上に配置された第１かさ上げ導体部Ｌ１は、断面形状がきのこ形状で形成されている。
第１、第２パッドＰ１，Ｐ２上の第１かさ上げ導体部Ｌ１と、配線部Ｗ上の第１かさ上げ導体部Ｌ１との間で断面形状が異なるのは、前述した製造方法で説明したように、第１、第２パッドＰ１，Ｐ２でのめっき速度が配線部Ｗでのめっき速度よりも低いからである。
このようにして、第１ベース導体層２０ａと、その上に積層された第１かさ上げ導体部Ｌ１とにより、第１導体パターン層２０が形成されている。
ここで、第１ベース導体層２０ａの上に配置された第１かさ上げ導体部Ｌ１の厚みＴ１は、第１ベース導体層２０ａ（第１銅箔２０ｘ）の厚みＴ２よりも薄く設定されている。これにより、前述した製造方法で説明したように、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１が形成されて得られる第１導体パターン層２０の厚みの均一性の悪化が防止され、設計スペック内の厚みの均一性を確保することができる。
また、樹脂フィルム１０の上面側に、第２ベース導体層３０ａの上に開口部４２ａが配置された第２絶縁層４２が形成されている。第２絶縁層４２の開口部４２ａの幅は、第２ベース導体層３０ａの幅より小さく設定される。
また、第２絶縁層４２の開口部４２ａは、第１絶縁層４０の開口部４０ａと同様に、第２ベース導体層３０ａの第３パッドＰ３、配線部Ｗ及び第４パッドＰ４に沿って渦巻き状に繋がって配置されている。
第２絶縁層４２の開口部４２ａ内の第２ベース導体層３０ａの上に第２かさ上げ導体部Ｌ２が形成されている。第２ベース導体層３０ａと第２かさ上げ導体部Ｌ２とにより第２導体パターン層３０が形成されている。第２かさ上げ導体部Ｌ２の幅は、第２ベース導体部３０ａの幅より小さく設定されている。これにより、第２導体パターン層３０は、断面形状が凸状に形成されている。
第３、第４パッドＰ３，Ｐ４の上に配置された第２かさ上げ導体部Ｌ２は、断面形状が四角形状で形成されている。
また、第２ベース導体層３０ａの配線部Ｗ上の第２かさ上げ導体部Ｌ２は、第２絶縁層４２の開口部４２ａ内からその周囲の第２絶縁層４２の上面を覆うように形成されている。これにより、第２ベース導体層３０ａの配線部Ｗ上の第２かさ上げ導体部Ｌ２は、断面形状がきのこ形状で形成されている。
第２ベース導体層３０ａの上に配置された第２かさ上げ導体部Ｌ２の厚みは、第１かさ上げ導体部Ｌ１と同様に、第２ベース導体層３０ａ（第２銅箔３０ｘ）の厚みよりも薄く設定されている。
このように、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１を積層して第１導体パターン層２０を形成している。このため、第１導体パターン層２０を第１ベース導体層２０ａだけで形成する場合よりも、第１導体パターン層２０の断面積を大きくすることができる。また同様に、第２導体パターン層３０においても断面積を大きくすることができる。
このため、第１導体パターン層２０及び第２導体パターン層３０の直流抵抗が小さくなり、インダクタ装置の消費電力を低減させることができる。
また、インダクタ装置１の中央部に、第２絶縁層４２、樹脂フィルム１０及び第１絶縁層４０を貫通する貫通孔１０ａが形成されている。
さらに、第１導体パターン層２０の第１かさ上げ導体部Ｌ１及び第２導体パターン層３０の第２かさ上げ導体部Ｌ２を被覆する保護絶縁層４４がパターン化されて形成されている。
また、第１導体パターン層２０及び第２導体パターン層３０が形成されたインダクタ部材１ａの両面が磁性体５０で被覆されていると共に、インダクタ部材１ａの貫通孔１０ａに磁性体５０が充填されている。
また、インダクタ部材１ａの対向する一対の外壁に、外部接続電極６０がそれぞれ形成されている。一方の外部接続電極６０は第１導体パターン層２０の一端側の第２パッドＰ２の側面に接続され、他方の外部接続電極６０は第１導体パターン層２０の他端側の第５５パッド部Ｐ５の側面に接続される。
これにより、外部接続電極６０は、第１導体パターン層２０に接続され、第１スルーホールＴＨ１及び第２スルーホールＴＨ２内の各貫通導体ＴＣを介して第２導体パターン層３０に電気的に接続されている。
以上のように、本実施形態のインダクタ装置１では、厚膜の第１銅箔２０ｘから第１ベース導体層２０ａを形成し、その上に第１絶縁層４０の開口部４０ａを配置する。さらに、電解めっきにより第１絶縁層４０の開口部４０ａに第１かさ上げ導体部Ｌ１を形成して、断面積が大きな第１導体パターン層２０を得ている。
これにより、第１ベース導体層２０ａの上に第１絶縁層４０を一回パターニングしてその開口部４０ａにかさ上げ導体部Ｌ１を形成することにより、所望の断面積を有する第１導体パターン層２０を得ることできる。
また、第１ベース導体層２０ａの上に第１かさ上げ導体部Ｌ１を形成する際に、隣り合う第１ベース導体層２０ａの間に第１絶縁層４０が壁として配置される。このため、隣り合う第１ベース導体層２０ａが接触して電気ショートが発生することが防止され、歩留りよく製造することができる。
また、第２ベース導体層３０ａにおいても、同様な手法により第２かさ上げ導体部Ｌ２２を積層して，断面積が大きな第２導体パターン層３０が得られる。
このように、本実施形態のインダクタ装置１では、第１、第２導体パターン層２０，３０が所望の断面積を有するため、直流抵抗が小さくなり、消費電力を低減させることができる。
また、本実施形態のインダクタ装置１は、樹脂フィルム１０の一方に面に第１銅箔２０ｘが接着され、他方に面に第２銅箔３０ｘが接着された３層構造の積層基材５（フレキシブル銅張積層板(FCCL））を使用して製造される。
このような積層基材５は、フレキシブル配線基板の製造で一般的に使用されており、フレキシブル配線基板の製造ラインの既存の製造装置で製造できるため、新たな設備投資が抑制され、製品の低コスト化を図ることができる。
１…インダクタ装置、１ａ…インダクタ部材、５…積層基材、１０…樹脂フィルム、１０ａ…貫通孔、１２，１４…レジスト層、１２ａ，１３ａ，１４ａ，４０ａ，４２ａ…開口部、１３…めっきレジスト層、１６…マスキングテープ、２０…第１導体パターン層、２０ａ…第１ベース導体層、２０ｘ…第１銅箔、３０…第２導体パターン層、３０ａ…第２ベース導体層、３０ｘ…第２銅箔、４０…第１絶縁層、４２…第２絶縁層、４４…保護絶縁層層、５０…磁性体、６０…外部接続電極、Ｌ１…第１かさ上げ導体部、Ｌ２…第２かさ上げ導体部、Ｐ１…第１パッド、Ｐ２…第２パッド、Ｐ３…第３パッド、Ｐ４…第４パッド、Ｐ５…第５パッド、Ｒ…製品領域、ＳＨ…スプロケットホール、ＴＣ…貫通導体、ＴＨ１…第１スルーホール、ＴＨ２…第２スルーホール、Ｗ…配線部。

Claims (10)

  1. 樹脂フィルムと、
    前記樹脂フィルムの一方の面に形成され、第１パッドを備えた第１ベース導体層と、
    前記樹脂フィルムの他方の面に形成され、前記第１パッドに対応する位置に第２パッドを備えた第２ベース導体層と、
    前記第１パッドから前記第２パッドまで貫通するスルーホールと、
    前記スルーホール内に充填され、前記第１パッドと前記第２パッドとを接続する貫通導体と、
    前記樹脂フィルムの一方の面に形成され、前記第１ベース導体層の上に開口部が配置された第１絶縁層と、
    前記第１絶縁層の開口部内の前記第１ベース導体層の上に形成された第１かさ上げ導体部と
    を有し、
    前記第１ベース導体層と前記第１かさ上げ導体部とより第１導体パターン層が形成され、第１導体パターン層は、断面形状が凸状に形成されていることを特徴とするインダクタ装置。
  2. 前記第１ベース導体層は、前記第１パッドに繋がる配線部を有し、
    前記第１パッド上に配置された前記第１かさ上げ導体部は、断面形状が四角形状であり、
    前記配線部上に配置された前記第１かさ上げ導体部は、断面形状がきのこ形状であることを特徴とする請求項１に記載のインダクタ装置。
  3. 前記貫通導体は電解めっき層から形成され、
    前記貫通導体と前記スルーホールの側壁の前記樹脂フィルムとは接触した状態となっていることを特徴とする請求項１又は２に記載のインダクタ装置。
  4. 前記第１ベース導体層は金属箔から形成され、前記第１かさ上げ導体部は電解めっき層から形成され、
    前記第１かさ上げ導体部の厚みは、前記第１ベース導体層の厚みよりも薄いことを特徴とする請求項１乃至３のいずれか一項に記載のインダクタ装置。
  5. 前記樹脂フィルムの他方の面に形成され、前記第２ベース導体層の上に開口部が配置された第２絶縁層と、
    前記第２絶縁層の開口部内の前記第２ベース導体層の上に形成された第２かさ上げ導体部とを有し、
    前記第２ベース導体層と前記第２かさ上げ導体部とより第２導体パターン層が形成され、
    第２導体パターン層は、断面形状が凸状に形成されていることを特徴する請求項１乃至４のいずれか一項に記載のインダクタ装置。
  6. 樹脂フィルムと、前記樹脂フィルム一方の面に接着された第１金属箔と、前記樹脂フィルム他方の面に接着された第２金属箔とを備えた積層基材を用意する工程と、
    前記積層基材の第１金属箔をパターニングして、第１パッドを備えた第１ベース導体層を形成する工程と、
    前記第１パッドから前記第２金属箔まで貫通するスルーホールを形成する工程と、
    前記スルーホール内に貫通導体を形成して、前記第１パッドと前記第２金属箔とを前記貫通導体を介して接続する工程と、
    前記第２金属箔をパターニングして、前記貫通導体に接続される第２パッドを備えた第２ベース導体層を形成する工程と、
    前記樹脂フィルムの一方の面に、前記第１ベース導体層の上に開口部が配置された第１絶縁層を形成する工程と、
    電解めっきにより、前記第１絶縁層の開口部内の前記第１ベース導体層の上に第１かさ上げ導体部を形成して、前記第１ベース導体層と前記第１かさ上げ導体部とから第１導体パターン層を得る工程と
    を有し、
    前記第１導体パターン層は、断面形状が凸状に形成されることを特徴とするインダクタ装置の製造方法。
  7. 前記第１絶縁層を形成する工程は、
    前記樹脂フィルムの他方の面に、前記第２ベース導体層の上に開口部が配置された第２絶縁層を形成することを含み、
    前記第１かさ上げ導体部を形成する工程は、
    前記第２絶縁層の開口部内の前記第２ベース導体層の上に第２かさ上げ導体部を形成して、前記第２ベース導体層と前記第２かさ上げ導体部とから形成される第２導体パターン層を得ることを含み、
    前記第２導体パターン層は、断面形状が凸状に形成されることを特徴とする請求項６に記載のインダクタ装置の製造方法。
  8. 前記第１ベース導体層は、前記第１パッドに繋がる配線部を有し、
    前記第１パッド上に配置された前記第１かさ上げ導体部は、断面形状が四角形状であり、
    前記配線部上に配置された前記第１かさ上げ導体部は、断面形状がきのこ形状であることを特徴とする請求項６又は７に記載のインダクタ装置の製造方法。
  9. 前記貫通導体を形成する工程において、
    前記貫通導体は電解めっきにより形成され、
    前記貫通導体は、前記スルーホールの側壁の前記樹脂フィルムと接触した状態で形成されることを特徴とする請求項６乃至８のいずれか一項に記載のインダクタ装置の製造方法。
  10. 前記第１かさ上げ導体部の厚みは、前記第１金属箔の厚みよりも薄いことを特徴とする請求項６乃至９のいずれか一項に記載のインダクタ装置の製造方法。
JP2017016469A 2017-02-01 2017-02-01 インダクタ装置及びその製造方法 Active JP6767274B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017016469A JP6767274B2 (ja) 2017-02-01 2017-02-01 インダクタ装置及びその製造方法
US15/880,003 US10854373B2 (en) 2017-02-01 2018-01-25 Inductor device
CN201810076878.1A CN108376604B (zh) 2017-02-01 2018-01-26 电感器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017016469A JP6767274B2 (ja) 2017-02-01 2017-02-01 インダクタ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018125414A true JP2018125414A (ja) 2018-08-09
JP6767274B2 JP6767274B2 (ja) 2020-10-14

Family

ID=62980114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017016469A Active JP6767274B2 (ja) 2017-02-01 2017-02-01 インダクタ装置及びその製造方法

Country Status (3)

Country Link
US (1) US10854373B2 (ja)
JP (1) JP6767274B2 (ja)
CN (1) CN108376604B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114768A (ja) * 2017-12-20 2019-07-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル電子部品
JP2019186518A (ja) * 2018-04-06 2019-10-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品及びその製造方法
CN111161939A (zh) * 2018-11-07 2020-05-15 三星电机株式会社 线圈组件及其制造方法
JP2020088379A (ja) * 2018-11-26 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504784B2 (en) 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit
US10930425B2 (en) * 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
US10475877B1 (en) 2018-08-21 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-terminal inductor for integrated circuit
KR102217291B1 (ko) 2019-10-31 2021-02-19 삼성전기주식회사 코일 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116729A (ja) * 1997-06-20 1999-01-22 Japan Aviation Electron Ind Ltd プリント配線型インダクタンス素子
JP2001094252A (ja) * 1999-09-24 2001-04-06 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2012182740A (ja) * 2011-03-02 2012-09-20 Nitto Denko Corp アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP2015037179A (ja) * 2013-08-14 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． インダクタ素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
JP2005210010A (ja) 2004-01-26 2005-08-04 Tdk Corp コイル基板及びその製造方法並びに表面実装型コイル素子
KR101434351B1 (ko) * 2010-10-21 2014-08-26 티디케이가부시기가이샤 코일 부품 및 그 제조 방법
JP6312997B2 (ja) 2013-07-31 2018-04-18 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ
KR101525703B1 (ko) * 2013-12-18 2015-06-03 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR101565700B1 (ko) 2014-06-24 2015-11-03 삼성전기주식회사 칩 전자부품, 이의 제조방법 및 그 실장기판
KR102122929B1 (ko) * 2015-05-19 2020-06-15 삼성전기주식회사 칩 전자부품 및 그 실장기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116729A (ja) * 1997-06-20 1999-01-22 Japan Aviation Electron Ind Ltd プリント配線型インダクタンス素子
JP2001094252A (ja) * 1999-09-24 2001-04-06 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2012182740A (ja) * 2011-03-02 2012-09-20 Nitto Denko Corp アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP2015037179A (ja) * 2013-08-14 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． インダクタ素子及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114768A (ja) * 2017-12-20 2019-07-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル電子部品
JP2019186518A (ja) * 2018-04-06 2019-10-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品及びその製造方法
CN111161939A (zh) * 2018-11-07 2020-05-15 三星电机株式会社 线圈组件及其制造方法
US11935682B2 (en) 2018-11-07 2024-03-19 Samsung Electro-Mechanics Co., Ltd. Coil component and manufacturing method for the same
JP2020088379A (ja) * 2018-11-26 2020-06-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
JP2022130641A (ja) * 2018-11-26 2022-09-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． コイル部品
JP7359368B2 (ja) 2018-11-26 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． コイル部品
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品
US11631526B2 (en) 2019-09-06 2023-04-18 Murata Manufacturing Co., Ltd. Inductor component
JP7449660B2 (ja) 2019-09-06 2024-03-14 株式会社村田製作所 インダクタ部品

Also Published As

Publication number Publication date
CN108376604A (zh) 2018-08-07
JP6767274B2 (ja) 2020-10-14
CN108376604B (zh) 2022-05-10
US10854373B2 (en) 2020-12-01
US20180218830A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6767274B2 (ja) インダクタ装置及びその製造方法
US20150213946A1 (en) Printed wiring board
US10388451B2 (en) Inductor component and method for manufacturing inductor component
JP2006287034A (ja) 電解めっきを利用した配線基板の製造方法
JP2016066705A (ja) プリント配線板およびその製造方法
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
US20180332714A1 (en) Printed circuit board and method of fabricating the same
CN108811323B (zh) 印刷电路板及其制造方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
TWI578864B (zh) Base board for built-in parts and method of manufacturing the same
JP2019204835A (ja) コイル部品及びその製造方法
JP2019021863A (ja) 多層基板
JP2019204843A (ja) プリント配線板及びプリント配線板の製造方法
TWI599283B (zh) 印刷電路板及其製作方法
JP6623028B2 (ja) インダクタ装置及びその製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2015204379A (ja) プリント配線板
JP5890978B2 (ja) 配線基板の製造方法
JP6096641B2 (ja) 配線基板の製造方法
WO2021100471A1 (ja) 配線回路基板
JP4106592B2 (ja) 配線基板及びその製造方法
JP4019717B2 (ja) 部品内蔵多層配線モジュール基板及びその製造方法
JP5251900B2 (ja) 配線板の製造方法
KR101262534B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2012160558A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200917

R150 Certificate of patent or registration of utility model

Ref document number: 6767274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150