JP2018121364A - 差動電荷低減 - Google Patents

Abstract

【課題】差動ノードに注入される電荷を補償するように構成される回路を提供する。
【解決手段】第１の差動入力を受信しスイッチがオンにされるとき前記第１の差動入力を第１のノードに提供するように構成される第１のスイッチ５０と、第２の差動入力を受信しスイッチがオンにされるとき第２の差動入力を第２のノードに提供するように構成される第２のスイッチ５２であって、第１のノードおよび第２のノードが差動対のノードである第２のスイッチと、前記第１のスイッチがオフにされるとき電荷を前記第２のノードに注入して前記第１のスイッチによって前記第１のノードに注入される電荷をキャンセルするように構成される第１のダミー回路素子５４と、前記第２のスイッチがオフにされるとき電荷を前記第１のノード上に注入して前記第２のスイッチによって前記第２のノードに注入される電荷をキャンセルするように構成される第２のダミー回路素子５６とを備える。
【選択図】図３

Description

本開示の技術は電子システムに関し、より具体的には、差動ノードに注入される電荷を補償するように構成される回路に関する。

電子システムは、差動増幅器への入力等の敏感な差動ノードを含む場合がある。例えば、差動増幅器への入力は、アナログ−デジタル変換器（ＡＤＣ）の複数のインターリーブされたチャネルのうちの１つによって駆動され得るが、一方でＡＤＣの残余のチャネルは、差動増幅器への入力から電気的に分離される。増幅器への入力の敏感な性質を考慮すると、これらの入力がノイズまたは他の不要な電荷注入を受けることを防止することは有利であり得る。加えて、増幅器への差動入力は、互いに整合され、類似の環境を条件とするように設計され得る。
しかしながら、差動増幅器入力は、不要な電荷注入をなお経験する可能性がある。これは、増幅器出力の確度を低下させる可能性がある。これらの不要な電荷注入のいくつかは、他の差動入力ではなく、１つの差動入力に悪影響を及ぼし、または差動入力のうちの１つに、他の差動入力よりも大きな程度で悪影響を及ぼす可能性がある。

米国特許出願公開第２０１２／０２７４４９７号明細書 特開２０００−１３２９８９号公報

差動ノードに注入される電荷を補償するように構成される回路を提供する。

本開示の一態様は、第１のスイッチと、第２のスイッチと、第１のダミー回路素子と、第２のダミー回路素子とを含む、装置である。第１のスイッチは、第１の差動入力を受信し、かつスイッチがオンにされるとき、第１のノードに第１の差動入力を提供するように構成される。第２のスイッチは、第２の差動入力を受信し、かつスイッチがオンにされるとき、第２のノードに第２の差動入力を提供するように構成される。第１のノードおよび第２のノードは、差動対のノードである。第１のダミー回路素子は、第１のスイッチがオフにされるとき、電荷を第２のノードに注入し、第１のスイッチによって第１のノード上に注入される電荷をキャンセルするように構成される。第２のダミー回路素子は、第２のスイッチがオフにされるとき、電荷を第１のノードに注入し、第２のスイッチによって第２のノードに注入される電荷をキャンセルするように構成される。
本開示の別の態様は、増幅器および複数のチャネルを含む、装置である。増幅器は、非反転入力および反転入力を含む。複数のチャネルのそれぞれは、一対の入力スイッチおよび一対のダミー回路素子を含む。一対の入力スイッチは、第１のスイッチおよび第２のスイッチを含む。第１のスイッチは、スイッチがオンにされるとき、第１のスイッチ入力を受信して増幅器の非反転入力に第１のスイッチ入力を提供し、スイッチがオフにされるとき、増幅器の非反転入力を第１のスイッチ入力から電気的に絶縁するように構成される。第２のスイッチは、スイッチがオンにされるとき、第２のスイッチ入力を受信して増幅器の反転入力に第２のスイッチ入力を提供し、スイッチがオフにされるとき、増幅器の反転入力を第２のスイッチ入力から電気的に絶縁するように構成される。一対のダミー回路素子は、一対の増幅器入力スイッチの入力と増幅器の入力との間に交差連結される。一対のダミー回路素子のそれぞれのダミー回路素子は、第１のスイッチがオフにされるとき、第１のスイッチと実質的に同じ静電容量を有する。複数のチャネルのうちの一方の一対の増幅器入力スイッチは、複数のチャネルのうちの他方の一対の増幅器入力スイッチがオフにされるとき、電荷を増幅器の非反転および反転入力に提供するように構成される。

本開示のなお別の態様は、差動電荷を低減する電子的に実装された方法である。本方法は、第１のスイッチをバイアスし、第１のスイッチの入力から非反転ノードを電気的に絶縁することを含む。本方法は、また、第１のスイッチはバイアスされ、非反転ノードを第１のスイッチの入力から電気的に絶縁する一方、反転ノードで電荷を連結し、第１のスイッチによって非反転ノードに注入される電荷を少なくとも部分的にキャンセルすることを含む。非反転ノードおよび反転ノードは、差動対のノードを備える。

本開示を要約する目的のために、本発明のある態様、利点、および新規の特徴が本明細書に説明されている。全てのそのような利点は、本発明の特定の実施形態に従って必ずしも達成され得るのではないことを理解されたい。したがって、本発明は、本明細書に教示または示唆され得る他の利点を必ずしも達成することなく、本明細書に教示される１つの利点または一群の利点を達成し、または最適化する様式で実装または実行されてもよい。

例えば、本願発明は以下の項目を提供する。
（項目１）
装置であって、
第１の差動入力を受信し、かつスイッチがオンにされるときに、上記第１の差動入力を第１のノードに提供するように構成される、第１のスイッチ（５０）と、 第２の差動入力を受信し、かつスイッチがオンにされるときに、第２の差動入力を第２のノードに提供するように構成される、第２のスイッチ（５２）であって、第１のノードおよび第２のノードが、差動対のノードである、第２のスイッチ（５２）と、
上記第１のスイッチがオフにされるときに、電荷を上記第２のノードに注入して、上記第１のスイッチによって上記第１のノードに注入される電荷をキャンセルするように構成される、第１のダミー回路素子（５４）と、
上記第２のスイッチがオフにされるときに、電荷を上記第１のノード上に注入して、上記第２のスイッチによって上記第２のノードに注入される電荷をキャンセルするように構成される、第２のダミー回路素子（５６）と、
を備える、装置。
（項目２）
第１のダミー回路素子が、上記第１の差動入力と上記第２のノードとの間に直列に連結され、上記第２のダミー回路素子が、上記第２の差動入力と上記第１のノードとの間に直列に連結される、上記項目に記載の装置。
（項目３）
上記第１のスイッチが、第１の電界効果トランジスタを備え、上記第２のスイッチが、第２の電界効果トランジスタを備え、上記第１のダミー回路素子が、第１のダミー電界効果トランジスタを備え、上記第２のダミー回路素子が、第２のダミー電界効果トランジスタを備える、上記項目のいずれか一項に記載の装置。
（項目４）
上記第１のダミー電界効果トランジスタおよび上記第２のダミー電界効果トランジスタがそれぞれ、電源レール電圧にバイアスされるゲートを有する、上記項目のいずれか一項に記載の装置。
（項目５）
上記第１のダミー電界効果トランジスタが、上記第１の差動入力を受信するように構成される第１のソースと、上記第２のノードに電気的に連結される第１のドレインと、を有し、上記第２のダミー電界効果トランジスタが、上記第２の差動入力を受信するように構成される第２のソースと、上記第１のノードに電気的に連結される第２のドレインと、を有する、上記項目のいずれか一項に記載の装置。
（項目６）
上記第１のダミー電界効果トランジスタおよび上記第２のダミー電界効果トランジスタが、上記第１の電界効果トランジスタおよび上記第２の電界効果トランジスタと同一のトランジスタ構成を有する実質的に同一のインスタンシエイションである、上記項目のいずれか一項に記載の装置。
（項目７）
上記第１のダミー電界効果トランジスタが、両方ともに最低レベルの相互接続金属によって接触されないソースおよびドレインを有する、上記項目のいずれか一項に記載の装置。
（項目８）
上記第１のスイッチが、ソースおよびドレインを有する第１の電界効果トランジスタを備え、上記第１のダミー回路素子が、上記第１の電界効果トランジスタがスイッチをオフにされるときに、上記第１の電界効果トランジスタが有するソースドレイン間静電容量とほぼ等しい静電容量を有する、上記項目のいずれか一項に記載の装置。
（項目９）
第３の差動入力を受信し、オンのときに、上記第１のノードを提供し、かつオフのときに、上記第１のノードを上記第３の差動入力から電気的に絶縁するように構成される、第３のスイッチと、
第４の差動入力を受信し、オンのときに、上記第２のノードを提供し、かつオフのときに、上記第２のノードを上記第４の差動入力から電気的に絶縁するように構成される、第４のスイッチと、 上記第３のスイッチがオフのときに、上記第２のノードに電荷を注入して、上記第３のスイッチによって上記第１のノードに注入される電荷をキャンセルするように構成される、第３のダミー回路素子と、
上記第４のスイッチがオフのときに、上記第１のノードに電荷を注入して、上記第４のスイッチによって上記第２のノードに注入される電荷をキャンセルするように構成される、第４のダミー回路素子と、
を備える、上記項目のいずれか一項に記載の装置。
（項目１０）
上記第１のノードに電気的に連結される第１の入力と、上記第２のノードに電気的に連結される第２の入力と、を備える差動増幅器を更に備える、上記項目のいずれか一項に記載の装置。
（項目１１）
装置であって、
非反転入力と、反転入力と、を備える増幅器（２０）と、
複数のチャネル（１５ａ〜１５ｎ）であって、上記複数のチャネルがそれぞれ、
一対の増幅器入力スイッチであって、
第１のスイッチ入力を受信し、スイッチがオンにされるときに、上記第１のスイッチ入力を上記増幅器の上記非反転入力に提供し、かつスイッチがオフにされるときに、上記増幅器の上記非反転入力を上記第１のスイッチ入力から電気的に絶縁するように構成される、第１のスイッチ（５０）と、
第２のスイッチ入力を受信し、スイッチがオンにされるときに、上記第２のスイッチ入力を上記増幅器の上記反転入力に提供し、スイッチがオフにされるときに、上記増幅器の上記反転入力を上記第２のスイッチ入力から電気的に絶縁するように構成される、第２のスイッチ（５２）と、を備える、一対の増幅器入力スイッチと、
上記一対の増幅器入力スイッチの上記入力と上記増幅器の上記入力との間に交差連結される一対のダミー回路素子（５４、５６）であって、上記一対のダミー回路素子のそれぞれのダミー回路素子が、上記第１のスイッチがオフにされるときに、上記第１のスイッチと実質的に同一の静電容量を有する、一対のダミー回路素子と、を備える、複数のチャネルと、を備え、
上記複数のチャネルの一方の上記一対の増幅器入力スイッチが、上記複数のチャネルの他方の上記一対の増幅器入力スイッチがオフにされるときに、上記増幅器の上記非反転入力および上記反転入力に電荷を提供するように構成される、装置。
（項目１２）
上記装置が、上記増幅器および上記複数のチャネルを備えるインターリーブされたアナログ−デジタル変換器段を備える、上記項目のいずれか一項に記載の装置。
（項目１３）
上記装置が、上記第１のスイッチ入力および上記第２のスイッチ入力の電荷を調整するように構成される少なくとも１つのデジタル−アナログ変換器を備える、上記項目のいずれか一項に記載の装置。
（項目１４）
上記第１のスイッチが、第１の電界効果トランジスタを備え、上記一対のダミー回路素子の第１のダミー回路素子が、電源レール電圧にバイアスされるゲートを有する第１のダミー電界効果トランジスタを備える、上記項目のいずれか一項に記載の装置。
（項目１５）
上記第１のダミー電界効果トランジスタが、最低レベルの相互接続金属によって接触されない第１のソースおよび第１のドレインを備える、上記項目のいずれか一項に記載の装置。
（項目１６）
上記複数のチャネルのうちの選択されたチャネルの上記一対のダミー回路素子の第１のダミー回路素子が、上記選択されたチャネルが取得モードにあり、上記複数のチャネルのうちの異なるチャネルがゲインモードにあるときに、電荷を上記反転増幅器入力に注入して、上記第１のスイッチ入力で電圧グリッチを補償するように構成される、上記項目のいずれか一項に記載の装置。
（項目１７）
差動電荷を低減する電子的に実装された方法であって、
第１のスイッチが非反転ノードを上記第１のスイッチの入力から電気的に絶縁するためにバイアスされる一方で、上記非反転ノードを上記第１のスイッチの上記入力から電気的に絶縁するために上記第１のスイッチをバイアスすることと、
反転ノード上の電荷を連結して、上記第１のスイッチによって上記非反転ノードに注入される電荷を少なくとも部分的にキャンセルすることと、を含み、
上記非反転ノードおよび上記反転ノードが、差動対のノードを備える、方法。
（項目１８）
連結が、電源レール電圧にバイアスされるゲートを有するダミースイッチによって行われる、上記項目に記載の方法。
（項目１９）
上記ダミースイッチが、上記第１のスイッチの上記入力に電気的に連結される、上記項目のいずれか一項に記載の方法。
（項目２０）
上記非反転ノード上の電荷と上記反転ノード上の電荷との間の差異を感知することを更に含む、上記項目のいずれか一項に記載の方法。
（項目２１）
上記方法が、複数のインターリーブされたチャネルを有するアナログ−デジタル変換器において標本抽出するために行われ、上記方法が、
サンプルを上記非反転ノードに提供するために、複数のインターリーブされたチャネルの第１のチャネルの第１のスイッチを含む、増幅器入力スイッチをオンにすることと、
上記第１のチャネルの上記増幅器入力スイッチがオンにされる一方で、
スイッチがオフにされるために、少なくとも第２のチャネルを備える、上記複数のインターリーブされたチャネルの他方の増幅器入力スイッチをバイアスすることと、
上記第２のチャネルへの入力と共に上記第２のチャネルのコンデンサを荷電するために、上記第２のチャネルのスイッチを起動することと、を更に含む、上記項目のいずれか一項に記載の方法。

（摘要）
一実施形態は、差動ノード対のノードに注入される電荷をキャンセルするように構成された装置に関する。ダミー回路素子は、スイッチが切られるとき、反転ノードに電荷を注入し、スイッチによって非反転ノードに注入される電荷をキャンセルし得る。加えて、別のダミー回路素子は、他方のスイッチが切られるとき、電荷を非反転ノードに注入し、別のスイッチによって反転ノードに注入される電荷をキャンセルし得る。これらのダミー回路素子は、交差連結され得る。

図１Ａは、実施形態に従う、複数のチャネルを有するインターリーブされたアナログ−デジタル変換器（ＡＤＣ）段を例示する概略図である。 図１Ｂは、図１ＡのＡＤＣ段の実装形態のタイミング図である。 図２Ａ〜２Ｃは、様々な実施形態に従う、ダミー回路素子を有する差動電荷キャンセル回路を例示する概略図である。 図２Ａ〜２Ｃは、様々な実施形態に従う、ダミー回路素子を有する差動電荷キャンセル回路を例示する概略図である。 図２Ａ〜２Ｃは、様々な実施形態に従う、ダミー回路素子を有する差動電荷キャンセル回路を例示する概略図である。 図３は、実施形態に従う、差動電荷キャンセルのためのダミー回路素子を有する電子システムのブロック図である。

ある実施形態の以下の詳細な説明は、具体的な実施形態の様々な説明を提示する。しかし、本明細書に記載される革新は、例えば、特許請求の範囲で定義され、包含される多数の異なるやり方で実施され得る。本説明において、図面への参照が行われ、同じ参照番号は同一または機能的に類似する要素を示す。

一対の差動ノードのうちの一方のノードに注入される電荷は、回路機能性において誤差を引き起こす可能性がある。例えば、差動増幅器の非反転入力に注入される不要な電荷は、差動増幅器の非反転入力ノードと反転入力ノードとの間の電荷における異なる差異を感知する増幅器をもたらし得る。そのような不要な電荷は、例えば、作動の遮断領域にバイアスされるスイッチを介して非反転入力に連結される電圧グリッチのために、注入される可能性がある。

一般的に説明すれば、本開示の態様は、差動対のノードのうちの１つのノードに注入される電荷をキャンセルすることに関する。一方で、本明細書で論じられる例は、例示的な目的のために不要な単一端電荷の文脈で記載されてもよいが、本明細書に記載される原理および利点は、不要な差動電荷に適用され得、これは単一端ノードのそれぞれの注入される単一端電荷の組み合わせを参照し得る。本明細書に記載される１つまたは複数の特徴によれば、スイッチがオフにされるときに、スイッチによって一対の敏感な差動ノードのうちの一方のノードに注入される電荷は、一対の敏感な差動ノードのうちの他方のノードにほぼ同じ電荷を注入するダミー回路素子によってキャンセルされ得る。これは、スイッチおよびダミー回路素子を介して一対の差動ノードに注入される正味の差動電荷をおよそゼロにまで導き得る。したがって、これは、一対の敏感な差動ノードのうちの一方のノードのスイッチを介する、電圧グリッチまたは電荷の他の不要な注入を補償し得る。ダミー回路素子は、敏感な差動ノードおよび差動入力にわたり、選択的に、敏感な差動ノードに電気的に連結するように構成されるスイッチに交差連結され得る。ダミー回路素子は、選択的に、差動入力を敏感な差動ノードに電気的に連結するように構成されるスイッチに密接に整合される、スイッチを備え得る。一実施形態において、ダミー回路素子は、作動の遮断領域に対して常にバイアスされる、スイッチを備え得る。

例えば、ＡＤＣ内に、そのような差動電荷キャンセルが実装され得る。図１Ａを参照すると、例示的なＡＤＣ段１０が記載される。ＡＤＣ段１０は、パイプラインＡＤＣ等のＡＤＣの一部として、集積回路内に実装され得る。例えば、ＡＤＣ段１０は、２０１３年２月５日に発行され、本出願の譲受人に譲渡された米国特許第８，３６８，５７６号、表題「ＰＩＰＥＬＩＮＥＤ ＡＮＡＬＯＧ−ＴＯ−ＤＩＧＩＴＡＬ ＣＯＮＶＥＲＴＥＲ」に記載される特徴のいずれの組み合わせも用いて実行され得、その全技術的開示は、その全体が本明細書に参照により組み込まれる。ＡＤＣ段１０は、ある実施形態において、マルチプライングデジタル−アナログ変換器（ＭＤＡＣ）段であり得る。ＡＤＣ段１０は、実質的に同じである、複数の順次カスケード接続された段のうちの１つであり得る。一実施形態によれば、ＡＤＣ段１０は、少なくとも１秒毎に約１ギガサンプル（ＧＳＰＳ）のサンプルレートを有するマルチビット（例えば１２ビット）ＡＤＣ内に含まれ得る。ある実施形態において、ＡＤＣのサンプル範囲は、約２．５ＧＳＰＳ等の約１ＧＳＰＳ〜１０ＧＳＰＳの範囲で選択され得る。

ＡＤＣ段１０は、複数のチャネル１５ａ〜１５ｎを含み得る。任意の好適な数のチャネル１５ａ〜１５ｎが実装され得る。例えば、２〜１６個のチャネルがＡＤＣ段１０内に含まれ得る。これらの実装形態のいくつかにおいて、３つまたは４つのチャネルがＡＤＣ段１０内に含まれ得る。チャネル１５ａ〜１５ｎは、異なる制御信号を受信し得ることを除き、ある実装形態において互いに実質的に同じであり得る。チャネル１５ａ〜１５ｎは、互いに並列に連結され得る。具体的には、それぞれのチャネルは、差動入力Ｖｉｎ＋およびＶｉｎ−を受信し、図１Ａに例示される実施形態において、チャネル内の増幅器入力スイッチを介して、選択的に、増幅器２０の差動入力に電気的に連結され得る。増幅器２０の差動入力は、増幅器入力スイッチを介してある時点で、選択的に、複数のチャネル１５ａ〜１５ｎのうちの１つの回路素子に電気的に接続され得る。増幅器２０は、差動入力信号を受信するように構成される任意の好適な増幅器であり得る。差動入力は、フルスイングおよび／または低スイング信号であり得る。

例示されるチャネル１５ａ〜１５ｎのそれぞれは、入力スイッチ３０および３２と、正のデジタル−アナログ変換器（ＤＡＣ）３４と、負のＤＡＣ３６と、ＡＤＣ構成要素３８と、入力コンデンサ４０および４２と、サンプルスイッチ４４および４６と、増幅器入力スイッチ５０および５２と、ダミー回路素子５４および５６と、フィードバックコンデンサ５８および６０と、フィードバックキャップリセットスイッチ６２および６４と、増幅器出力スイッチ６６および６８とを含む。図１Ａに示されるように、例示されるスイッチは、電界効果トランジスタであり得る。他の実施形態において、異なる種類のスイッチは、図１Ａに例示されるスイッチの１つまたは複数を実装するために使用され得る。チャネル１５ａ〜１５ｎのいずれも図１Ａに例示される回路素子のいずれの組み合わせも含み得ることを理解されたい。更に、チャネル１５ａ〜１５ｎのいずれも、１つまたは複数の他の回路素子も含み得る。

複数のチャネル１５ａ〜１５ｎのうちの１つまたは複数は、時間インターリーブされたＡＤＣ段の一部を形成するように異なる状態で同時に作動し得る。図１Ｂは、図１ＡのＡＤＣ段１０の実装形態のタイミング図であり、これは、複数のチャネル１５ａ〜１５ｎの３つの異なるチャネルの作動状態を例示する。チャネルは、一実施形態において、図１Ｂのタイミング図に従う作動モードによって周期し得る。図１Ｂのタイミング図に示されるように、それぞれのチャネルは、ある実施形態に従う１つのクロック周期中、特定の作動モードで作動し得る。一例として、第１のチャネルはＶｉｎ取得モードで作動し得るが、一方で第２のチャネルはプリゲインモードで作動し、第３のチャネルはゲインモードで作動する。

それぞれのクロック周期の始めに、増幅器入力および出力がリセットされ得る。図１Ａに例示されるＡＤＣ段１０の１つまたは複数チャネルにおいて、増幅器入力リセットスイッチ７０および７２は、図１Ｂのａｍｐ＿リセット信号が増幅器２０の差動入力をリセットするためにアサートされるとき（例えば、図１Ｂの上）、オンにされ得る。増幅器出力リセットスイッチ７４および７６も、図１Ｂのａｍｐ＿リセット信号が増幅器２０の差動出力をリセットするためにアサートされるとき、オンにされ得る。図１Ｂに示されるように、ａｍｐ＿リセット信号は、クロック周期の比較的小さい部分の間でアサートされ得る。

１つのチャネルは、入力スイッチ３０および３２、サンプルスイッチ４４および４６、ならびにフィードバックキャップリセットスイッチ６２および６４をオンにすることによってＶｉｎ取得モードで作動し得る。入力スイッチ３０および３２がオンのとき、これらによって入力コンデンサ４０および４２は、非反転入力信号Ｖｉｎ＋および反転入力信号Ｖｉｎ−でそれぞれ荷電され得る。図１Ａの例示のチャネルに図示される他のスイッチは、作動のＶｉｎ取得モード中、オフにされ得る。Ｖｉｎ取得モード中、チャネルは、増幅器２０の入力から電気的に分離される。

別のチャネルは、正および負のＤＡＣ３４および３６内で１つまたは複数スイッチをそれぞれ起動することによって作動のプリゲインモードで作動し得る。これによって、ＤＡＣノード＋および／またはＤＡＣノード−は荷電され得る。一実施形態において、ＡＤＣ構成要素３８は、ＤＡＣ３４および３６内の８つの異なるスイッチのうちの１つを駆動するために使用され得る、３ビット出力を有し得る。一実施形態において、入力コンデンサ４０および４２は、それぞれ、ほぼ等しい静電容量を有する８つのコンデンサに分割されてもよい。本実施形態において、これらの８つのコンデンサのそれぞれからの電荷は、ＡＤＣ構成要素３８の状態に応じてＤＡＣ３４および３６内のスイッチによってＤＡＣノード＋またはＤＡＣノード−に駆動され得る。ＡＤＣ構成要素３８は、例えば、フラッシュＡＤＣであり得る。図１Ａの例示的なチャネルに図示される他のスイッチは、作動のプリゲインモード中、オフであり得る。プリゲインモード中、チャネルは、増幅器２０の入力から電気的に分離される。

なお別のチャネルは、増幅器入力スイッチ５０および５２をオンにすることによってゲインモードで作動し得る。増幅器入力スイッチ５０および５２、ならびに増幅器出力スイッチ６６および６８がオンのとき、増幅器２０の差動入力を駆動し得る。ゲインモード中、入力コンデンサ４０および４２内に格納された電荷は、フィードバックコンデンサ５８および６０にそれぞれ転送され得る。加えて、正および負のＤＡＣ３４および３６内の１つまたは複数のスイッチは、一実施形態において、ゲインモード中、それぞれオンであり得る。図１Ａの例示的なチャネルに図示される他のスイッチは、ゲインモード中、オフであり得る。ゲインモード中、チャネルは増幅器２０の入力に電気的に接続される。

同時に、複数のチャネルの他のチャネルは既知の状態で作動し得る。例えば、他のチャネルは、一実施形態において、オフラインおよび／またはアイドル状態で作動し得る。

ＡＤＣ段１０は、増幅器入力スイッチ５０および５２が、一度に複数のチャネル１５ａ〜１５ｎのうちの１つのチャネルのみのためにオンにされ得るように、構成され得る。したがって、１つのチャネル内の増幅器入力スイッチ５０および５２は、増幅器２０の差動入力を駆動し得るが、一方で他のチャネルの全てのための増幅器入力スイッチ５０および５２は、オフ状態となり、増幅器２０の差動入力を他のチャネルの回路素子から電気的に絶縁するために、バイアスされる。増幅器入力スイッチ５０および５２は、回路素子が差動入力から増幅器２０へと電気的に連結または分離されることを可能にすることによって複数のチャネル１５ａ〜１５ｎが共通の増幅器２０を共有することを可能にする。

しかしながら、電荷は、オフ状態にある１つまたは複数の増幅器入力スイッチ５０および／または５２を介して、増幅器２０の差動入力に注入され得る。一例として、第１のチャネルはＶｉｎ取得モードで作動し得るが、一方で第２のチャネルはプリゲインモードで作動し、第３のチャネルはゲインモードで作動する。一方で第３のチャネル内の増幅器入力スイッチ５０および５２は増幅器２０の入力を駆動するが、入力コンデンサ４０および４２は高周波大スイング差動入力Ｖｉｎ＋およびＶｉｎ−によって第１のチャネル内でそれぞれ荷電され得る。入力コンデンサ４０または４２のうちの１つを荷電することから生じるこの電荷のいくらかは、たとえ増幅器スイッチ５０および５２の両方が増幅器２０の差動入力を第１のチャネルの入力コンデンサ４０および４２から電気的に絶縁するためにバイアスされても、第１のチャネル内の増幅器入力スイッチ５０または５２を介して、それぞれ供給され得る。その電荷が増幅器２０の１つの差動入力に注入されるのと同時には、増幅器２０の他の差動入力は、著しい電荷注入を経験しない場合がある。結果として、電荷注入は、増幅器の非反転入力と反転入力との間の電位における差異の誤差を引き起こし得る。一実施形態において、増幅器入力スイッチは、増幅器入力スイッチ５０および５２のソースの間で、数百ミリボルト程度の電位における差異をもたらすグリッチを経験し得、これは、増幅器２０の対応する入力において１０マイクロボルト程度（例えば、約１０〜５０マイクロボルト）の誤差を注入する可能性がある。図１Ａに示される等の閉ループ増幅器を有する精密ＡＤＣにおいて、この大きさの誤差は、システム性能を著しく低下させるために十分大きい可能性がある。したがって、増幅器２０の差動入力のうちの１つでの不要な電荷注入は、増幅器２０の出力を不正確および／または間違いの多いものにする可能性がある。そのような差動電荷注入は、本明細書に記載される原理および利点に従って補償および／またはキャンセルされ得る。

電荷は、また、オフ状態にある１つまたは複数のチャネルの増幅器入力スイッチ５０および／または５２を介して、１つまたは複数のチャネルへと注入し直され得る。例えば、第３のチャネルは、第１および第２のチャネルへと連結し直される、グリッチを生成する可能性がある。この例において、第３のチャネルを増幅器２０の入力に電気的に接続するためにオンにする、第３のチャネル内の増幅器入力スイッチ５０および５２は、第１のチャネルおよび／または第２のチャネルの増幅器入力スイッチ５０および／または５２を介して連結するグリッチを生成する可能性がある。このグリッチは、第１のチャネルおよび／または第２のチャネルにおいて、信号依存のサンプル電圧誤差を生成する可能性がある。次いで、そのような信号依存のサンプル電圧誤差は、増幅器２０の出力を不正確および／または間違いの多いものにする可能性がある。

図１の破線ボックスによって示される差動電荷キャンセル回路８０は、差動対のノードのうちの１つのノードの電荷注入を補償し得る。差動電荷キャンセル回路８０は、増幅器入力スイッチ５０および５２、ならびにダミー回路素子５４および５６を含み得る。複数のチャネル１５ａ〜１５ｎのそれぞれのチャネル内で、ダミー回路素子５４は、増幅器入力スイッチ５０がオフにされるとき、増幅器入力スイッチ５０によって注入される増幅器２０の差動入力上の電荷における差異を低減するように構成される。同様に、ダミー回路素子５６は、増幅器入力スイッチ５２がオフにされるとき、増幅器入力スイッチ５２によって注入される増幅器２０の差動入力上の電荷における差異を低減するように構成される。図１Ａに例示されるように、ダミー回路素子５４は、第１の増幅器入力スイッチ５０の入力に連結される第１の端部と、増幅器２０の反転入力に連結される第２の端部とを有する。また、図１Ａに例示されるように、ダミー回路素子５６は、第２の増幅器入力スイッチ５２の入力に連結される第１の端部および増幅器２０の非反転入力に連結される第２の端部を有する。したがって、ダミー回路素子５４および５６は、交差連結されていると見なされ得る。第１のダミー回路素子５４は、第１の増幅器入力スイッチ５０がオフのとき、第１の増幅器入力スイッチ５０によって電荷を増幅器２０の反転入力に注入し、増幅器２０の非反転入力に注入される電荷をキャンセルし得る。同様に、第２のダミー回路素子５６は、第２の増幅器入力スイッチ５２がオフのとき、電荷を増幅器２０の非反転入力に注入し、第２の増幅器入力スイッチ５２によって増幅器２０の反転入力に注入される電荷をキャンセルし得る。例えば、ダミー回路素子は、増幅器入力スイッチがオフのとき、増幅器入力スイッチの静電容量に整合される静電容量を有し得、したがって、ダミー回路素子は、オフにされた増幅器入力スイッチが増幅器２０の他の差動入力に注入するのとほぼ同じ量の電荷を増幅器２０の入力に注入し得、これは電荷キャンセルをもたらす。ほぼ同じ電荷が増幅器２０の反転および非反転入力ノードに注入されるため、この「キャンセル」によって、事実上、増幅器２０の入力ノードに注入される正味の差動電荷はゼロに近くなる。一方でチャネル内にダミー回路素子５４および５６を含むことによって、増幅器２０の差動入力に対する共通のモードグリッチが存在し得るが、これは増幅器２０の出力に著しく悪影響を与えないはずである。

ダミー回路素子は、オフ状態等、１つの状態のみにあるようにバイアスされる回路素子を指し得る。例えば、ダミー回路素子は、電源レール電圧または電圧基準にバイアスされるゲートを有する電界効果トランジスタによって実装され得る。バイアスは、短絡回路によって等、直接的であり得、または抵抗器等、追加の回路素子を介して、間接的であり得る。例えば、ダミーＮＭＯＳ装置は、接地基準電圧にバイアスされるゲートを有し得る。
同様に、ダミーＰＭＯＳ装置は、Ｖｄｄ等の電力供給電圧にバイアスされるゲートを有し得る。電界効果トランジスタ（ＦＥＴ）または本明細書に記載される「トランジスタ」は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として既知のトランジスタに対応し得る。一方で用語「金属」および「酸化物」が装置の名前で存在するが、これらのトランジスタが、多結晶シリコン等、金属以外の材料から作製されたゲートを有し得、シリコン窒化物または高誘電率誘電体等のシリコン酸化物以外の誘電体から作製される誘電体「酸化物」領域を有し得ることを理解されたい。別の例として、ダミー回路素子は、コンデンサ等の受動的回路素子であり得る。

ダミー回路素子は、対応する機能的回路素子に整合され得る。一例として、ダミー回路素子は、機能性電界効果トランジスタが有するソース−ドレイン静電容量に整合された静電容量を有し得るが、一方で、オフ状態で作動する。一実施形態において、ダミー回路素子は、機能性トランジスタの実質的に同一のインスタンシエイションであり得るが、代わりに、作動の遮断領域でバイアスされる。実質的に同一のインスタンシエイションは、集積回路において実装するには比較的単純である。

図２Ａ〜２Ｃは、ダミー回路素子を含む電荷キャンセル回路の様々な実施形態例示する。これらの図を参照して、差動電荷キャンセルのためのダミー回路素子の異なる例が説明される。差動電荷キャンセル回路８０ａ〜８０ｃの原理および利点のいずれも図１Ａの差動電荷キャンセル回路８０内に実装され得る。例えば、図２Ａ〜２Ｃを参照して記載されるダミー回路素子の特徴のいずれの組み合わせも、図１Ａに例示される実施形態に適用され得ることを理解されたい。

図２Ａにおいて、差動電荷キャンセル回路８０ａおよび８０ｂは、増幅器２０との組み合わせで例示される。例示されるように、ダミー回路素子５４ａ−１、５６ａ−１、５４ａ−２、および５６ａ−２はそれぞれ、電源レール電圧または基準電圧にバイアスされるゲートを有する電界効果トランジスタによって実装される。より詳細には、例示されるように、ダミー電界効果トランジスタは、それぞれ、接地または接地基準にバイアスされるゲートを有するＮＭＯＳトランジスタである。したがって、ダミー電界効果トランジスタのそれぞれは、作動の遮断領域に常にバイアスされる。ダミー電界効果トランジスタ５４ａ−１、５６ａ−１、５４ａ−２、および５６ａ−２は、対応する増幅器入力トランジスタ５０−１、５２−１、５０−２、および５２−２と、それぞれ実質的に同一の寸法であり得る。更に、ダミー電界効果トランジスタのレイアウトは、ソース−ドレイン間静電容量が比較的密接に整合されるように、増幅器入力トランジスタのレイアウトに整合され得る。

図２Ａに例示されるように、第１の差動電荷キャンセル回路８０ａは、増幅器入力スイッチ５０−１および５２−１、ならびにダミー回路素子５４ａ−１および５６ａ−１を含み得る。第１の増幅器入力スイッチ５０−１は、第１の入力コンデンサ４０−１に連結される入力を有し得、第２の増幅器入力スイッチ５２−１は、第２の入力コンデンサ４２−１に連結される入力を有し得る。より詳細には、第１の入力コンデンサ４０−１は、第１の差動入力信号を受信するように構成される第１の端部と、第１の増幅器入力スイッチ５０−１のソースに電気的に接続された第２の端部とを有し得る。第２の入力コンデンサ４２−１は、第２の差動入力信号を受信するように構成される第１の端部と、第２の増幅器入力スイッチ５２−１のソースに電気的に接続された第２の端部とを有し得る。第１の増幅器入力スイッチ５０−１のゲートは、制御信号有効−１を受信し、制御信号有効−１に応答して、選択的に、第１の入力コンデンサ４０−１の第２の端部を増幅器２０の非反転入力に電気的に連結し得る。第２の増幅器入力スイッチ５２−１のゲートは、制御信号有効−１も受信し、制御信号有効−１に応答して、選択的に、第２の入力コンデンサ４２−１の第２の端部を増幅器２０の反転入力に電気的に連結し得る。ダミー回路素子５４ａ−１および５６ａ−１は、交差連結され得る。図２Ａに例示されるように、第１のダミー回路素子５４ａ−１は、電源レール電圧にバイアスされるゲートと、第２の増幅器入力スイッチ５２−１のソースに電気的に連結されるソースと、増幅器２０の非反転入力に電気的に連結されるドレインとを有する第１のダミー電界効果トランジスタであり得る。同様に、第２のダミー回路素子５６−１は、電源レール電圧にバイアスされるゲートと、第１の増幅器入力スイッチ５０−１のソースに電気的に連結されるソースと、増幅器２０の反転入力電気的に連結されるドレインとを有する第２のダミー電界効果トランジスタであり得る。

第２の差動電荷キャンセル回路８０ｂは、増幅器入力スイッチ５０−２および５２−２の入力が異なる入力コンデンサ（例えば、第３の入力コンデンサ４０−２および第４の入力コンデンサ４２−２）に電気的に連結され得、増幅器入力スイッチ５０−２および５２−２が増幅器入力スイッチ５０−１および５２−１のものとは異なる制御信号（例えば、例示される実施形態における有効−１および有効−２）に応答して起動し得ることを除き、第１の差動電荷キャンセル回路８０ａと実質的に同一であり得る。

図２Ａを参照して、差動電荷キャンセルの一実施例がここに説明される。第１の差動電荷キャンセル回路８０ａの増幅器入力スイッチ５０−１および５２−１がオンのとき、第２の差動電荷キャンセル回路８０ｂの増幅器入力スイッチ５０−２および５２−２はオフである。第２の増幅器入力スイッチ５２−２のソースの電圧グリッチは、たとえ第２の増幅器入力スイッチ５２−２がオフであっても、電荷を増幅器２０の反転入力に注入し得る。例えば、第４の入力コンデンサ４２−２は、比較的早く荷電し得、第２の増幅器入力スイッチ５２−２は、その電荷少なくとも一部を介して、増幅器２０の反転入力に入り得る。ダミー電界効果トランジスタ５４−ａ２は、増幅器２０の非反転入力に実質的に同一の電荷を注入し、それによって電圧グリッチから生じる増幅器２０の非反転入力と反転入力との間の電荷差動をキャンセルし得る。結果として、増幅器２０は、オンである第１の差動電荷キャンセル回路８０ａの増幅器入力スイッチ５０−１および５２−１によって駆動される電荷の間の差動をより正確に感知し得る。

図２Ｂに例示される実施形態において、ダミー回路素子は、図２Ａの実施形態とは異なるように実装される。その他の点で、図２Ｂに記載される回路は、図２Ａに関連して先に記載された回路と実質的に同じ様式で作動し得る。図２Ｂにおいて、例示される静電容量は、別個の容量回路素子よりもむしろダミー回路素子の寄生静電容量である。

複数のチャネル１５ａ〜１５ｎ内のダミー回路素子５４および５６は、増幅器入力ノードに追加の負荷を加え、図１ＡのＡＤＣ段１０で増幅器２０の作動を減速させ得る。ダミー回路素子５４および５６の負荷を低減するために、これらの装置の端子は、相互接続金属の最低レベルと集積回路のトランジスタノードとの間の接触金属を除去することによって、トランジスタ拡散に接触しないままであり得る。相互接続金属の最低レベルは、典型的に、トランジスタに最も近い相互接続のレベルであり、相互接続金属の最低レベルの金属接触は、典型的に、トランジスタを上方レベルの金属相互接続に接触させるために使用される。図２Ｂに例示されるように、第１のダミー回路素子５４ｂ−１は第１のダミー電界効果トランジスタであり得、第２のダミー回路素子５６ｂ−１は第２のダミー電界効果トランジスタであり得る。図２Ｂのダミー回路素子は、第１および第２のダミー電界効果トランジスタがそれぞれ、最低レベルの相互接続金属層によって接触されないソースおよびドレインを有するが、一方で電源レール電圧によってバイアスされるゲートを有し得ることを例示するために、提供される。ダミー電界効果トランジスタのソースおよび／またはドレインを最低レベルの相互接続金属に接触されないままにすることによって、ダミー電界効果トランジスタの寄生バルク−ソース間静電容量Ｃ_ＢＳおよび寄生バルク−ドレイン間静電容量Ｃ_ＢＤは、実質的に除去され得る。ダミー電界効果トランジスタの非接触拡散は、また、図２Ａの実施形態と比較して、増幅器２０の非反転および反転入力に注入されるトランジスタ漏洩電流を実質的に除去し得る。ダミー電界効果トランジスタの拡散へのより上のレベルの金属接触がなければ、ソースおよび／またはドレインは浮動するように構成され得る。

ソースおよびドレインが下方レベルの相互接続金属に接続されず、ダミー電界効果トランジスタのそれぞれの寄生ソース−ドレイン間静電容量Ｃ_ＳＤは、同一の差動電荷キャンセル回路内の他の増幅器入力トランジスタの１つの増幅器入力トランジスタおよびドレインのソース全体の上方レベル金属と寄生的に連結され得る。ダミー電界効果トランジスタの寄生ソース−ドレイン間静電容量Ｃ_ＳＤは、ソース−ドレイン間静電容量Ｃ_ＳＤのほとんどが、典型的には、下方レベルの相互接続金属によって提供されるため、増幅器入力スイッチがオフのとき、比較的密接になお整合され、および／または対応する増幅器入力スイッチの寄生ソース−ドレイン間静電容量にほぼ等しくなり得る。したがって、図２Ｂの実施形態は、図２Ａの実施形態と比較して、ダミートランジスタの増幅器入力ノードに対する負荷およびそれらが引き起こす遅延を低減し、一方で上述の差動電荷をなお好適にキャンセルし得る。

図２Ｃに例示される実施形態において、ダミー回路素子は、図２Ａおよび２Ｂの実施形態とは異なるように実装される。その他の点で、図２Ｂに例示される回路は、図２Ａに例示される回路と実質的に同じ様式で作動し得る。図２Ｂにおいて、差動電荷キャンセル回路８０ａおよび８０ｂは、容量回路素子によって実装される、ダミー回路素子５４ｃ−１、５６ｃ−１、５４ｃ−２、および５６ｃ−２を含む。図２Ｃに例示されるダミーコンデンサは、増幅器入力スイッチがオフのときに、増幅器入力スイッチのソース−ドレイン間静電容量に密接に整合される静電容量を有し得る。

図３を参照すると、実施形態に従う差動電荷キャンセル用のダミー回路素子を有する電子システムが記載される。図３は、駆動回路９２、差動電荷キャンセル回路８０、および敏感な差動ノード９８を有する回路を含む、装置９０を例示する。駆動回路９２は、差動信号を生成するように構成される任意の好適な回路であり得る。一実施例として、駆動回路９２は、図１Ａの入力コンデンサ４０および４２を含み得る。

例示される差動電荷キャンセル回路８０は、第１のスイッチ５０、第２のスイッチ５２、第１のダミー回路素子５４、第２のダミー回路素子５６を含む。図１Ａおよび２Ａ〜２Ｃの増幅器入力スイッチ５０および５２は増幅器入力を選択的に駆動するように構成されるが、そのようなスイッチは、図３に示される一対の敏感な差動ノードを駆動するように実装され得ることを理解されたい。例えば、第１のスイッチ５０は、駆動回路９２から第１の差動入力を受信し得る。第１のスイッチ５０は、有効信号に応答する敏感な差動ノード９８を有する回路の非反転ノードを選択的に駆動し得る。第１のスイッチ５０は、オフのとき、敏感な差動ノード９８を有する回路の非反転ノードを第１の差動入力から電気的に絶縁し得る。第１のスイッチ５０は、図１Ａおよび２Ａ〜２Ｃを参照して説明される増幅器入力スイッチ５０を参照して記載される、特徴の任意の組み合わせを実装し得る。

第２のスイッチ５２は、第２の差動入力を駆動回路９２から受信し得る。第２のスイッチ５２は、有効信号に応答する敏感な差動ノード９８を有する回路の反転ノードを選択的に起動し得る。反転ノードおよび非反転ノードは、敏感な差動ノード９８を有する回路の一対の敏感な差動ノードであり得る。例えば、一実施形態において、敏感な差動ノード９８を有する回路は、図１Ａおよび２Ａ〜２Ｃに例示される増幅器２０等の差動増幅器であり得る。第２のスイッチ５２は、オフのとき、敏感な差動ノード９８を有する回路の反転ノードを第２の差動入力から電気的に絶縁し得る。第２のスイッチ５２は、図１Ａおよび２Ａ〜２Ｃを参照して説明される増幅器入力スイッチ５２を参照して記載される、特徴の任意の組み合わせを実装し得る。

第１のダミー回路素子５４は、第１のスイッチ５２がオフのとき、第１のスイッチ５２によって注入される非反転ノードに電荷をキャンセルするために、反転ノードに電荷を注入し得る。同様に、第２のダミー回路素子５６は、第２のスイッチ５２がオフのとき、第２のスイッチ５２によって反転ノードに注入される電荷をキャンセルするために、非反転ノードに電荷を注入し得る。このようにして、差動電荷はキャンセルされ得る。例えば、第１のスイッチ５２は、非反転ノードを第１のスイッチ５２の入力から電気的に絶縁するために、バイアスされ得る。一方で第１のスイッチ５２は非反転ノードを第１のスイッチ５２の入力から電気的に絶縁するためにバイアスされるが、電荷は、ダミー回路素子５４を介して、第１のスイッチ５２によって非反転ノードに注入される電荷をキャンセルするために、反転ノードに注入され得る。そのような差動電荷キャンセルは、例えば、上記の差動対のノードの影響を与える敏感なノードからのいくらかのグリッチおよび不要な電荷をキャンセルし得る。

図３に例示されるように、第１のダミー回路素子５４は、第１の差動入力と反転ノードとの間に直列で連結され、第２のダミー回路素子５６は、第２の差動入力と非反転ノードとの間に直列で連結される。一実施形態において、この連結は、例えば、図２Ｂを参照して説明されるスイッチへの上方レベルの金属接触をせずに、寄生的に行われ得る。第１のダミー回路素子５４および第２のダミー回路素子５６は、例えば、図３に例示されるように交差連結され得る。第１のダミー回路素子５４および第２のダミー回路素子５６は、例えば、図１および２Ａ〜２Ｃを参照して本明細書に記載されるダミー回路素子の原理および利点のいずれも実装し得る。

スイッチの対およびダミー回路素子の対を含む追加の差動電荷キャンセル回路は、例示される差動電荷キャンセル回路８０と並列に連結され得ることを理解されたい。

上記の実施形態において、差動電荷キャンセルのための装置、システム、および方法は、特定の実施形態に関して記載される。しかし、本実施形態の原理および利点は、敏感な差動ノードへの電荷注入を補償する必要性のあるその他のシステム、装置、または方法のために使用され得ることを理解されたい。例えば、図１Ａに例示される実施形態は、ＡＤＣ段を参照して記載されるが、本明細書に記載される１つまたは複数の特徴は、ＡＤＣ以外の多様な他の文脈で実装され得る。

そのような方法、システム、および／または装置は、様々な電子装置に実装され得る。電子装置の例としては、大衆消費電子製品、大衆消費電子製品の部品、電子試験機器等が挙げられ得るが、これらに限定されない。大衆消費電子製品の部品の例としては、アナログ−デジタル変換器、増幅器、整流器、プルグラム可能なフィルタ、減衰器、可変周波数回路等が挙げられ得る。電子装置の例としては、メモリチップ、メモリモジュール、光ネットワークまたは他の通信ネットワークの回路、およびディスクドライバ回路も挙げられ得る。大衆消費電子製品としては、無線装置、携帯電話（例えば、スマートフォン）、セルラ基地局、電話、テレビ、コンピュータモニタ、コンピュータ、携帯式コンピュータ、タブレットコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダもしくはプレーヤー、ＤＶＤプレーヤー、ＣＤプレーヤー、デジタルビデオレコーダー（ＤＶＲ）、ＶＣＲ、ＭＰ３プレーヤー、ラジオ、カムコーダー、カメラ、デジタルカメラ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、コピー機、ファクシミリ機、スキャナ、多機能周辺装置、腕時計、時計等が挙げられ得るが、これらに限定されない。更に、電子装置は、完成前製品を含み得る。

文脈が別途、明確に要求しない限り、本明細書および特許請求の範囲を通して、単語「備える」、「備えている」、「含む」、「含んでいる」等は、除外的または精緻な意味とは逆に包含的意味、すなわち、「含むが、これに限定されない」の意味において解釈されるものである。本明細書において一般的に使用される単語「連結される」または「接続される」は、直接接続され、または１つまたは複数の中間要素によって接続され得る、２つまたはそれ以上の要素を指す。加えて、単語「本明細書で」、「上の」、「下の」、および類似の趣旨の単語は、本願において使用されるとき、本願の任意の特定箇所ではなく、全体としての本願を指すものとする。文脈が許せば、単数または複数の数を使用する詳細な説明における単語は、また、それぞれ単数または複数の数を含み得る。２つまたはそれ以上の物品の列挙を指す単語「または」は、列挙の物品のいずれも、列挙の物品の全て、または列挙の物品のいずれかの組み合わせ、の単語の解釈の全てを包含することを意図される。

更に、とりわけ「できる」、「できるであろう」、「してもよいであろう」、「してもよい」、「例えば」、「例えば」、「等」などの本明細書で使用される条件的言語は、別途、具体的に記述され、または使用される文脈内で別途理解されない限り、一般的に、ある実施形態がある特徴、要素、および／または状態を含むが、一方で他の実施形態はそれらを含まないことを伝達することを意図される。したがって、そのような条件的言語は、これらの特徴、要素、および／または状態が、任意の特定の実施形態に含まれ、または行われるものであっても、一般的に、特徴、要素、および／または状態が１つまたは複数の実施形態のためにいずれの仕方でも必要とされ、または１つまたは複数の実施形態が、オーサ入力またはプロンプテイングを用い、またはこれを用いない、決定のためのロジックを必ず含むことを含意することを意図されない。

本明細書において提供される本発明の教示は、必ずしも上記のシステムでない、他のシステムに適用され得る。上記の様々な実施形態の要素および作用は、更なる実施形態を提供するために組み合わせ得る。

一方で本発明のある実施形態が説明されるが、これらの実施形態は、例示のみによって提示されており、本開示の範囲を限定することを意図されないものである。実際には、本明細書に記載される新規の方法およびシステムは、様々な他の形態で実施されてもよい。更に、本明細書に記載される方法およびシステムの形態における様々な省略、代用、および変更は本開示の趣旨を逸脱することなく、行われてもよい。添付の特許請求の範囲およびその同等物は、本開示の範囲および趣旨内に存在するそのような形態および改変形態を包含することを意図される。したがって、本発明の範囲は、添付される特許請求の範囲の参照によってのみ定義される。

５４、５６……ダミー回路素子
８０……差動電荷キャンセル回路
９２……駆動回路

Claims (21)

1. 装置であって、
   第１の差動入力を受信し、かつスイッチがオンにされるときに、前記第１の差動入力を第１のノードに提供するように構成される、第１のスイッチ（５０）と、
   第２の差動入力を受信し、かつスイッチがオンにされるときに、第２の差動入力を第２のノードに提供するように構成される、第２のスイッチ（５２）であって、第１のノードおよび第２のノードが、差動対のノードである、第２のスイッチ（５２）と、
   前記第１のスイッチがオフにされるときに、電荷を前記第２のノードに注入して、前記第１のスイッチによって前記第１のノードに注入される電荷をキャンセルするように構成される、第１のダミー回路素子と、
   前記第２のスイッチがオフにされるときに、電荷を前記第１のノード上に注入して、前記第２のスイッチによって前記第２のノードに注入される電荷をキャンセルするように構成される、第２のダミー回路素子と、
   を備える、装置。
2. 第１のダミー回路素子が、前記第１の差動入力と前記第２のノードとの間に直列に連結され、前記第２のダミー回路素子が、前記第２の差動入力と前記第１のノードとの間に直列に連結される、請求項１に記載の装置。
3. 前記第１のスイッチが、第１の電界効果トランジスタを備え、前記第２のスイッチが、第２の電界効果トランジスタを備え、前記第１のダミー回路素子が、第１のダミー電界効果トランジスタを備え、前記第２のダミー回路素子が、第２のダミー電界効果トランジスタを備える、請求項１に記載の装置。
4. 前記第１のダミー電界効果トランジスタおよび前記第２のダミー電界効果トランジスタがそれぞれ、電源レール電圧にバイアスされるゲートを有する、請求項３に記載の装置。
5. 前記第１のダミー電界効果トランジスタが、前記第１の差動入力を受信するように構成される第１のソースと、前記第２のノードに電気的に連結される第１のドレインと、を有し、前記第２のダミー電界効果トランジスタが、前記第２の差動入力を受信するように構成される第２のソースと、前記第１のノードに電気的に連結される第２のドレインと、を有する、請求項３に記載の装置。
6. 前記第１のダミー電界効果トランジスタおよび前記第２のダミー電界効果トランジスタが、前記第１の電界効果トランジスタおよび前記第２の電界効果トランジスタと同一のトランジスタ構成を有する実質的に同一のインスタンシエイションである、請求項３に記載の装置。
7. 前記第１のダミー電界効果トランジスタが、両方ともに最低レベルの相互接続金属によって接触されないソースおよびドレインを有する、請求項３に記載の装置。
8. 前記第１のスイッチが、ソースおよびドレインを有する第１の電界効果トランジスタを備え、前記第１のダミー回路素子が、前記第１の電界効果トランジスタがスイッチをオフにされるときに、前記第１の電界効果トランジスタが有するソースドレイン間静電容量とほぼ等しい静電容量を有する、請求項１に記載の装置。
9. 第３の差動入力を受信し、オンのときに、前記第１のノードを提供し、かつオフのときに、前記第１のノードを前記第３の差動入力から電気的に絶縁するように構成される、第３のスイッチと、 第４の差動入力を受信し、オンのときに、前記第２のノードを提供し、かつオフのときに、前記第２のノードを前記第４の差動入力から電気的に絶縁するように構成される、第４のスイッチと、
   前記第３のスイッチがオフのときに、前記第２のノードに電荷を注入して、前記第３のスイッチによって前記第１のノードに注入される電荷をキャンセルするように構成される、第３のダミー回路素子と、
   前記第４のスイッチがオフのときに、前記第１のノードに電荷を注入して、前記第４のスイッチによって前記第２のノードに注入される電荷をキャンセルするように構成される、第４のダミー回路素子と、
   を備える、請求項１に記載の装置。
10. 前記第１のノードに電気的に連結される第１の入力と、前記第２のノードに電気的に連結される第２の入力と、を備える差動増幅器を更に備える、請求項１に記載の装置。
11. 装置であって、
    非反転入力と、反転入力と、を備える増幅器（２０）と、
    複数のチャネル（１５ａ〜１５ｎ）であって、前記複数のチャネルがそれぞれ、
    一対の増幅器入力スイッチであって、
    第１のスイッチ入力を受信し、スイッチがオンにされるときに、前記第１のスイッチ入力を前記増幅器の前記非反転入力に提供し、かつスイッチがオフにされるときに、前記増幅器の前記非反転入力を前記第１のスイッチ入力から電気的に絶縁するように構成される、第１のスイッチ（５０）と、
    第２のスイッチ入力を受信し、スイッチがオンにされるときに、前記第２のスイッチ入力を前記増幅器の前記反転入力に提供し、スイッチがオフにされるときに、前記増幅器の前記反転入力を前記第２のスイッチ入力から電気的に絶縁するように構成される、第２のスイッチ（５２）と、を備える、一対の増幅器入力スイッチと、
    前記一対の増幅器入力スイッチの前記入力と前記増幅器の前記入力との間に交差連結される一対のダミー回路素子（５４、５６）であって、前記一対のダミー回路素子のそれぞれのダミー回路素子が、前記第１のスイッチがオフにされるときに、前記第１のスイッチと実質的に同一の静電容量を有する、一対のダミー回路素子と、を備える、複数のチャネルと、を備え、
    前記複数のチャネルの一方の前記一対の増幅器入力スイッチが、前記複数のチャネルの他方の前記一対の増幅器入力スイッチがオフにされるときに、前記増幅器の前記非反転入力および前記反転入力に電荷を提供するように構成される、装置。
12. 前記装置が、前記増幅器および前記複数のチャネルを備えるインターリーブされたアナログ−デジタル変換器段を備える、請求項１１に記載の装置。
13. 前記装置が、前記第１のスイッチ入力および前記第２のスイッチ入力の電荷を調整するように構成される少なくとも１つのデジタル−アナログ変換器を備える、請求項１１に記載の装置。
14. 前記第１のスイッチが、第１の電界効果トランジスタを備え、前記一対のダミー回路素子の第１のダミー回路素子が、電源レール電圧にバイアスされるゲートを有する第１のダミー電界効果トランジスタを備える、請求項１１に記載の装置。
15. 前記第１のダミー電界効果トランジスタが、最低レベルの相互接続金属によって接触されない第１のソースおよび第１のドレインを備える、請求項１４に記載の装置。
16. 前記複数のチャネルのうちの選択されたチャネルの前記一対のダミー回路素子の第１のダミー回路素子が、前記選択されたチャネルが取得モードにあり、前記複数のチャネルのうちの異なるチャネルがゲインモードにあるときに、電荷を前記反転増幅器入力に注入して、前記第１のスイッチ入力で電圧グリッチを補償するように構成される、請求項１１に記載の装置。
17. 差動電荷を低減する電子的に実装された方法であって、
    第１のスイッチが非反転ノードを前記第１のスイッチの入力から電気的に絶縁するためにバイアスされる一方で、前記非反転ノードを前記第１のスイッチの前記入力から電気的に絶縁するために前記第１のスイッチをバイアスすることと、
    反転ノード上の電荷を連結して、前記第１のスイッチによって前記非反転ノードに注入される電荷を少なくとも部分的にキャンセルすることと、を含み、
    前記非反転ノードおよび前記反転ノードが、差動対のノードを備える、方法。
18. 連結が、電源レール電圧にバイアスされるゲートを有するダミースイッチによって行われる、請求項１７に記載の方法。
19. 前記ダミースイッチが、前記第１のスイッチの前記入力に電気的に連結される、請求項１８に記載の方法。
20. 前記非反転ノード上の電荷と前記反転ノード上の電荷との間の差異を感知することを更に含む、請求項１７に記載の方法。
21. 前記方法が、複数のインターリーブされたチャネルを有するアナログ−デジタル変換器において標本抽出するために行われ、前記方法が、
    サンプルを前記非反転ノードに提供するために、複数のインターリーブされたチャネルの第１のチャネルの第１のスイッチを含む、増幅器入力スイッチをオンにすることと、
    前記第１のチャネルの前記増幅器入力スイッチがオンにされる一方で、
    スイッチがオフにされるために、少なくとも第２のチャネルを備える、前記複数のインターリーブされたチャネルの他方の増幅器入力スイッチをバイアスすることと、
    前記第２のチャネルへの入力と共に前記第２のチャネルのコンデンサを荷電するために、前記第２のチャネルのスイッチを起動することと、を更に含む、請求項１７に記載の方法。