KR20100074499A - 스위치드 캐패시터 - Google Patents

Abstract

본 발명은 전하 인젝션(charge injection)에 의한 에러를 감소시킬 수 있는 스위치드 캐패시터에 관한 것으로,

본 발명에 따른 스위치드 캐패시터는 입력단은 소오스와 연결되고, 게이트는 제 1 클럭신호단과 연결되고, 드레인은 메인 저항의 일측과 연결되는 메인 스위치 트랜지스터와, 상기 메인 저항의 타측과 소오스가 연결되고, 게이트는 제 2 클럭신호단과 연결되고, 드레인은 출력단과 연결되는 더미 스위치 트랜지스터와, 상기 더미 스위치 트랜지스터의 드레인과 접지단 사이에 연결된 커패시터와, 상기 메인 스위치 트랜지스터와 상기 더미 스위치 트랜지스터의 사이에 직렬연결된 메인저항을 포함하는 것을 특징으로 한다.

스위치 캐패시터, 메인 저항

Description

스위치드 캐패시터{Switched Capacitor}

본 발명은 스위치드 캐패시터에 관한 것으로, 특히 전하 인젝션(charge injection)에 의한 에러를 감소시킬 수 있는 스위치드 캐패시터에 관한 것이다.

일반적으로, 스위치드 캐패시터(Switch Capacitor)는 CMOS 아날로그 회로 기술의 발전과 더불어 급속히 발전되고 있으며 정밀한 필터나 A/D변환기, D/A변환기등을 모놀리딕IC로 실현할 수 있으므로 최근 폭넓게 사용된다.

도 1은 종래의 스위치드 캐패시터의 회로도이다.

종래의 스위치드 캐패시터는 도 1에 도시된 바와 같이, 한 개의 스위치 트랜지스터(10)와 한 개의 캐패시터(CH)로 이루어진다. 스위치 트랜지스터(10)는 입력단(Vin)이 소오스에 인가되게 연결되고, 드레인은 출력단(Vout)와 연결되며, 게이트는 클럭신호단(CLK)과 연결된다. 그리고, 캐패시터(CH)는 스위치 트랜지스터(10)의 드레인과 접지 사이에 연결된다.

하지만, 일반적인 종래의 스위치드 캐패시터는 클럭 피드 쓰루(clock feedthrough) 및 전하 인젝션(Charge Injection)에 의한 에러가 발생하는 문제점이 있다.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 전하 인젝션(charge injection)에 의한 에러를 감소시킬 수 있는 스위치드 캐패시터를 제공하는 데 그 목적이 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명에 따른 스위치드 캐패시터는 입력단은 소오스와 연결되고, 게이트는 제 1 클럭신호단과 연결되고, 드레인은 메인 저항의 일측과 연결되는 메인 스위치 트랜지스터와, 상기 메인 저항의 타측과 소오스가 연결되고, 게이트는 제 2 클럭신호단과 연결되고, 드레인은 출력단과 연결되는 더미 스위치 트랜지스터와, 상기 더미 스위치 트랜지스터의 드레인과 접지단 사이에 연결된 커패시터와, 상기 메인 스위치 트랜지스터와 상기 더미 스위치 트랜지스터의 사이에 직렬연결된 메인저항을 포함하는 것을 특징으로 한다.

이상에서 설명한 바와 같이, 본 발명에 따른 메인 스위치 트랜지스터와 더미 스위치 트랜지스터 사이에 메인 저항을 연결함으로써 임피던스에 따른 전하이동의 양을 조절하여 기생 캐패시턴스 등에 의해 두 트랜지스터가 정확히 2:1의 특성을 가지기 어려워 스위치 에러가 남아있게 되고, 메인 스위치 트랜지스터의 채널에 있던 전하가 양쪽으로 인젝션되어 에러를 발생시키는 문제를 방지할 수 있다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.

이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 스위치드 캐패시터에 관하여 상세히 설명하기로 한다.

도 2는 본 발명에 따른 스위치드 캐패시터를 도시한 회로도이다.

본 발명에 따른 스위치드 캐패시터는 도 2에 도시된 바와 같이, 메인 스위치 트랜지스터(100) 및 더미 스위치 트랜지스터(200)와 한 개의 메인 저항(R) 및 한 개의 캐패시터(CH)로 이루어진다.

메인 스위치 트랜지스터(100)는 입력단(Vin)이 소오스에 인가되게 연결되고, 드레인은 메인 저항(R)과 연결되며, 게이트는 제 1 클럭신호단(CLK1)과 연결된다.

그리고, 더미 스위치 트랜지스터(200)는 소오스는 메인 저항(R)을 통하여 메인 스위치 트랜지스터(100)의 드레인과 연결되고, 드레인은 출력단(Vout)과 연결되며, 게이트는 제 2 클럭신호단(CLK2)과 연결된다. 여기서, 제 2 클럭신호단(CLK2)은 제1 클럭신호의 반대위상 신호단이며, 캐패시터(CH)는 더미 스위치 트랜지스터(10)의 드레인과 접지 사이에 연결된다.

여기서, 더미 스위치 트랜지스터(200)의 크기는 메인 트랜지스터(100)의 크기의 절반을 가지는 것이 바람직하다.

이러한 더미 스위치 트랜지스터(200)는 메인 스위치 트랜지스터(100)의 크기의 절반을 가지므로 메인 스위치 트랜지스터(100)가 오프(off)되는 순간 더미 스위치 트랜지스터(200)는 반대의 동작을 함으로써 클럭 피드 쓰루를 완화시키는 역할을 한다.

메인 저항(R)은 메인 스위치 트랜지스터(100)의 드레인과 더미 스위치 트랜지스터(200) 소스 사이에 직렬연결되며, 이러한 메인 저항(R)은 메인 스위치 트랜지스터(100)의 채널에서 보이는 양쪽의 임피던스 Z1, Z2의 크기를 다르게 한다. 즉, 메인 스위치 트랜지스터(100)가 온 상태에서 오프 상태로 될때 매우 짧은 시간 동안에 메인 스위치 트랜지스터(100)의 채널에 있던 전하가 양쪽으로 이동해야 되는데 Z2>Z1이면 임피던스가 작은 쪽 즉, 입력단(Vin) 방향으로 많은 전하가 이동하게 되어 출력단(Vout)에 나타나게 되는 에러의 양이 감소하게 된다.

이러한 본 발명에 따른 스위치 캐패시터의 동작을 살펴보면 다음과 같다.

입력전압이 입력단(Vin)에 인가될 때, 먼저 제 1 클럭신호단(CLK1)과 제 2 클럭신호단(CLK2)을 하이로 만든다. 그러면, 메인 스위치 트랜지스터(100)는 온되고, 입력전압으로 인한 전하가 더미 스위치 트랜지스터(200)의 소오스로 인가된다. 이때, 메인 저항(R)으로 인하여, 메인 스위치 트랜지스터(100)가 온 상태에서 오프 상태로 될 때, 임피던스값이 작은 입력단(Vin) 방향으로 더 많은 전하가 이동하게 된다.

이어서, 더미 스위치 트랜지스터(200)가 온되어 메인 스위치 트랜지스터(100)로부터 인가된 입력전압으로 인한 전하가 캐패시터(CH)에 충전된다.

다음으로, 더미 스위치 트랜지스터(200)가 오프되면 캐패시터(CH)에 충전되 전하가 출력단(Vout)을 통해 출력된다.

이와 같이 본 발명은 메인 스위치 트랜지스터와 더미 스위치 트랜지스터 사이에 메인 저항을 연결함으로써 임피던스에 따른 전하이동의 양을 조절하여 기생 캐패시턴스 등에 의해 두 트랜지스터가 정확히 2:1의 특성을 가지기 어려워 스위치 에러가 남아있게 되고, 메인 스위치 트랜지스터의 채널에 있던 전하가 양쪽으로 인젝션되어 에러를 발생시키는 문제를 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 종래의 스위치드 캐패시터의 회로도.

도 2는 본 발명에 따른 스위치드 캐패시터를 도시한 회로도

* 도면의 주요 부분에 대한 부호의 설명 *

100: 메인 스위치 트랜지스터 200: 더미 스위치 트랜지스터

CLK1:제 1 클럭신호단 CLK2: 제 2 클럭 신호단

CH: 캐패시터

Claims (6)

1. 입력단은 소오스와 연결되고, 게이트는 제 1 클럭신호단과 연결되고, 드레인은 메인 저항의 일측과 연결되는 메인 스위치 트랜지스터와,

   상기 메인 저항의 타측과 소오스가 연결되고, 게이트는 제 2 클럭신호단과 연결되고, 드레인은 출력단과 연결되는 더미 스위치 트랜지스터와,

   상기 더미 스위치 트랜지스터의 드레인과 접지단 사이에 연결된 커패시터와,

   상기 메인 스위치 트랜지스터와 상기 더미 스위치 트랜지스터의 사이에 직렬연결된 메인저항을 포함하는 것을 특징으로 하는 스위치 캐패시터.
2. 제 1항에 있어서,

   상기 더미 스위치 트랜지스터의 크기는 상기 메인 트랜지스터의 크기의 절반을 가지는 것을 특징으로 하는 스위치 캐패시터.
3. 제 1항에 있어서,

   상기 메인 저항은

   상기 메인 스위치 트랜지스터의 채널에서 보이는 양쪽의 제 1 임피던스와 제 2 임피던스의 크기를 다르게 하는 것을 특징으로 하는 스위치 캐패시터.
4. 제 3항에 있어서,

   상기 메인 저항 방향의 제 2 임피던스가 상기 입력단 방향의 제 1 임피던스보다 크게 변하는 것을 특징으로 스위치 캐패시터.
5. 제 4항에 있어서,

   상기 메인 스위치 트랜지스터가 온 상태에서 오프 상태로 될 때, 임피던스값이 작은 제 1 임피던스를 가지는 입력단으로 더 많은 전하가 이동하게 되는 것을 특징으로 하는 스위치 캐패시터.
6. 제 1항에 있어서,

   상기 제 2 클럭신호단은 상기 제1 클럭신호단과 반대위상 신호단인 것을 특징으로 하는 스위치 캐패시터.

Images