JP2018113792A - 状態検出装置 - Google Patents
状態検出装置 Download PDFInfo
- Publication number
- JP2018113792A JP2018113792A JP2017003138A JP2017003138A JP2018113792A JP 2018113792 A JP2018113792 A JP 2018113792A JP 2017003138 A JP2017003138 A JP 2017003138A JP 2017003138 A JP2017003138 A JP 2017003138A JP 2018113792 A JP2018113792 A JP 2018113792A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- serial
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 317
- 238000001514 detection method Methods 0.000 claims abstract description 164
- 230000007935 neutral effect Effects 0.000 claims abstract description 38
- 230000003287 optical effect Effects 0.000 claims abstract description 25
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 57
- 239000013307 optical fiber Substances 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 102100026139 DNA damage-inducible transcript 4 protein Human genes 0.000 description 3
- 101000912753 Homo sapiens DNA damage-inducible transcript 4 protein Proteins 0.000 description 3
- 101100085126 Rattus norvegicus Ptgr1 gene Proteins 0.000 description 3
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 102100036284 Hepcidin Human genes 0.000 description 1
- 101001021253 Homo sapiens Hepcidin Proteins 0.000 description 1
- 101001080825 Homo sapiens PH and SEC7 domain-containing protein 1 Proteins 0.000 description 1
- 101001080808 Homo sapiens PH and SEC7 domain-containing protein 2 Proteins 0.000 description 1
- 102100027472 PH and SEC7 domain-containing protein 1 Human genes 0.000 description 1
- 102100027455 PH and SEC7 domain-containing protein 2 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Abstract
Description
ここで、U相,V相,W相の単相直列多重変換器を、便宜的にそれぞれ単相電力変換ユニットというものとする。
203は交流負荷としての電動機であり、電力変換装置201の出力端U,V,Wから高圧の3相交流電圧が供給されることにより駆動される。
主制御装置401は、各検出器403〜405及び単相電力変換器INV−U1〜INV−U3,INV−V1〜INV−V3,INV−W1〜INV−W3に接続されて電動機203の運転や保護に必要な演算を実行し、その結果に基づいて各相の単相電力変換器を動作させることで電力変換装置201から出力される各相の電流を制御し、電動機203を適切な大きさの電圧及び周波数により運転する。
同図に示す単相電力変換器301において、302はダイオード整流回路であり、交流入力端a,b,cから入力された3相交流を直流に変換して直流中間回路の正側母線P−負側母線N間に出力する。303は、スイッチング素子をIGBTとした単相2レベル変換器(単相2レベルインバータ)であり、直流中間回路のP−N間の直流を4個のIGBTのスイッチングと各部の還流ダイオードとのオンオフにより任意の電圧及び周波数の交流に変換して、交流出力端x−y間に出力する。
以上のような単相電力変換器306の構成や動作については、例えば特許文献2に記載されている。
図24において、204は電力変換装置、205は電力変換装置204と電源系統との間で電圧の変換や絶縁を行うための変圧器である。
以上のような単相電力変換器311の構成及び動作については、例えば非特許文献1に記載されている。
このような状態が発生しても安全が確保されるように、地絡故障検出器の電源には十分な絶縁耐圧(高耐圧)を持った電源を使用する必要がある。しかし、一般に高耐圧の電源は非常に高価であり、大型となる。更に、この種の電源は製作も難しいため、納期が長くなる等、別の問題もある。
同図に示す電力変換装置201’において、501は地絡故障検出器、502は主制御装置、63は光ファイバーであり、他の記号については図21と同様の記号を用いて説明を省略する。なお、図27では、図21における各検出器や信号線、光ファイバー等を省略し、説明に必要な部分のみを図示することによって簡略化している。
図27において何らかの原因で電力変換装置201’に地絡が発生すると、中性点Oから接地端子Eを経由して接地点Gに向かう電流IGが流れる。この電流IGは、図28の地絡故障検出器501の抵抗R1,R2によって大きさが制限された電流であり、例えば、図29(1)に示す電流IGのような波形となる。
電流IGが流れたことにより、抵抗R2の両端には検出器本体に対する入力電圧Vinが発生し、抵抗R1,R2の接続点から電流IGの一部が検出器本体に電流I1として流れ込む。この状態で、電流I1は整流回路51により整流されてコンデンサC1が充電され、図29(2)のように電源電圧Vccが上昇して最終的にはVg2で示すような一定値に到達する。
このE−O変換回路54は、間欠信号Sintの論理値が“1”のときに内部の発光素子が点灯状態となって光信号を出力し、この光信号が光ファイバー63を介して監視側の主制御装置502に送られ、O−E変換回路55により電気信号に変換されることで地絡故障を検知することができる。ここで、上記間欠信号Sintは、図30に示す如く、周期ΔTにおいて論理値“1”の期間T1が論理値“0”の期間T2より十分短いほど消費電力の低減に効果的である。
また、64U1〜64U3,64V1〜64V3,64W1〜64W3は、状態検出装置2と単相電力変換器INV−U1〜INV−U3,INV−V1〜INV−V3,INV−W1a〜INV−W3との間にそれぞれ接続された光ファイバーである。
ここで、状態検出装置2内の電源回路21には、少なくとも1台の単相電力変換器102(例えば、前述した図31の単相電力変換器INV−W1a)内の制御電源3から給電すれば良い。
図33において、309は補助制御装置、5は補助制御装置309の制御電源であり、図32の制御電源3と同様の方法で補助制御装置309の動作に必要な電源を生成し、電源線PLCTRを通じて給電すると共に、状態検出装置2の動作に必要な電源を生成し、電源線PSD及び電源供給端子PSを介して状態検出装置2の電源回路21に給電する。
図32と同様に、状態検出装置2内の電源回路21には、少なくとも1台の単相電力変換器103内の制御電源5から給電すれば良い。
電圧変換手段11aには、オペアンプを備えた反転増幅回路または非反転増幅回路が使用されており、この増幅回路に取り付けられた抵抗によって決まる変換ゲインGDIGで電圧VDIGを電圧VIG(=VDIG×GDIG)に変換する。
図36(4)のシリアル信号SIGにおいて、D0〜D7は実際のディジタルデータであり、STはUART信号の先頭を示すスタートビット、SPはUART信号の最後を示すストップビット、PRはディジタルデータD0〜D7のパリティチェック結果である。8ビットのデータを送る場合はこの波形の通りで良いが、8ビットを超えるデータの場合は、図36における(1)〜(11)の波形を送信した後、(12)の部分から繰り返して(1)〜(11)の波形を出力するようにし、データを8ビット単位に分割して必要な回数だけ送信すれば良い。
光ファイバー41aを通して光信号SIGLを受信した図31の主制御装置1は、E−O変換回路15aとは逆に、図示されていないO−E(光−電気)変換回路により光信号を電気信号に変換する。そして、この電気信号をCPU等に取り込み、シリアル変換回路14aと逆のパラレル変換回路(図示せず)にてシリアル信号からパラレル信号に変換することで、AD変換回路12aから出力されたデータを認識する。
これに対し、各相を流れる負荷電流IU,IV,IWについては、装置の仕様で定めた最大電流が常時流れることや、半導体素子を保護するために電流が許容最大値を超える過電流となった場合には直ちに運転を停止しなければならないこと等が、地絡電流IGの場合と異なっている。
この種の用途で使われる電流検出器は、例えばホール素子や絶縁アンプ、シャント抵抗等の検出素子を使用した回路を中心にして構成されるが、何れの構成でも精度良く確実に電流を検出するために、検出素子は、電流が流れる電線や導体板(銅製のブスバー)等、主回路において高電圧が印加されている部分の直近か、または直接接触させるように配置することが必要である。これらの電流検出器から出力された信号は、電流制御のための演算や電流が過大になる状態を防止するため、アナログ信号として瞬時値を主制御装置に取り込んだ後に、AD変換回路によりディジタル信号に変換した結果をCPU等に取り込んで演算処理に使用している。
制御装置を交換しても既存の検出器を使用すれば制御性能が変化することはないが、交換後の制御装置では既存の検出器も考慮して全体を設計・製造する必要があり、余計な労力、時間、コストがかかるという別の問題を生じていた。
更に、電力変換装置の制御装置にはCPU等の演算素子が搭載されており、この演算素子に書き込まれたソフトウェア(プログラム)は所定の演算周期で動作するようになっている。状態検出装置の検出動作を主制御装置側の演算と非同期にする場合は、状態検出装置側の演算周期を主制御装置側のソフトウェアの演算周期より十分速くする必要があり、このようにすると、シリアル伝送の伝送速度を非常に高くする必要が生じると共に、主制御装置側の受信容量を必要以上に大きくしなければならない等の別の問題が発生する。
m(mは2以上の整数)台の前記単相電力変換ユニットの前記第1の交流出力端を共通接続して中性点とし、m台の前記単相電力変換ユニットの前記第2の交流出力端が同一の交流負荷または交流電源の各相にそれぞれ接続されると共に、前記単相電力変換器を制御する主制御装置を備えた電力変換装置を対象として、前記電力変換装置の電気的状態を監視するための状態検出装置において、
前記中性点と接地点との間に取り付けられた第1の検出手段と、
前記第1の検出手段から出力されるアナログ信号を第1のディジタル信号に変換して出力する第1のアナログ−ディジタル変換手段と、
前記第1のディジタル信号を第1のシリアル信号に変換して出力する第1のシリアル変換手段と、
少なくとも(m−1)個の前記第1の交流出力端と前記中性点との間に取り付けられた第2の検出手段と、
前記第2の検出手段から出力されるアナログ信号を第2のディジタル信号に変換して出力する第2のアナログ−ディジタル変換手段と、
前記第2のディジタル信号を第2のシリアル信号に変換して出力する第2のシリアル信号変換手段と、
全ての前記アナログ−ディジタル変換手段の変換タイミングを制御するための変換タイミング制御手段と、
全ての前記シリアル変換手段の出力信号の中から一つを選択して出力するシリアル信号選択手段と、
前記シリアル信号選択手段の出力信号を光信号に変換し、前記電力変換装置の状態を示す信号として前記主制御装置に出力する電気−光変換手段と、
前記第1及び第2の検出手段、前記第1及び第2のアナログ−ディジタル変換手段、前記第1及び第2のシリアル変換手段、前記変換タイミング制御手段、前記シリアル信号選択手段、前記電気−光変換手段を含む回路に電源を供給する給電手段と、を備え、
前記給電手段に、何れかの前記単相電力変換器から電源を供給することものである。
m個の前記第2の交流出力端と前記中性点との間に取り付けられた第3の検出手段と、
前記第3の検出手段から出力されるアナログ信号を第3のディジタル信号に変換して出力する第3のアナログ−ディジタル変換手段と、
前記第3のディジタル信号を第3のシリアル信号に変換して出力する第3のシリアル変換手段と、
を更に備え、
前記変換タイミング制御手段は、前記第3のアナログ−ディジタル変換手段を含む全ての前記アナログ−ディジタル変換手段の変換タイミングを制御し、
前記シリアル信号選択手段は、前記第3のシリアル変換手段を含む全ての前記シリアル変換手段の出力信号の中から一つを選択して出力し、
前記給電手段は、前記第3の検出手段、前記第3のアナログ−ディジタル変換手段及び前記第3のシリアル変換手段に対しても電源を供給するものである。
前記検出手段のうち少なくとも一つの検出手段が温度検出手段を備えると共に、
前記温度検出手段から出力されるアナログ信号を第4のディジタル信号に変換して出力する第4のアナログ−ディジタル変換手段と、
前記第4のディジタル信号を第4のシリアル信号に変換して出力する第4のシリアル変換手段と、を更に備え、
前記変換タイミング制御手段は、前記第4のアナログ−ディジタル変換手段を含む全ての前記アナログ−ディジタル変換手段の変換タイミングを制御し、
前記シリアル信号選択手段は、前記第4のシリアル変換手段を含む全ての前記シリアル変換手段の出力信号の中から一つを選択して出力し、
前記給電手段は、前記第4のアナログ−ディジタル変換手段及び前記第4のシリアル変換手段に対しても電源を供給するものである。
前記検出手段を複数の抵抗素子により構成し、これらの抵抗素子のうち前記電力変換装置の中性点に最も近い抵抗素子から電圧を検出するものである。
m台の前記単相電力変換ユニットの前記第2の交流出力端と前記交流負荷または交流電源の各相との間にそれぞれ接続された第5の検出手段と、
前記第5の検出手段に電源を供給する給電手段と、を更に備え、
前記第2のアナログ−ディジタル変換手段は、前記第5の検出手段から出力されるアナログ信号を前記第2のディジタル信号に変換するものである。
前記主制御装置から出力された光信号を電気信号に変換し、この電気信号を前記変換タイミング制御手段に対する動作制御信号として出力する手段を更に備えたものである。
更に、本発明では電力変換装置の制御に必要となる地絡、出力電流、出力電圧等を検出する検出器を1台の状態検出装置に集約できるので、様々な機能を搭載することにより大型で高コストとなる主制御装置の回路やプリント基板等の設計及び構造の簡略化が可能になる。
そして、検出器としてシャント抵抗等の温度変化の影響を受け易い素子を使用する場合でも、その温度を検出することで補正も容易となり、安価なシャント抵抗でも高精度の制御を実現することができる。
<第1実施形態>
まず、本発明の第1実施形態を説明する。
図1は、本発明の第1実施形態に係る状態検出装置を備えた電動機駆動システムの構成図である。この電動機駆動システムは、図21や図31と同様に、各相が3台の単相電力変換器からなる直列多重変換器によって構成された電力変換装置105により、3相の電動機203を駆動するものである。
また、1aは電力変換装置105の全体を制御するための主制御装置、2aは状態検出装置、RDIGは地絡電流を検出するために電力変換装置の中性点Oと接地端子Eとの間に接続された抵抗素子、RDIUはU相電流を検出するために中性点Oと単相電力変換器INV−U1の交流出力端xとの間に接続された抵抗素子、同様に、RDIV及びRDIWは、それぞれが中性点OとV相単相電力変換器INV−V1及び単相電力変換器INV−W1aの出力端xとの間に接続されたV相電流検出用、W相電流検出用の抵抗素子である。なお、図31と同様に、単相電力変換器INV−W1aは、電源線PSDを介して状態検出装置2aに対する電源を供給する機能を備えている。
他の構成要素については、図21または図31と同一の記号を付して説明を省略する。
図2において、11aは、地絡電流を検出するための電圧変換回路、11b〜11dはU相〜W相の電流を検出するための電圧変換回路、12aは電圧変換回路11aの出力電圧をディジタル信号に変換するAD(アナログ−ディジタル)変換回路、12b〜12dは電圧変換回路11b〜11dの出力電圧をディジタル信号にそれぞれ変換するAD変換回路である。
16aはAD変換回路12a〜12dを制御するための4つのAD変換制御信号を演算して出力する変換タイミング制御手段としてのAD変換制御回路、17aはシリアル変換回路14a〜14dから出力された4つのシリアル信号のうちの一つを選択して出力するシリアル信号選択回路、15はシリアル信号変換回路17aから出力された電気信号としてのシリアル信号を光信号に変換して光ファイバー41に出力するE−O(電気−光)変換回路である。
更に、21は電源線PSDに接続された電源回路、C1は電源回路21の出力側に取り付けられた蓄電素子としての平滑コンデンサである。
地絡電流IGの検出動作では、図1の中性点Oから接地点Gへ流れる電流IGを抵抗素子RDIGの両端電圧VDIGとして検出し、状態検出装置2aに入力する。ここで、電流IGと電圧VDIGとの関係は、VDIG=IG×RDIGである。この電圧VDIGは状態検出装置2aの電圧変換回路11aにより電圧VIGに変換されてAD変換回路12aに入力される。
電圧変換回路11aには、オペアンプを備えた反転増幅回路または非反転増幅回路が使用されており、この増幅回路に取り付けられた抵抗素子によって決まる変換ゲインGDIGにより電圧VDIGを電圧VIG(=VDIG×GDIG)に変換する。
図3はAD変換制御回路16aの動作を示す波形図である。図3(1)CLKは回路を動作させるためのクロック信号、図3(2)Bit0〜(5)Bit3は4ビット2進カウンタの出力信号であり、図3(2)Bit0が最下位ビット、図3(5)Bit3が最上位ビットとなっている。
図3(6)CIG〜(9)CIWはAD変換制御回路16aから出力されるAD変換制御信号である。ここで、図3(6)CIGは地絡電流の検出結果をAD変換するAD変換回路12aに対する制御信号、図3(7)CIU〜(9)CIWが各相電流の検出結果をAD変換するAD変換回路12b〜12dに対する制御信号である。
4ビット2進カウンタの出力状態は、図3(1)CLKの立ち上りに同期して、図3(2)Bit0〜(5)Bit3あるいは図4に示すように、10進数に換算した値が0〜15の間を1ずつ加算しながら変化し、15の次は0に戻る動作を一周期としてこれを繰り返す。
以上のようにすることで、4ビット2進カウンタの動作の一周期で、AD変換制御信号として図3(6)CIG〜(9)CIWを1回ずつ出力することができる。
AD変換回路12aからディジタル信号DIGが出力されると、図5(4)に示すように予め設定された遅延期間TDLYの経過後にシリアル変換回路14aがディジタル信号DIGをパラレル−シリアル変換し、「※1」に示すようなシリアル信号SIGを出力する。
以上はAD変換回路12a及びシリアル変換回路14aの動作についての説明であるが、各相の電流検出に用いるAD変換回路12b〜12d、シリアル変換回路14b〜14dについても同様の動作となる。
また、図6における※1〜※4の部分はシリアル信号が出力される様子を示しており、シリアル信号選択回路17aにより選択されたシリアル信号は図6(5)STの※1〜※4に示すように順番に出力され、次段のE−O変換回路15により電気信号から光信号SLTに変換されて上位の主制御装置1aに伝えられる。
シリアル信号が出力されるタイミングはAD変換制御信号によって決まり、予めタイミングが重ならないように制御されているので、シリアル信号選択回路17aには論理和回路を用いればよい。
次に、本発明の第2実施形態を説明する。
図7は、第2実施形態が適用される電動機駆動システムを示しており、第1実施形態と同様に、3相の直列多重変換器によって構成された電力変換装置106により3相の電動機203を駆動するものである。
他の部分については、図1と同様の記号を付して説明を省略する。
同図において、11e〜11gはそれぞれU相〜W相の出力電圧を検出するための電圧変換回路、12e〜12gは電圧変換回路11e〜11gの出力信号をディジタル信号に変換するAD変換回路、14e〜14gはAD変換回路12e〜12gの出力信号を伝送に必要なシリアル信号に変換するシリアル変換回路、16bはAD変換回路12a〜12gを制御するための7つのAD変換制御信号を演算して出力する変換タイミング制御手段としてのAD変換制御回路、17bはシリアル変換回路14a〜14gから出力された7つのシリアル信号のうちの一つを選択して出力するシリアル信号選択回路である。
他の部分については、図2と同様の記号を付して説明を省略する。
図9(6)CIG〜(12)CVWはAD変換制御回路16bから出力されるAD変換制御信号である。このうち、図9(10)CVU〜(12)CVWが各相出力電圧の検出結果をAD変換するAD変換回路12e〜12gに対する制御信号であり、他の図9(1)〜(9)の信号については図3と同様である。
図9(10)CVUは4ビット2進カウンタの出力が10進数換算で9となった時に“1”が出力されるように、図4(9)に示す如くBit0=“1”,Bit1=“0”,Bit2=“0”,Bit3=“1”の条件で論理積をとればよい。同様に、図9(11)CVVは4ビット2進カウンタの出力が10進数換算で11となった時に“1”が出力されるように、図4(11)に示す如くBit0=“1”,Bit1=“1”,Bit2=“0”,Bit3=“1”の条件で論理積をとればよく、図9(12)CVWは4ビット2進カウンタの出力が10進数換算で13となった時に“1”が出力されるように、図4(13)に示す如くBit0=“1”,Bit1=“0”,Bit2=“1”,Bit3=“1”の条件で論理積をとればよい。
図9の波形から明らかなように、シリアル信号選択回路16bを含めた状態検出装置2bの動作は第1実施形態の状態検出装置2aに対して検出数が増加した構成であり、増加した部分は第1実施形態と類似した動作になるので、詳細な説明は省略する。
次に、本発明の第3実施形態を説明する。
図10は、この第3実施形態が適用される電動機駆動システムを示しており、第1,第2実施形態と同様に、3相の直列多重変換器によって構成された電力変換装置107により3相の電動機203を駆動するものである。
他の部分については、図1,図7と同様の記号を付して説明を省略する。
図11において、11hは地絡電流を検出するための抵抗素子の温度検出に用いられる電圧変換回路、11i〜11kはU相〜W相の電流を検出するための抵抗素子の温度検出に用いられる電圧変換回路、12hは電圧変換回路11hの出力信号をAD変換するAD変換回路、12i〜12kは電圧変換回路11i〜11kの出力信号をAD変換するAD変換回路、14hはAD変換回路12hの出力信号を伝送に必要なシリアル信号に変換するシリアル変換回路、14i〜14kはAD変換回路12i〜12kの出力信号を伝送に必要なシリアル信号に変換するシリアル変換回路である。
また、16cはAD変換回路12a〜12kを制御するための8つのAD変換制御信号を演算して出力する変換タイミング制御手段としてのAD変換制御回路、17cはシリアル変換回路14a〜14kから出力された8つのシリアル信号のうちの一つを選択して出力するシリアル信号選択回路である。他の部分については、図2,図8と同様の符号を付して説明を省略する。
電圧変換回路11hでは、電源電圧Vccを給電抵抗RPTIGの固定抵抗値と温度により変化するNTCサーミスタの抵抗値とにより分圧して得られる電圧を非反転増幅器が増幅し、検出温度に対応する電圧VTIGとして出力する。この電圧(アナログ信号)VTIGは、図11のAD変換制御回路16cから出力されるAD変換制御信号CTIGに従ってAD変換回路12hによりディジタル信号DTIGに変換される。そして、このディジタル信号DTIGをシリアル変換回路14hによりシリアル信号STIGに変換し、シリアル信号選択回路17cを経由してE−O変換回路15により光信号に変換した後、光ファイバー41を介して主制御装置1cに伝送する。
なお、AD変換制御回路16cの動作は、第2実施形態におけるAD変換制御回路16bと同様にすればよい。
次に、本発明の第4実施形態について説明する。
図13は地絡電流IGを検出するための抵抗素子群の構成図であり、例えば第1実施形態や第2実施形態の抵抗素子RDIGとして用いることができる。
図13(a),(b)において、直列接続された抵抗素子RDIG1,RDIG2は、電力変換装置の中性点Oと接地点Gとの間に接続される。同図(a)は地絡電流IGに対応する電圧VDIGを中性点O側の抵抗素子RDIG1の両端から取り出し、同図(b)は接地点G側の抵抗素子RDIG2の両端から取り出している。取り出した電圧VDIGは、状態検出装置の地絡電流の検出部に入力される。
なお、V相,W相出力電圧についても、図14(a),(b)と同様の方法によって検出することができる。
次に、本発明の第5実施形態を説明する。
図15は、第5実施形態が適用される電動機駆動システムを示しており、前記同様に、3相の直列多重変換器によって構成された電力変換装置108により3相の電動機203を駆動するものである。
図15において、1dは主制御装置、2dは状態検出装置、403,404,405は図21と同様に各相の電流検出器である。他の部分については、図1,図7等と同様の記号を付して説明を省略する。
図15,図16の状態検出装置2d内に付した番号(1)〜(6)に関し、(1)はU相の電流検出器403に電源を供給するためのU相給電部、(2)はU相の電流検出器403から出力される検出信号を入力するためのU相電流検出部である。同様に、番号(3),(5)はそれぞれV相,W相の電流検出器404,405に対するV相給電部及びW相給電部であり、番号(4),(6)はそれぞれV相,W相の電流検出器404,405から出力される検出信号を入力するためのV相電流検出部及びW相電流検出部である。
図16のU相電流検出部(2)では、U相の電流検出器403の検出信号が電圧VCTIUとして状態検出装置2dに入力され、電圧変換回路11bにより電圧VIUに変換された後は、図2等と同様の動作になるため詳細な説明は省略する。V相電流検出部(4),W相電流検出部(6)についても、U相電流検出部(2)と同様の動作である。
次に、本発明の第6実施形態を説明する。
図17は、第6実施形態が適用される電動機駆動システムを示しており、前記同様に、3相の直列多重変換器によって構成された電力変換装置109により3相の電動機203を駆動するものである。
図17において、1eは主制御装置、2eは状態検出装置であり、主制御装置1eは状態検出装置2eに電源を供給可能となっている。他の部分については、図1,図7等と同様の記号を付して説明を省略する。
次に、本発明の第7実施形態を説明する。
図18は、第7実施形態が適用される電動機駆動システムを示しており、前記同様に、3相の直列多重変換器によって構成された電力変換装置110により3相の電動機203を駆動するものである。
図18において、1fは状態検出装置2fに対するシリアル信号の送信機能を備えた主制御装置、2fは主制御装置1fから送信されたシリアル信号の受信機能を備えた状態検出装置、42は光ファイバーである。図18の他の部分については、図1,図7等と同様の記号を用いて説明を省略する。
アナログ信号から変換されたディジタル信号は、AD変換のたびにシリアル信号に変換し、光ファイバーを通じて主制御装置のCPU側に伝送しなければ意味がないので、結果として、AD変換回路の変換動作に合わせて全体の動作を速くする必要があった。
上記のような構成、機能を備えることにより、状態検出装置2f内のAD変換回路12a〜12dによる変換動作を主制御装置1f側のCPUの演算周期に同期させることができる。
AD変換制御回路18aは、初期状態で内部の4ビット2進カウンタが10進数の換算で“15”となる図4(15)のBit0=“1”,Bit1=“1”,Bit2=“1”,Bit3=“1”で停止している。この状態で、図20(0)に※1で示すように主制御装置1fからの光信号SLRに基づく信号SR(CPUの演算開始を示す信号)が入力されると、2進カウンタは,10進数の換算で“0”となる図4(0)のBit0=“0”,Bit1=“0”,Bit2=“0”,Bit3=“0”に変化する。
2a〜2f:状態検出装置
11a〜11k:電圧変換回路
12a〜12k:AD(アナログ−ディジタル)変換回路
14a〜14k:シリアル変換回路
15:E−O(電気−光)変換回路
16a〜16c,18a:AD変換制御回路
17a〜17c:シリアル信号選択回路
20:O−E(光−電気)変換回路
21,22:電源回路
31:電源トランス
41,42,64U1〜64U3,64V1〜64V3,64W1〜64W3:光ファイバー
105〜110:電力変換装置
202:多巻線変圧器
203:電動機
211:主回路部
403:U相電流検出器
404:V相電流検出器
405:W相電流検出器
a,b,c:交流入力端
x,y:交流出力端
U:U相出力端
V:V相出力端
W:W相出力端
O:中性点
E:接地端子
G:接地点
C1,C2:コンデンサ
RDIG,RDIU,RDIV,RDIW,RTDIG,RTDIU,RTDIV,RTDIW:抵抗素子(電流検出手段)
RDVU,RDVV,RDVW:抵抗素子(電圧検出手段)
SR:シリアル受信光−電気変換モジュール
PSD,PSD1,PSD2:電源線
PS:電源供給端子
R1〜R3,S1〜S3,T1〜T3:2次側巻線出力端
INV−U1〜INV−U3:U相の単相電力変換器
INV−V1〜INV−V3:V相の単相電力変換器
INV−W1〜INV−W3:W相の単相電力変換器
INV−W1a:電源供給機能付きのW相の単相電力変換器
Claims (7)
- n(nは1以上の整数)台の単相電力変換器からなり、かつ、n=1の時には単相電力変換器の2つの交流出力端を第1、第2の交流出力端とし、n=2以上の時にはn台の単相電力変換器の交流出力側の直列接続回路の始点及び終点に位置する2つの交流出力端を第1、第2の交流出力端とした単相電力変換ユニットを構成し、
m(mは2以上の整数)台の前記単相電力変換ユニットの前記第1の交流出力端を共通接続して中性点とし、m台の前記単相電力変換ユニットの前記第2の交流出力端が同一の交流負荷または交流電源の各相にそれぞれ接続されると共に、前記単相電力変換器を制御する主制御装置を備えた電力変換装置を対象として、前記電力変換装置の電気的状態を監視するための状態検出装置において、
前記中性点と接地点との間に取り付けられた第1の検出手段と、
前記第1の検出手段から出力されるアナログ信号を第1のディジタル信号に変換して出力する第1のアナログ−ディジタル変換手段と、
前記第1のディジタル信号を第1のシリアル信号に変換して出力する第1のシリアル変換手段と、
少なくとも(m−1)個の前記第1の交流出力端と前記中性点との間に取り付けられた第2の検出手段と、
前記第2の検出手段から出力されるアナログ信号を第2のディジタル信号に変換して出力する第2のアナログ−ディジタル変換手段と、
前記第2のディジタル信号を第2のシリアル信号に変換して出力する第2のシリアル信号変換手段と、
全ての前記アナログ−ディジタル変換手段の変換タイミングを制御するための変換タイミング制御手段と、
全ての前記シリアル変換手段の出力信号の中から一つを選択して出力するシリアル信号選択手段と、
前記シリアル信号選択手段の出力信号を光信号に変換し、前記電力変換装置の状態を示す信号として前記主制御装置に出力する電気−光変換手段と、
前記第1及び第2の検出手段、前記第1及び第2のアナログ−ディジタル変換手段、前記第1及び第2のシリアル変換手段、前記変換タイミング制御手段、前記シリアル信号選択手段、前記電気−光変換手段を含む回路に電源を供給する給電手段と、
を備え、
前記給電手段に、何れかの前記単相電力変換器から電源を供給することを特徴とする状態検出装置。 - 請求項1に記載した状態検出装置において、
m個の前記第2の交流出力端と前記中性点との間に取り付けられた第3の検出手段と、
前記第3の検出手段から出力されるアナログ信号を第3のディジタル信号に変換して出力する第3のアナログ−ディジタル変換手段と、
前記第3のディジタル信号を第3のシリアル信号に変換して出力する第3のシリアル変換手段と、
を更に備え、
前記変換タイミング制御手段は、前記第3のアナログ−ディジタル変換手段を含む全ての前記アナログ−ディジタル変換手段の変換タイミングを制御し、
前記シリアル信号選択手段は、前記第3のシリアル変換手段を含む全ての前記シリアル変換手段の出力信号の中から一つを選択して出力し、
前記給電手段は、前記第3の検出手段、前記第3のアナログ−ディジタル変換手段及び前記第3のシリアル変換手段に対しても電源を供給することを特徴とする状態検出装置。 - 請求項1または2に記載した状態検出装置において、
前記検出手段のうち少なくとも一つの検出手段が温度検出手段を備えると共に、
前記温度検出手段から出力されるアナログ信号を第4のディジタル信号に変換して出力する第4のアナログ−ディジタル変換手段と、
前記第4のディジタル信号を第4のシリアル信号に変換して出力する第4のシリアル変換手段と、を更に備え、
前記変換タイミング制御手段は、前記第4のアナログ−ディジタル変換手段を含む全ての前記アナログ−ディジタル変換手段の変換タイミングを制御し、
前記シリアル信号選択手段は、前記第4のシリアル変換手段を含む全ての前記シリアル変換手段の出力信号の中から一つを選択して出力し、
前記給電手段は、前記第4のアナログ−ディジタル変換手段及び前記第4のシリアル変換手段に対しても電源を供給することを特徴とする状態検出装置。 - 請求項1〜3の何れか1項に記載した状態検出装置において、
前記検出手段を複数の抵抗素子により構成し、これらの抵抗素子のうち前記電力変換装置の中性点に最も近い抵抗素子から電圧を検出することを特徴とする状態検出装置。 - 請求項1〜4の何れか1項に記載した状態検出装置において、
m台の前記単相電力変換ユニットの前記第2の交流出力端と前記交流負荷または交流電源の各相との間にそれぞれ接続された第5の検出手段と、
前記第5の検出手段に電源を供給する給電手段と、を更に備え、
前記第2のアナログ−ディジタル変換手段は、前記第5の検出手段から出力されるアナログ信号を前記第2のディジタル信号に変換することを特徴とする状態検出装置。 - 請求項1〜5の何れか1項に記載した状態検出装置において、
前記給電手段に、前記単相電力変換器以外の系統から電源を供給することを特徴とする状態検出装置。 - 請求項1〜6の何れか1項に記載した状態検出装置において、
前記主制御装置から出力された光信号を電気信号に変換し、この電気信号を前記変換タイミング制御手段に対する動作制御信号として出力する手段を更に備えたことを特徴とする状態検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003138A JP6819302B2 (ja) | 2017-01-12 | 2017-01-12 | 状態検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017003138A JP6819302B2 (ja) | 2017-01-12 | 2017-01-12 | 状態検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018113792A true JP2018113792A (ja) | 2018-07-19 |
JP6819302B2 JP6819302B2 (ja) | 2021-01-27 |
Family
ID=62912563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003138A Active JP6819302B2 (ja) | 2017-01-12 | 2017-01-12 | 状態検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6819302B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6661054B1 (ja) * | 2018-11-20 | 2020-03-11 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
JP2021010230A (ja) * | 2019-07-01 | 2021-01-28 | 富士電機株式会社 | 電力変換装置 |
JPWO2022149288A1 (ja) * | 2021-01-08 | 2022-07-14 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120968A (ja) * | 2002-09-30 | 2004-04-15 | Mitsubishi Electric Corp | 電力変換装置 |
JP2004320853A (ja) * | 2003-04-14 | 2004-11-11 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
JP2009303439A (ja) * | 2008-06-17 | 2009-12-24 | Fuji Electric Systems Co Ltd | 検出装置 |
CN102136729A (zh) * | 2011-02-22 | 2011-07-27 | 西安交通大学 | 一种基于移相多绕组整流变压器的串联多电平svg拓扑结构及其控制方法 |
US20140210431A1 (en) * | 2013-01-30 | 2014-07-31 | Siemens Industry, Inc. | Apparatus and methods for feedback sensing in multi-cell power supplies |
JP2015043660A (ja) * | 2013-08-26 | 2015-03-05 | 三菱電機株式会社 | 電力変換装置 |
-
2017
- 2017-01-12 JP JP2017003138A patent/JP6819302B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120968A (ja) * | 2002-09-30 | 2004-04-15 | Mitsubishi Electric Corp | 電力変換装置 |
JP2004320853A (ja) * | 2003-04-14 | 2004-11-11 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
JP2009303439A (ja) * | 2008-06-17 | 2009-12-24 | Fuji Electric Systems Co Ltd | 検出装置 |
CN102136729A (zh) * | 2011-02-22 | 2011-07-27 | 西安交通大学 | 一种基于移相多绕组整流变压器的串联多电平svg拓扑结构及其控制方法 |
US20140210431A1 (en) * | 2013-01-30 | 2014-07-31 | Siemens Industry, Inc. | Apparatus and methods for feedback sensing in multi-cell power supplies |
JP2015043660A (ja) * | 2013-08-26 | 2015-03-05 | 三菱電機株式会社 | 電力変換装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6661054B1 (ja) * | 2018-11-20 | 2020-03-11 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
WO2020105121A1 (ja) * | 2018-11-20 | 2020-05-28 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
CN111466075A (zh) * | 2018-11-20 | 2020-07-28 | 东芝三菱电机产业系统株式会社 | 电力转换装置 |
CN111466075B (zh) * | 2018-11-20 | 2023-03-31 | 东芝三菱电机产业系统株式会社 | 电力转换装置 |
US11705828B2 (en) | 2018-11-20 | 2023-07-18 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion device |
JP2021010230A (ja) * | 2019-07-01 | 2021-01-28 | 富士電機株式会社 | 電力変換装置 |
JPWO2022149288A1 (ja) * | 2021-01-08 | 2022-07-14 | ||
WO2022149288A1 (ja) * | 2021-01-08 | 2022-07-14 | 東芝三菱電機産業システム株式会社 | 電力変換システム及び電力変換制御方法 |
JP7313541B2 (ja) | 2021-01-08 | 2023-07-24 | 東芝三菱電機産業システム株式会社 | 電力変換システム及び電力変換制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6819302B2 (ja) | 2021-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2905889B1 (en) | Power conversion apparatus and control method thereof | |
EP1221761B1 (en) | Method for controlling neutral point potential of inverter of neutral point clamping type | |
WO2011114816A1 (ja) | 電力変換装置 | |
AU2010272037B2 (en) | Power converter circuit | |
US9130481B2 (en) | Power converting appartatus | |
WO2020026755A1 (ja) | 電力変換装置及び地絡箇所診断方法 | |
WO2014136142A1 (ja) | 交流モータ駆動システム | |
TWI705647B (zh) | 變換器及馬達控制裝置 | |
CN101009427A (zh) | 电源设备 | |
US20150155791A1 (en) | Power supply apparatus and method of generating power by the same | |
EP2822173B1 (en) | Indirect matrix converter | |
US11381091B2 (en) | Processing circuit with multiple power supply ports and electronic device | |
EP2830210B1 (en) | Generator excitation apparatus and power conversion system | |
CN101534084A (zh) | 电机系统的dc总线冗余放电 | |
JP2018113792A (ja) | 状態検出装置 | |
EP1365499A1 (en) | Switching power supply circuit and frequency converter | |
JP2010098820A (ja) | 電力変換装置 | |
CN102539995B (zh) | 非接地电路的对地短路检测电路 | |
JP5224128B2 (ja) | 電流検出回路 | |
US8063589B2 (en) | Drive system for multiple motors | |
JP2014107931A (ja) | インバータ装置の運転方法およびインバータ装置 | |
USRE39109E1 (en) | Inverter circuit | |
JP6273877B2 (ja) | 半導体スイッチ素子並列接続回路の駆動回路 | |
JP2017028758A (ja) | 状態検出装置 | |
CN218276106U (zh) | 电源电路的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6819302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |