JP2018098294A - デバイスチップの製造方法、及び、積層チップの製造方法 - Google Patents
デバイスチップの製造方法、及び、積層チップの製造方法 Download PDFInfo
- Publication number
- JP2018098294A JP2018098294A JP2016239557A JP2016239557A JP2018098294A JP 2018098294 A JP2018098294 A JP 2018098294A JP 2016239557 A JP2016239557 A JP 2016239557A JP 2016239557 A JP2016239557 A JP 2016239557A JP 2018098294 A JP2018098294 A JP 2018098294A
- Authority
- JP
- Japan
- Prior art keywords
- modified layer
- wafer
- street
- chip
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000003475 lamination Methods 0.000 title abstract 2
- 230000001678 irradiating effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000013517 stratification Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000005498 polishing Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 154
- 239000000758 substrate Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 238000010030 laminating Methods 0.000 description 7
- 238000003754 machining Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
【課題】デバイスチップの損傷発生を抑制し、ワイヤーボンディングの不良を防止する。【解決手段】第1のストリートに沿ってウェーハの内部に第1の改質層を形成する第1の改質層形成ステップと、第2のストリートに沿ってウェーハの内部に第2の改質層を形成する第2の改質層形成ステップと、ウェーハの裏面を研削して所定の厚さへ薄化するとともにウェーハを個々のデバイスチップへと分割する研削ステップと、を備え、該第2の改質層は、それぞれ、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有し、該第2の改質層形成ステップでは、第2の改質層の第1の部分と、該第2の改質層の第2の部分と、を互いに第1の方向にずらして形成し、該第1の改質層形成ステップでは、該複数の電極のそれぞれから最も近い該第1の改質層までの距離が一定となるように、第1の改質層を該第2の方向にずらすことなく形成する。【選択図】図4
Description
本発明は、デバイスチップの製造方法、及び、複数のデバイスチップを積層することで構成された積層チップの製造方法に関する。
IC等のデバイスが形成された複数のデバイスチップを積層(スタック)させて積層チップを形成する技術が知られている。複数のデバイスチップを積層させて積層チップを形成して所定の対象に実装すると、該複数のデバイスチップを個別に実装するよりも、実装に必要な面積が小さくなる。
積層チップを構成するそれぞれのデバイスチップの電極(端子)には、例えば、金属等の導電体で形成されたワイヤーが接続され、該ワイヤーを通して信号のやり取り等が行われる。このように、電極にワイヤーを接続することはワイヤーボンディングと呼ばれる。
デバイスチップを積層させて積層チップを形成するとき、各デバイスチップを完全に重ねると、最上層以外のデバイスチップの電極を露出できなくなる。この場合には、電極へワイヤーを接続する経路が塞がれてしまうので、各電極にワイヤーを接続できない。そのため、デバイスチップを積層するとき、それぞれのデバイスチップの電極の直上に他のデバイスチップを重ねないように、各デバイスチップを互いにずらし、それぞれの電極を露出させるように積層する。
各デバイスチップでは、積層チップを構成する各デバイスチップの電極がすべて露出されるように、例えば、各デバイスチップの一辺に沿ってそれぞれのデバイスチップのすべての電極が配設される。すると、その一辺が覆われないように上層のデバイスチップをずらして重ねることで、各デバイスチップのすべての電極を露出させることができる。
ところで、デバイスチップを製造するには、まず、略円板形状のウェーハの表面に格子状に設定された複数のストリート(分割予定ライン)により区画される各領域にデバイスを形成する。次に、該ウェーハを該ストリートに沿って分割して、個別のデバイスチップを形成する。
ウェーハを分割するには、例えば、レーザ加工装置により格子状の該ストリートに沿ってウェーハ中に分割の起点となる改質層を形成し、次に、該ウェーハに外力を作用させて該改質層からウェーハの厚さ方向にクラックを伸長させる。該クラックが伸長してウェーハを厚さ方向に貫くに至ると、該ウェーハは分割される。
近年、デバイスチップの省スペース化のために、製造したデバイスチップの裏面側を研削することによる、デバイスチップの薄化が検討されている。該薄化はウェーハを分割する前に実施してもよく、その場合、該ウェーハを薄化した後に該ウェーハを分割することで個々のデバイスチップを形成する。
さらに、ウェーハの裏面側の研削と、デバイスチップへの分割と、を同時に実施する加工方法が検討され実用されている。該加工方法では、予めレーザ加工装置によりストリートに沿ってウェーハ中に改質層を形成しておき、その後、該ウェーハの裏面側を研削してウェーハを薄化するとともに該改質層からクラックを伸長させて、ウェーハを分割する。このように、分割と研削とを同時に実施するとウェーハの加工方法を簡略化できる。
ウェーハの分割と研削とを同時に実施する加工方法では、研削によりストリートに沿ってウェーハを分離する隙間が形成されて、個々のデバイスチップが形成されるが、該隙間は非常に狭い。そして、該隙間が形成された後もデバイスチップが所定の厚さになるまで研削は継続されるため、研削の際に加わる力によって、形成された各デバイスチップが個別に移動する。
格子状のストリートに沿ってウェーハが分割されると、複数のデバイスチップが碁盤の目状に密に配列された状態となる。そのため、さらなる研削によりデバイスチップが移動すると、デバイスチップの角部(コーナー)はその角部側に隣接する別のデバイスチップの角部に衝突する。デバイスチップの角部は衝撃に弱いので、互いの角部が接触して衝撃が加わるとそれぞれのデバイスチップに欠けやクラック等の損傷が生じ易くなる。損傷が生じたデバイスチップは不良となるため、角部同士の接触は特に問題である。
ところで、形成された上述のデバイスチップの各電極には上述の通りワイヤーボンディングが実施され、実装対象側の電極に対して電気的に接続される。このとき、デバイスチップの電極の位置が所定の位置から大きくずれている場合や、デバイスチップの電極のデバイスチップの外縁からの距離にばらつきがある場合、ボンディングが正しく実施されない場合がある。また、ワイヤーを接続できてもワイヤーの長さにばらつきが生じて、電気的な信号のやり取りにばらつきを生じる場合がある。
さらに、複数のデバイスチップを積層させて積層チップを形成する場合、デバイスチップの電極のデバイスチップの外縁からの距離が一定でなければ、各積層チップに同様にワイヤーを接続できずに、ワイヤーボンディングに不良等の問題を生じる場合がある。
本発明はかかる問題に鑑みてなされたものであり、その目的とするところは、デバイスチップの角部の欠けやクラック等の損傷の発生を抑制できるとともに、デバイスチップの端子(電極)から各デバイスチップの外縁までの距離を一定にしてワイヤーボンディングの不良を防止できるデバイスチップの製造方法、及び、積層チップの製造方法を提供することである。
本発明の一態様によれば、デバイスチップの製造方法であって、第1の方向に伸長する複数の第1のストリートと、該第1の方向と直交する第2の方向に伸長する複数の第2のストリートと、を有し、該第1のストリートと、該第2のストリートと、で区画された各領域にそれぞれデバイスが形成され、該デバイスは複数の電極を有し、該複数の電極は該ウェーハの該第1の方向に沿って整列して配設されたウェーハを準備するウェーハ準備ステップと、該ウェーハ準備ステップを実施した後、該第1のストリートに沿ってウェーハに対して透過性を有する波長のレーザビームを照射してウェーハの内部に第1の改質層を形成する第1の改質層形成ステップと、該ウェーハ準備ステップを実施した後、該第2のストリートに沿ってウェーハに対して該レーザビームを照射してウェーハの内部に第2の改質層を形成する第2の改質層形成ステップと、該第1の改質層形成ステップと、該第2の改質層形成ステップと、を実施した後、ウェーハの裏面を研削してウェーハを所定の厚さへ薄化するとともに該第1の改質層と、該第2の改質層と、を起点にウェーハを個々のデバイスチップへと分割する研削ステップと、を備え、該第2の改質層は、それぞれ、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有し、該第2の改質層形成ステップでは、第2の改質層の第1の部分と、該第2の改質層の第2の部分と、を互いに第1の方向にずらして形成し、該第1の改質層形成ステップでは、該複数の電極のそれぞれから最も近い該第1の改質層までの距離が一定となるように、第1の改質層を該第2の方向にずらすことなく形成することを特徴とするデバイスチップの製造方法が提供される。
本発明の他の一態様によれば、複数のチップが積層して構成された積層チップの製造方法であって、第1の方向に伸長する複数の第1のストリートと、該第1の方向と直交する第2の方向に伸長する複数の第2のストリートと、を有し、該第1のストリートと、該第2のストリートと、で区画された各領域にそれぞれデバイスが形成され、該デバイスは複数の電極を有し、該複数の電極は該ウェーハの該第1の方向に沿って整列して配設されたウェーハを準備するウェーハ準備ステップと、該ウェーハ準備ステップを実施した後、該第1のストリートに沿ってウェーハに対して透過性を有する波長のレーザビームを照射してウェーハの内部に第1の改質層を形成する第1の改質層形成ステップと、該ウェーハ準備ステップを実施した後、該第2のストリートに沿ってウェーハに対して該レーザビームを照射してウェーハの内部に第2の改質層を形成する第2の改質層形成ステップと、該第1の改質層形成ステップと、該第2の改質層形成ステップと、を実施した後、ウェーハの裏面を研削してウェーハを所定の厚さへ薄化するとともに該第1の改質層と、該第2の改質層と、を起点にウェーハを個々のデバイスチップへと分割する研削ステップと、該研削ステップを実施した後、該電極が露出するように複数のデバイスチップを積層するデバイスチップ積層ステップと、を備え、該第2の改質層は、それぞれ、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有し、該第2の改質層形成ステップでは、第2の改質層の第1の部分と、該第2の改質層の第2の部分と、を互いに第1の方向にずらして形成し、該第1の改質層形成ステップでは、該複数の電極のそれぞれから最も近い該第1の改質層までの距離が一定となるように、第1の改質層を該第2の方向にずらすことなく形成することを特徴とする積層チップの製造方法が提供される。
なお、本発明の一態様において、該電極は、該ウェーハを分割して形成されたデバイスチップの外周4辺中、1辺側に形成されていてもよい。
ウェーハに改質層を形成するとき、該第2の改質層形成ステップでは、第1のストリートを境にして一方側の第1の部分と、他方側の第2の部分と、を互いに第1の方向にずらして第2の改質層を形成する。すると、ウェーハが分割されて形成される複数のデバイスチップの角部同士は、ずらした距離の分だけ離れる。そのため、デバイスチップが移動しても角部同士が接触しにくくなり、角部の損傷の発生が抑制される。
例えば、デバイスチップにおいて、それぞれの電極を一つの方向に沿って整列して配設するとき、第1の方向ではなく第2の方向に沿って電極を配設すると、該電極からそれぞれのデバイスチップの外縁までの距離が一定ではなくなり問題となる。すなわち、第2の改質層の第1の部分と、第2の部分と、は第1の方向にずらして形成されるため、デバイスチップの外縁の位置が一定とはならない。すると、各電極のワイヤーボンディングに不良を生じる場合がある。
一方で、本発明の一態様では、それぞれのデバイスチップにおいて複数の電極が第1の方向に沿って整列して形成される。そのため、ウェーハが分割されて個々のデバイスチップが形成されたとき、該複数の電極からデバイスチップの外縁までの距離を一定にできる。すると、該複数の電極にワイヤーをボンディングするときに、ボンディング不良を生じにくくなり、該デバイスチップを積層して積層チップを安定的に製造できる。
さらに、複数の電極が第1の方向に沿って整列して形成されると、複数のデバイスチップを積層して積層チップを形成するとき、すべてのデバイスチップの電極を露出するように、デバイスチップを互いにずらして積層でき、該電極にワイヤーを接続できる。そのため、各デバイスチップを用いて積層チップを形成することができる。
したがって、本発明の一態様によりデバイスチップの角部への欠けやクラック等の損傷の発生を抑制できるとともに、デバイスチップの端子(電極)から各デバイスチップの外縁までの距離を一定としてワイヤーボンディングの不良を防止できるデバイスチップの製造方法、及び、積層チップの製造方法が提供される。
本発明に係る実施形態について説明する。本実施形態に係るデバイスチップの製造方法、及び、積層チップの製造方法について説明する。本実施形態に係る製造方法では、まず、ウェーハを準備するウェーハ準備ステップを実施する。その後、該第1の改質層形成ステップと、第2の改質層形成ステップと、を実施する。その後、研削ステップを実施する。さらに、本実施形態に係る該積層チップの製造方法では、その後に、デバイスチップ積層ステップを実施する。
まず、ウェーハ準備ステップについて説明する。図1(A)は、ウェーハ準備ステップで準備される該ウェーハの一例を示す斜視図である。ウェーハ1は、例えば、シリコン、SiC(シリコンカーバイド)、若しくは、その他の半導体等の材料、または、サファイア、ガラス、石英等の材料からなる基板である。
ウェーハ1の表面1aは格子状に配列されたストリート3で複数の領域に区画されている。ストリート3は、第1の方向1cに伸長する第1のストリート3aと、該第1の方向1cに交差する第2の方向1dに伸長するストリート3bと、を含む。そして、ストリート3により区画された各領域にはIC等のデバイス5が形成されている。最終的に、ウェーハ1がストリート3に沿って分割されることで、個々のデバイスチップが形成される。
図1(B)は、デバイス5の表面を模式的に説明する斜視図である。図1(B)に示す通り、デバイス5の表面5aには複数の電極5bを有し、該複数の電極5bは該ウェーハ1の該第1の方向1cに沿って整列して配設されている。ウェーハ1が分割されてデバイスチップが形成された後、該複数の電極5bにはそれぞれ、例えば、金属等の導電体からなるワイヤーが接続される。そして、該ワイヤーを通してデバイス5に対する電気信号等の入出力が行われる。
ウェーハ準備ステップにより該ウェーハ1が準備された後、該ウェーハ1に改質層を形成する前に、該ウェーハ1の表面1aに表面保護テープを貼着する表面保護テープ貼着ステップを実施する。表面保護テープは、各ステップやウェーハ1の搬送等の際に加わる衝撃からウェーハ1の表面1a側を保護する。
表面保護テープは、可撓性を有するフィルム状の基材と、該基材の一方の面に形成された糊層(接着剤層)と、を有する。例えば、基材にはPO(ポリオレフィン)が用いられる。POよりも剛性の高いPET(ポリエチレンテレフタラート)、ポリ塩化ビニル、ポリスチレン等が用いられても良い。剛性の高い基材を用いると、デバイスチップの移動をより抑制できる。また、糊層(接着剤層)には、例えば、シリコーンゴム、アクリル系材料、エポキシ系材料等が用いられる。
なお、本実施形態にかかる製造方法において、表面保護テープ貼着ステップを実施しなくてもよい。
次に、本実施形態に係る第1の改質層形成ステップについて、図2を用いて説明する。図2は、改質層の形成を説明する部分断面図である。第1の改質層形成ステップは、準備ステップが実施された後、かつ、研削ステップが実施される前に実施される。
第1の改質層形成ステップでは、ウェーハ1の裏面1b側からレーザビームを照射し、ウェーハ1の内部の所定の深さに集光させて、第1のストリート3aに沿って第1の改質層9aを形成する。第1の改質層形成ステップで使用されるレーザ加工装置2は、ウェーハ1を吸引保持するチャックテーブル4と、レーザビームを発振する加工ヘッド6と、を備える。
チャックテーブル4は上面側に多孔質部材を有する。該多孔質部材の上面はチャックテーブル4のウェーハ1を保持する保持面4aとなる。チャックテーブル4は、吸引源(不図示)に接続された吸引路(不図示)を内部に有し、該吸引路の他端が該多孔質部材に接続されている。該保持面4a上にウェーハ1が載せ置かれ、該多孔質部材の孔を通して該ウェーハ1に対して該吸引源により生じた負圧が作用されると、ウェーハ1はチャックテーブル4に吸引保持される。
加工ヘッド6は、ウェーハ1が透過性を有する波長のレーザビームを発振してウェーハ1の内部の所定の深さに集光する機能を有し、該所定の深さに第1の改質層9aを形成する。なお、該レーザビームには、例えば、Nd:YAGを媒体として発振されるレーザビームが用いられる。
レーザ加工装置2はパルスモータ等を動力とする加工送り手段(加工送り機構、不図示)により、チャックテーブル4をレーザ加工装置2の加工送り方向(例えば、図2の矢印の方向)に移動できる。ウェーハ1の加工時等には、チャックテーブル4を加工送り方向に送ってウェーハ1を加工送りさせる。また、チャックテーブル4は保持面4aに略垂直な軸の周りに回転可能であり、ウェーハ1の加工送りの方向を変えられる。
さらに、レーザ加工装置2はパルスモータ等を動力とする割り出し送り手段(割り出し送り機構、不図示)により、チャックテーブル4をレーザ加工装置2の割り出し送り方向(不図示)に移動できる。
第1の改質層形成ステップでは、まず、ウェーハ1の表面1aを下側に向け、レーザ加工装置2のチャックテーブル4上にウェーハ1を載せ置く。そして、該チャックテーブル4から負圧を作用させて、ウェーハ1をチャックテーブル4の保持面4a上に吸引保持させる。ウェーハ1の表面1aに表面保護テープ7が貼着されている場合、ウェーハ1は該表面保護テープ7を介してチャックテーブル4に保持される。
ウェーハ1を吸引保持させた後、第1のストリート3aに沿って第1の改質層9aを形成できるように、チャックテーブル4と加工ヘッド6との相対位置を調整する。次に、レーザ加工装置2の加工ヘッド6からウェーハ1の裏面1bにレーザビームを照射する。レーザビームをウェーハ1の所定の深さに集光させ第1の改質層9aを形成する。第1のストリート3aに沿って第1の改質層9aが形成されるように、レーザビームを照射させながらチャックテーブル4を移動させてウェーハ1を加工送りする。
一つの第1のストリート3aに沿って第1の改質層9aが形成された後、ウェーハ1を割り出し送りして、隣接する第1のストリート3aに沿って次々と第1の改質層9aを形成する。
なお、レーザビームの照射条件次第では、第1の改質層9aを形成した上、該第1の改質層9aからウェーハ1の表面1aに至るクラックを形成できる。このように、第1の改質層形成ステップにてクラックを形成できると、クラックを形成するためのステップを別途実施する必要がなく工程を簡略化できる。
次に、第2の改質層形成ステップについて説明する。第2の改質層形成ステップは、準備ステップが実施された後、かつ、研削ステップが実施される前に実施される。第2の改質層形成ステップでは、第1の改質層形成ステップと同様に、ウェーハ1の第2のストリート3bに沿ってウェーハ1にレーザビームを照射し、第2の改質層9bを形成する。
第2の改質層形成ステップでは、第1の改質層形成ステップに用いられるレーザ加工装置2(図2参照)と同様のレーザ加工装置を使用できる。第2の改質層形成ステップを第1の改質層形成ステップの後に実施する場合、そのまま図2に示すレーザ加工装置2を用いて第2の改質層形成ステップを実施してよい。
その場合、第1の改質層形成ステップを実施した後、ウェーハ1を吸引保持するチャックテーブル4を4分の1回転させ、チャックテーブル4の加工送り方向を第2の方向1dに沿った方向に変える。その後、ウェーハ1が透過性を有する波長のレーザビームをウェーハ1の裏面1bから第2のストリート3bに沿って照射することで、第2の改質層9bを形成する。さらに、第2の改質層形成ステップでは、レーザビームの照射条件を調整して第2の改質層9bからウェーハ1の表面1aに至るクラックを形成してもよい。
なお、第1の改質層形成ステップで形成される第1の改質層9aと、第2の改質層形成ステップで形成される第2の改質層9bと、は、ともにウェーハ1の裏面1bから所定の深さに形成される。換言すると、第1の改質層9aと、第2の改質層9bと、はウェーハ1の表面1aから所定の深さに形成される。
ところで、デバイスチップに該改質層が残ると、該改質層から不要なクラック等が生じてデバイスチップが損傷する場合がある。そのため、表面1aからの該所定の深さとは、後の研削ステップで形成されるデバイスチップの仕上がり厚さよりも大きい深さである。すなわち、改質層は研削により除去される部分に形成する。例えば、ウェーハ1の表面1aから80μm程度の深さにこれらの改質層を形成し、デバイスチップの厚さを80μmよりも小さくすると、該改質層は形成されるデバイスチップに残らない。
次に、図3を用いて研削ステップについて説明する。該研削ステップは、第1の改質層形成ステップ、及び、第2の改質層形成ステップの後に実施される。該研削ステップでは、ウェーハ1の裏面1b側が研削されウェーハ1が所定の厚さに薄化されるとともに、ウェーハ1が個々のデバイスチップに分割される。
第1の改質層形成ステップと、第2の改質層形成ステップと、において、それぞれ改質層からウェーハ1の表面1aに至るクラックを形成していない場合は、該研削ステップにおいて該クラックを形成する。その場合、研削で生じる外力を該改質層に作用させてクラックを形成する。すべての改質層からウェーハ1の表面1aに至るクラックが形成され、ウェーハ1が裏面1bから研削されて該改質層が除去されると、個々のデバイスチップが形成される。
図3は、研削ステップを模式的に説明する部分断面図である。本ステップでは研削装置8が用いられる。研削装置8は、研削ホイール14に垂直な回転軸を構成するスピンドル10と、該スピンドル10の一端側に装着され下側に研削砥石12を備える円盤状の研削ホイール14と、を備える。該スピンドル10の他端側にはモータ等の回転駆動源(不図示)が連結されており、該モータが該スピンドル10を回転させると、該スピンドル10に装着された研削ホイール14も回転する。
また、研削装置8は、研削ホイール14と対面しウェーハ1等の被加工物を保持するチャックテーブル16を有する。チャックテーブル16上の保持面16aは、吸引源(不図示)に接続された多孔質部材で構成される。なお、チャックテーブル16は、保持面16aに略垂直な軸の周りに回転可能である。さらに、研削装置8は、昇降機構(不図示)を有しており、研削ホイール14は該昇降機構により加工送り(下降)される。
研削ステップでは、まず、ウェーハ1の表面1aを下側に向け、チャックテーブル16の保持面16a上にウェーハ1を載せ置く。そして、該多孔質部材を通して該吸引源による負圧を作用させて、ウェーハ1をチャックテーブル16上に吸引保持させる。ウェーハ1の表面1aに表面保護テープ7が貼着されている場合、ウェーハ1は該表面保護テープ7を介してチャックテーブル16に吸引保持される。
研削時には、チャックテーブル16を回転させるとともに、スピンドル10を回転させて研削ホイール14を回転させる。チャックテーブル16及び研削ホイール14が回転している状態で、研削ホイール14が加工送り(下降)されて研削砥石12がウェーハ1の裏面1bに当たると、該裏面1bの研削が開始される。そして、ウェーハ1が所定の厚さとなるように研削ホイール14をさらに加工送りする。
改質層9を形成する際に改質層9からウェーハ1の表面1aに達するクラックを形成していない場合、または、該クラックの形成が不十分である場合、該研削ステップにて該クラックを形成する。すなわち、該研削により生じた力がウェーハ1の内部に作用して、改質層9からウェーハ1の厚さ方向にクラックを伸長させる。ウェーハ1の裏面1bを研削してストリートに沿って該クラックを形成し、ウェーハ1が所定の厚さに薄化されて改質層9が除去されると、個々のデバイスチップが形成される。
本実施形態に係る加工方法では、該研削ステップにおいてウェーハ1を薄化する際に、ウェーハ1が個々のデバイスチップに分割される。そのため、デバイスチップを分割するためだけに別のステップを実施する必要がなく、デバイスチップの作製工程が簡略化される。一方で、個々のデバイスチップが形成された後にも研削は続けられるので、個々のデバイスチップには、保持面16aに平行な面内の方向に力がかかり、個々のデバイスチップが該面内の方向に移動する場合がある。
ウェーハ1に形成されるすべての改質層9が、それぞれ対応するストリート3に沿って一直線状に形成される場合、研削により形成されたデバイスチップが移動すると、デバイスチップの角部はその角部側に隣接する別のデバイスチップの角部と衝突する。デバイスチップの角部は衝撃に弱いので、角部と角部との衝突により衝撃を受けると該デバイスチップに欠けやクラック等の損傷が生じる場合がある。
一方、本実施形態に係る製造方法では、第1のストリート3aに沿って形成される第1の改質層9aは一直線状に形成されるが、第2のストリート3bに沿って形成される第2の改質層9bは一直線状に形成されない。該第2の改質層9bは、該第1のストリート3aの一つを境に一方側の第1の部分11aと、他方側の第2の部分11bと、を有する。該第2の改質層形成ステップでは、第2の改質層9bの第1の部分11aと、該第2の改質層9bの第2の部分11bと、を互いに第1の方向3cにずらして形成する。
ウェーハ1に形成される第1の改質層9aと、第2の改質層9bと、について、図4を用いて位置関係を説明する。図4は、第1の改質層形成ステップと、第2の改質層形成ステップと、を実施した後、研削ステップを実施する前におけるウェーハ1の改質層9を模式的に説明する平面図である。
図4に示す通り、該第2の改質層9bは、任意の該第1のストリート3aを境に、一方側の第1の部分11aと、他方側の第2の部分11bと、を有する。該第2の改質層9bの第1の部分11aと、該第2の改質層9bの第2の部分11bと、は一直線状ではなく、互いに第1の方向1cにずれている。
すると、デバイスチップが形成されるとき、ずれている距離(図4のd参照)の分だけデバイスチップの角部同士は離される。デバイスチップの角部同士が離されていると、デバイスチップの角部はその角部側に隣接するデバイスチップの角部と衝突しにくくなり、研削ステップでデバイスチップが移動してもデバイスチップは損傷しにくくなる。
第2の改質層形成ステップにおいて、第2の改質層9bをこのように形成するには、例えば、各第2のストリート3bに対して、レーザビームを2回ずつ照射すればよい。具体的には、まず、第2のストリート3bに第1の部分11aを形成するようにウェーハ1を加工送りしながら、ウェーハ1がデバイスチップの1辺の長さ程度加工送りされるたびに、レーザビームの発振と停止とを繰り返す。このとき、第2のストリート3bと第1のストリート3aとの交差点付近でレーザビームの発振と停止とを切り替える。
次に、同じ第2のストリート3bに第2の部分11bを形成するようにウェーハ1を距離dの分だけ第1の方向1cに割り出し送りする。そして、第2のストリート3bの第1の部分11aが形成されていない領域に対してレーザビームを同様に照射して第2の部分11bを形成する。すると、第1の部分11aと、該第1の部分11aとは距離dだけ第1の方向1cにずれた第2の部分11bと、が交互に並ぶように形成される。
さらに、第1の部分11aと、第2の部分11bと、は別の方法で形成してもよい。例えば、ウェーハ1を第2のストリート3bに沿って加工送りしながら、照射するレーザビームが該交差点に差し掛かるたびに、ウェーハ1を第1の方向1cに距離dの分だけ割り出し送りして、第1の部分11aと、第2の部分11bと、を交互に第1の方向1cにずれるように形成する。
ところで、研削ステップにおいて改質層9からウェーハ1の表面1aに至るクラックが形成され、ウェーハ1が個々のデバイスチップに分割されるとき、形成されるデバイスチップの外縁の位置は、該改質層9の位置により決定される。ここで、本実施形態においては、デバイス5の複数の電極5bは、図1及び図4に示す通り、第1の方向1cに沿って整列するようにデバイス5上に形成される。
第1の改質層形成ステップでは、形成されるデバイスチップの外縁から該複数の電極5bまでの距離が一定となるように第1の改質層9aが直線状に形成される。すると、形成されるデバイスチップの外縁からそれぞれの電極5bまでの距離が一定となるため、それぞれの電極へ同様にワイヤーを接続できる。
一方で、第1の改質層形成ステップで、第1の改質層9aがこのように形成されず、複数の電極5bからそれぞれのデバイスチップの外縁までの距離が一定とならなければ、所定の条件でワイヤーボンディングを実施しても、同様に接続できない場合がある。
例えば、デバイスチップが所定の対象に実装されるとき、ワイヤーの長さが一定とならずに、それぞれのワイヤーの電気信号の伝送に関する性能にばらつきが生じる場合がある。また、ワイヤーが電極5bからずれて接続され、該伝送が不能になる場合もある。
このように、電極5bからデバイスチップの外縁までの距離が一定でなければ、ボンディング不良を生じる場合がある。そこで、本実施形態に係る製造方法では、ボンディング不良を防止するために、デバイス5の電極5bからデバイスチップの外縁までの距離が一定となるように第1の改質層9aを形成する。
ここで、デバイスチップの角部同士の衝突による損傷の発生を防ぐ目的で、一つのストリートに沿って該ストリートに垂直な方向に所定の距離ずれるように第1の部分と第2の部分とを交互に有する該改質層9を形成するとき、上述した問題が生じる場合がある。すなわち、第1の改質層9aに第1の部分と、第2の部分と、を設け、互いに第2の方向1dにずれるように形成すると、デバイスチップの外縁から電極5bまでの距離が各デバイスチップで一定とはならないため、ボンディング不良が発生してしまう場合がある。
そこで、本実施形態に係る製造方法では、デバイスチップの角部同士の衝突による損傷の発生を抑制すると当時に、ボンディング不良の発生を抑制するために、複数の電極5bが並ぶ方向と垂直な方向のストリートにおいて、改質層をずらして形成する。すると、デバイスチップに形成される複数の電極5bのそれぞれからデバイスチップの外縁までの距離が一定となる上、デバイスチップの角部同士が離されて衝突による損傷の発生が抑制される。
ところで、第2の改質層9bの第1の部分11aと、第2の部分11bと、はそれぞれ第1の改質層9aと接触しないように離してもよい。すなわち、第2のストリート3bでは、第1の部分11a及び第2の部分11bのそれぞれ両端と、それぞれ最も近い第1の改質層9aと、の間に改質層を形成しない領域が設けられる。第2の改質層9bのそれぞれの部分の端と、第1の改質層9aと、は、例えば5μm以上離す。
第2の改質層9bを形成する際、加工送りの誤差等を生じると、第1の部分11aの端部や第2の部分11bの端部が、所定の位置で終端せずに所定の位置よりも第2の方向1dに進んだ位置で終端する場合がある。よって、第2の改質層9bの第1の部分11aの端部または第2の部分11bの端部と、該端部に隣接する第1の改質層9aと、が離れていないと、第2の改質層9bが第1の改質層9aを横切って形成される場合がある。
この場合、第1の改質層9aを横切って形成された第2の改質層9bの第1の改質層9aからはみ出した部分からクラックが伸長して、形成されるデバイスチップに該クラックが残り、損傷を生じる起点になりかねない。そのため、加工送りの誤差等が生じても形成されるチップに該起点を残さないために、第2の改質層9bの第1の部分11aと、第2の部分11bと、を、隣接する第1の改質層9aから離れるように形成する。
このように第2の改質層9bを第1の改質層9aと接しないように形成しても、互いに離れすぎていなければ、研削による力が作用してこれらの改質層からクラックが伸長してウェーハをデバイスチップに分割できる。
以上の各ステップにより、デバイスチップが形成される。
次に、本発明の一態様に係る積層チップの製造方法では、該研削ステップを実施した後、形成された複数のデバイスチップを積層して積層チップを形成する、デバイスチップ積層ステップを実施する。このとき、積層された各デバイスチップのそれぞれが有する複数の電極(端子)にワイヤーボンディングを実施できるように、各デバイスチップの該複数の電極を露出させて積層(スタック)する。
図5(A)は、デバイスチップ積層ステップで形成される積層チップ13を模式的に説明する断面図である。複数のデバイスチップ17は、ベース基板15上で積層され、それぞれの該デバイスチップ17が有する複数の電極19は、ワイヤー21によりそれぞれ該ベース基板15の電極15aに電気的に接続される。ベース基板15の下面には、例えば、電極バンプ(不図示)が形成され、積層チップ13が所定の実装対象に実装されるとき、該電極バンプが該実装対象に電気的に接続される。
図5(A)に示す積層チップ13では、4つのデバイスチップ17が積層されている。それぞれのデバイスチップは上述のように形成されるため、それぞれの複数の電極19は、一つの辺に沿って並んで形成されている。そして、積層チップ13を形成するときは、それぞれのデバイスチップ17の該辺を同一の方向に向け、すべての電極19が露出するようにデバイスチップ17を互いにずらして積層する。
例えば、まず、最下段のデバイスチップ17をベース基板15上の所定の位置に設置する。このとき、デバイスチップの複数の電極19が形成されている側の辺をベース基板15の電極15aの方向に向けて、後に電極19と電極15aとをワイヤーボンディングにより接続できるようにする。
次に、2段目のデバイスチップ17を、最下段のデバイスチップ17の上に設置する。このとき、2段目のデバイスチップ17の複数の電極19が形成されている側の辺を、該方向に向ける。そして、1段目のデバイスチップ17の複数の電極19を露出させるように、2段目のデバイスチップ17を1段目のデバイスチップ17の複数の電極19よりも該方向とは逆向きにずらして、1段目デバイスチップ17の上に2段目のデバイスチップ17を配設する。
同様の方法で、3段目のデバイスチップ17を2段目のデバイスチップ17の上に配設し、4段目のデバイスチップ17を3段目のデバイスチップ17の上に配設する。積層チップ13を構成するすべてのデバイスチップ17を配設した後、複数のデバイスチップ17のそれぞれの複数の電極19と、ベース基板15の電極15aと、を電気的に接続するようにワイヤー21を設ける。
ワイヤー21は、例えば、金、銅、または、アルミニウム等を含む導電体からなり、例えば、ワイヤーヘッド(不図示)から繰り出されて供給される。ワイヤーヘッドからワイヤーを一方の接続対象の上に繰り出して溶融させて、熱、超音波、または、圧力等により該一方の接続対象に対して接続する。次に、ワイヤーヘッドからワイヤーを繰り出しながら、該ワイヤーヘッドを他方の接続対象の上に移動させ、熱、超音波、または圧力等により該他方の接続対象に対して同様に接続する。
該ワイヤーヘッド(不図示)から繰り出されるワイヤー21の径は、20μm〜50μm程度で非常に細い。積層チップ13を構成するそれぞれのデバイスチップ17の電極19にワイヤー21を接続するとき、該電極19のデバイスチップ17の外縁からの距離が一定ではない場合、ワイヤーの長さや接続の状態等が一定とはならずにワイヤーボンディングが不均一になる場合がある。さらに、ワイヤーの接続を所定の水準で実施できずにボンディング不良を生じる場合がある。
本実施形態に係る製造方法において製造されたデバイスチップ17では、それぞれの電極19はデバイスチップ17の外縁からの距離が一定となるため、ワイヤーボンディングを均一に実施でき、ボンディング不良の発生が抑制される。
なお、本発明は、上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、それぞれのデバイスチップが有する複数の電極をデバイスチップの一つの辺に沿って並ぶように形成し、他の辺に沿っては電極を形成していないが、本発明はこれに限定されない。例えば、デバイスチップの一つの辺と、該辺と対向する他の辺と、に沿って並ぶように複数の電極を形成することもできる。
そのような場合について、図5(B)を用いて説明する。図5(B)は、積層チップの構成例を示す断面図である。図5(B)に示す通り、積層チップ23は、ベース基板25の上に4つのデバイスチップ27a,27b,27c,27dが積層されて形成される。それぞれのデバイスチップには、一つの辺と、該辺と対向する他の辺と、に沿って並ぶように複数の電極29が形成されている。
積層チップ23においては、すべての電極29に対してワイヤーボンディングが可能となるように、すべての電極29を露出させなければならない。そのために、4つのデバイスチップ27a,27b,27c,27dは同一の形状ではなく、異なる形状となるように形成される。すなわち、図5(B)に示す通り、該一つの辺と、該他の辺と、の距離を下段に配設するデバイスチップから上段に配設するデバイスチップにかけて小さくなるように各デバイスチップを形成する。
4つのデバイスチップ27a,27b,27c,27dのそれぞれは、上述のデバイスチップの製造方法により製造される。各デバイスチップに分割される前のウェーハでは、第1のストリートに沿って一直線状の第1の改質層を形成し、第2のストリートに沿って、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有する第2の改質層を形成する。このとき、各デバイスチップには、該デバイスチップを挟み込む2つの第1のストリートのそれぞれに沿って複数の電極が設けられる。
このように各デバイスチップを形成することで、デバイスチップの製造時に各デバイスチップの角部同士の衝突を抑制でき、かつ、デバイスチップの積層時にワイヤーのボンディング不良を防止できる。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
1 ウェーハ
1a 表面
1b 裏面
1c 第1の方向
1d 第2の方向
3 ストリート
3a 第1のストリート
3b 第2のストリート
5 デバイス
5a 表面
5b 電極
7 表面保護テープ
9 改質層
9a 第1の改質層
9b 第2の改質層
11a 第1の部分
11b 第2の部分
13,23 積層チップ
15,25 ベース基板
17,27a,27b,27c,27d デバイスチップ
19,29 電極
21 ワイヤー
2 レーザ加工装置
4 チャックテーブル
4a 保持面
6 加工ヘッド
8 研削装置
10 スピンドル
12 研削砥石
14 研削ホイール
16 チャックテーブル
16a 保持面
1a 表面
1b 裏面
1c 第1の方向
1d 第2の方向
3 ストリート
3a 第1のストリート
3b 第2のストリート
5 デバイス
5a 表面
5b 電極
7 表面保護テープ
9 改質層
9a 第1の改質層
9b 第2の改質層
11a 第1の部分
11b 第2の部分
13,23 積層チップ
15,25 ベース基板
17,27a,27b,27c,27d デバイスチップ
19,29 電極
21 ワイヤー
2 レーザ加工装置
4 チャックテーブル
4a 保持面
6 加工ヘッド
8 研削装置
10 スピンドル
12 研削砥石
14 研削ホイール
16 チャックテーブル
16a 保持面
Claims (3)
- デバイスチップの製造方法であって、
第1の方向に伸長する複数の第1のストリートと、該第1の方向と直交する第2の方向に伸長する複数の第2のストリートと、を有し、該第1のストリートと、該第2のストリートと、で区画された各領域にそれぞれデバイスが形成され、該デバイスは複数の電極を有し、該複数の電極は該ウェーハの該第1の方向に沿って整列して配設されたウェーハを準備するウェーハ準備ステップと、
該ウェーハ準備ステップを実施した後、該第1のストリートに沿ってウェーハに対して透過性を有する波長のレーザビームを照射してウェーハの内部に第1の改質層を形成する第1の改質層形成ステップと、
該ウェーハ準備ステップを実施した後、該第2のストリートに沿ってウェーハに対して該レーザビームを照射してウェーハの内部に第2の改質層を形成する第2の改質層形成ステップと、
該第1の改質層形成ステップと、該第2の改質層形成ステップと、を実施した後、ウェーハの裏面を研削してウェーハを所定の厚さへ薄化するとともに該第1の改質層と、該第2の改質層と、を起点にウェーハを個々のデバイスチップへと分割する研削ステップと、を備え、
該第2の改質層は、それぞれ、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有し、
該第2の改質層形成ステップでは、第2の改質層の第1の部分と、該第2の改質層の第2の部分と、を互いに第1の方向にずらして形成し、
該第1の改質層形成ステップでは、該複数の電極のそれぞれから最も近い該第1の改質層までの距離が一定となるように、第1の改質層を該第2の方向にずらすことなく形成することを特徴とするデバイスチップの製造方法。 - 複数のチップが積層して構成された積層チップの製造方法であって、
第1の方向に伸長する複数の第1のストリートと、該第1の方向と直交する第2の方向に伸長する複数の第2のストリートと、を有し、該第1のストリートと、該第2のストリートと、で区画された各領域にそれぞれデバイスが形成され、該デバイスは複数の電極を有し、該複数の電極は該ウェーハの該第1の方向に沿って整列して配設されたウェーハを準備するウェーハ準備ステップと、
該ウェーハ準備ステップを実施した後、該第1のストリートに沿ってウェーハに対して透過性を有する波長のレーザビームを照射してウェーハの内部に第1の改質層を形成する第1の改質層形成ステップと、
該ウェーハ準備ステップを実施した後、該第2のストリートに沿ってウェーハに対して該レーザビームを照射してウェーハの内部に第2の改質層を形成する第2の改質層形成ステップと、
該第1の改質層形成ステップと、該第2の改質層形成ステップと、を実施した後、ウェーハの裏面を研削してウェーハを所定の厚さへ薄化するとともに該第1の改質層と、該第2の改質層と、を起点にウェーハを個々のデバイスチップへと分割する研削ステップと、
該研削ステップを実施した後、該電極が露出するように複数のデバイスチップを積層するデバイスチップ積層ステップと、を備え、
該第2の改質層は、それぞれ、該第1のストリートの一つを境に一方側の第1の部分と、他方側の第2の部分と、を有し、
該第2の改質層形成ステップでは、第2の改質層の第1の部分と、該第2の改質層の第2の部分と、を互いに第1の方向にずらして形成し、
該第1の改質層形成ステップでは、該複数の電極のそれぞれから最も近い該第1の改質層までの距離が一定となるように、第1の改質層を該第2の方向にずらすことなく形成することを特徴とする積層チップの製造方法。 - 該電極は、該ウェーハを分割して形成されたデバイスチップの外周4辺中、1辺側に形成されていることを特徴とする請求項2に記載の積層チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239557A JP2018098294A (ja) | 2016-12-09 | 2016-12-09 | デバイスチップの製造方法、及び、積層チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239557A JP2018098294A (ja) | 2016-12-09 | 2016-12-09 | デバイスチップの製造方法、及び、積層チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018098294A true JP2018098294A (ja) | 2018-06-21 |
Family
ID=62633759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016239557A Pending JP2018098294A (ja) | 2016-12-09 | 2016-12-09 | デバイスチップの製造方法、及び、積層チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018098294A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028450A (ja) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | レーザ加工方法 |
JP2013080972A (ja) * | 2005-11-10 | 2013-05-02 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014033163A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
-
2016
- 2016-12-09 JP JP2016239557A patent/JP2018098294A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080972A (ja) * | 2005-11-10 | 2013-05-02 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2012028450A (ja) * | 2010-07-21 | 2012-02-09 | Hamamatsu Photonics Kk | レーザ加工方法 |
JP2014033163A (ja) * | 2012-08-06 | 2014-02-20 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927484B2 (ja) | 積層用デバイスの製造方法 | |
KR102294251B1 (ko) | 웨이퍼의 가공 방법 | |
JP6815692B2 (ja) | ウェーハの加工方法 | |
JP7201367B2 (ja) | SiC基板の加工方法 | |
JP2011187479A (ja) | ウエーハの加工方法 | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP5335576B2 (ja) | 半導体ウエーハの加工方法 | |
KR101893617B1 (ko) | 칩의 제조 방법 | |
JP2016004799A (ja) | 貼り合わせウェーハ形成方法 | |
TW202044369A (zh) | 晶圓之製造方法以及層積元件晶片之製造方法 | |
JP6981800B2 (ja) | 積層型素子の製造方法 | |
JP5453123B2 (ja) | 切削方法 | |
JP6298720B2 (ja) | 積層デバイスの製造方法 | |
US10418334B2 (en) | Semiconductor device including corner recess | |
JP2018098295A (ja) | ウェーハの加工方法 | |
JP2018098294A (ja) | デバイスチップの製造方法、及び、積層チップの製造方法 | |
KR102535989B1 (ko) | 적층형 소자의 제조 방법 | |
KR102596148B1 (ko) | 적층형 소자의 제조 방법 | |
KR102294249B1 (ko) | 웨이퍼의 가공 방법 | |
JP2018049906A (ja) | ウェーハの加工方法 | |
JP2017050408A (ja) | 積層ウェーハの製造方法 | |
JP2021107879A (ja) | ディスプレイパネルの製造方法 | |
JP2019009273A (ja) | ウェーハの加工方法 | |
JP6318016B2 (ja) | 積層デバイスの製造方法 | |
US20230282594A1 (en) | Semiconductor wafer and semiconductor dies formed therefrom including grooves along long edges of the semiconductor dies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210302 |