JP2018091677A - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- JP2018091677A JP2018091677A JP2016233883A JP2016233883A JP2018091677A JP 2018091677 A JP2018091677 A JP 2018091677A JP 2016233883 A JP2016233883 A JP 2016233883A JP 2016233883 A JP2016233883 A JP 2016233883A JP 2018091677 A JP2018091677 A JP 2018091677A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- opening
- substrate
- card
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 223
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000005259 measurement Methods 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000005476 soldering Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- DECCZIUVGMLHKQ-UHFFFAOYSA-N rhenium tungsten Chemical compound [W].[Re] DECCZIUVGMLHKQ-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、プローブカードに係り、特に多数チップ同時測定用のプローブカードに関する。 The present invention relates to a probe card, and more particularly to a probe card for simultaneous measurement of multiple chips.
プローブカードは、大規模集積回路(Large Scale Integrated circuit:LSI)製造の組立工程前におけるウェーハ状態での試験に用いられ、被測定LSIチップ領域のパッドそれぞれに対応して接触させるプローブを有する。 The probe card is used for a test in a wafer state before an assembly process of manufacturing a large scale integrated circuit (LSI), and has a probe to be brought into contact with each pad of the LSI chip area to be measured.
特許文献1には、複数のチップを同時に試験できる複数個取りのプローブカードが開示されている。1つのチップ領域の測定用の開口部は、隣の開口部に対し、チップ領域1個分離間して設ける。これにより、4×8個のチップ領域に対し、開口部が8個設けられ、1度に8個のチップ領域を測定でき、4回の測定で4×8個のチップ領域の全部を測定できると述べられている。 Japanese Patent Application Laid-Open No. H10-228561 discloses a plurality of probe cards that can simultaneously test a plurality of chips. An opening for measurement of one chip area is provided with one chip area separated from the adjacent opening. As a result, eight openings are provided for 4 × 8 chip areas, and eight chip areas can be measured at a time, and all of 4 × 8 chip areas can be measured in four measurements. It is stated.
また、特許文献2のプローブカードでは、X軸及びY軸方向に9チップ飛ばして、チップ4個を同時測定できる例が示される。別の例では、斜め対角方向に3チップ飛ばして4個を同時測定できるプローブカードを述べている。 In the probe card of Patent Document 2, an example is shown in which nine chips are skipped in the X-axis and Y-axis directions and four chips can be measured simultaneously. In another example, a probe card is described in which three chips can be measured simultaneously by skipping three chips diagonally diagonally.
特許文献3には、ガイド板の底面に固定されたプローブホルダ部によって保持された複数のプローブの端部がフレキシブル基板を介してメイン基板の接続端子と導通することが開示されている。フレキシブル基板は、メイン基板に設けられた開口を経由し、一端がメイン基板の接続端子に接続され、他端がプローブの端部に接続されるので、メイン基板の厚さ方向のスペースを有効に利用して、プローブの配置を狭ピッチ化できる。 Patent Document 3 discloses that ends of a plurality of probes held by a probe holder portion fixed to a bottom surface of a guide plate are electrically connected to a connection terminal of a main board through a flexible board. The flexible board passes through the opening provided in the main board, and one end is connected to the connection terminal of the main board and the other end is connected to the end of the probe, so that the space in the thickness direction of the main board is effectively used. By utilizing this, the pitch of the probes can be narrowed.
また、特許文献4には、メイン基板とガイド板とプローブを備えるプローブカードユニットが述べられている。メイン基板とガイド板には同じ大きさの開口部がそれぞれ設けられ、ガイド板に複数のプローブ挿入孔が設けられる。プローブは、針先から延びて曲げられ垂直に延びる挿入部がプローブ挿入孔に挿入され樹脂で固定される。挿入部はさらに延びてメイン基板のスルーホールに挿入されスルーホール内にてメイン基板の配線と電気的に接続され、スルーホールの上端部で半田によって固着される。 Patent Document 4 describes a probe card unit including a main board, a guide plate, and a probe. The main board and the guide plate are each provided with openings of the same size, and the guide plate is provided with a plurality of probe insertion holes. In the probe, an insertion portion extending from the needle tip and bent and extending vertically is inserted into the probe insertion hole and fixed with resin. The insertion portion further extends, is inserted into the through hole of the main substrate, is electrically connected to the wiring of the main substrate in the through hole, and is fixed by solder at the upper end portion of the through hole.
プローブはメイン基板の底面に設けられるので、プローブの根元部は基板の底面に取付けることが一般的である。ここで、LSIの多様化に伴い、チップ1個当たりのパッド数が増加し、チップ周囲に狭いピッチで多数のパッドが配置されると、プローブカードにおいてプローブの配置が狭ピッチ化する。特に、複数個取りのプローブカードにおいては、複数のプローブが局所的に密集することが生じる。このような場合に、プローブの根元部を基板の底面の接続端子に半田付け等で取付けるには、プローブを長くする必要がある。プローブを長くすると、複数個取りのプローブカードにおけるチップ飛ばし数が多くなり、プローブカードが大型化し、プローブカードの大きさを固定とすると、複数個取りに限界がある。 Since the probe is provided on the bottom surface of the main substrate, it is general that the base portion of the probe is attached to the bottom surface of the substrate. Here, with the diversification of LSIs, the number of pads per chip increases, and when a large number of pads are arranged at a narrow pitch around the chip, the arrangement of probes in the probe card is narrowed. In particular, in a plurality of probe cards, a plurality of probes are locally concentrated. In such a case, in order to attach the base portion of the probe to the connection terminal on the bottom surface of the substrate by soldering or the like, it is necessary to lengthen the probe. If the probe is lengthened, the number of chip skips in the plurality of probe cards is increased, the probe card is increased in size, and if the size of the probe card is fixed, there is a limit to the number of chips.
プローブの根元部を基板の底面に取付けずに済む方法として、特許文献3のように、フレキシブル基板を介してプローブの端部をメイン基板の接続端子と導通させる方法があるが、フレキシブル基板を用いるので、大型化し、コストも高くなる。また、特許文献4のように、プローブの挿入部をメイン基板のスルーホールに通し、スルーホールの上端部で半田によって固定する方法があるが、故障等のときに、プローブの交換が困難になる。 As a method for eliminating the need to attach the base portion of the probe to the bottom surface of the substrate, there is a method in which the end portion of the probe is electrically connected to the connection terminal of the main substrate through a flexible substrate as in Patent Document 3, but a flexible substrate is used. Therefore, the size is increased and the cost is increased. Also, as in Patent Document 4, there is a method in which the probe insertion portion is passed through the through hole of the main board and fixed with solder at the upper end portion of the through hole. However, it is difficult to replace the probe in the event of a failure or the like. .
そこで、大型化せずにチップ飛ばし数が少ない多数チップ同時測定を可能にし、プローブの交換も容易なプローブカードが要望される。 Accordingly, there is a need for a probe card that enables simultaneous measurement of a large number of chips with a small number of chip skipping without increasing the size and that allows easy probe replacement.
本発明に係るプローブカードは、複数行複数列のカード開口部のそれぞれの周縁部に複数のプローブが整列配置されてカード開口部内に突き出す多数チップ同時測定用のプローブカードであって、カード開口部に対応する基板開口部を有し、隣接する基板開口部に挟まれた領域の基板上面に複数のプローブ接続端子を有するメイン基板と、メイン基板の底面側に設けられ絶縁樹脂で構成されるプローブ固定部と、を備え、プローブは、測定対象物のチップに接触する針先から上方側に曲がりメイン基板の底面に沿って延びる弾性部を有し、プローブ固定部の内部でさらに上方側に曲がり、メイン基板の基板開口部の内壁面に沿ってメイン基板の上面側に延び、メイン基板の上面のプローブ接続端子に一方端が電気的にかつ機械的に接続されることを特徴とする。 A probe card according to the present invention is a probe card for simultaneous measurement of a plurality of chips, in which a plurality of probes are arranged in alignment at each peripheral edge of a plurality of rows and columns of card openings and project into the card opening. A main substrate having a plurality of probe connection terminals on the upper surface of the substrate sandwiched between adjacent substrate openings, and a probe made of insulating resin provided on the bottom surface side of the main substrate The probe has an elastic part that bends upward from the tip of the needle that contacts the tip of the measurement object and extends along the bottom surface of the main substrate, and further bends upward inside the probe fixing part. , Extending to the upper surface side of the main substrate along the inner wall surface of the substrate opening of the main substrate and electrically and mechanically connected at one end to the probe connection terminal on the upper surface of the main substrate And wherein the door.
上記構成の多数チップ同時測定用のプローブカードによれば、プローブは、メイン基板の基板開口部の内壁面に沿って上面側に延び、メイン基板の内部を通らないので、プローブの交換が容易である。 According to the probe card for simultaneous measurement of multiple chips configured as described above, the probe extends to the upper surface side along the inner wall surface of the substrate opening of the main substrate and does not pass through the main substrate. is there.
また、本発明に係るプローブカードにおいて、メイン基板は、複数の積層数の内部導電層を有する多層回路基板であり、基板開口部の周縁部に各プローブ接続端子に対応するスルーホールを有し、スルーホールに接続する内部導電層がテスタ側端子まで配線層として延びることが好ましい。 Further, in the probe card according to the present invention, the main board is a multilayer circuit board having a plurality of stacked internal conductive layers, and has a through hole corresponding to each probe connection terminal at the peripheral edge of the board opening. The internal conductive layer connected to the through hole preferably extends as a wiring layer to the tester side terminal.
上記構成の多数チップ同時測定用のプローブカードによれば、プローブは、メイン基板のメイン開口部の内壁面に沿って上面側に延びてメイン基板の上面においてメイン基板のスルーホールに対応するプローブ接続端子に接続すればよい。これにより、プローブは多層回路基板の内部導電層に接続され、内部導電層を配線層としてメイン基板のテスタ側端子まで配線されるので、余分な外部配線等が不要となり、プローブカードが大型化することを抑制できる。 According to the probe card for simultaneous measurement of multiple chips of the above configuration, the probe extends to the upper surface side along the inner wall surface of the main opening of the main substrate, and the probe connection corresponding to the through hole of the main substrate on the upper surface of the main substrate. What is necessary is just to connect to a terminal. As a result, the probe is connected to the internal conductive layer of the multilayer circuit board, and is wired to the tester side terminal of the main board using the internal conductive layer as a wiring layer, thus eliminating the need for extra external wiring and increasing the size of the probe card. This can be suppressed.
また、本発明に係るプローブカードにおいて、上面がメイン基板に取り付けられ底面にプローブ固定部が設けられる絶縁板で構成され、メイン基板の基板開口部に対応する絶縁板開口部を有し、メイン基板の基板開口部の内側に張り出す張出部にプローブの案内穴を有するプローブ案内板を備えることが好ましい。この構成により、基板開口部の内壁面に沿って上面側に延びる複数のプローブが整列されて案内される。 Further, in the probe card according to the present invention, the main board is formed of an insulating plate having an upper surface attached to the main substrate and a probe fixing portion provided on the bottom surface, and has an insulating plate opening corresponding to the substrate opening of the main substrate. It is preferable that a probe guide plate having a guide hole for the probe is provided on the overhanging portion that projects inside the substrate opening. With this configuration, a plurality of probes extending to the upper surface side along the inner wall surface of the substrate opening are aligned and guided.
本発明に係るプローブカードにおいて、プローブ固定部は、メイン基板の隣接する基板開口部において、互いに背中合わせの辺に配置される一方側の基板開口部側の複数のプローブと、他方側の基板開口部側の複数のプローブとを一体的に固定して保持することが好ましい。 In the probe card according to the present invention, the probe fixing portion includes a plurality of probes on one side of the substrate opening side and the other side of the substrate opening portion, which are arranged back to back in the adjacent substrate opening portion of the main substrate. The plurality of probes on the side are preferably fixed and held together.
本発明に係るプローブカードにおいて、プローブ案内板の案内穴は、メイン基板の基板開口部の各辺に沿った長円形の貫通穴であって、貫通穴に挿入されて案内されるプローブとの間に固定用樹脂が充填されることが好ましい。 In the probe card according to the present invention, the guide hole of the probe guide plate is an oblong through hole along each side of the board opening of the main board, and between the probe guided by being inserted into the through hole. Is preferably filled with a fixing resin.
上記構成のプローブカードによれば、大型化せずにチップ飛ばし数が少ない複数個取りが可能で、プローブの交換も容易である。 According to the probe card having the above configuration, a plurality of chips can be obtained with a small number of chip skipping without increasing the size, and the probe can be easily replaced.
以下に図面を用いて、本発明に係る実施の形態について詳細に説明する。以下に述べる基板開口部の数、プローブ数、プローブ接続端子の数、形状、寸法、材質等は、説明のための例示であって、プローブカードの仕様に応じ、適宜変更が可能である。以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。 Embodiments according to the present invention will be described below in detail with reference to the drawings. The number of substrate openings, the number of probes, the number of probe connection terminals, the shape, dimensions, materials, and the like described below are examples for explanation, and can be appropriately changed according to the specifications of the probe card. Below, the same code | symbol is attached | subjected to the same element in all the drawings, and the overlapping description is abbreviate | omitted.
図1は、プローブカード10の上面図である。プローブカード10は、測定対象物であるチップが整列配置されたウェーハ30(図2参照)を保持して所定の位置に移動させるプローバ装置(図示せず)に取付けられるチップ測定用のカードである。プローブカード10は、円形のメイン基板12に、多数チップ同時測定のために複数のカード開口部14が設けられて、各カード開口部14の周縁部の底面側に複数のプローブ50(図4から図6参照)が配置される。
FIG. 1 is a top view of the
図1に、直交する3方向として、X方向、Y方向、Z方向を示す。X方向は、開口部領域16において複数のカード開口部14が配置される行方向である。Y方向は、複数のカード開口部14が配置される列方向である。Z方向は、メイン基板12の厚さ方向に平行な方向で、メイン基板12の上面に向かう方向が上面側、底面に向かう方向が底面側である。
FIG. 1 shows an X direction, a Y direction, and a Z direction as three orthogonal directions. The X direction is a row direction in which a plurality of
メイン基板12は、複数の積層数の内部導電層を有する多層回路基板であり、基板上面側の上面配線層、基板底面側の底面配線層と共に、内部導電層は、所定の配線パターンを有する。上面配線層、底面配線層、各内部導電層との間は、スルーホールによって電気的な導通が取られる。かかるメイン基板12は、所定の配線パターンに成形されたガラスエポキシ基板を所定の積層数で積層したものが用いられる。
The
カード開口部14のそれぞれは、測定対象物であるチップの1つを測定できる大きさにプローブカード10に開けられた開口部である。後述する図4から図6に示すように、プローブカード10の底面側には、絶縁板開口部44を有するプローブ案内板70が設けられ、メイン基板12には、基板開口部22が設けられる。カード開口部14は、絶縁板開口部44と基板開口部22の2つによって規定される開口部である。
Each of the
開口部領域16は、複数のカード開口部14が複数行複数列で整列配置される領域である。ここでは、8行×6列でカード開口部14が配列され、合計48個のカード開口部14が開口部領域16に配置される。
The
補強枠18は、開口部領域16の外周部に配置されてメイン基板12に取付けられ、開口部領域16の変形等を抑制する枠体である。補強枠18は、適当な強度を有する金属部材を所定の形状に成形し、必要な絶縁処理を施したものが用いられる。メイン基板12への補強枠18の取付は、ボルト等の固定手段が用いられる。
The reinforcing
測定用電子部品20は、プローブ50から外部のテスタへの接続端子であるテスタ側端子までの信号処理を行うために、メイン基板12の上面配線層に配置される電子回路、抵抗、キャパシタンス、インダクタンス等である。測定用電子部品20が行う信号処理の例は、マルチプレクサ処理、増幅処理、ノイズ除去処理、インピーダンス変換処理等である。
The measurement
図2は、補強枠18と開口部領域16の部分の拡大図である。図2では、補強枠18と開口部領域16の一部を破断し、プローブカード10の底面側に配置されるウェーハ30を示す。ウェーハ30は、測定対象物であるチップ32がマトリックス状に配置された半導体基板である。図示しないプローバ装置によって、ウェーハ30は、チップ32の直交する2辺がX方向とY方向に平行となるように、プローブカード10に対して位置決めされる。
FIG. 2 is an enlarged view of the reinforcing
図2で、チップ32のX方向の寸法をa、Y方向の寸法をbとすると、各カード開口部14のX方向の寸法は3a、Y方向の寸法は3bに設定される。1つのカード開口部14につき、1つのチップ32の測定が可能であるので、隣接するカード開口部14においてそれぞれが測定するチップ32は、互いに、X方向に2aの間隔を有し、Y方向に2bの間隔を有する。したがって、8行×6列の合計48個のカード開口部14が配列された開口部領域16の真下には、24行×18列の合計432個のチップが配置される。48個のカード開口部14を用いて一度に測定できるのは、48個のチップ32のみであり、測定される各チップ32の間は、X方向に2チップ分が隔てられ、Y方向に2チップ分が隔てられる。測定されるチップ32の間の隔てられるチップ数を「チップ飛ばし数」とすると、図2の例は、「X方向2チップY方向2チップ飛ばし」である。この場合、432個のチップの全部は、9回に分けて測定される。図2においては、48個のカード開口部14を用いて一度に測定できるチップ32に斜線を付した。斜線が付されていない残りのチップは、次回以降の48個の測定のときに測定対象となる。
In FIG. 2, when the dimension in the X direction of the
図2において、開口部領域16の紙面上の左上の部分にウェーハ30の配置を省略し、カード開口部14の形状のみを示す。カード開口部14の開口形状は、略八角形である。
In FIG. 2, the arrangement of the
図3は、チップ32の上面図である。チップ32の周縁部には、複数のパッドが配置される。Y方向に沿った2辺の周縁部には、X方向に19個ずつのパッド34,35が配置され、X方向に沿った2辺の周縁部には、Y方向に13個ずつのパッド36,37が配置される。プローブカード10には、各パッド34,35,36,37に対応して1つずつプローブ50が設けられるので、1つのカード開口部14について、(19+13+19+13)=64個のプローブ50が設けられる。
FIG. 3 is a top view of the
図4は、図2におけるA部の拡大図である。ここでは、プローブカード10の下方側にウェーハ30が配置され、チップ32の各パッド34,35,36,37にプローブ50が接触した状態が示される。図4では、1つのチップ32につき、10本のプローブ50のみを図示し、他の図示を省略した。チップ32の各パッド34,35,36,37の図示も省略した。
FIG. 4 is an enlarged view of a portion A in FIG. Here, the
図4において、プローブ案内板70は、プローブ50を案内するプローブ案内穴72を有する絶縁板である。プローブ案内板70を含めて、プローブ50の配置及び固定等の詳細について、図5、図6を用いて説明する。図5は、図4のB−B線に沿った断面図である。図6は、図4のC部の斜視図である。
In FIG. 4, the
図5、図6に示すように、プローブ案内板70は、上面がメイン基板12の底面に固定して取り付けられる。プローブ案内板70は、メイン基板12の基板開口部22に対応する絶縁板開口部44を有するが、絶縁板開口部44は基板開口部22と同じ大きさではない。図6に示すように、プローブ案内板70は、メイン基板12の各辺の周縁部から基板開口部22の内側に張り出す張出部71を有するが、基板開口部22の周縁部の内、隅部15の周縁部には張り出さない。張出部71には、基板開口部22の辺に平行な長円形の貫通穴であるプローブ案内穴72が設けられる。かかるプローブ案内板70は、電気絶縁性を有するプラスチック材料を、長円形の貫通穴であるプローブ案内穴72を含んで、所定の形状に成形したものが用いられる。
As shown in FIGS. 5 and 6, the
なお、プローブカード10を+Z方向から見た上面図においてカード開口部14は、基板開口部22と絶縁板開口部44の内で狭い方で規定される。したがって、張出部71がある辺部分では、張出部71の内側輪郭線がカード開口部14の輪郭線となり、隅部15がある部分では、隅部15の内側輪郭線がカード開口部14の輪郭線となるので、カード開口部14は全体として略八角形となる。上記において、略八角形は説明のための例示であって、それ以外の形状であってもよい。例えば、カード開口部14は、隅部15を省略した四角形であってもよい。
In the top view of the
メイン基板12において、隣接する基板開口部22に挟まれた領域を接続領域13と呼ぶと、接続領域13は、開口部領域16の中でX方向及びY方向に交叉して延びる領域である。接続領域13の上面には、X方向及びY方向のそれぞれに沿って、複数のプローブ接続端子24が配置される。1つの基板開口部22の周縁部には、測定対象物であるチップ32の64個のパッドに対応して設けられる64個のプローブ50に対応して、64個のプローブ接続端子24が設けられる。
In the
図4に示すように、隣接する2つの基板開口部22の間でX方向に延びる接続領域13には、図3で説明したチップ32のX方向に沿って配置される(19×2)=38個のパッド34,35に対応して、(19×2)=38個のプローブ接続端子24が配置される。同様に、隣接する2つの基板開口部22の間でY方向に延びる接続領域13には、チップ32のY方向に沿って配置される(13×2)=26個のパッド36,37に対応して、(13×2)=26個のプローブ接続端子24が配置される。接続領域13において、X方向またはY方向に沿って配置されるプローブ接続端子24の2列の間に設けられる素子26は、適当な容量を有するキャパシタンスである。
As shown in FIG. 4, the
プローブ接続端子24と、プローブ50との電気的かつ機械的な接続には、半田付けが用いられる。図4では、接続用の半田60を示すため、1つのカード開口部14について図示した10本のプローブ50がそれぞれ接続されるプローブ接続端子24に斜線を付した。
Soldering is used for electrical and mechanical connection between the
接続領域13において、プローブ接続端子24に対応する箇所にスルーホール28がそれぞれ設けられる。換言すれは、メイン基板12の上面に開口するスルーホール28の上部開口部に接続する円環状の配線パターンがプローブ接続端子24である。スルーホール28は、多層回路基板であるメイン基板12の内部導電層29に電気的に接続され、内部導電層29は、所定の導電パターンの配線層としてメイン基板12の内部に配線され、開口部領域16の外側に設けられる所定のテスタ側端子に接続される。
In the
プローブ50は、測定対象物のチップ32に接触する針先52を先端に有し、その反対側の一方端がプローブ接続端子24と接続される導電プローブ針である。かかるプローブ50としては、タングステン、レニウムタングステン等のタングステン合金、AgPdCu合金等からなる導電性を有する材料を、所定の形状に成形したものが用いられる。
The
プローブ50は、針先52から上方側に曲がりメイン基板12の底面に沿って延びる弾性部54を有し、プローブ案内板70の底面において、絶縁樹脂で構成されるプローブ固定部80によって固定される。プローブ50は、プローブ固定部80の内部でさらに上方側に曲がり、プローブ案内板70のプローブ案内穴72を通り、メイン基板12の基板開口部22の内側に抜けて、上方に延びる垂直部56となる。垂直部56は、基板開口部22の内壁面43に沿ってメイン基板12の上面に向かって延び、メイン基板12の上面を越えると、プローブ接続端子24の側に向って曲がる一方端58となる。一方端58の先端は、半田60を介して、プローブ接続端子24に電気的にかつ機械的に接続される。このように、プローブ50は、針先52、弾性部54、垂直部56、一方端58の部分を有し、各部分の間で所定の形状に曲げられる。
The
プローブ固定部80は、プローブ案内板70の底面に設けられて針先52を有する弾性部54を固定するので、プローブ固定部80は、先端に針先を有する弾性部54がチップ32との間の針圧によって弾性的に撓むときの支点となる。かかるプローブ固定部80としては、電気絶縁性を有するプラスチック材料を用い、インサート成形によって、弾性部54の根元側を上方側に曲げた状態のプローブ50を埋め込んで一体化したものが用いられる。プラスチック材料としては、エポキシ樹脂等が用いられる。
The
プローブ固定部80は、プローブ案内穴72の真下でプローブ案内穴72の長円形の貫通穴を覆うように設けられるので、プローブ固定部80の内部で上方に曲げられた垂直部56はプローブ案内穴72を通る。プローブ案内穴72と、その中を通る垂直部56との間に、電気的絶縁性を有する適当な固定用樹脂を充填することで、隣接する垂直部56の間の電気的絶縁を確保でき、また、垂直部56の配置位置が安定する。固定用樹脂としては、シリコーン樹脂、エポキシ樹脂等を用いることができる。
Since the
プローブ案内穴72の長円形の幅寸法は、プローブ50の直径よりも所定の余裕寸法を加えた大きさに設定される。プローブ案内穴72が設けられるプローブ案内板70の内側縁はプローブ開口部14の内縁であるので、プローブ案内穴72は、垂直部56をプローブ開口部14の内側にはみ出さないように整列配置させる働きを有する。
The width of the oval of the
プローブ固定部80とプローブ案内板70との間の固定方法としては、ねじ止め等の機械的固定方法、接着等の化学的結合方法等を用いることができる。
As a fixing method between the
上記では、プローブ固定部80は、各プローブ案内穴72の下方にそれぞれ配置されるものとした。すなわち、図5の断面図では、接続領域13のX方向の両縁においてそれぞれプローブ固定部80が独立に配置される。この構成に代えて、接続領域13のX方向の両縁のプローブ固定部80を一体化し、接続領域13の両縁に配置される一方側の基板開口部22側の複数のプローブ50と、他方側の基板開口部22側の複数のプローブ50とを一体的に固定して保持してもよい。同様に、接続領域13のY方向の両縁のプローブ固定部80を一体化してもよい。これによって、プローブ固定部80の個数が削減でき、プローブカード10の構成が簡単になる。
In the above, the
上記構成のプローブ50では、メイン基板12の底面側において、針圧の支点として絶縁樹脂で構成されるプローブ固定部80を設ける。これによって、メイン基板12の底面側におけるプローブ50の半田付け等の固定点設定作業を省略できる。代わって、プローブ50を基板開口部22の内壁面43に沿って延ばし、その一端部を、メイン基板12の上面のプローブ接続端子24に半田付けによって電気的かつ機械的に接続する。
In the
図7は、上記構成のプローブカード10の作用効果についての2つの比較例を示す図で、各図は図5に対応する断面図である。
FIG. 7 is a diagram showing two comparative examples of the operational effects of the
図7(a)は、プローブ90をメイン基板12の底面側のプローブ接続端子92に半田付けする例である。プローブ接続端子92は、スルーホール28と導通する。ここで、接続領域13において、基板開口部22の内壁面43からプローブ接続端子92までの長さをcとし、接続領域13の両縁における2つのプローブ接続端子92の間の長さをdとすると、接続領域13のX方向の長さは(2c+d)となる。図5と比較すると、cは、図5におけるプローブ接続端子24(60)と内壁面43との間の長さより明らかに長くなる。
FIG. 7A shows an example in which the
したがって、図7(a)の接続領域13のX方向の長さを図5の接続領域の長さと同じにしようとすると、図7(a)の長さdは、図5の接続領域13の両縁における2つのプローブ接続端子24(60)の間の長さよりも短くなる。dは、半田付け作業に必要な空間の長さであるので、図7(a)の半田付け作業が難しくなる。図7(a)において、半田付け作業に十分な長さdを確保しようとすると、接続領域13のX方向の長さが長くなり、プローブカードが大型化する。プローブカードの大きさを一定とすると、多数チップ同時測定におけるチップ飛ばし数が多くなる。チップ飛ばし数が多くなると、多数チップ同時測定の所要時間が長くなる。これに対し、プローブカード10では、メイン基板12の底面側での半田付けを行わないので、「X方向2チップ飛ばしY方向2チップ飛ばし」に最適な接続領域13の大きさにでき、プローブカードを大型化せずに、効率のよい多数チップ同時測定が可能である。
Therefore, if the length in the X direction of the
図7(b)は、プローブ94をメイン基板12のスルーホール28の中を通してメイン基板12の上面のプローブ接続端子96で半田付けする例である。この場合、故障等でプローブ94の交換が必要となったときに、半田付けされた一方端から半田付けを外し、その状態でスルーホール28の中を通して抜くプローブ94の交換作業は、スルーホール28を損傷する恐れがある。スルーホール28を損傷しないようにプローブ94を交換する作業は困難となり、その結果としてスルーホール28を損傷すると、プローブカードの全体の交換となる。これに対し、プローブカード10では、プローブ50は、スルーホール28の内部を通さないので、仮にプローブ50の交換が必要となった場合でも、スルーホール28を損傷することなく、交換が可能である。
FIG. 7B shows an example in which the
このように、本発明に係るプローブカードによれば、大型化せずに、チップ飛ばし数が少ない多数チップ同時測定を可能にし、プローブの交換も容易である。 As described above, according to the probe card of the present invention, it is possible to perform simultaneous measurement of a large number of chips with a small number of chip skipping without increasing the size, and the probe can be easily replaced.
10 プローブカード、12 メイン基板、13 接続領域、14 カード開口部、15 隅部、16 開口部領域、18 補強枠、20 測定用電子部品、22 基板開口部、24,92,96 プローブ接続端子、26 素子、28 スルーホール、29 内部導電層、30 ウェーハ、32 チップ、34,35,36,37 パッド、43 内壁面、44 絶縁板開口部、50,90,94 プローブ、52 針先、54 弾性部、56 垂直部、58 一方端、60 半田、70 プローブ案内板、71 張出部、72 プローブ案内穴、80 プローブ固定部。
DESCRIPTION OF
Claims (5)
カード開口部に対応する基板開口部を有し、隣接する基板開口部に挟まれた領域の基板上面に複数のプローブ接続端子を有するメイン基板と、
メイン基板の底面側に設けられ絶縁樹脂で構成されるプローブ固定部と、
を備え、
プローブは、
測定対象物のチップに接触する針先から上方側に曲がりメイン基板の底面に沿って延びる弾性部を有し、プローブ固定部の内部でさらに上方側に曲がり、メイン基板の基板開口部の内壁面に沿ってメイン基板の上面側に延び、メイン基板の上面のプローブ接続端子に一方端が電気的にかつ機械的に接続されることを特徴とするプローブカード。 A probe card for simultaneous measurement of multiple chips, in which a plurality of probes are arranged in alignment at each peripheral edge of a plurality of rows and columns of card openings and project into the card opening,
A main board having a board opening corresponding to the card opening and having a plurality of probe connection terminals on the upper surface of the board sandwiched between adjacent board openings;
A probe fixing portion that is provided on the bottom side of the main substrate and is made of an insulating resin;
With
The probe
It has an elastic part that bends upward from the needle tip that contacts the tip of the measurement object and extends along the bottom surface of the main board, bends further upward inside the probe fixing part, and the inner wall surface of the board opening of the main board A probe card characterized by extending to the upper surface side of the main substrate along one end and being electrically and mechanically connected to a probe connection terminal on the upper surface of the main substrate.
複数の積層数の内部導電層を有する多層回路基板であり、基板開口部の周縁部に各プローブ接続端子に対応するスルーホールを有し、スルーホールに接続する内部導電層がテスタ側端子まで配線層として延びることを特徴とする請求項1に記載のプローブカード。 The main board is
Multi-layer circuit board with multiple layers of internal conductive layers, with through holes corresponding to each probe connection terminal at the peripheral edge of the board opening, and the internal conductive layers connected to the through holes route to the tester side terminals The probe card according to claim 1, wherein the probe card extends as a layer.
メイン基板の隣接する基板開口部に挟まれた領域の両縁に配置される一方側の基板開口部側の複数のプローブと、他方側の基板開口部側の複数のプローブとを一体的に固定して保持することを特徴とする請求項1に記載のプローブカード。 The probe fixing part
A plurality of probes on one side of the substrate opening side and a plurality of probes on the other side of the substrate opening side, which are arranged on both edges of the region sandwiched between adjacent substrate openings of the main board, are integrally fixed. The probe card according to claim 1, wherein the probe card is held.
メイン基板の基板開口部の各辺に沿った長円形の貫通穴であって、貫通穴に挿入されて案内されるプローブとの間に固定用樹脂が充填されることを特徴とする請求項3に記載のプローブカード。 The guide hole on the probe guide plate
4. The fixing resin is filled between the oblong through holes along each side of the substrate opening of the main board and the probe guided by being inserted into the through holes. Probe card as described in
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016233883A JP6815176B2 (en) | 2016-12-01 | 2016-12-01 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016233883A JP6815176B2 (en) | 2016-12-01 | 2016-12-01 | Probe card |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018091677A true JP2018091677A (en) | 2018-06-14 |
JP6815176B2 JP6815176B2 (en) | 2021-01-20 |
Family
ID=62565979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016233883A Active JP6815176B2 (en) | 2016-12-01 | 2016-12-01 | Probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6815176B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273328A (en) * | 1987-05-01 | 1988-11-10 | Tokyo Electron Ltd | Probe card |
JPH08114625A (en) * | 1994-10-17 | 1996-05-07 | Nippon Denshi Zairyo Kk | Probe card for measuring high temperature |
US5751157A (en) * | 1996-07-22 | 1998-05-12 | Probe Technology | Method and apparatus for aligning probes |
WO2008120302A1 (en) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | Test device for semiconductor device |
JP2010169637A (en) * | 2009-01-26 | 2010-08-05 | Japan Electronic Materials Corp | Probe card |
-
2016
- 2016-12-01 JP JP2016233883A patent/JP6815176B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273328A (en) * | 1987-05-01 | 1988-11-10 | Tokyo Electron Ltd | Probe card |
JPH08114625A (en) * | 1994-10-17 | 1996-05-07 | Nippon Denshi Zairyo Kk | Probe card for measuring high temperature |
US5670889A (en) * | 1994-10-17 | 1997-09-23 | Nihon Denshizairyo Kabushiki Kaisha | Probe card for maintaining the position of a probe in high temperature application |
US5751157A (en) * | 1996-07-22 | 1998-05-12 | Probe Technology | Method and apparatus for aligning probes |
WO2008120302A1 (en) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | Test device for semiconductor device |
JP2010169637A (en) * | 2009-01-26 | 2010-08-05 | Japan Electronic Materials Corp | Probe card |
Also Published As
Publication number | Publication date |
---|---|
JP6815176B2 (en) | 2021-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459007B2 (en) | Probe card | |
JP4145293B2 (en) | Semiconductor inspection apparatus and semiconductor device manufacturing method | |
KR100867330B1 (en) | Probe assembly for probe card | |
TWI397690B (en) | Component for testing device for electronic component and testing method of the electronic component | |
KR20100000732A (en) | A test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape package having same | |
JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
JP6245876B2 (en) | Probe card | |
JP2007218890A (en) | Probe assembly | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
US6727714B2 (en) | Probe card | |
JP4864126B2 (en) | TCP type semiconductor device | |
US8723545B2 (en) | Probe card | |
KR20130047933A (en) | Probe, probe assembly and probe card comprising it | |
JP4936275B2 (en) | Contact assembly | |
JP6855221B2 (en) | Electrical connection device and probe support | |
JP2007127488A (en) | Probe card | |
JP4944982B2 (en) | Semiconductor wafer inspection method and semiconductor device manufacturing method | |
KR101322265B1 (en) | Test probe apparatus | |
JP6815176B2 (en) | Probe card | |
WO2007023884A1 (en) | Guide plate for probe card and method of processing the same | |
KR101363368B1 (en) | Examination apparatus of printed circuit board | |
JP4492976B2 (en) | Semiconductor device | |
KR101173948B1 (en) | Probe structure | |
JP4850284B2 (en) | Semiconductor device testing equipment | |
JP2005127961A (en) | Substrate for tests and test equipment with its use |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6815176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |