JP2018074008A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2018074008A
JP2018074008A JP2016212538A JP2016212538A JP2018074008A JP 2018074008 A JP2018074008 A JP 2018074008A JP 2016212538 A JP2016212538 A JP 2016212538A JP 2016212538 A JP2016212538 A JP 2016212538A JP 2018074008 A JP2018074008 A JP 2018074008A
Authority
JP
Japan
Prior art keywords
pattern
circuit board
bypass capacitor
conductive
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016212538A
Other languages
English (en)
Inventor
淳史 倉内
Junji Kurauchi
淳史 倉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2016212538A priority Critical patent/JP2018074008A/ja
Publication of JP2018074008A publication Critical patent/JP2018074008A/ja
Ceased legal-status Critical Current

Links

Images

Abstract

【課題】回路基板の回路パターンを利用したバイパスコンデンサを備える電子装置において、回路パターンなどの配置の自由度を制限することなく、不要輻射ノイズの発生を抑制する。【解決手段】導電パターンが形成された絶縁体206、216、226で構成される回路基板105と、2つの導電性支持体(カバー201a、ベース201b)で構成される筐体101と、を備えた電子装置100において、回路基板は、絶縁体の一方の面に形成されたグランドパターン207、209と、絶縁体の他方の面に形成された電源パターン220とによって、絶縁体を厚さ方向に挟むようにして構成されるバイパスコンデンサを有する。2つの導電性支持体の少なくともその一方は、バイパスコンデンサが構成された位置に対応するグランドパターンの表面と当接するように配されて、当接する位置において回路基板をその厚さ方向に挟持して筐体内に回路基板を固定する。【選択図】図2

Description

本発明は、電子装置に関するものであり、特に、回路パターンを利用して形成されるバイパスコンデンサを実装した回路基板を備える電子装置に関する。
一般に、回路基板に実装された電子回路では、例えば電源ラインに重畳したノイズを除去すべく、該電源ラインとグランドラインとの間にバイパスコンデンサが挿入される。これにより、電源ラインに重畳したノイズは、高周波インピーダンスの低い該バイパスコンデンサを介してグランドラインへと逃がされ、該電源ラインから除去される。
このような目的で使用されるバイパスコンデンサとしては、例えば、回路基板の回路パターンを構成する2つの導電パターンにより、該回路基板を構成する絶縁体層を厚さ方向から挟み込むことにより構成されたコンデンサを利用する手法が公知である(例えば、特許文献1)。このような手法によれば、所望の位置に導電パターンを配置することによりバイパスコンデンサが形成でき、個別部品としてのコンデンサの実装が不要となるため、回路基板において使用される部品点数が削減できるというメリットがある。
しかしながら、このようなバイパスコンデンサを利用する場合には、以下のような問題が生じ得る。バイパスコンデンサを構成する2つの導電パターンの各々は、回路基板を構成する絶縁体層の厚さ方向において各々重なるように配置されることが必須となるため、場合によっては、回路基板上の当該重なる位置にまで各導電パターンを引き回して配置する必要が生じる。このため、導電パターンの引き回しの態様によっては、例えば、導電パターンから放出される輻射ノイズが増大し、近隣の信号線などに該輻射ノイズを重畳させるおそれがある。また、該導電パターンの一方が、例えば電源パターンのような場合、当該引き回しによってその配線長が増加すると、配線抵抗が増加し、電力損失や発熱量が増大するといった問題も生じ得る。
このような問題を避けるためには、例えばバイパスコンデンサを構成する2つの導電パターンの少なくとも一方を、いわゆるベタパターン(大面積の平面パターン)とする方法が考えられる。このような手法によれば、導電パターンが低インピーダンス化し、輻射ノイズの発生が抑制できるが、一定の効果を得るためには、回路基板内に大面積のベタパターンの領域を確保する必要がある。このため、回路基板を構成する回路パターンうち、当該ベタパターンが占める面積比率が高くなり、他の回路パターンや電気部品の配置の自由度が部分的に制限されることとなる。
特開平7−142871号公報
このような背景から、回路基板の回路パターンを利用したバイパスコンデンサを備える電子装置において、回路パターンや電気部品の配置の自由度が制限されることなく、該回路パターンからの不要輻射ノイズの発生が抑制できる電子装置の実現が望まれている。
本発明の一の態様は、導電パターンが形成された絶縁体で構成される回路基板と、2つの導電性支持体で構成される筐体と、を備えた電子装置である。前記回路基板は、前記絶縁体の一方の面に形成されたグランドパターンと、前記絶縁体の他方の面に形成された導電パターンとによって、該絶縁体を厚さ方向に挟むようにして構成されるバイパスコンデンサを有し、前記2つの導電性支持体の少なくともその一方は、前記バイパスコンデンサが形成された位置に対応する前記グランドパターンの表面と当接するように配されて、該当接する位置において前記回路基板をその厚さ方向に挟持して該筐体内に前記回路基板を固定する。
本発明の他の態様によると、前記バイパスコンデンサを構成する前記導電パターンは、電源の電源電位に電気的に接続される配線パターンの一部である。
本発明の他の態様によると、前記配線パターンは、前記電源の電力を供給する電力供給パターンと、前記バイパスコンデンサを構成する前記導電パターンとが、所定の位置で接続されて構成される。
本発明の他の態様によると、前記バイパスコンデンサを構成する前記導電パターンは、前記電源の電力を供給しない。
本発明の他の態様によると、前記回路基板は、複数の導電パターンが形成された絶縁体層を複数積層した多層基板であり、前記バイパスコンデンサを構成する前記絶縁体は、少なくとも1層の前記絶縁体層で構成される。
本発明の他の態様によると、前記回路基板は、前記バイパスコンデンサを構成する前記絶縁体層とは異なる他の絶縁体層に形成された他のグランドパターンを備え、前記バイパスコンデンサを構成する前記導電パターンと、前記他のグランドパターンとによって、該他の絶縁体層を厚さ方向に挟むようにして構成される他のバイパスコンデンサを更に有する。
本発明の実施形態に係る電子装置の構成を示す図である。 本発明の実施形態に係る電子装置の構成を示す図である。 本発明の実施形態に係る電子装置に搭載された回路基板の構成を示す図である。
以下、図面を参照して、本発明の実施の形態を説明する。図1は、本発明の一実施形態に係る電子装置100の構成を示す図である。本実施形態に係る電子装置100は、例えば車両に搭載される電子制御装置(ECU、Electronic Control Unit)であるが、本発明の電子装置の構成は、これに限らず、広く一般の電子装置に適用することができる。
図1は、電子装置100の上面図である。本電子装置100は、筐体101と、当該筐体101内に収容された回路基板105(図示点線)と、回路基板105に搭載されたコネクタ102と、を有する。
図2は、図1に示す本電子装置100のS−S断面矢視図である。筐体101は、カバー201aとベース201bとの2つの支持体から構成されており、カバー201aとベース201bとは、4つのネジ103a、103b、103c、103dにより互いに固定されて内部空洞を形成し、当該内部空洞に回路基板105を収容する。なお、本実施形態では、前記筐体101を構成するカバー201a及びベース201bは、例えば金属等の導電性材料(例えば、アルミニウム)により構成される。
次に、筐体101内に収容される上記回路基板105の構成について説明する。該回路基板105は、矩形状の平板であり、例えば、所定の誘電率を有する絶縁体層206、216、226が積層された多層基板(例えば多層プリント配線基板)で構成される。ここで、図2における絶縁体層206の図示上面を回路基板105のオモテ面、絶縁体層226の図示下面を回路基板105のウラ面と称する。回路基板105のオモテ面及びまたはウラ面には、電子回路を構成する電気部品(不図示)が搭載されており、当該電子回路は、回路基板105に搭載されたコネクタ102を介して外部装置(例えば、外部の電源装置など)と電気的に接続されて、電源などからの電力供給や他装置(不図示)との間の情報伝送が行われる。
図2において、回路基板105のオモテ面及びウラ面、すなわち、絶縁体層206の図示上面及び絶縁体層226の図示下面には、回路基板105の図示右側端部及び左側端部に沿うように形成されたグランドパターン207、208、209、210が形成されている。グランドパターン207、208、209、210の各々は、回路基板105に実装された電子回路のグランドを構成する。さらに、回路基板105は、絶縁体層206と絶縁体層216との間に、当該電子回路に電力を供給する電源の電源電位に接続される電源パターン220を有している。
なお、本実施形態では、グランドパターン207、208、209、210、及び、電源パターン220は、金属膜(例えば、アルミニウム膜など)などを加工することによって形成される導電パターンにより構成される。また、回路基板105を構成する各絶縁体層206、216、226のオモテ面、ウラ面、及び、各絶縁体層の層間には、グランドパターン207、208、209、210及び前記電源パターン220以外にも種々の導電パターンなども形成され得るが、図を簡略化して理解を容易にするため、図2においてはこれらの図示を省略している。
回路基板105は、そのオモテ面及びウラ面に形成されたグランドパターン207、208、209、210の各々がカバー201a及びベース201bの各々の内面の一部と各々当接するようにして、筐体101内に収容される(図2)。さらに、カバー201aとベース201bとを固定する上記ネジ103a、103b、103c、103d(図1)が各々締結されることにより、当該カバー201aとベース201bとが、オモテ面側及びウラ面側における当該グランドパターン207、208、209、210との当接領域において該回路基板105を厚さ方向(図2の図示上下方向)に加圧して挟持し、筐体101の内部に回路基板105が固定される。これにより、回路基板105上に構成された電子回路のグランドラインである上記グランドパターン207、208、209、210の各々が、筐体101と電気的に接続されると共に、当該筐体101を介して、例えば電子装置100外部に設けられた電源のグランドに接続されることとなる。
ここで、図2に示すように、本実施形態の電子装置100では、電源パターン220の一部と、上記グランドパターン207、209の一部とが、回路基板105の厚さ方向(図示上下方向)においてオーバーラップするように配置されている。これにより、回路基板105の図示左側の外周部近傍には、オモテ面側のグランドパターン207と電源パターン220とにより、絶縁体層206を挟んで構成される第1のバイパスコンデンサと、ウラ面側のグランドパターン209と電源パターン220とにより、絶縁体層216、226を挟んで構成される第2のバイパスコンデンサが形成されることとなる。この結果、電源パターン220に重畳した、例えば電源ノイズは、2つ前記バイパスコンデンサを介して、グランドパターン207、209の各々に逃がされることとなる。
さらに、本実施形態の電子装置100では、特に、当該第1のコンデンサ及び第2のコンデンサが形成されている位置におけるグランドパターン207、209の各々の表面において、筐体101を構成する導電性の支持体(カバー201a及びベース201b)と当接して挟持されている。このため、グランドパターン207、209の各々に逃がされた上記電源ノイズは、金属等の導電性材料(例えば、アルミニウム)で構成された低インピーダンスの筐体101(カバー201a及びベース201b)に即座に逃がされることなる。
このように、本実施形態の電子装置100では、グランドパターン207、209に逃がされた上記電源ノイズは、該グランドパターン207、209の長さ方向(すなわち、回路基板105の外周方向)に移動することがなく、グランドパターン207、209を構成する導電パターンの厚み方向への移動のみで低インピーダンスの筐体101に即座に逃がされることとなるため、前記グランドパターン207、209が、信号線などの他の配線を構成する導電パターンにノイズを放出するノイズ源となる恐れがない。
次に、上記第1、2のバイパスコンデンサにおいて、グランドパターン207、209と対向する導電パターンとなる電源パターン220の構成について、図3を用いて説明する。図3は、本実施形態に係る電子装置100に搭載される回路基板105を示す斜視図である。なお、図3においては、図を簡易化して理解を容易にするため、回路基板105を構成する絶縁体層206と絶縁体層216の間に形成された電源パターン220のみを示し、回路基板105の電子回路を構成する他の導電パターンについては、図示を省略している。また、導電パターン310と導電パターン220との異なる導電体層間を接続するビアを一点鎖線により模式的に示している。
絶縁体層216に形成された電源パターン220は、絶縁体層206のオモテ面に形成された導電パターン310と、絶縁体層206に形成されたビアを通じて接続されており、当該導電パターン310を介して電源からの電力が供給される。なお、導電パターン310は、電子装置100の外部の電源などとプラグ102を介して接続されて、該回路基板105に電力を供給する電源ラインの一部を構成している。
電源パターン220は、絶縁体層216、226に実装された電源回路(不図示)などへの電力の供給を担う電力供給パターン320aと、前記第1、2のバイパスコンデンサの一方の電極を構成する導電パターン320bとで構成されている。当該電力供給パターン320aと導電パターン320bとは、接続部320cにおいて接続されて当該導電パターン220を構成している。なお、本実施形態では、前記電力供給パターン320a及び導電パターン320bは、1つの連続した導電パターンとして形成されたものを使用したが、これに限らず、各々別工程で形成した導電パターンを利用することもできる。
ここで、導電パターン320bは、その一端が接続部320cにおいて上記電力供給パターン320aと接続されているものの、その他端は、何れの導電パターンとも接続されておらず、上記グランドパターン207、209の一部と絶縁体層206、216、226を介して対向する位置に配されている。このため、導電パターン320bは、外部の電源の電位とは略同電位ではあるが、該電源の電力を供給する構成とはなっていない。
このような構成で電源パターン220が形成されることにより、電源から供給される電流の経路となる電力供給パターン320aは引き回すことなしに、当該電力供給パターン320aから分岐させた前記導電パターン320bのみを、上記第1、2のバイパスコンデンサの一方の電極を構成する導電パターンとすることにより、該電源パターン220からの不要輻射ノイズの放出を最小限に抑制することができ、また、電源パターン220における電力損失も効果的に低減することができる。
以上説明したように、本実施形態に係る電子装置100は、導電パターンが形成された絶縁体で構成される回路基板105と、2つの導電性支持体201a、201bで構成される筐体101と、を備えた電子装置であって、前記回路基板105は、前記絶縁体206、226の一方の面に形成されたグランドパターン207、209と、前記絶縁体の他方の面に形成された導電パターン220とによって、該絶縁体を厚さ方向に挟むようにして構成されるバイパスコンデンサを有し、前記2つの導電性支持体201a、201bの少なくともその一方は、前記バイパスコンデンサが構成された位置に対応する前記グランドパターンの表面と当接するように配されて、該当接する位置において前記回路基板をその厚さ方向に挟持して該筐体内に前記回路基板を固定する。これにより、導電パターン220からグランドパターン207、209に逃がされたノイズは、グランドパターン207、209の長さ方向(すなわち、回路基板105の外周方向)に移動することなく、2つの該導電性支持体(201a、201b)に瞬時に逃がされて、回路基板105の外部に除去されるため、他の導電パターンへのノイズの放出を確実に防止することができる。
なお、本実施形態では、電源パターン220に重畳した電源ノイズを除去するようにバイパスコンデンサを構成したが、これに限らず、例えば、信号線を構成する導電パターンに重畳したノイズを除去する場合についても同様に本発明を適用することができる。この場合、例えば、当該信号線を構成する導電パターンと、上記グランドパターン207、209とで絶縁体層206、216、226を挟むことによって、バイパスコンデンサを形成することができる。
また、本実施形態では、バイパスコンデンサを構成する導電パターンのうち、グランドパターン207、209に対向する導電パターンを、1つの導電パターン(電源パターン220の導電パターン320b)のみで構成したが、これに限らず、複数の導電パターンを用いて、複数のバイパスコンデンサを構成することができる。なお、複数の導電パターンを用いる場合には、当該複数の導電パターンを絶縁体層216に配置して、各々の導電パターンが、電源パターン220の上記接続部320cから分岐するように構成することができる。
また、上記のように、回路基板105に複数のバイパスコンデンサを形成した場合には、例えば、上記複数の導電パターンの各々の幅などに応じて、複数のバイパスコンデンサの各々の静電容量を調節することができる。そして、複数の周波数成分を含むノイズが、例えば電源パターン220などに重畳しているような場合には、該周波数成分の各々に対応して所望のインピーダンスが得られるように各バイパスコンデンサの静電容量を調節すれば、当該静電容量に対応した異なる周波数成分のノイズをグランドパターン207、209に確実に逃がすことができる。
また、バイパスコンデンサの静電容量の調節する場合には、導電パターンの幅を調節することに限らず、例えば、当該バイパスコンデンサを構成する絶縁体層の層数や誘電率を所望の層数及び誘電率とすることで、バイパスコンデンサの静電容量を調節することもできる。
さらに、本実施形態では、回路基板105のオモテ面側及びウラ面側の各々に、グランドパターン207、209を設けたが、これに限らず、例えば、回路基板105のオモテ面側またはウラ面側の該回路基板105の周辺の何れか一箇所に当該グランドパターンが形成されていれば、上述したようなバイパスコンデンサを構成することができる。
また、本実施形態では、回路基板105として多層基板を用いるものとしたが、これに限らず、例えば、単層のプリント基板を用いるものとし、当該単層のプリント基板のオモテ面、ウラ面、及びまたは、該プリント基板の内部に、上述したようなグランドパターン及び導電パターンを形成し、バイパスコンデンサを構成してもよい。
なお、本発明は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において改変して用いることができる。
100・・・電子装置、101・・・筐体、201a・・・カバー、201b・・・ベース、102・・・コネクタ、103a、103b、103c、103d・・・ネジ、105・・・回路基板、207、208、209、210・・・グランドパターン、220・・・電源パターン、206、216、226・・・絶縁体層、320a・・・電力供給パターン、320b・・・導電パターン、320c・・・接続部。

Claims (6)

  1. 導電パターンが形成された絶縁体で構成される回路基板と、2つの導電性支持体で構成される筐体と、を備えた電子装置であって、
    前記回路基板は、前記絶縁体の一方の面に形成されたグランドパターンと、前記絶縁体の他方の面に形成された導電パターンとによって、該絶縁体を厚さ方向に挟むようにして構成されるバイパスコンデンサを有し、
    前記2つの導電性支持体の少なくともその一方は、前記バイパスコンデンサが形成された位置に対応する前記グランドパターンの表面と当接するように配されて、該当接する位置において前記回路基板をその厚さ方向に挟持して該筐体内に前記回路基板を固定する、
    電子装置。
  2. 請求項1に記載された電子装置において、
    前記バイパスコンデンサを構成する前記導電パターンは、電源の電源電位に電気的に接続される配線パターンの一部である、
    電子装置。
  3. 請求項2に記載された電子装置において、
    前記配線パターンは、前記電源の電力を供給する電力供給パターンと、前記バイパスコンデンサを構成する前記導電パターンとが、所定の位置で接続されて構成される、
    電子装置。
  4. 請求項2または3に記載された電子装置において、
    前記バイパスコンデンサを構成する前記導電パターンは、前記電源の電力を供給しない、
    電子装置。
  5. 請求項1ないし4のいずれかに記載された電子装置において、
    前記回路基板は、複数の導電パターンが形成された絶縁体層を複数積層した多層基板であり、前記バイパスコンデンサを構成する前記絶縁体は、少なくとも1層の前記絶縁体層で構成される、
    電子装置。
  6. 請求項5に記載された電子装置において、
    前記回路基板は、前記バイパスコンデンサを構成する前記絶縁体層とは異なる他の絶縁体層に形成された他のグランドパターンを備え、
    前記バイパスコンデンサを構成する前記導電パターンと、前記他のグランドパターンとによって、該他の絶縁体層を厚さ方向に挟むようにして構成される他のバイパスコンデンサを更に有する、
    電子装置。
JP2016212538A 2016-10-31 2016-10-31 電子装置 Ceased JP2018074008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016212538A JP2018074008A (ja) 2016-10-31 2016-10-31 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016212538A JP2018074008A (ja) 2016-10-31 2016-10-31 電子装置

Publications (1)

Publication Number Publication Date
JP2018074008A true JP2018074008A (ja) 2018-05-10

Family

ID=62115725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016212538A Ceased JP2018074008A (ja) 2016-10-31 2016-10-31 電子装置

Country Status (1)

Country Link
JP (1) JP2018074008A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131891A (ja) * 1997-07-11 1999-02-02 Canon Inc プリント基板の保持方法および保持構造
JP2002261410A (ja) * 2001-03-02 2002-09-13 Fuji Xerox Co Ltd プリント配線基板及び電子機器
JP2014099572A (ja) * 2012-11-16 2014-05-29 Honda Motor Co Ltd 機械的構造物により把持され固定される回路基板、及びこれを用いた制御装置
JP2016171220A (ja) * 2015-03-13 2016-09-23 本田技研工業株式会社 回路部品間の干渉を防止し得る回路基板、及び当該回路基板備える電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131891A (ja) * 1997-07-11 1999-02-02 Canon Inc プリント基板の保持方法および保持構造
JP2002261410A (ja) * 2001-03-02 2002-09-13 Fuji Xerox Co Ltd プリント配線基板及び電子機器
JP2014099572A (ja) * 2012-11-16 2014-05-29 Honda Motor Co Ltd 機械的構造物により把持され固定される回路基板、及びこれを用いた制御装置
JP2016171220A (ja) * 2015-03-13 2016-09-23 本田技研工業株式会社 回路部品間の干渉を防止し得る回路基板、及び当該回路基板備える電子装置

Similar Documents

Publication Publication Date Title
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
US20080003846A1 (en) Circuit board unit
US7791896B1 (en) Providing an embedded capacitor in a circuit board
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
KR20200132991A (ko) 도체, 안테나 및 통신장치
KR20020093915A (ko) 지지 수단상에 장착된 집적 회로 및 전력 공급 모듈장치를 구비한 장치
US20120178285A1 (en) Flexible printed circuit board connector
WO2020066192A1 (ja) 電子制御装置
JP2018098369A (ja) 回路構成体
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
JP2018074008A (ja) 電子装置
US20100142111A1 (en) Electronic Device
TWI706518B (zh) 佈線基板
JP4735670B2 (ja) プリント基板および画像処理装置
JP5204128B2 (ja) 電子基板と、その電子基板を備える航空機
JPH05335714A (ja) 多層フレキシブル実装基板
CN110784996B (zh) 布线基板
JP2013065800A (ja) プリント配線板
JP2007096223A (ja) 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP7007057B2 (ja) プリント配線板及、プリント回路板及び電子装置
US6301120B1 (en) Circuit board apparatus
JP6136061B2 (ja) 半導体装置
JPH08330683A (ja) プリント配線基板
JP5293787B2 (ja) 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP2024006753A (ja) 回路基板および電子部品の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20200225