JP2018060903A - ディファレンシャルモードフィルタ - Google Patents

ディファレンシャルモードフィルタ Download PDF

Info

Publication number
JP2018060903A
JP2018060903A JP2016196900A JP2016196900A JP2018060903A JP 2018060903 A JP2018060903 A JP 2018060903A JP 2016196900 A JP2016196900 A JP 2016196900A JP 2016196900 A JP2016196900 A JP 2016196900A JP 2018060903 A JP2018060903 A JP 2018060903A
Authority
JP
Japan
Prior art keywords
winding
intersection
differential mode
mode filter
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016196900A
Other languages
English (en)
Other versions
JP6780425B2 (ja
Inventor
小林 努
Tsutomu Kobayashi
努 小林
友成 寿緒
Toshio Tomonari
寿緒 友成
恵美 伊藤
Emi Ito
恵美 伊藤
佑磨 小間屋
Yuma Komaya
佑磨 小間屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016196900A priority Critical patent/JP6780425B2/ja
Priority to US15/723,392 priority patent/US10389328B2/en
Publication of JP2018060903A publication Critical patent/JP2018060903A/ja
Application granted granted Critical
Publication of JP6780425B2 publication Critical patent/JP6780425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/045Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • H01F19/04Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08Transformers having magnetic bias, e.g. for handling pulses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2823Wires
    • H01F27/2828Construction of conductive connections, of leads
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • H03H7/427Common-mode filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0035Wound magnetic core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】ディファレンシャルモードフィルタの高周波特性を高める。
【解決手段】鍔部21に設けられた端子電極31,32と、巻芯部23に第1の巻回方向に巻回され、一端が端子電極31に接続されたワイヤ41と、巻芯部23に第1の巻回方向とは逆の第2の巻回方向に巻回され、一端が端子電極32に接続されたワイヤ42とを備える。ワイヤ41,42の交差部91〜98のうち、1回目の交差部91における交差角度θ1は、2回目及び3回目の交差部92,93における交差角度θ2,θ3の少なくとも一方よりも大きい。本発明によれば、1回目の交差部91における交差角度θ1が広いことから、ワイヤの交差角度が一定に保たれている場合と比べて、ワイヤ41,42と端子電極31,32との間に生じる容量成分C1,C2が低減される。これにより、良好な高周波特性を得ることが可能となる。
【選択図】図6

Description

本発明はディファレンシャルモードフィルタに関し、特に、高周波特性に優れたディファレンシャルモードフィルタに関する。
ディファレンシャルモードフィルタは、差動信号線路上のコモンモード成分を通過させる一方、ディファレンシャルモード成分を遮断するための素子として用いられる(特許文献1,2参照)。
特許文献1及び2に記載されているように、ディファレンシャルモードフィルタでは一対のワイヤの巻回方向が互いに逆方向となることから、巻芯部上において一対のワイヤが複数回に亘って交差するという構造上の特徴を有している。
特開2007−036158号公報 特開2010−165953号公報
特許文献1及び2に記載されたディファレンシャルモードフィルタにおいては、一対のワイヤの交差角度が一定に保たれている(特許文献1の図5、特許文献2の図2参照)。しかしながら、ワイヤの交差角度を一定とした場合、ワイヤと端子電極との間の容量成分によって高周波特性が悪化することがあった。
したがって、本発明は、ディファレンシャルモードフィルタの高周波特性を高めることを目的とする。
本発明の一側面によるディファレンシャルモードフィルタは、巻芯部及び前記巻芯部の軸方向における一端に設けられた第1の鍔部を有するコアと、前記第1の鍔部に設けられた第1及び第2の端子電極と、前記巻芯部に第1の巻回方向に巻回され、一端が前記第1の端子電極に接続された第1のワイヤと、前記巻芯部に前記第1の巻回方向とは逆の第2の巻回方向に巻回され、一端が前記第2の端子電極に接続された第2のワイヤとを備え、前記第1及び第2のワイヤは、前記巻芯部上において互いに交差する複数の交差部を形成し、前記複数の交差部のうち、前記第1及び第2のワイヤの前記一端から数えて1回目の交差部における交差角度は、前記第1及び第2のワイヤの前記一端から数えて2回目及び3回目の交差部における交差角度の少なくとも一方よりも大きいことを特徴とする。
本発明によれば、1回目の交差部における交差角度が広いことから、ワイヤの交差角度が一定に保たれている場合と比べて、ワイヤと端子電極との間に生じる容量成分が低減される。これにより、良好な高周波特性を得ることが可能となる。
本発明において、前記1回目の交差部における交差角度は、前記2回目及び前記3回目の交差部における交差角度のいずれよりも大きいことが好ましい。これによれば、コアのサイズを抑制しつつ、ワイヤと端子電極との間に生じる容量成分を低減することが可能となる。
本発明において、前記巻芯部は第1の巻回面を有し、前記第1の鍔部は前記第1の巻回面と同方向を向く第1の表面を有し、前記第1及び第2の端子電極は、前記第1の鍔部の少なくとも前記第1の表面に形成され、前記1回目の交差部は、前記巻芯部の前記第1の巻回面に位置していることが好ましい。このような構成においては、第1の巻回面上のワイヤと第1及び第2の端子電極との間で容量成分が生じやすいためである。
この場合、前記巻芯部は、前記第1の巻回面の裏面側に位置する第2の巻回面をさらに有し、前記2回目の交差部は、前記巻芯部の前記第2の巻回面に位置し、前記3回目の交差部は、前記巻芯部の前記第1の巻回面に位置し、前記2回目の交差部における交差角度と、前記3回目の交差部における交差角度が互いに異なっていても構わない。さらにこの場合、前記第1及び前記第2の巻回面の一方においては、前記第1及び第2のワイヤが前記巻芯部の軸方向に接触していることが好ましい。これによれば、ワイヤの巻回位置のばらつきを抑制することができることから、高周波特性のばらつきを低減することが可能となる。
本発明において、前記コアは前記巻芯部の他端に設けられた第2の鍔部をさらに有し、前記第2の鍔部には、前記第1のワイヤの他端が接続された第3の端子電極と、前記第2のワイヤの他端が接続された第4の端子電極とが設けられ、前記複数の交差部のうち、前記第1及び第2のワイヤの前記他端から数えて1回目の交差部における交差角度は、前記第1及び第2のワイヤの前記他端から数えて2回目及び3回目の交差部における交差角度の少なくとも一方よりも大きいことが好ましい。これによれば、ワイヤと端子電極との間に生じる容量成分がよりいっそう低減されることから、よりいっそう良好な高周波特性を得ることが可能となる。
この場合、前記巻芯部は前記第1の巻回面の裏面側に位置する第2の巻回面をさらに有し、前記第2の鍔部は前記第2の巻回面と同方向を向く第2の表面を有し、前記第3及び第4の端子電極は、前記第2の鍔部の少なくとも前記第2の表面に形成されていることが好ましい。このような構成においては、第2の巻回面上のワイヤと第3及び第4の端子電極との間で容量成分が生じやすいためである。
本発明において、前記巻芯部は軸方向に垂直な断面が略四角形であることが好ましい。これによれば、巻芯部に角部分が存在することから、ワイヤの位置を安定させることが可能となる。
本発明の他の側面によるディファレンシャルモードフィルタは、巻芯部と、前記巻芯部の軸方向における一端及び他端にそれぞれ設けられた第1及び第2の鍔部とを有するコアと、前記第1の鍔部に設けられた第1及び第2の端子電極と、前記第2の鍔部に設けられた第3及び第4の端子電極と、前記巻芯部に第1の巻回方向に巻回され、一端及び他端が前記第1及び第3の端子電極にそれぞれ接続された第1のワイヤと、前記巻芯部に前記第1の巻回方向とは逆の第2の巻回方向に巻回され、一端及び他端が前記第2及び第4の端子電極にそれぞれ接続された第2のワイヤと、を備え、前記第1及び第2のワイヤは、前記巻芯部上において互いに交差する複数の交差部を形成し、前記複数の交差部は、前記第1及び第2のワイヤの前記一端から数えて最初に交差する第1の交差部と、前記第1及び第2のワイヤの前記他端から数えて最初に交差する第2の交差部と、前記第1の交差部と前記第2の交差部との間に位置する複数の第3の交差部とを含み、前記第1及び第2の交差部の少なくとも一方における交差角度は、前記複数の第3の交差部における平均交差角度よりも大きいことを特徴とする。
本発明によれば、両端に位置する交差部の交差角度が広いことから、ワイヤの交差角度が一定に保たれている場合と比べて、ワイヤと端子電極との間に生じる容量成分が低減される。これにより、良好な高周波特性を得ることが可能となる。
本発明において、前記第1及び第2の交差部の交差角度は、いずれも、前記複数の第3の交差部における平均交差角度よりも大きいことが好ましい。これによれば、ワイヤと端子電極との間に生じる容量成分がよりいっそう低減されることから、よりいっそう良好な高周波特性を得ることが可能となる。
本発明において、前記第1及び第2の交差部の前記一方における交差角度は、前記複数の第3の交差部における交差角度のいずれよりも大きいことが好ましい。これによれば、コアのサイズを抑制しつつ、ワイヤと端子電極との間に生じる容量成分を低減することが可能となる。
このように、本発明によれば、高い高周波特性を有するディファレンシャルモードフィルタを提供することが可能となる。
図1は、本発明の第1の実施形態によるディファレンシャルモードフィルタ11の外観を示す略斜視図である。 図2は、コア20の構造を示す略斜視図である。 図3は、第3の端子電極33の構造を示す略斜視図である。 図4は、ディファレンシャルモードフィルタ11の使用例を説明するための回路図である。 図5は、第1及び第2のワイヤ41,42の巻回レイアウトを説明するための模式図である。 図6は、第1及び第2のワイヤ41,42の巻回レイアウトを説明するための展開図である。 図7は、参考例によるディファレンシャルモードフィルタ11Xの巻回レイアウトを説明するための模式図である。 図8は、本発明の第2の実施形態によるディファレンシャルモードフィルタ12の構造を説明するための模式図である。 図9は、本発明の第2の実施形態によるディファレンシャルモードフィルタ12の構造を説明するための展開図である。 図10は、本発明の第3の実施形態によるディファレンシャルモードフィルタ13の構造を説明するための模式図である。 図11は、本発明の第3の実施形態によるディファレンシャルモードフィルタ13の構造を説明するための展開図である。 図12は、図10に示すB−B線に沿った断面図である。 図13は、参考例によるディファレンシャルモードフィルタ13Xの巻回レイアウトを説明するための模式図である。 図14は、第3の実施形態によるディファレンシャルモードフィルタ13と参考例によるディファレンシャルモードフィルタ13Xの高周波特性を示すグラフである。 図15は、第4の実施形態によるディファレンシャルモードフィルタ14を上面方向から見た分解斜視図である。 図16は、第4の実施形態によるディファレンシャルモードフィルタ14を実装面方向から見た斜視図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態によるディファレンシャルモードフィルタ11の外観を示す略斜視図である。
図1に示すように、本実施形態によるディファレンシャルモードフィルタ11は、ドラム型のコア20と、板状のコア24と、第1〜第4の端子電極31〜34と、互いに逆方向に巻回された第1及び第2のワイヤ41,42とを備えている。コア20の構造は図2に示され、第3の端子電極33の構造は図3に示されている。コア20及び24は、Ni−Zn系フェライトなど比較的透磁率の高い磁性材料によって構成される。また、第1〜第4の端子電極31〜34は、銅などの良導体からなる金具によって構成される。
コア20は、第1の鍔部21と、第2の鍔部22と、これらの間に設けられた巻芯部23と有している。巻芯部23はx方向を軸方向とし、その両端にそれぞれ第1及び第2の鍔部21,22が設けられ、これらが一体化された構造を有している。第1の鍔部21は、巻芯部23に接続される内側面21iと、内側面21iの反対側に位置する外側面21oと、板状のコア24が接着される上面21tと、上面21tの反対側に位置する底面21bと、互いに反対側に位置する側面21sとを有している。内側面21i及び外側面21oはyz面を構成し、上面21t及び底面21bはxy面を構成し、側面21sはxz面を構成する。第2の鍔部22も同様であり、yz面を構成する内側面22i及び外側面22o、xy面を構成する上面22t及び底面22b、並びに、xz面を構成する2つの側面22sを有している。
図2に示すように、底面21b,22b及び外側面21o,22oは段差を有している。底面21b,22bは、上段面21b,22bと下段面21b,22bをそれぞれ有し、外側面21o,22oは、上段面21o,22oと下段面21o,22oをそれぞれ有する。そして、第1及び第2の端子電極31,32は、第1の鍔部21の上段面21b,下段面21b及び下段面21oを覆うように設けられ、第3及び第4の端子電極33,34は、第2の鍔部22の上段面22b,下段面22b及び下段面22oを覆うように設けられる。第1〜第4の端子電極31〜34の固定は、接着剤などによって行われる。
図3に示すように、第3の端子電極33は、継線部50と、第1の接続部51と、第2の接続部52を有している。継線部50は、底面22bの下段面22bを覆う部分であり、第1のワイヤ41の他端が継線される。図3には継線前の状態が示されており、第1のワイヤ41の端部を押さえ込むための固定片61と、第1のワイヤ41の端部を溶接するための溶接片62を備えている。実際に継線を行う際には、固定片61を折り曲げることによって第1のワイヤ41の端部を押さえ込んだ状態で、溶接片62を折り曲げることによって第1のワイヤ41の端部を継線部50と溶接片62との間に挟み込むとともに、レーザービームの照射によって溶接片62を溶かすことにより、第1のワイヤ41の端部を継線部50に溶接する。溶接を行うと、図1に示す溶接玉63が形成され、両者は強固に固定されることになる。
第1の接続部51は、底面22bの上段面22bを覆う部分であり、実装時においてはプリント基板上のランドパターンと対向する。第2の接続部52は、外側面22oの下段面22oを覆う部分であり、実装時においてはハンダのフィレットが形成される部分である。本実施形態においては、第2の接続部52がL字型に折れ曲がった形状を有しており、これにより実装強度が高められている。
他の端子電極31,32,34についても同様の構造を有している。そして、第1のワイヤ41の一端及び他端は、それぞれ第1及び第3の端子電極31,33に接続され、第2のワイヤ42の一端及び他端は、それぞれ第2及び第4の端子電極32,34に接続される。これにより、例えば第1及び第2の端子電極31,32を一対の入力側とし、第3及び第4の端子電極33,34を一対の出力側とするディファレンシャルモードフィルタ回路が構成される。但し、本実施形態によるディファレンシャルモードフィルタ11に方向性は無いことから、第3及び第4の端子電極33,34を一対の入力側とし、第1及び第2の端子電極31,32を一対の出力側として使用しても構わない。また、各端子電極31〜34が図3に示した構造を有していることから、対応するワイヤ41,42との接続を強固に行うことができるとともに、溶接玉63が底面21b,22bの下段面21b,22bに形成されることから、溶接玉63とプリント基板が干渉することによって実装が不安定となることがない。
図4は、本実施形態によるディファレンシャルモードフィルタ11の使用例を説明するための回路図である。
図4に示す例では、制御機器100と被制御機器200が一対の差動信号線路W1,W2を介して接続されている。制御機器100は、差動信号を差動信号線路W1,W2に出力する制御回路110と、差動信号線路W1,W2に重畳するコモンモードノイズを除去するためのコモンモードフィルタ120を備えている。一方、被制御機器200は、差動信号線路W1,W2を介して伝送された差動信号を受ける被制御回路210と、差動信号線路W1,W2に重畳するコモンモードノイズを除去するためのコモンモードフィルタ220を備えている。これにより、制御回路110から被制御回路210に対して、差動信号を供給することができる。
さらに、制御機器100においては、電源電位Vccが差動信号線路の一方W1に印加され、グランド電位GNDが差動信号線路の他方W2に印加される。これにより、一対の差動信号線路W1,W2は電源配線としても機能し、被制御機器200に含まれる負荷回路230に電源を供給することが可能となる。
このような回路構成において、制御機器100及び被制御機器200にディファレンシャルモードフィルタ11を使用することができる。つまり、制御機器100内においては、一対の差動信号線路W1,W2と、一対の電源Vcc,GNDとの間にディファレンシャルモードフィルタ11が挿入され、被制御機器200内においては、一対の差動信号線路W1,W2と負荷回路230との間にディファレンシャルモードフィルタ11が挿入される。これにより、電源Vcc,GNDや負荷回路230への差動信号の流入が防止され、直流電圧成分のみを通過させることができる。
図5及び図6は、それぞれ第1及び第2のワイヤ41,42の巻回レイアウトを説明するための模式図及び展開図である。
図5及び図6に示すように、矢印Aから見た場合、第1のワイヤ41は第1の端子電極31から第3の端子電極33に向かって左回り(反時計回り)に4ターン巻回されている一方、第2のワイヤ42は第2の端子電極32から第4の端子電極34に向かって右回り(時計回り)に4ターン巻回されている。これにより、第1のワイヤ41と第2のワイヤ42は、巻芯部23において複数回に亘って交差することになる。
より具体的に説明すると、巻芯部23は、軸方向に垂直な断面(yz断面)が略四角形であり、これにより、軸方向と平行な4つの巻回面71〜74を有している。ここで、略四角形とは、完全な四角形であることを要求しない主旨であり、例えば、角部が面取りされた丸角形状であっても構わないし、各辺が凸型に湾曲していても構わないという意味である。
第1の巻回面71は、xy面を構成する面であり、板状のコア24とは反対側に位置する。図5及び図6に示すように、第1の巻回面71においては、第1のワイヤ41と第2のワイヤ42が複数回に亘って交差する。本実施形態においては、第1の巻回面71上において4つの交差部91,93,95,97が形成される。特に限定されるものではないが、本実施形態では第1の巻回面71において第1のワイヤ41が上側、第2のワイヤ42が下側に位置するよう交差している。
第2の巻回面72は、xy面を構成する面であり、板状のコア24と対向する。図5及び図6に示すように、第2の巻回面72においても、第1のワイヤ41と第2のワイヤ42が複数回に亘って交差する。本実施形態においては、第2の巻回面72上において4つの交差部92,94,96,98が形成される。特に限定されるものではないが、本実施形態では第2の巻回面72において第1のワイヤ41が上側、第2のワイヤ42が下側に位置するよう交差している。
第3及び第4の巻回面73,74はいずれもxz面を構成し、第1のワイヤ41と第2ワイヤ42が交差しない面である。本実施形態においては、第3及び第4の巻回面73,74よりも第1及び第2の巻回面71,72の方が広い面積を有している。また、第1又は第2の巻回面71,72と、第3又は第4の巻回面73,74との境界となる角部は、第1及び第2のワイヤ41,42の位置を固定する役割を果たす。つまり、巻芯部の断面形状が円形や楕円形である場合と比べ、角部を有する略四角形であることにより、巻回後における第1及び第2のワイヤ41,42の位置ずれを防止することができる。
図6に示すように、第1及び第2のワイヤ41,42の交差部91〜98のうち、第1及び第2の端子電極31,32側(第1及び第2のワイヤ41,42の一端側)から数えて1回目の交差部91における交差角度θ1は、他の交差部92〜98における交差角度θ2〜θ8よりも大きい。つまり、
θ1>θ2〜θ8
である。特に限定されるものではないが、交差部92〜98における交差角度θ2〜θ8は互いにほぼ等しい。
このような構成により、図5に示すように、第1のワイヤ41と第2の端子電極32との間の容量成分C1や、第2のワイヤ42と第1の端子電極31との間の容量成分C2が低減される。このような効果が得られるのは、次の理由による。
つまり、図5に示すように、ディファレンシャルモードフィルタにおいては、第1のワイヤ41と第2のワイヤ42が互いに逆方向に巻回されることから、第1の鍔部21側から数えて1回目の交差部91については第1の巻回面71上に位置し、第2の鍔部22側から数えて1回目の交差部98については第2の巻回面72上に位置することになる。そして、第1の巻回面71と同方向を向く底面21b,22b(第1の表面)には端子電極31〜34が設けられるため、交差部91の近傍においては、異電位が与えられる第1のワイヤ41と第2の端子電極32が近接するとともに、異電位が与えられる第2のワイヤ42と第1の端子電極31が近接し、両者間に容量成分C1,C2が発生する。
これに対し、交差部98の近傍における第1のワイヤ41と第4の端子電極34の距離は、交差部91の近傍における第1のワイヤ41と第2の端子電極32の距離よりも大きいことから、両者間に発生する容量成分C3は、容量成分C1よりも小さい。同様に、交差部98の近傍における第2のワイヤ42と第3の端子電極33の距離は、交差部91の近傍における第2のワイヤ42と第3の端子電極33の距離よりも大きいことから、両者間に発生する容量成分C4は、容量成分C2よりも小さい。これは、第2の鍔部22側から数えて1回目の交差部98については第2の巻回面72上に位置するためである。
このような点に着目し、本実施形態においては容量成分C1,C2を低減すべく、交差部91における交差角度θ1を拡大している。これにより、第1のワイヤ41と第2の端子電極32の距離が拡大されるため容量成分C1が低減されるとともに、第2のワイヤ42と第1の端子電極31の距離が拡大されるため容量成分C2が低減される。
図7は、交差角度θ1〜θ8が一定である参考例によるディファレンシャルモードフィルタ11Xの巻回レイアウトを説明するための模式図である。
図7に示すディファレンシャルモードフィルタ11Xは、交差角度θ1〜θ8が一定であることから、第1のワイヤ41と第2の端子電極32の距離や、第2のワイヤ42と第1の端子電極31の距離が近いため、容量成分C1,C2が大きくなってしまう。これに対し、本実施形態によるディファレンシャルモードフィルタ11は、交差角度θ1が拡大されていることから、容量成分C1,C2が低減され、良好な高周波特性を得ることが可能となる。
一方、交差部92〜98における交差角度θ2〜θ8を交差角度θ1と同様に拡大すると、コア20の軸方向(x方向)におけるサイズが増大してしまう。このため、本実施形態においては、交差部92〜98における交差角度θ2〜θ8については小さく設計し、交差部91における交差角度θ1については大きく設計することによって、コア20の大型化を防止しつつ、高周波特性を改善している。
但し、第1及び第2のワイヤ41,42の巻回位置にはある程度のばらつきが生じることから、交差角度θ2〜θ8を完全に一致させることは困難である。このような点を考慮すれば、交差角度θ1が交差角度θ2〜θ8のいずれよりも大きいことは必須でなく、交差角度θ2〜θ8の一部については、交差角度θ1と同等または交差角度θ1よりも大きくても構わない。この場合であっても、交差部91の交差角度θ1は、交差部92〜98の平均交差角度よりも大きい必要がある。
また、第1及び第2のワイヤ41,42のターン数についても限定されず、少なくともターン数が2ターンあれば足りる。ディファレンシャルモードフィルタにおけるターン数Tと交差回数Xとの関係は、
X=2T
であるから、2ターン構成であれば交差回数Xは4回となる。上述した巻回位置のばらつきに加え、種々のターン数を考慮すれば、1回目の交差部91における交差角度θ1は、2回目及び3回目の交差部92,93における交差角度θ2,θ3の少なくとも一方よりも大きければ足りる。そして、コア20の小型化を考慮すれば、1回目の交差部91における交差角度θ1は、2回目及び3回目の交差部92,93における交差角度θ2,θ3のいずれよりも大きいことが好ましい。
このように、本実施形態によるディファレンシャルモードフィルタ11は、第1及び第2の端子電極31,32に最も近い交差部91の交差角度θ1が他の交差部92〜98の交差角度θ2〜θ8よりも大きいことから、コア20の大型化を防止しつつ、従来よりも良好な高周波特性を得ることが可能となる。
<第2の実施形態>
図8及び図9は、第2の実施形態によるディファレンシャルモードフィルタ12の構造を説明するための図であり、それぞれ第1及び第2のワイヤ41,42の巻回レイアウトを説明するための模式図及び展開図である。
本実施形態によるディファレンシャルモードフィルタ12は、第1及び第2の端子電極31,32から数えて1回目の交差部91の交差角度θ1のみならず、第3及び第4の端子電極33,34から数えて1回目の交差部98の交差角度θ8についても拡大されている点において、第1の実施形態によるディファレンシャルモードフィルタ11と相違する。その他の構成については、第1の実施形態によるディファレンシャルモードフィルタ11と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このように、本実施形態によるディファレンシャルモードフィルタ12は、両端に位置する交差部91,98の交差角度θ1,θ8が拡大されている。つまり、本実施形態においては、
θ1,θ8>θ2〜θ7
である。特に限定されるものではないが、交差部92〜97における交差角度θ2〜θ7は互いにほぼ等しい。
このような構成により、本実施形態においては、容量成分C1,C2だけでなく容量成分C3,C4についても低減されるため、よりいっそう良好な高周波特性を得ることができる。
但し、上述の通り、第1及び第2のワイヤ41,42の巻回位置にはある程度のばらつきが生じることから、交差角度θ2〜θ7を完全に一致させることは困難である。このような点を考慮すれば、交差角度θ1,θ8が交差角度θ2〜θ7のいずれよりも大きいことは必須でなく、交差角度θ2〜θ7の一部については、交差角度θ1,θ8と同等または交差角度θ1,θ8よりも大きくても構わない。この場合であっても、交差部91,98の交差角度θ1,θ8は、交差部92〜97の平均交差角度よりも大きい必要がある。
このように、本実施形態によるディファレンシャルモードフィルタ12は、容量成分C1〜C4が低減されることから、よりいっそう良好な高周波特性を得ることが可能となる。
<第3の実施形態>
図10及び図11は、第3の実施形態によるディファレンシャルモードフィルタ13の構造を説明するための図であり、それぞれ第1及び第2のワイヤ41,42の巻回レイアウトを説明するための模式図及び展開図である。
本実施形態においては、第1の巻回面71における交差部93,95,97の交差角度θ3,θ5,θ7が小さく設計される一方、第1の巻回面71における交差部91の交差角度θ1、並びに、第2の巻回面72における交差部92,94,96,98の交差角度θ2,θ4,θ6,θ8が大きく設計される。つまり、
θ1,θ2,θ4,θ6,θ8>θ3,θ5,θ7
である。その他の構成については、第1の実施形態によるディファレンシャルモードフィルタ11と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
かかる構成により、第1の巻回面71においては、交差部91の近傍を除き、第2の巻回面72よりも第1のワイヤ41と第2のワイヤ42がより平行に近くなる。その結果、第1のワイヤ41と第2のワイヤ42が接触する区間は、第2の巻回面72よりも第1の巻回面71の方が長くなる。特に、本実施形態においては、第1のワイヤ41と第2のワイヤ42が第1の巻回面71において軸方向(x方向)に接触しているのに対し、第2の巻回面72においては軸方向(x方向)に接触していない。
具体的には、図10及び図11に示すように、第1の巻回面71のy方向における半分を第1の領域81、残りの半分を第2の領域82と定義した場合、第1の領域81における第1及び第2のワイヤ41,42の位置関係と、第2の領域82における第1及び第2のワイヤ41,42の位置関係は逆になる。つまり、第1の領域81においては第1のワイヤ41が第1の鍔部21側に位置し、第2のワイヤ42が第2の鍔部22側に位置する一方、第2の領域82においては第1のワイヤ41が第2の鍔部22側に位置し、第2のワイヤ42が第1の鍔部21側に位置する。
そして、本実施形態においては、第1及び第2のワイヤ41,42が第1及び第2の領域81,82の両方において互いに軸方向に接触している。つまり、図10に示すB−B線に沿った断面図である図12に示すように、第1及び第2のワイヤ41,42が交差する前後において、両者とも第1の巻回面71に接するとともに、両者が互いに沿って巻回される区間を有している。第1のワイヤ41と第2ワイヤ42を軸方向に接触させるためには、図10に示すように、交差部93,95,97にて交差する前後において、上側のワイヤ(第1のワイヤ41)を下側のワイヤ(第2のワイヤ42)側にやや曲げることにより、両者を並走させればよい。
これにより、一方のワイヤを基準として他方のワイヤを巻回しやすくなることから、巻回位置のばらつきが抑制される。尚、第1及び第2のワイヤ41,42を第1及び第2の領域81,82の両方において互いに接触させるのではなく、第1及び第2の領域81,82の一方のみにおいて互いに接触させても構わないが、第1及び第2の領域81,82の両方において互いに接触させた方が、巻回位置のばらつきがより確実に抑制される。
これに対し、第2の巻回面72において第1のワイヤ41と第2ワイヤ42が接触するのは、両者が交差する交差部92,94,96,98のみである。つまり、第2の巻回面72においては、第1及び第2のワイヤ41,42が軸方向に接触することはない。このように、第2の巻回面72においては交差角度θ2,θ4,θ6,θ8が大きいことから、第1及び第2のワイヤ41,42とも、x方向における遷移量が大きく確保される。
このように、本実施形態によるディファレンシャルモードフィルタ13は、第1の巻回面71において第1及び第2のワイヤ41,42の交差角度θ3,θ5,θ7を小さくすることにより、第1の巻回面71において両者を軸方向に接触させている。これにより、一方のワイヤを基準として他方のワイヤを巻回しやすくなることから、巻回位置のばらつきが抑制され、高周波特性を高めることが可能となる。
そして、本実施形態によるディファレンシャルモードフィルタ13においても、第1の鍔部21に最も近い交差部91の交差角度θ1が拡大されていることから、第1の実施形態によるディファレンシャルモードフィルタ11と同様、容量成分C1,C2が低減されている。
図13は、参考例によるディファレンシャルモードフィルタ13Xの巻回レイアウトを説明するための模式図である。
参考例によるディファレンシャルモードフィルタ13Xは、交差部91の交差角度θ1が交差部93,95,97の交差角度θ3,θ5,θ7と同じである点において、第3の実施形態によるディファレンシャルモードフィルタ13と相違している。このような構成においても、巻回位置のばらつきを抑制する効果は得られるが、交差部91の交差角度θ1が狭いことから、容量成分C1,C2が増大する。
図14は、本実施形態によるディファレンシャルモードフィルタ13と参考例によるディファレンシャルモードフィルタ13Xの高周波特性を示すグラフである。
図14に示す高周波特性はSdc21と呼ばれる特性であり、コモンモード信号がディファレンシャル信号に変換される割合を示す通過特性を示している。図14に示すように、本実施形態によるディファレンシャルモードフィルタ13(実線)は、10MHz〜1000MHzのほぼ全帯域においてSdc21の値が抑制されており、参考例によるディファレンシャルモードフィルタ13X(破線)と比べて高い高周波特性が得られている。
<第4の実施形態>
図15は、第4の実施形態によるディファレンシャルモードフィルタ14を上面方向から見た分解斜視図である。また、図16は、第4の実施形態によるディファレンシャルモードフィルタ14を実装面方向から見た斜視図である。
図15及び図16に示すように、本実施形態によるディファレンシャルモードフィルタ14は、コアと端子電極の形状が第1の実施形態によるディファレンシャルモードフィルタ11と相違している。具体的に説明すると、本実施形態によるディファレンシャルモードフィルタ14は、ドラム型のコア310と、板状のコア314と、第1〜第4の端子電極321〜324と、互いに逆方向に巻回された第1及び第2のワイヤ41,42とを備えている。
コア310は、第1の鍔部311と、第2の鍔部312と、これらの間に設けられた巻芯部313と有している。巻芯部313はx方向を軸方向とし、その両端にそれぞれ第1及び第2の鍔部311,312が設けられ、これらが一体化された構造を有している。第1の鍔部311は、巻芯部313に接続される内側面311iと、内側面311iの反対側に位置する外側面311oと、板状のコア314が接着される上面311tと、上面311tの反対側に位置する底面311bと、互いに反対側に位置する側面311sとを有している。内側面311i及び外側面311oはyz面を構成し、上面311t及び底面311bはxy面を構成し、側面311sはxz面を構成する。第2の鍔部312も同様であり、yz面を構成する内側面312i及び外側面312o、xy面を構成する上面312t及び底面312b、並びに、xz面を構成する2つの側面312sを有している。
図15に示すように、上面311t,312tは段差を有している。上面311tは上段面311tと下段面311tをそれぞれ有し、上面312tは上段面312tと下段面312tをそれぞれ有する。そして、板状のコア314は、上段面311t,312tに接着される。このため、板状のコア314と下段面311t,312tの間には隙間が形成され、この隙間に端子電極321〜324の一部が配置される。
第1及び第2の端子電極321,322は、第1の鍔部311の下段面311t、外側面311o及び底面311bを覆うように設けられ、第3及び第4の端子電極323,324は、第2の鍔部312の下段面312t、外側面312o及び底面312bを覆うように設けられる。
そして、第1及び第2のワイヤ41,42の巻回レイアウトは、図8及び図9を用いて説明した巻回レイアウトと同じである。つまり、本実施形態においては、交差部91〜98の交差角度θ1〜θ8が
θ1,θ8>θ2〜θ7
である。
本実施形態においては、端子電極321〜324が鍔部の底面311b,312bのみならず、第2の巻回面と同方向を向く上面311t,312t(第2の表面)にも設けられているため、上述したディファレンシャルモードフィルタ11〜13に比べて、容量成分C3,C4が大きくなりやすい。これは、第2の鍔部312の上面312t近傍において、第1のワイヤ41と第4の端子電極324や、第2のワイヤ42と第3の端子電極323が近接するからである。
しかしながら、本実施形態によるディファレンシャルモードフィルタ14は、図8及び図9に示すように、交差部91,98の交差角度θ1及びθ8が拡大されていることから、容量成分C1,C2だけでなく容量成分C3,C4についても低減される。このため、容量成分C3,C4が大きくなりやすい構造を有しているにもかかわらず、これを低減することによって良好な高周波特性を得ることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記の各実施形態によるディファレンシャルモードフィルタ11〜14は、コアに4つの端子電極が接着された構成を有しているが、導電性ペーストなどを用いてコアに端子電極を直接形成しても構わない。
11〜14,11X,13X ディファレンシャルモードフィルタ
20,310 ドラム型のコア
21,22,311,312 鍔部
21b,22b,311b,312b 鍔部の底面
21b,22b 底面の上段面
21b,22b 底面の下段面
21i,22i,311i,312i 鍔部の内側面
21o,22o,311o,312o 鍔部の外側面
21o,22o 外側面の上段面
21o,22o 外側面の下段面
21s,22s,311s,312s 鍔部の側面
21t,22t,311t,312t 鍔部の上面
23,313 巻芯部
24,314 板状のコア
31〜34,321〜324 端子電極
41,42 ワイヤ
50 継線部
51,52 接続部
61 固定片
62 溶接片
63 溶接玉
71〜74 巻回面
81 第1の領域
82 第2の領域
91〜98 交差部
100 制御機器
110 制御回路
120,220 コモンモードフィルタ
200 被制御機器
210 被制御回路
230 負荷回路
311t,312t 上面の上段面
311t,312t 上面の下段面
C1〜C4 容量成分
W1,W2 差動信号線路
θ1〜θ8 交差角度

Claims (11)

  1. 巻芯部及び前記巻芯部の軸方向における一端に設けられた第1の鍔部を有するコアと、
    前記第1の鍔部に設けられた第1及び第2の端子電極と、
    前記巻芯部に第1の巻回方向に巻回され、一端が前記第1の端子電極に接続された第1のワイヤと、
    前記巻芯部に前記第1の巻回方向とは逆の第2の巻回方向に巻回され、一端が前記第2の端子電極に接続された第2のワイヤと、を備え、
    前記第1及び第2のワイヤは、前記巻芯部上において互いに交差する複数の交差部を形成し、
    前記複数の交差部のうち、前記第1及び第2のワイヤの前記一端から数えて1回目の交差部における交差角度は、前記第1及び第2のワイヤの前記一端から数えて2回目及び3回目の交差部における交差角度の少なくとも一方よりも大きいことを特徴とするディファレンシャルモードフィルタ。
  2. 前記1回目の交差部における交差角度は、前記2回目及び前記3回目の交差部における交差角度のいずれよりも大きいことを特徴とする請求項1に記載のディファレンシャルモードフィルタ。
  3. 前記巻芯部は、第1の巻回面を有し、
    前記第1の鍔部は、前記第1の巻回面と同方向を向く第1の表面を有し、
    前記第1及び第2の端子電極は、前記第1の鍔部の少なくとも前記第1の表面に形成され、
    前記1回目の交差部は、前記巻芯部の前記第1の巻回面に位置していることを特徴とする請求項1又は2に記載のディファレンシャルモードフィルタ。
  4. 前記巻芯部は、前記第1の巻回面の裏面側に位置する第2の巻回面をさらに有し、
    前記2回目の交差部は、前記巻芯部の前記第2の巻回面に位置し、
    前記3回目の交差部は、前記巻芯部の前記第1の巻回面に位置し、
    前記2回目の交差部における交差角度と、前記3回目の交差部における交差角度が互いに異なることを特徴とする請求項3に記載のディファレンシャルモードフィルタ。
  5. 前記第1及び前記第2の巻回面の一方においては、前記第1及び第2のワイヤが前記巻芯部の軸方向に接触していることを特徴とする請求項4に記載のディファレンシャルモードフィルタ。
  6. 前記コアは、前記巻芯部の他端に設けられた第2の鍔部をさらに有し、
    前記第2の鍔部には、前記第1のワイヤの他端が接続された第3の端子電極と、前記第2のワイヤの他端が接続された第4の端子電極とが設けられ、
    前記複数の交差部のうち、前記第1及び第2のワイヤの前記他端から数えて1回目の交差部における交差角度は、前記第1及び第2のワイヤの前記他端から数えて2回目及び3回目の交差部における交差角度の少なくとも一方よりも大きいことを特徴とする請求項3に記載のディファレンシャルモードフィルタ。
  7. 前記巻芯部は、前記第1の巻回面の裏面側に位置する第2の巻回面をさらに有し、
    前記第2の鍔部は、前記第2の巻回面と同方向を向く第2の表面を有し、
    前記第3及び第4の端子電極は、前記第2の鍔部の少なくとも前記第2の表面に形成されていることを特徴とする請求項6に記載のディファレンシャルモードフィルタ。
  8. 前記巻芯部は、軸方向に垂直な断面が略四角形であることを特徴とする請求項1乃至7のいずれか一項に記載のディファレンシャルモードフィルタ。
  9. 巻芯部と、前記巻芯部の軸方向における一端及び他端にそれぞれ設けられた第1及び第2の鍔部とを有するコアと、
    前記第1の鍔部に設けられた第1及び第2の端子電極と、
    前記第2の鍔部に設けられた第3及び第4の端子電極と、
    前記巻芯部に第1の巻回方向に巻回され、一端及び他端が前記第1及び第3の端子電極にそれぞれ接続された第1のワイヤと、
    前記巻芯部に前記第1の巻回方向とは逆の第2の巻回方向に巻回され、一端及び他端が前記第2及び第4の端子電極にそれぞれ接続された第2のワイヤと、を備え、
    前記第1及び第2のワイヤは、前記巻芯部上において互いに交差する複数の交差部を形成し、
    前記複数の交差部は、前記第1及び第2のワイヤの前記一端から数えて最初に交差する第1の交差部と、前記第1及び第2のワイヤの前記他端から数えて最初に交差する第2の交差部と、前記第1の交差部と前記第2の交差部との間に位置する複数の第3の交差部とを含み、
    前記第1及び第2の交差部の少なくとも一方における交差角度は、前記複数の第3の交差部における平均交差角度よりも大きいことを特徴とするディファレンシャルモードフィルタ。
  10. 前記第1及び第2の交差部の交差角度は、いずれも、前記複数の第3の交差部における平均交差角度よりも大きいことを特徴とする請求項9に記載のディファレンシャルモードフィルタ。
  11. 前記第1及び第2の交差部の前記一方における交差角度は、前記複数の第3の交差部における交差角度のいずれよりも大きいことを特徴とする請求項9又は10に記載のディファレンシャルモードフィルタ。
JP2016196900A 2016-10-05 2016-10-05 ディファレンシャルモードフィルタ Active JP6780425B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016196900A JP6780425B2 (ja) 2016-10-05 2016-10-05 ディファレンシャルモードフィルタ
US15/723,392 US10389328B2 (en) 2016-10-05 2017-10-03 Differential mode filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016196900A JP6780425B2 (ja) 2016-10-05 2016-10-05 ディファレンシャルモードフィルタ

Publications (2)

Publication Number Publication Date
JP2018060903A true JP2018060903A (ja) 2018-04-12
JP6780425B2 JP6780425B2 (ja) 2020-11-04

Family

ID=61759049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196900A Active JP6780425B2 (ja) 2016-10-05 2016-10-05 ディファレンシャルモードフィルタ

Country Status (2)

Country Link
US (1) US10389328B2 (ja)
JP (1) JP6780425B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136422A (ja) * 2019-02-16 2020-08-31 株式会社村田製作所 ディファレンシャルモードチョークコイル部品
JP2021103716A (ja) * 2019-12-25 2021-07-15 パナソニックIpマネジメント株式会社 コモンモードチョークコイル
JP2021132130A (ja) * 2020-02-20 2021-09-09 Tdk株式会社 巻線型チップコイル装置
JP7548251B2 (ja) 2022-02-28 2024-09-10 株式会社村田製作所 コイル部品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10652050B2 (en) * 2018-05-01 2020-05-12 Linear Technology Holding Llc Power over data lines system using split or coupled CMCs and DMCs for coupling DC voltage and attenuating common mode noise
US11532419B2 (en) * 2018-12-21 2022-12-20 Sumida Corporation Coil component
JP7326979B2 (ja) * 2018-12-21 2023-08-16 スミダコーポレーション株式会社 コイル部品
JP7004179B2 (ja) * 2018-12-26 2022-01-21 株式会社村田製作所 コイル部品
JP7159939B2 (ja) * 2019-03-26 2022-10-25 株式会社村田製作所 インダクタ部品
JP7381257B2 (ja) * 2019-08-30 2023-11-15 太陽誘電株式会社 コイル部品、電子機器、及びコイル部品の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036159A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路
JP2007036158A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路
JP2008034777A (ja) * 2006-07-31 2008-02-14 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2010165953A (ja) * 2009-01-16 2010-07-29 Tdk Corp コイル部品及びこれを用いた差動伝送回路用lcフィルタ
US20150042436A1 (en) * 2013-08-08 2015-02-12 Tdk Corporation Coil component
JP2017195234A (ja) * 2016-04-19 2017-10-26 Tdk株式会社 ディファレンシャルモードフィルタ
JP2017228896A (ja) * 2016-06-21 2017-12-28 株式会社村田製作所 ノイズ対策部品、及び、ノイズ対策モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036159A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路
JP2007036158A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路
JP2008034777A (ja) * 2006-07-31 2008-02-14 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2010165953A (ja) * 2009-01-16 2010-07-29 Tdk Corp コイル部品及びこれを用いた差動伝送回路用lcフィルタ
US20150042436A1 (en) * 2013-08-08 2015-02-12 Tdk Corporation Coil component
JP2015035473A (ja) * 2013-08-08 2015-02-19 Tdk株式会社 コイル部品
JP2017195234A (ja) * 2016-04-19 2017-10-26 Tdk株式会社 ディファレンシャルモードフィルタ
JP2017228896A (ja) * 2016-06-21 2017-12-28 株式会社村田製作所 ノイズ対策部品、及び、ノイズ対策モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136422A (ja) * 2019-02-16 2020-08-31 株式会社村田製作所 ディファレンシャルモードチョークコイル部品
JP7159901B2 (ja) 2019-02-16 2022-10-25 株式会社村田製作所 ディファレンシャルモードチョークコイル部品およびそれを備える回路
US11594358B2 (en) 2019-02-16 2023-02-28 Murata Manufacturing Co., Ltd. Differential mode choke coil component
JP2021103716A (ja) * 2019-12-25 2021-07-15 パナソニックIpマネジメント株式会社 コモンモードチョークコイル
JP2021132130A (ja) * 2020-02-20 2021-09-09 Tdk株式会社 巻線型チップコイル装置
JP7428965B2 (ja) 2020-02-20 2024-02-07 Tdk株式会社 巻線型チップコイル装置
JP7548251B2 (ja) 2022-02-28 2024-09-10 株式会社村田製作所 コイル部品

Also Published As

Publication number Publication date
US10389328B2 (en) 2019-08-20
US20180097497A1 (en) 2018-04-05
JP6780425B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
JP2018060903A (ja) ディファレンシャルモードフィルタ
JP6680037B2 (ja) コモンモードフィルタ
JP6634943B2 (ja) ディファレンシャルモードフィルタ
JP6627648B2 (ja) 回路基板及びこれを用いた電子回路モジュール
JP6930433B2 (ja) インダクタ素子
US10943726B2 (en) Common mode filter
CN108346501B (zh) 共模滤波器以及其制造方法
US20150287520A1 (en) Coil component
JP7139666B2 (ja) コイル部品
JP4900186B2 (ja) コイル部品の実装構造
JP7159901B2 (ja) ディファレンシャルモードチョークコイル部品およびそれを備える回路
JP6733179B2 (ja) コイル部品及びこれを備える回路基板
JP7040021B2 (ja) コモンモードフィルタ
JP4394640B2 (ja) コイル部品
JP2007129291A (ja) ノイズフィルタおよびノイズフィルタ回路
JP2006049383A (ja) コモンモードチョークコイル
US11521787B2 (en) Coil component
US20220301766A1 (en) Coil component
JP7073864B2 (ja) 複合フィルタ部品、及び、電力重畳回路
JP2012079443A (ja) 端子台
JP2005322776A (ja) コイル部品
JP2014212189A (ja) コモンモードノイズフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6780425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250