JP2018057181A - 電圧変換装置 - Google Patents

電圧変換装置 Download PDF

Info

Publication number
JP2018057181A
JP2018057181A JP2016191933A JP2016191933A JP2018057181A JP 2018057181 A JP2018057181 A JP 2018057181A JP 2016191933 A JP2016191933 A JP 2016191933A JP 2016191933 A JP2016191933 A JP 2016191933A JP 2018057181 A JP2018057181 A JP 2018057181A
Authority
JP
Japan
Prior art keywords
switching element
voltage
conversion circuit
capacitor
main switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016191933A
Other languages
English (en)
Inventor
靖理 大元
Yasumichi Omoto
靖理 大元
彰信 戸谷
Akinobu Totani
彰信 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Mobility Corp
Original Assignee
Omron Automotive Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Automotive Electronics Co Ltd filed Critical Omron Automotive Electronics Co Ltd
Priority to JP2016191933A priority Critical patent/JP2018057181A/ja
Publication of JP2018057181A publication Critical patent/JP2018057181A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供する。【解決手段】電圧変換装置100は、直流電源1の直流電圧を交流電圧に変換する第1変換回路11と、第1変換回路11で変換された交流電圧を直流電圧に変換する第2変換回路12とを備えている。第1変換回路11と第2変換回路12とは、トランスTrによって絶縁されている。第1変換回路11は、主スイッチング素子S2と、補助スイッチング素子S1と、入力インダクタLinと、トランスTrの一次巻線W1と、コンデンサC1と、コンデンサC2とを有している。補助スイッチング素子S1よりも主スイッチング素子S2に近い位置において、1個の温度センサ(サーミスタ)Thが主スイッチング素子S2の近傍に配置されている。【選択図】図1

Description

本発明は、DC−DCコンバータなどの電圧変換装置に関し、特に、スイッチング素子の温度上昇を検出するための温度センサの配置に関する。
たとえば、入力側と出力側が絶縁された絶縁型DC−DCコンバータでは、入力側に、直流電源の直流電圧をスイッチングして交流電圧に変換する第1変換回路が設けられ、出力側に、第1変換回路で変換された交流電圧を整流して直流電圧に変換する第2変換回路が設けられる。そして、第1変換回路と第2変換回路とは、トランスによって絶縁されている。
このような絶縁型DC−DCコンバータには、昇圧チョッパ(ブーストコンバータ)とハーフブリッジ型のDC−DCコンバータとを複合化したブーストハーフブリッジ方式(以下「BHB方式」と表記)と呼ばれるものがある。非特許文献1〜4には、このようなBHB方式の絶縁型DC−DCコンバータが記載されている。
たとえば、特許文献3のDC−DCコンバータにおいては、入力側の第1変換回路に、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、トランスの一次巻線と、2つのコンデンサとが設けられている。また、出力側の第2変換回路には、2つのダイオードと、2つのコンデンサと、トランスの二次巻線とが設けられている。
第1変換回路の主スイッチング素子と補助スイッチング素子は、所定のデューティで片方づつONする。主スイッチング素子がONの期間では補助スイッチング素子はOFFとなり、補助スイッチング素子がONの期間では主スイッチング素子はOFFとなる。主スイッチング素子がONすると、トランスの一次巻線に一方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧に等しくなる。一方、補助スイッチング素子がONすると、トランスの一次巻線に他方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧とデューティに依存する。
このようなDC−DCコンバータにおいて、主スイッチング素子および補助スイッチングは、一般に、FET(電界効果トランジスタ)のような発熱を伴う半導体素子から構成されている。そして、素子自体の故障や回路の故障などによって、スイッチング素子に過電流が流れると、素子が発熱して高温となり、温度の異常上昇により素子が熱損傷したり、熱破壊したりすることがある。また、スイッチング素子の近傍に配置されている他の素子が、熱の影響を受けて特性が変化することもある。このため、スイッチング素子の温度の異常を検出するサーミスタなどの温度センサが設けられる。特許文献1〜4には、このような温度センサを発熱素子の近傍に配置して当該素子の温度を検出し、温度が異常の場合に所定の制御を行うことで素子や回路を保護する技術が記載されている。
特許文献1では、スイッチング素子やトランス等の発熱部品の近傍に、温度センサが設けられている。特許文献2では、2つのスイッチング素子のそれぞれの近傍に、温度センサが設けられている。特許文献3では、4つのスイッチング素子の近傍に、配置箇所を特定せずに1個の温度センサが設けられている。特許文献4では、並列接続された複数のダイオードからなる第1のダイオード回路と、並列接続された複数のダイオードからなる第2のダイオード回路のそれぞれに対して、配置箇所を特定せずに1個の温度センサが設けられている。
特許文献2のように、複数のスイッチング素子のそれぞれに対応して温度センサを設けると、各素子ごとに温度を検出することができるが、スイッチング素子の数だけ温度センサが必要となる。一方、特許文献3や特許文献4のように、複数のスイッチング素子に対して1個の温度センサを設けた場合は、温度センサの数は少なくて済むが、各素子の温度を個別に検出することはできない。このため、複数のスイッチング素子間で、通電電流の大きさに差があることに起因して、各素子の発熱量が異なる場合は、温度の異常を検出できないおそれがあり、信頼性が低下する。
特開2001−209440号公報 特開2004−80890号公報 特開2005−312170号公報 特開2014−103732号公報
Shuai Jiang, Dong Cao, Fang Z. Peng and Yuan Li "Grid-Connected Boost-Half-Bridge Photovoltaic Micro Inverter System Using Repetitive Current Control and Maximum Power Point Tracking", 5-9 Feb. 2012, 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 590−597 Dong Cao, Shuai Jiang, Fang Z. Peng and Yuan Li "Low Cost Transformer Isolated Boost Half-bridge Micro-inverter for Single-phase Grid-connected Photovoltaic System", 5-9 Feb. 2012 , 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 71−78 Hossein Tahmasebi, "Boost Integrated High Frequency Isolated Half-Bridge DC−DC Converter: Analysis, Design, Simulation and Experimental Results", 2015 A project Report Submitted in Partial Fulfillment of the Requirements for the Degree of MASTER OF ENGINEERING, University of Victoria (https://dspace.library.uvic.ca/bitstream/handle/1828/6427/Tahmasebi_Hossein_MEng_2015.pdf) York Jr, John Benson, "An Isolated Micro-Converter for Next-Generation Photovoltaic Infrastructure" 2013-04-19 Dissertation submitted to the Faculty of the Virginia Polytechnic Institute and State University (https://vtechworks.lib.vt.edu/bitstream/handle/10919/19326/York_JB_D_2013.pdf) Changwoo Yoon, and Sewan Choi," Multi-Phase DC-DC converters using a Boost Half Bridge Cell for High Voltage and High Power Applications" IEEE Transactions on Power Electronics (Volume: 26, Issue: 2)
本発明の課題は、温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供することにある。
本発明に係る電圧変換装置は、直流電源の直流電圧をスイッチングして交流電圧に変換する第1変換回路と、この第1変換回路で変換された交流電圧を整流して直流電圧に変換する第2変換回路とを備えている。第1変換回路と第2変換回路とは、トランスによって絶縁されている。第1変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、トランスの一次巻線と、第1コンデンサと、第2コンデンサとを有している。直流電源に対して、入力インダクタと主スイッチング素子とは直列に接続されている。一次巻線と第2コンデンサとの直列回路が、主スイッチング素子に対して並列に接続されており、第1コンデンサと補助スイッチング素子との直列回路が、一次巻線に対して並列に接続されている。第2変換回路は、トランスの二次巻線と、二次巻線に発生した交流電圧を整流する整流素子とを有している。そして、補助スイッチング素子よりも主スイッチング素子に近い位置において、1個の温度センサが主スイッチング素子の近傍に配置されている。
本発明では、上記のように構成したことで、発熱量が大きい主スイッチング素子の温度異常を確実に検出することができ、主スイッチング素子の熱損傷や熱破壊を未然に防止することができる。また、各スイッチング素子ごとに温度センサを設ける必要がないので、温度センサの数を最小限にして、コストを低減することができる。
本発明において、温度センサは、入力インダクタから一定距離以上離れた位置に設けられていることが好ましい。さらに、温度センサは、トランスからも一定距離以上離れた位置に設けられていることが好ましい。
本発明によれば、温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供することができる。
本発明の実施形態に係る電圧変換装置の回路図である。 主スイッチング素子と補助スイッチング素子のゲート信号を示した図である。 電圧変換装置の各部の電圧および電流を示した図である。 電圧変換装置の各部の電圧および電流の波形図である。 区間Aの電流経路を示した回路図である。 区間Bの電流経路を示した回路図である。 区間Cの電流経路を示した回路図である。 区間Dの電流経路を示した回路図である。 区間Eの電流経路を示した回路図である。 区間Fの電流経路を示した回路図である。 スイッチング素子に流れる電流の波形の拡大図である。 第1変換回路を構成する部品の基板上でのレイアウトを示した平面図である。 本発明の他の実施形態に係る電圧変換装置の回路図である。
本発明に係る電圧変換装置の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。
最初に、図1を参照して、電圧変換装置の回路構成を説明する。図1において、電圧変換装置100は、前述のBHB(ブーストハーフブリッジ)方式の絶縁型DC−DCコンバータであって、リレー10、第1変換回路11、第2変換回路12、ゲートドライバ13、および制御部14を備えている。第1変換回路11と第2変換回路12は、トランスTrによって絶縁されている。この電圧変換装置100は、たとえば車両に搭載され、バッテリ電圧を昇圧して車載機器などの負荷に供給するDC−DCコンバータとして利用される。
リレー10は、直流電源1の正極と第1変換回路11との間に接続されている。直流電源1の負極は、グランドGに接地されている。リレー10の動作は、制御部14からの制御信号K2によって制御される。
第1変換回路11は、直流電源1の直流電圧をスイッチングし、かつ昇圧して交流電圧に変換する回路であり、補助スイッチング素子S1と、主スイッチング素子S2と、入力インダクタLinと、トランスTrの一次巻線W1と、コンデンサC1およびC2とを有している。スイッチング素子S1およびS2は、それぞれFET(電界効果トランジスタ)からなる。コンデンサC1は本発明における「第1コンデンサ」に相当し、コンデンサC2は本発明における「第2コンデンサ」に相当する。第1変換回路11の回路構成は、後述するサーミスタThが設けられている点を除き、非特許文献3の図2.1に示されている回路構成と同じである。
補助スイッチング素子S1のソースは、主スイッチング素子S2のドレインに接続されており、この接続点とリレー10との間に、入力インダクタLinが接続されている。補助スイッチング素子S1のゲートと、主スイッチング素子S2のゲートは、それぞれゲートドライバ13に接続されている。
補助スイッチング素子S1のドレイン・ソース間には、等価的に寄生容量Cs1と寄生ダイオードD1の並列回路が接続されている。同様に、主スイッチング素子S2のドレイン・ソース間には、等価的に寄生容量Cs2と寄生ダイオードD2の並列回路が接続されている。また、トランスTrの一次巻線W1には、等価的に漏れインダクタンスLkが直列に接続されている。
補助スイッチング素子S1のドレインは、コンデンサC1の一端に接続されており、コンデンサC1の他端は、コンデンサC2の一端に接続されている。コンデンサC2の他端は、グランドGに接地されている。コンデンサC1、C2の接続点と、スイッチング素子S1、S2の接続点との間に、トランスTrの一次巻線W1と漏れインダクタンスLkとの直列回路が接続されている。
以上の結果、第1変換回路11においては、直流電源1に対して、入力インダクタLinと主スイッチング素子S2とが直列に接続され、一次巻線W1とコンデンサC2との直列回路が、主スイッチング素子S2に対して並列に接続され、コンデンサC1と補助スイッチング素子S1との直列回路が、一次巻線W1に対して並列に接続されている。
第2変換回路12は、第1変換回路11により昇圧された交流電圧を整流して、直流電圧に変換する回路であり、トランスTrの二次巻線W2と、この二次巻線W2に発生した交流電圧を整流するダイオードD3、D4と、整流された電圧を平滑化するコンデンサC3、C4とを有している。ダイオードD3、D4は、本発明における「整流素子」の一例である。この第2変換回路12の回路構成も、非特許文献3の図2.1に示されている回路構成と同じである。
ダイオードD3のカソードは、コンデンサC3の一端に接続されており、ダイオードD3のアノードは、ダイオードD4のカソードに接続されている。ダイオードD4のアノードは、グランドGに接地されている。コンデンサC3の他端は、コンデンサC4の一端に接続されており、コンデンサC4の他端は、グランドGに接地されている。トランスTrの二次巻線W2は、ダイオードD3およびD4の接続点と、コンデンサC3およびC4の接続点との間に接続されている。ダイオードD3とコンデンサC3との接続点と、グランドGとの間には、負荷Roが接続されている。
第1変換回路11において、主スイッチング素子S2の近傍には、サーミスタThが設けられている。このサーミスタThは、主スイッチング素子S2の温度を検出するものであって、その出力は制御部14に与えられる。サーミスタThは、本発明における「温度センサ」の一例である。
図7は、第1変換回路11を構成する部品の基板上でのレイアウトの一例を示している。基板20には、銅箔からなる配線パターン21や、基板の表裏の配線パターン21(点線は裏側の配線パターン)を電気的に接続するためのスルーホール22などが形成されている。基板20上に、第1変換回路11を構成する補助スイッチング素子S1、主スイッチング素子S2、入力インダクタLin、トランスTr、コンデンサC1、およびコンデンサC2が実装されており、これらの部品は、配線パターン21やスルーホール22を介して、図1のように電気的に接続されている。なお、コンデンサC1およびC2は、それぞれ、並列に接続された複数のコンデンサからなるが、図7では便宜上、各コンデンサを1つのブロックで示してある。トランスTrの二次側の部品レイアウトについては、図示を省略してある。
図7において、主スイッチング素子S2の近傍には、1個のサーミスタThが配置されている。このサーミスタThは、基板20上で、主スイッチング素子S2に近接して設けられている一方、補助スイッチング素子S1と距離を置いて設けられている。すなわち、サーミスタThは、補助スイッチング素子S1よりも主スイッチング素子S2に近い位置において、主スイッチング素子S2の近傍に設けられている。また、サーミスタThは、入力インダクタLinから一定距離以上離れた位置に設けられており、トランスTrからも一定距離以上離れた位置に設けられている。サーミスタThの基板20上の配線については、図示を省略してある。
図1に戻って、ゲートドライバ13は、制御部14からの制御信号K1に基づいて、スイッチング素子S1、S2をON・OFFさせるためのゲート信号Vgs1、Vgs2を出力する。これらのゲート信号は、所定のデューティを持ったPWM(Pulse Width Modulation)信号であり、スイッチング素子S1、S2の各ゲートへ与えられる。
図2は、ゲート信号の一例を示しており、(a)は主スイッチング素子S2のゲートに印加されるゲート信号Vgs2、(b)は補助スイッチング素子S1のゲートに印加されるゲート信号Vgs1である。Tはゲート信号の周期を表しており、Dはデューティを表している。スイッチング素子S1、S2は、それぞれのゲート信号がH(Highレベル)の区間でONとなり、L(Lowレベル)の区間でOFFとなる。スイッチング素子S1、S2は交互にONし、一方がONのときは他方はOFFとなる。なお、実際には、スイッチング素子S1、S2の両方が過渡的にON状態となって回路が短絡するのを防ぐため、ゲート信号にデッドタイム区間が設けられるが、図2ではこれを省略してある。
制御部14は、CPUやメモリなどから構成されている。制御部14は、サーミスタThの出力を取り込み、この出力に基づいて、主スイッチング素子S2の温度が正常か異常かを判定する。また、制御部14は、スイッチング素子S1、S2のON・OFFを制御するための制御信号K1をゲートドライバ13に与え、リレー10のON・OFFを制御するための制御信号K2をリレー10に与える。
上述した電圧変換装置100の動作は、概略以下のとおりである。電圧変換装置100は、リレー10がONとなり、スイッチング素子S1、S2の各ゲートに、ゲートドライバ13からゲート信号Vgs1、Vgs2が印加されることによって、動作を開始する。補助スイッチング素子S1がOFFで、主スイッチング素子S2がONのときは、直流電源1により入力インダクタLinにエネルギーが蓄積される。この蓄積エネルギーは、主スイッチング素子S2のデューティDによって決まる。また、コンデンサC2の電圧がトランスTrの一次巻線W1に印加されて、二次巻線W2へ伝達され、負荷Roに電力が供給される。このときのコンデンサC2の電圧は、直流電源1の電圧とほぼ等しくなる。
次に、主スイッチング素子S2がOFFすると、昇圧動作が開始され、入力インダクタLinに蓄積されたエネルギーが、寄生ダイオードD1を介してコンデンサC1、C2を充電する。そして、続く補助スイッチング素子S1のONによって、コンデンサC1の電圧がトランスTrの一次巻線W1に印加されて、昇圧された電圧が二次巻線W2へ伝達され、負荷Roに電力が供給される。このときのコンデンサC1の電圧は、直流電源1の電圧とデューティDとによって決まる。
図3は、電圧変換装置100の各部の電圧および電流を示している。なお、図3においては、図1のサーミスタTh、ゲートドライバ13、および制御部14の図示を省略してある(図5A〜図5Fにおいても同様)。図3は、非特許文献3の図2.1と基本的に同じであり、図中の各符号の定義は、以下のとおりである。
Vin:入力電圧(直流電源1の電圧)
Vo:出力電圧
Vs1:補助スイッチング素子S1の両端電圧
Vs2:主スイッチング素子S2の両端電圧
Vc1:コンデンサC1の両端電圧
Vc2:コンデンサC2の両端電圧
Vc3:コンデンサC3の両端電圧
Vc4:コンデンサC4の両端電圧
Vm:コンデンサC1、C2の両端電圧
Vp:トランスTrの一次巻線W1の両端電圧
Vs:トランスTrの二次巻線W2の両端電圧
Lin:入力インダクタLinの両端電圧
LK:漏れインダクタンスLkの両端電圧
in:入力電流
:出力電流
SW1:補助スイッチング素子S1に流れる電流
SW2:主スイッチング素子S2に流れる電流
LK:漏れインダクタンスLkに流れる電流
図3において、リレー10がONして回路が動作している定常状態では、図中にも示されているように、Vc1、Vc2、Vm、Vc3、Vc4、およびVoは、それぞれ以下の式から算出することができる。なお、Dは図2に示したデューティ、nはトランスTrの巻数比である。
Vc1=[D/(1−D)]・Vin
Vc2=Vin
Vm=Vc1+Vc2=[1/(1−D)]・Vin
Vc3=Vc1・n=[D/(1−D)]・Vin・n
Vc4=Vc2・n=Vin・n
Vo=Vc3+Vc4=[1/(1−D)]・Vin・n
これより、コンデンサC2の電圧Vc2は入力電圧Vinに等しく、コンデンサC1の電圧Vc1は、入力電圧VinとデューティDによって決まることがわかる。
図4は、図3の各部の電圧および電流の1周期分の波形を示している。本図は、非特許文献3の図2.2を引用したものである。横軸のt0〜t6は、それぞれ以下のタイミングを表している。t0は、補助スイッチング素子S1がOFFした直後のタイミングである。t1は、主スイッチング素子S2のゲート信号Vgs2が立ち上がる(LからHになる)タイミングである。t2は、ゲート信号Vgs2によって主スイッチング素子S2がONするタイミングである。t3は、主スイッチング素子S2のゲート信号Vgs2が立ち下がる(HからLになる)タイミングである。t4は、補助スイッチング素子S1のゲート信号Vgs1が立ち上がる(LからHになる)タイミングである。t5は、ゲート信号Vgs1によって補助スイッチング素子S1がONするタイミングである。t6は、補助スイッチング素子S1のゲート信号Vgs1が立ち下がる(HからLになる)タイミングである。
図5A〜図5Fは、1周期内の所定区間における第1変換回路11と第2変換回路12の電流経路を示している。各図の下の波形図は、区間A〜Fを表示するために、図4の波形図の一部を抜粋したものである。
図5Aは、区間A(t0〜t1)における電流経路を示している。区間Aでは、スイッチング素子S1、S2はいずれもOFF状態にある。第1変換回路11においては、補助スイッチング素子S1のOFFと同時に、寄生コンデンサCs1の充電が開始され、電圧Vs1はVc1+Vc2まで上昇する。一方、主スイッチング素子S2の寄生コンデンサCs2は放電し、電圧Vs2はゼロまで低下する。入力電流iinは最小値となり、漏れインダクタンス電流iLKは正のピーク値となる。第2変換回路12においては、ダイオードD3に流れていた電流iD3はそのまま流れ続ける。
図5Bは、区間B(t1〜t2)における電流経路を示している。区間Bでは、補助スイッチング素子S1はOFFを継続し、主スイッチング素子S2はONに切り替わる直前の状態にある。第1変換回路11においては、t1のタイミングでダイオードD2が導通する。このダイオードD2に流れる電流がゼロになるまでは、スイッチング素子S2はONしない。入力電流iinは最小値から増加し始め、漏れインダクタンス電流iLKはゼロまで減少する。第2変換回路12においては、ダイオードD3に流れていた電流iD3は、ゼロまで減少する。
図5Cは、区間C(t2〜t3)における電流経路を示している。区間Cでは、主スイッチング素子S2がONとなり、補助スイッチング素子S1はOFFを維持する。第1変換回路11においては、コンデンサC2の電圧Vc2が、一次巻線W1と漏れインダクタンスLkとの直列回路の両端に印加されて、一次巻線W1の電圧Vpの極性が正から負へ反転する(図4参照)。入力電流iinは増加を続け、漏れインダクタンス電流iLKはゼロから負方向へ増加し始める。第2変換回路12においては、ダイオードD4が導通し、このダイオードD4に電流iD4が流れ始める。また、二次巻線W2の電圧Vsの極性が正から負へ反転する(図4参照)。
図5Dは、区間D(t3〜t4)における電流経路を示している。区間Dでは、スイッチング素子S1はOFF状態を維持し、スイッチング素子S2もONからOFFに切り替わる。第1変換回路11においては、寄生コンデンサCs2がVs2=Vc1+Vc2となるまで充電されるとともに、寄生コンデンサCs1がVs1=0となるまで放電する。入力電流iinは最大となり、漏れインダクタンス電流iLKは負のピーク値となる。第2変換回路12においては、ダイオードD4に電流iD4が流れ続ける。
図5Eは、区間E(t4〜t5)における電流経路を示している。区間Eでは、主スイッチング素子S2はOFFを維持し、補助スイッチング素子S1はONに切り替わる直前の状態にある。第1変換回路11においては、寄生コンデンサCs1の放電終了と同時に、寄生ダイオードD1に電流が流れ始める。このダイオードD1の電流がゼロになるまで、補助スイッチング素子S1はONしない。入力電流iinは最大値から減少し始め、漏れインダクタンス電流iLKは負のピーク値からゼロまで減少する。第2変換回路12においては、ダイオードD4に流れていた電流iD4は、ゼロまで減少する。
図5Fは、区間F(t5〜t6)における電流経路を示している。区間Fでは、補助スイッチング素子S1がONとなり、主スイッチング素子S2はOFFを維持する。第1変換回路11においては、入力電流iinは最小値まで減少し、漏れインダクタンス電流iLKはゼロから正のピーク値まで増加する。第2変換回路12においては、ダイオードD3が導通して、このダイオードD3に電流iD3が流れる。タイミングt6で補助スイッチング素子S1がOFFになると、図5Aに戻って次の周期へ移行する。
電圧変換装置100の動作中、サーミスタThは、主スイッチング素子S2の温度を検出する。サーミスタThの検出出力(温度値)は、制御部14へ入力される。制御部14は、サーミスタThが検出した温度値を所定の閾値と比較し、温度値が閾値を超えると、主スイッチング素子S2の温度が異常上昇したと判断して、所定の制御を実行する。具体的には、制御部14は、ゲートドライバ13に対して、ゲート信号Vgs1、Vgs2の出力の停止を指令するか、または、ゲート信号Vgs2のデューティを小さくして、スイッチング素子S2に流れる電流を制限するなどの制御を行う。あるいは、制御部14は、リレー10をOFFに切り替えたり、主スイッチング素子S2の異常を知らせる警報を出力したりすることも可能である。
ところで、図1の回路において、主スイッチング素子S2の発熱量と、補助スイッチング素子S1の発熱量とを比較すると、前者の発熱量のほうが大きくなる。この理由は、以下のとおりである。
図6は、各スイッチング素子S1、S2に流れる電流isw1、isw2の波形を拡大した図である。これからわかるように、主スイッチング素子S2の電流isw2は、1周期Tにわたって大部分がプラス(+)の値であるのに対し、補助スイッチング素子S1の電流isw1は、1周期Tにわたってプラス(+)とマイナス(−)に振れる。このため、isw1のピーク値aに比べて、isw2のピーク値bが大きくなり、1周期Tの平均電流値も、isw2のほうがisw1よりも大きくなる。そして、各スイッチング素子S1、S2の発熱量は、それぞれに流れる電流の2乗に比例するから、主スイッチング素子S2の発熱量が、補助スイッチング素子S1の発熱量よりも大きくなる。
また、このような発熱量の違いは、各スイッチング素子S1、S2がZVS(ゼロボルトスイッチング動作)を行うための条件の違いからも説明できる。ZVSは、スイッチング素子の両端電圧がゼロの状態で素子をONさせることで、スイッチング損失を低減する駆動方式である。非特許文献3によると、補助スイッチング素子S1についてのZVSの条件は、以下のように表される。
(1/2)・L[|iLK(−pk)|+iin(max)]
>(1/2)・(Cs1+Cs2)(Vc1+Vc2 ・・・ (1)
また、主スイッチング素子S2についてのZVSの条件は、以下のように表される。
(1/2)・L[iLK(+pk)−iin(min)]
>(1/2)・(Cs1+Cs2)(Vc1+Vc2 ・・・ (2)
ここで、iLK(−pk)は、漏れインダクタンスLkに流れる電流iLKのマイナス側のピーク値であり、iLK(+pk)は、電流iLKのプラス側のピーク値である(図4参照)。また、iin(max)は、入力電流iinの最大値であり、iin(min)は、入力電流iinの最小値である(図4参照)。
上記の条件式(1)、(2)を対比すると、補助スイッチング素子S1の条件式(1)においては、不等式の左辺の[ ]内が加算項であるのに対し、主スイッチング素子S2の条件式(2)においては、不等式の左辺の[ ]内が減算項となっている。これは、条件式(1)と比べて条件式(2)のほうが、左辺の値が小さいため、不等式が成立しにくいことを意味する。すなわち、主スイッチング素子S2は、補助スイッチング素子S1よりもZVS動作を行いにくい、ということになる。その結果、主スイッチング素子S2においては、スイッチング損失が増加して、発熱量が大きくなるのである。
このように、図1の回路においては、主スイッチング素子S2の発熱量が、補助スイッチング素子S1の発熱量より大きくなり、補助スイッチング素子S1と主スイッチング素子S2とは、熱的に非対称となる。したがって、スイッチング素子S1、S2のそれぞれに対応して、2個のサーミスタを設けても、発熱量が小さい補助スイッチング素子S1用のサーミスタは、回路全体からみた場合、スイッチング素子の温度異常の検出に寄与する度合いは小さい。それよりは、発熱量の大きい主スイッチング素子S2のみにサーミスタを設けたほうが、少ないサーミスタで、高温になりやすい素子の温度異常を確実に検出することができ、効率的である。
こうした理由から、本実施形態では、図7に示したように、1個のサーミスタThを主スイッチング素子S2の近傍に配置している。このようにすることで、発熱量が大きい主スイッチング素子S2の温度異常を確実に検出することができ、主スイッチング素子S2の熱損傷や熱破壊を未然に防止することができる。また、各スイッチング素子S1、S2ごとにサーミスタを設ける必要がないので、サーミスタの数を最小限(1個)にして、コストを低減することができる。
また、本実施形態では、図7に示したように、サーミスタThを入力インダクタLinやトランスTrから、一定距離以上離れた位置に配置している。入力インダクタLinやトランスTrも発熱部品であるから、サーミスタThの付近にこれらの部品が存在すると、サーミスタThが当該部品で発生した熱の影響を受ける。このため、主スイッチング素子S2の温度を、サーミスタThで正確に検出できなくなるおそれがある。そこで、サーミスタThをこれらの部品から遠ざけることにより、主スイッチング素子S2の温度検出精度を向上させることができる。
以上述べた電圧変換装置100は、主スイッチング素子S2と補助スイッチング素子S1の組が1つだけ設けられた、単相型の電圧変換装置であるが、本発明は、たとえば非特許文献5に記載されているような、主スイッチング素子と補助スイッチング素子の組が複数設けられた、多相型の電圧変換装置にも適用が可能である。この場合は、各組の主スイッチング素子に対応して、サーミスタが設けられる。
多相型の電圧変換装置において、各相の主スイッチング素子と補助スイッチング素子のそれぞれにサーミスタを設けると、相数の2倍のサーミスタが必要となるが、本発明では、多相型の場合でも、サーミスタは主スイッチング素子のみに設けられるので、サーミスタの数は半分(相数分)に抑えられる。
図8は、他の実施形態に係る電圧変換装置100を示している。この電圧変換装置100は、第2変換回路12に出力インダクタLoが追加されている点が、図1の電圧変換装置100と異なっている。その他の構成については、図1と同じであるので、重複する部分の説明は省略する。図8の電圧変換装置100においても、図1の場合と同様の効果を得ることができる。
本発明では、以上述べた実施形態以外にも、以下のような種々の実施形態を採用することができる。
前記の実施形態においては、電圧変換装置100がDC−DCコンバータであったが、本発明の電圧変換装置は、たとえば非特許文献1に記載されているような、DC−ACコンバータであってもよい。この場合は、第2変換回路で得られた直流電圧をスイッチングして交流電圧に変換する、第3変換回路が設けられる。
前記の実施形態においては、温度センサとしてサーミスタThを用いた例を挙げたが、サーミスタの替わりに白金測温抵抗体などを温度センサとして用いてもよい。
前記の実施形態においては、スイッチング素子S1、S2としてFETを用いた例を挙げたが、FETの替わりにトランジスタやIGBTなどを用いてもよい。
前記の実施形態においては、直流電源1と第1変換回路11との間に設けられる開閉器として、リレー10を例に挙げたが、リレー10の替わりにスイッチ、FET、トランジスタなどを用いてもよい。
前記の実施形態においては、第2変換回路12の整流素子としてダイオードD3、D4を用いたが、ダイオードの替わりにFETを用いてもよい。
前記の各実施形態においては、車両に搭載される電圧変換装置を例に挙げたが、本発明は、車両用以外の電圧変換装置にも適用することができる。
1 直流電源
11 第1変換回路
12 第2変換回路
13 ゲートドライバ
14 制御部
100 電圧変換装置
C1 コンデンサ(第1コンデンサ)
C2 コンデンサ(第2コンデンサ)
Lin 入力インダクタ
S1 補助スイッチング素子
S2 主スイッチング素子
Th サーミスタ(温度センサ)
Tr トランス
W1 一次巻線
W2 二次巻線

Claims (3)

  1. 直流電源の直流電圧をスイッチングして交流電圧に変換する第1変換回路と、
    前記第1変換回路で変換された交流電圧を整流して直流電圧に変換する第2変換回路と、を備え、
    前記第1変換回路と前記第2変換回路とは、トランスによって絶縁されており、
    前記第1変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、前記トランスの一次巻線と、第1コンデンサと、第2コンデンサとを有し、
    前記直流電源に対して、前記入力インダクタと前記主スイッチング素子とは直列に接続されており、
    前記一次巻線と前記第2コンデンサとの直列回路が、前記主スイッチング素子に対して並列に接続されており、
    前記第1コンデンサと前記補助スイッチング素子との直列回路が、前記一次巻線に対して並列に接続されており、
    前記第2変換回路は、前記トランスの二次巻線と、前記二次巻線に発生した交流電圧を整流する整流素子と、を有している電圧変換装置において、
    前記補助スイッチング素子よりも前記主スイッチング素子に近い位置において、1個の温度センサが前記主スイッチング素子の近傍に配置されている、ことを特徴とする電圧変換装置。
  2. 請求項1に記載の電圧変換装置において、
    前記温度センサは、前記入力インダクタから一定距離以上離れた位置に設けられている、ことを特徴とする電圧変換装置。
  3. 請求項1または請求項2に記載の電圧変換装置において、
    前記温度センサは、前記トランスから一定距離以上離れた位置に設けられている、ことを特徴とする電圧変換装置。
JP2016191933A 2016-09-29 2016-09-29 電圧変換装置 Pending JP2018057181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016191933A JP2018057181A (ja) 2016-09-29 2016-09-29 電圧変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016191933A JP2018057181A (ja) 2016-09-29 2016-09-29 電圧変換装置

Publications (1)

Publication Number Publication Date
JP2018057181A true JP2018057181A (ja) 2018-04-05

Family

ID=61837106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016191933A Pending JP2018057181A (ja) 2016-09-29 2016-09-29 電圧変換装置

Country Status (1)

Country Link
JP (1) JP2018057181A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019187186A (ja) * 2018-04-17 2019-10-24 三菱電機株式会社 電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341801A (ja) * 1999-05-31 2000-12-08 Denso Corp 電気自動車用電源装置
JP2003204028A (ja) * 2002-01-09 2003-07-18 Toyota Motor Corp 半導体モジュール
JP2008072840A (ja) * 2006-09-14 2008-03-27 Toyota Industries Corp 電源回路
JP2014096886A (ja) * 2012-11-08 2014-05-22 Panasonic Corp 電源装置
JP2014103732A (ja) * 2012-11-19 2014-06-05 Tdk Corp 電源装置、および電源装置の故障検出方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341801A (ja) * 1999-05-31 2000-12-08 Denso Corp 電気自動車用電源装置
JP2003204028A (ja) * 2002-01-09 2003-07-18 Toyota Motor Corp 半導体モジュール
JP2008072840A (ja) * 2006-09-14 2008-03-27 Toyota Industries Corp 電源回路
JP2014096886A (ja) * 2012-11-08 2014-05-22 Panasonic Corp 電源装置
JP2014103732A (ja) * 2012-11-19 2014-06-05 Tdk Corp 電源装置、および電源装置の故障検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019187186A (ja) * 2018-04-17 2019-10-24 三菱電機株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
US10211719B2 (en) Power converter
JP5207568B1 (ja) 電流形インバータ装置、および電流形インバータ装置の制御方法
JP5538658B2 (ja) 電力変換装置
Song et al. A three-level DC-DC converter with wide-input voltage operations for ship-electric-power-distribution systems
JP5958531B2 (ja) インバータ装置
JP6206502B2 (ja) 電力変換装置及び電力変換方法
CN108370221B (zh) 电力转换装置
US9487098B2 (en) Power conversion apparatus
US20140056044A1 (en) Photovoltaic inverter and a control method thereof
US20150200607A1 (en) Power converter
JP6551340B2 (ja) 電圧変換装置
WO2019244614A1 (ja) 電力変換装置
JP2000116120A (ja) 電力変換装置
KR102149393B1 (ko) 태양전지 제어장치 및 제어 방법
JP6180576B1 (ja) Dc−dc電圧変換装置
JP6547709B2 (ja) 電圧変換装置
JP2018057181A (ja) 電圧変換装置
JP6147423B2 (ja) 電源装置の回路
Naayagi et al. Performance verification of dual active bridge DC-DC converter
JP2015228760A (ja) スイッチング電源装置
JP6575462B2 (ja) 電圧変換装置
Magne et al. Fundamentals of power electronics
JP6575461B2 (ja) 電圧変換装置
JP6593705B2 (ja) 電圧変換装置
JP2010068585A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190311

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303