JP2018049879A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2018049879A
JP2018049879A JP2016183295A JP2016183295A JP2018049879A JP 2018049879 A JP2018049879 A JP 2018049879A JP 2016183295 A JP2016183295 A JP 2016183295A JP 2016183295 A JP2016183295 A JP 2016183295A JP 2018049879 A JP2018049879 A JP 2018049879A
Authority
JP
Japan
Prior art keywords
layer
memory
latch
source
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016183295A
Other languages
English (en)
Other versions
JP6645940B2 (ja
Inventor
池田　圭司
Keiji Ikeda
圭司 池田
千加 田中
Chika Tanaka
千加 田中
沼田　敏典
Toshinori Numata
敏典 沼田
手塚　勉
Tsutomu Tezuka
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016183295A priority Critical patent/JP6645940B2/ja
Priority to US15/452,178 priority patent/US10056150B2/en
Publication of JP2018049879A publication Critical patent/JP2018049879A/ja
Application granted granted Critical
Publication of JP6645940B2 publication Critical patent/JP6645940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】 ラッチに保存されたデータが消滅することを抑制できる不揮発性半導体記憶装置を提供すること。【解決手段】 実施形態の不揮発性半導体記憶装置は、半導体基板Ｂａ上に設けられ、電気的書き換え可能な複数のメモリトランジスタを３次元状に配列してなるメモリセルアレイＭＡとを含む。半導体基板Ｂａの上方にはメモリセルアレイに書き込むデータを保持するラッチ１１が設けられている。ラッチ１１は、キャパシタＣと、前記キャパシタに接続され、酸化物半導体層を含む第１電界効果トランジスタＴｒ１とを含む。【選択図】 図８

Description

本発明の実施形態は不揮発性半導体記憶装置に関する。
ＮＡＮＤフラッシュメモリはプログラム時間を短縮するためのバッファメモリとしてインバーターラッチ回路で構成されるページバッファを実装している。
特許第５６３１９３８号公報
本発明の目的は、ラッチに保存されたデータが消滅することを抑制できる不揮発性半導体記憶装置を提供することにある。
実施形態の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に設けられ、電気的書き換え可能な複数のメモリトランジスタを３次元状に配列してなるメモリセルアレイとを含む。前記半導体基板の上方には前記メモリセルアレイに書き込むデータを保持するラッチが設けられている。前記ラッチは、キャパシタと、前記キャパシタに接続され、酸化物半導体層を含む第１電界効果トランジスタとを含む。
図１は、実施形態のＮＡＮＤ型フラッシュメモリの概略構成を示すブロック図である。 図２Ａは、実施形態のメモリセルアレイおよび階段状段差部を含む積層体の概略構成を示す斜視図である。 図２Ｂは、実施形態のメモリセルアレイおよび階段状段差部を含む積層体の平面図である。 図２Ｃは、図２Ｂの矢視２Ｃ−２Ｃ断面図である。 図２Ｄは、図２Ｂの矢視２Ｄ−２Ｄ断面図である。 図３は、実施形態のラッチの構成を示す断面図である。 図４は、メモリセルアレイの回路構成を示す回路図である。 図５は、メモリセルアレイの概略斜視図である。 図６は、実施形態のＮＡＮＤ型フラッシュメモリの周辺回路領域、メモリセルアレイおよび階段状段差部を示す平面図である。 図７は、図６の矢視７−７断面図である。 図８は、図６の矢視８−８断面図である。 図９は、実施形態のメモリトランジスタ層の構造を示す断面図である。 図１０は、実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１１は、図１０に続く実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１２は、図１１に続く実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１３は、図１２に続く実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１４は、図１３に続く実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１５は、図１４に続く実施形態のＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図である。 図１６は、他の実施形態のＮＡＮＤ型フラッシュメモリを説明するための断面図である。
以下、図面を参照しながら本発明の実施形態を説明する。図面は、模式的または概念的なものであり、各図面の寸法および比率等は、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号（添字等が異なるものを含む）は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
図１は、一実施形態のＮＡＮＤ型フラッシュメモリ１０の概略構成を示すブロック図である。以下、本願明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、Ｘ軸はロウ方向に平行な軸であり、Ｙ軸はカラム方向に平行な軸であり、そして、Ｚ軸はＸ軸およびＹ軸に対して直交する軸である。
図１に示すように、ＮＡＮＤ型フラッシュメモリ１０はメモリセルアレイＭＡを備えている。ＮＡＮＤ型フラッシュメモリ１０は、メモリセルアレイＭＡの周辺に設けられた、ロウデコーダＲＤ、ワード線接続回路ＳＷ、ビット線接続回路ＢＬＨＵおよびページバッファＰＧ等を含む周辺回路を備えている。周辺回路はメモリセルアレイＭＡを制御する。
メモリセルアレイＭＡは、後述するように、３次元的に配置された複数の電気的書き換え可能な複数のメモリトランジスタ（不図示）を備えている。また、メモリセルアレイＭＡは、図１のＸ軸に沿って延びる複数のワード線ＷＬ、Ｙ軸に沿って延びる複数のビット線ＢＬ、および、ソース線ＳＬを備えている。
メモリセルアレイＭＡは、複数の導電層および複数の絶縁層を備え、当該導電層と当該絶縁層とは交互に積層されている。メモリセルアレイＭＡの周辺には階段状段差部が設けられている。階段状段差部は複数の階段状の段差を含む。
図２Ａに、メモリセルアレイＭＡおよび階段状段差部ＳＲを含む積層体ＳＴＢの概略構成を示す斜視図を示す。また、図２Ｂに積層体ＳＴＢの平面図、図２Ｃに図２Ｂの矢視２Ｃ−２Ｃ断面図、図２Ｄに図２Ｂの矢視２Ｄ−２Ｄ断面図を示す。
図２Ａに示すように、積層体ＳＴＢは、導電層ＣＬおよびその上に設けられた絶縁層ＩＬとの対ＰＡＲが複数積層されてなる積層構造を備えている。
図２Ｃおよび図２Ｄに示すように、積層体ＳＴＢの中央部の直方体の部分およびその周囲の部分は、それぞれ、メモリセルアレイＭＡおよび階段状段差部ＳＲ（ＳＲ１，ＳＲ１'，ＳＲ２，ＳＲ２'）を構成する。階段状段差部ＳＲ１，ＳＲ１'，ＳＲ２，ＳＲ２'にはメモリセルアレイＭＡのメモリトランジスタは形成されない。
階段状段差部（第１階段状段差部）ＳＲ１の複数の階段状の段差は、図２Ｃに示すように、Ｙ軸のマイナス側（ビット線の長手方向）に沿って配置されている。階段状段差部ＳＲ１'の複数の階段状の段差は、図２Ｃに示すように、Ｙ軸のプラス側に沿って配置されている。
階段状段差部ＳＲ２の複数の階段状の段差は、図２Ｄに示すように、Ｘ軸のマイナス側に沿って配置されている。階段状段差部（第２階段状段差部）ＳＲ２'の複数の階段状の段差は、図２Ｄに示すように、Ｘ軸のプラス側（ビット線の長手方向と直交する方向）に沿って配置されている。
階段状段差部ＳＲ（ＳＲ１，ＳＲ１'，ＳＲ２，ＳＲ２'）は、周知の方法により、レジストを等方的にスリミング処理しつつ、積層された導電層ＣＬおよび絶縁層ＩＬをエッチングすることにより形成される。このため、階段状段差部ＳＲ（ＳＲ１，ＳＲ１'，ＳＲ２，ＳＲ２'）は、メモリセルアレイＭＡの四方を取り囲むように形成されるのが通常である（図２Ａ）。
図１に戻ると、ロウデコーダＲＤは、複数のワード線ＷＬを選択し、動作に必要な電圧を供給する。
ワード線接続回路ＳＷは、ワード線ＷＬとロウデコーダＲＤとを接続するためのスイッチング回路である。
階段状段差部ＳＲのＹ軸に平行な方向には、ビット線接続回路ＢＬＨＵおよびページバッファＰＧが配置されている。
ページバッファＰＧはラッチ１１およびセンスアンプ１２を含む。例えば、ビット線ＢＬ毎に１つのセンスアンプ１２および１つのラッチ１１が設けられている。なお、ビット線ＢＬ毎に１つのセンスアンプ１２および１つのラッチ１１が設けられていない場合もある。
ページバッファＰＧは、データの書き込み時には、外部から与えられる書き込みデータをラッチ１１で一時的に保持し、これをビット線ＢＬに転送して、ページ単位で一括してデータを書き込む。また、ページバッファＰＧは、データの読み出し時には、ページ単位でビット線ＢＬに読み出されたデータをセンスアンプ１２によりセンスおよび増幅し、これをラッチ１１で一時的に保持し、そして、外部へ出力する。ビット線接続回路ＢＬＨＵはラッチ１１とビット線ＢＬとを接続・遮断するための回路である。データの書き込み時および読み出し時には、ラッチ１１とビット線ＢＬとは接続される。
ラッチ１１は階段状段差部ＳＲ上に設けられ、センスアンプ１２はシリコン基板等の半導体基板の表面上に設けられている。
ここで、半導体基板の表面上にラッチを形成する場合、センスアンプを形成する領域とは別の領域にラッチを形成する必要がある。そのため、ラッチの分だけチップ面積は増大する。本実施形態の場合、階段状段差部ＳＲ上にラッチ１１が設けられているので、ラッチ１１に起因するチップ面積の増大（エリアペナルティ）は抑制されている。したがって、ページバッファＰＧの容量が増大しても、ページバッファＰＧのチップ面積の増大を抑制できる。
ページバッファＰＧの容量は、ＮＡＮＤ型メモリの３次元積層化、多値化による大容量化と高バンド幅化に対応するために増大している。そのため、本実施形態のようにチップ面積の増大を抑制できるＮＡＮＤ型フラッシュメモリ１０は、ビットコストの低減に有利である。
図３は、ラッチ１１の構成を示す断面図である。ラッチ１１は、２つの電界効果トランジスタ（以下、単にトランジスタという）Ｔｒ１，Ｔｒ２および１つのキャパシタＣを含む、２Ｔ１Ｃセルの構成を有する。
電界効果トランジスタＴｒ１は、酸化物半導体を材料とする半導体層（以下、酸化物半導体層という）１、ゲート絶縁膜２およびゲート電極３を備えている。トランジスタＴｒ１と同様に、トランジスタＴｒ２は、酸化物半導体層１、ゲート絶縁膜２およびゲート電極３を備えている。
酸化物半導体層は、例えば、ＩｎＧａＺｎＯ、ＩｎＳｎＺｎＯ、ＩｎＧａＳｎＺｎＯ、ＩｎＧａＳｎＯ、ＡｌＩｎＧａＺｎＯ、ＡｌＩｎＳｎＺｎＯ、Ｉｎ2 Ｏ3 、Ｇａ2 Ｏ3 、ＴｉＯ2 、ＺｎＯまたはＳｎＯ2 等の酸化物半導体を含む。酸化物半導体は例えばｎ型にドープされる。ＩｎＧａＺｎＯ、ＺｎＯ、ＴｉＯ2 、Ｇａ2 Ｏ3 、ＳｎＯ2 はワイドバンドギャップ半導体である。ゲート絶縁膜２は、例えば、シリコン酸化膜を含む。ゲート電極３は、例えば、タンタルナイトライド、チタンナイトライド、タングステンナイトライド、タンタル、チタン、タングステン、アルミニウムもしくはモリブデン、または、タンタル、チタン、タングステン、アルミニウムもしくはモリブデンの合金を含む金属膜（導電膜）である。
トランジスタＴｒ１，Ｔｒ２は酸化物半導体層１を用いているため、トランジスタＴｒ１，Ｔｒ２をいわゆるｐｎ接合が不要なジャンクションレス電界効果トランジスタとすることができる。ジャンクションレス電界効果トランジスタは、ソース／ドレイン領域およびチャネル領域の導電型が同一であるため、トランジスタの駆動時においてゲート電極直下のチャネル領域内に空乏層が形成されることによって、トランジスタがオフされる。
トランジスタＴｒ１，Ｔｒ２はｐｎ接合が不要であることから、トランジスタＴｒ１，Ｔｒ２の製造プロセスは簡略化される。また、トランジスタＴｒ１，Ｔｒ２は酸化物半導体１を有するため、トランジスタＴｒ１，Ｔｒ２の微細化が進展した場合にも、その伝導度を高く維持することができる。
キャパシタＣは、第１キャパシタ電極４と、第１キャパシタ電極４の側面および底面を覆うキャパシタ絶縁膜５と、キャパシタ絶縁膜５の側面および底面を覆う第２キャパシタ電極６とを含む。キャパシタＣは、絶縁膜７中に形成されたトレンチキャパシタである。
トランジスタＴｒ１の酸化物半導体層１の一方のソース／ドレイン領域はキャパシタＣの第２キャパシタ電極６の上端に接続される。トランジスタＴｒ１の酸化物半導体層１の他方のソース／ドレイン領域はセンスアンプ（不図示）に接続される。
トランジスタＴｒ２の酸化物半導体層１の一方のソース／ドレイン領域はキャパシタＣの第２キャパシタ電極６の上端に接続される。トランジスタＴｒ２の酸化物半導体層１の他方のソース／ドレイン領域はビット線（不図示）に接続される。
酸化物半導体によってチャネルが形成されるトランジスタＴｒ１，Ｔｒ２は１×１０-22（Ａ／μｍ）以下という非常に低いオフリーク電流特性が期待される。このため、キャパシタ５を含むラッチ１１のリテンションタイムは１０日以上という非常に長い期間となる。すなわち、実施形態のラッチ１１はほぼ不揮発性メモリとして利用できることが明らかになった。そのため、ページバッファＰＧに供給される電源が遮断されても、ラッチ１１により保持されたデータが消滅することは抑制される。
一方、周知のページバッファのラッチ、例えば、インバーターで構成されたインバーターラッチ（揮発性メモリ）は、電源の遮断によって保持されているデータは消滅する可能性がある。そのため、ページバッファの容量の増大に伴って、消失するデータサイズも増大する可能性がある。実施形態のラッチ１１はこのような問題はない。
また、周知のページバッファの一つとして、データの消失を防止するために、電源遮断時にインバーターラッチからＦｅ−ＲＡＭ（不揮発性メモリ）へのデータを退避するタイプのものが知られている。しかし、このタイプのページバッファは、Ｆｅ−ＲＡＭが必要であることから、チップ面積が増大する。また、電源遮断時のデータ退避動作および電源復帰時のデータ書き戻しが必要であるため、動作が複雑になる。実施形態のページバッファＰＧはこのような問題はない。
次に、メモリセルアレイＭＡについて説明する。図４は、メモリセルアレイＭＡの回路構成の一例を示す回路図である。
メモリセルアレイＭＡは、複数のメモリブロックＭＢを有する。メモリブロックＭＢは半導体基板（図示略）上に形成され、Ｙ軸に平行な方向に配列されている。
メモリブロックＭＢは、複数のメモリストリングＭＳ、ソース側選択トランジスタＳＳＴｒおよびドレイン側選択トランジスタＳＤＴｒを備えている。メモリストリングＭＳは、直列接続されたメモリトランジスタ（メモリセル）ＭＴｒ１〜ＭＴｒ４を備えている。図４の例では、説明の簡単化のため、１つのメモリストリングＭＳが４つのメモリトランジスタＭＴｒを含む例を説明しているが、これに限られず、１つのメモリストリングＭＳは、より多数のメモリトランジスタを含んでいても構わない。
ドレイン側選択トランジスタＳＤＴｒは、メモリストリングＭＳの一端（メモリトランジスタＭＴｒ４）に接続されている。ソース側選択トランジスタＳＳＴｒは、メモリストリングＭＳの他端（メモリトランジスタＭＴｒ１）に接続されている。メモリストリングＭＳは、例えば、１つのメモリブロックＭＢ毎に、複数行、複数列に亘りＸＹ平面においてマトリクス状に設けられている。
メモリブロックＭＢにおいて、マトリクス状に配列されたメモリトランジスタＭＴｒ１の制御ゲートはワード線ＷＬ１に共通接続されている。同様に、メモリトランジスタＭＴｒ２の制御ゲートはワード線ＷＬ２に共通接続され、メモリトランジスタＭＴｒ３の制御ゲートはワード線ＷＬ３に共通接続され、そして、メモリトランジスタＭＴｒ４の制御ゲートはワード線ＷＬ４に共通接続されている。
メモリブロックＭＢにおいて、Ｘ軸に平行な方向に一列に配列された各ドレイン側選択トランジスタＳＤＴｒの制御ゲートは、ドレイン側選択ゲート線ＳＧＤに共通接続されている。ドレイン側選択ゲート線ＳＧＤは、１つのメモリブロックＭＢの中においてＹ軸に沿って所定ピッチで複数本設けられている。また、Ｙ軸に沿って一列に配列されたドレイン側選択トランジスタＳＤＴｒの他端は、ビット線ＢＬに共通に接続されている。ビット線ＢＬは、メモリブロックＭＢを跨いでＹ軸に沿って延びるように形成されている。ビット線ＢＬは、Ｘ軸に沿って所定ピッチで複数本設けられている。
１つのメモリブロックＭＢにおいて、すべてのソース側選択トランジスタＳＳＴｒの制御ゲートは、ソース側選択ゲート線ＳＧＳに共通接続されている。また、Ｙ軸に沿って配列されたソース側選択トランジスタＳＳＴｒの他端は、ソース線ＳＬに共通に接続されている。
図５はメモリセルアレイの概略斜視図である。図６はＮＡＮＤ型フラッシュメモリ１０の周辺回路領域、メモリセルアレイおよび階段状段差部を示す平面図である。図７は図６の矢視７−７断面図である。図８は図６の矢視８−８断面図である。図８は図３に対応する断面図である。また、図８の絶縁膜７０，７１は図３の絶縁膜７に対応する。
上述したメモリセルアレイＭＡは、図５および図７に示すように、メモリブロックＭＢ毎に、半導体基板Ｂａ上に順次積層されたソース側選択トランジスタ層２０、メモリトランジスタ層３０、ドレイン側選択トランジスタ層４０および配線層５０を含む。
ソース側選択トランジスタ層２０は、ソース側選択トランジスタＳＳＴｒとして機能する層である。メモリトランジスタ層３０は、メモリストリングＭＳ（メモリトランジスタＭＴｒ１〜ＭＴｒ４）として機能する層である。ドレイン側選択トランジスタ層４０は、ドレイン側選択トランジスタＳＤＴｒとして機能する層である。配線層５０は、各種配線として機能する層である。
図５のソース側選択トランジスタ層２０は、図７に示すように、半導体基板Ｂａ上に順次設けられたソース側第１絶縁層２１、ソース側導電層２２およびソース側第２絶縁層２３を含む。ソース側導電層２２は、メモリブロックＭＢに亘って、Ｘ軸およびＹ軸に沿って２次元的に広がる形状（板状の形状）を有する。
ソース側第１絶縁層２１およびソース側第２絶縁層２３は、例えば、ＳｉＯ2 膜等のシリコン酸化膜を含む。ソース側導電層２２は、例えば、ポリシリコン膜を含む。また、ソース側選択トランジスタ層２０は、図７に示すように、ソース側第１絶縁層２１、ソース側導電層２２およびソース側第２絶縁層２３を貫通するソース側ホール２４を有する。ソース側ホール２４は、上から見て、Ｘ軸およびＹ軸で規定される面内においてマトリクス状には配置されている。
さらに、ソース側選択トランジスタ層２０は、図７に示すように、ソース側ホール２４に面する側壁に順次設けられたソース側ゲート絶縁層２５およびソース側柱状半導体層２６を含む。ソース側ホール２４はソース側ゲート絶縁層２５およびソース側柱状半導体層２６によって埋めている。
ソース側柱状半導体層２６はＺ軸に沿って（積層方向に）延びる柱状の形状を有する。ソース側柱状半導体層２６の上面は後述する柱状半導体層３５の下面に接する。ソース側柱状半導体層２６の下面は半導体基板Ｂａの表面に拡散層Ｂａ１に接する。拡散層Ｂａ１はソース線ＳＬとして機能する。ソース側ゲート絶縁層２５は、例えば、ＳｉＯ2 膜等のシリコン酸化膜を含む。ソース側柱状半導体層２６は、例えば、ポリシリコン膜を含む。
ソース側選択トランジスタ層２０中のソース側導電層２２は、ソース側選択トランジスタＳＳＴｒの制御ゲートおよびソース側選択ゲート線ＳＧＳとして機能する。
また、メモリトランジスタ層３０は、図５および図７に示すように、ソース側選択トランジスタ層２０上に順次設けられた、第１ワード線導電層３１ａ、第１ワード線間絶縁層３２ａ、第２ワード線導電層３１ｂ、第２ワード線間絶縁層３２ｂ、第３ワード線導電層３１ｃ、第３ワード線間絶縁層３２ｃ、第４ワード線導電層３１ｄ、第４ワード線間絶縁層３２ｄを含む。
第１〜第４ワード線導電層３１ａ〜３１ｄおよび第１〜第４ワード線間絶縁層３２ａ〜３２ｄは、Ｘ軸およびＹ軸で規定される面内において２次元的に広がる形状（板状の形状）を有する。第１〜第４ワード線導電層３１ａ〜３１ｄ、および、第１〜第４ワード線間絶縁層３２ａ〜３２ｄは、メモリブロックＭＢ毎に分断されている。
また、メモリトランジスタ層３０は、図７に示すように、第１〜第４ワード線導電層３１ａ〜３１ｄおよび第１〜第４ワード線間絶縁層３２ａ〜３２ｄを貫通するメモリホール３３を有する。メモリホール３３は、Ｘ軸およびＹ軸で規定される面内においてマトリクス状に配置されている。メモリホール３３はソース側ホール２４と整合する位置に配置されている。
さらに、メモリトランジスタ層３０は、図９に示すように、メモリホール３３に面する側壁に順次設けられたブロック絶縁層３４ａ、電荷蓄積層３４ｂ、トンネル絶縁層３４ｃおよび柱状半導体層３５を含む。
ブロック絶縁層３４ａは、メモリホール３３に面する側壁に所定の厚みをもって設けられている。電荷蓄積層３４ｂは、ブロック絶縁層３４ａの側壁に所定の厚みをもって設けられている。トンネル絶縁層３４ｃは、電荷蓄積層３４ｂの側壁に所定の厚みをもって設けられている。柱状半導体層３５は、ブロック絶縁層３４ａ、電荷蓄積層３４ｂおよびトンネル絶縁層３４ｃを介してメモリホール３３を埋めるように設けられている。
柱状半導体層３５は、Ｚ軸に沿って（積層方向に）延びる柱状の形状を有する。柱状半導体層３５の下面はソース側柱状半導体層２６の上面に接する。一方、柱状半導体層３５の上面は、後述するドレイン側柱状半導体層４４の下面に接する。
ブロック絶縁層３４ａおよびトンネル絶縁層３４ｃは、例えば、ＳｉＯ2 膜等のシリコン酸化膜を含む。電荷蓄積層３４ｂは、例えば、Ｓｉ3 Ｎ4 膜等のシリコン窒化膜を含む。柱状半導体層３５は、例えば、ポリシリコン膜を含む。
メモリトランジスタ層３０中の第１〜第４ワード線導電層３１ａ〜３１ｄは、メモリトランジスタＭＴｒ１〜ＭＴｒ４の制御ゲートおよびワード線ＷＬ１〜ＷＬ４として機能する。
ドレイン側選択トランジスタ層４０は、図５および図７に示すように、メモリトランジスタ層３０上に設けられたドレイン側導電層４１を含む。ドレイン側導電層４１の下面は柱状半導体層３５の上面に接する。ドレイン側導電層４１はＸ軸に沿って延びるストライプ状の形状を有する。また、複数のドレイン側導電層４１は、図５に示すように、Ｙ軸に沿って所定ピッチで配置される。ドレイン側導電層４１は、例えば、ポリシリコン膜を含む。
また、ドレイン側選択トランジスタ層４０は、図７に示すように、ドレイン側導電層４１を貫通するドレイン側ホール４２を有する。ドレイン側ホール４２は、上から見て、Ｘ軸およびＹ軸で規定される面内においてマトリクス状には配置されている。ドレイン側ホール４２は、メモリホール３３に整合する位置に配置されている。
さらに、ドレイン側選択トランジスタ層４０は、図７に示すように、ドレイン側ホール４２に面する側壁に順次設けられたドレイン側ゲート絶縁層４３およびドレイン側柱状半導体層４４を含む。ドレイン側ゲート絶縁層４３は、ドレイン側ホール４２に面する側壁に所定の厚みをもって設けられている。ドレイン側柱状半導体層４４は、ドレイン側ホール４２を埋めるように設けられている。ドレイン側柱状半導体層４４は、Ｚ軸に沿って（積層方向に）延び柱状の形状を有する。ドレイン側柱状半導体層４４の下面は、柱状半導体層３５の上面に接する。
ドレイン側ゲート絶縁層４３は、例えば、ＳｉＯ2 膜等のシリコン酸化膜を含む。ドレイン側柱状半導体層４４は、例えば、ポリシリコン膜を含む。ドレイン側導電層４１は、ドレイン側選択トランジスタＳＤＴｒの制御ゲートおよびドレイン側選択ゲート線ＳＧＤとして機能する。
メモリセルアレイＭＡの配線層５０は、図７に示すように、コンタクトプラグ５１および第１配線層５２を含む。コンタクトプラグ５１の下面は、ドレイン側柱状半導体層４４の上面に接する。第１配線層５２の下面は、コンタクトプラグ５１の上面に接する。第１配線層５２はビット線ＢＬとして機能する。
階段状段差部ＳＲは、図７に示すように、第１〜第４ワード線導電層３１ａ〜３１ｄを延長して形成される配線層３１ａ’〜３１ｄ’を有する。配線層３１ａ’〜３１ｄ’は、それぞれ、第１〜第４ワード線導電層３１ａ〜３１ｄと同一層に設けられ、電気的および物理的に接続されている。言い換えれば、配線層３１ａ’〜３１ｄ’は、それぞれ、第１〜第４ワード線導電層３１ａ〜３１ｄと一体的に形成されている。
配線層３１ａ’〜３１ｄ’、および、その間に挟まれる層間絶縁層３２ａ’〜３２ｄ’は、Ｘ軸に沿ったところの端部の位置が異なるように階段状になっており、階段部ＳＴを構成している。具体的には、図６に示す階段部ＳＴは、Ｘ軸に沿って段差部ＳＴ１〜ＳＴ４を含む。段差部ＳＴ１〜ＳＴ４のそれぞれからＺ軸に沿ってコンタクトプラグＣ１が延びる。
図７の層３１ａ〜３１ｄ，３１ａ’〜３１ｄ’で構成される四つの導電層は図２Ａの４つの導電層ＣＬに対応する。図７の層３２ａ〜３２ｄ，３２ａ’〜３２ｄ’で構成される４つの絶縁層は図２Ａの４つの絶縁層ＩＬに対応する。図７の段差部ＳＴ１〜ＳＴ４は、例えば、図２Ｃの階段状段差部ＳＲ２’に対応する。
段差部ＳＴ１〜ＳＴ４の配線層５０は、図７に示すように、コンタクトプラグＣ２および第２配線層５３を含む。コンタクトプラグＣ２の下面は、コンタクトプラグＣ１の上面に接する。第２配線層５３の下面は、コンタクトプラグＣ２の上面に接する。第２配線層５３はワード線ＷＬとして機能する。
図１０−図１５は、一実施形態に係るＮＡＮＤ型フラッシュメモリの製造方法を説明するための断面図であり、特にページバッファを構成するラッチの製造方法を説明するための断面図である。図１０−図１５は、図６の平面図の矢視８−８断面図に相当する。
［図１０］
周知の方法を用いて、半導体基板Ｂａ上に、拡散層Ｂａ１、センスアンプを構成するＭＯＳトランジスタＴｒ３、ソース側選択トランジスタ層２０、メモリトランジスタ層３０、ドレイン側選択トランジスタ層４０、絶縁膜７１を形成する。
［図１１］
図７のコンタクトプラグＣ１が埋め込まれるホールを形成する工程において、ラッチを構成するキャパシタが形成されるトレンチ８１も同時に形成する。トレンチ８１は、フォトリソグラフィプロセスおよびエッチングプロセスを用いて形成する。
本実施形態では、トレンチ８１は導電層３１ａの上面に達するように形成しているが、導電層３１ｂ、導電層３１ｃまたは導電層３１ｄの上面に達するように形成しても構わない。すなわち、トレンチ８１は、必要なキャパシタ容量が確保できる深さに対応する導電層の上面に達するように形成する。トレンチ８１の深さは、例えば、３μｍである。
［図１２］
絶縁膜７１を含む領域上に、トレンチ８１の側面および底面を覆うように絶縁膜７０を形成し、続いて絶縁膜７０上に第２キャパシタ電極となる導電膜６、キャパシタ絶縁膜となる絶縁膜５、第１キャパシタ電極となる導電膜４を順次形成する。導電膜４はトレンチ８１を埋め込むように形成する。
［図１３］
ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いて、トレンチ８１外部の導電膜４、絶縁膜５、導電膜６および絶縁膜７０を除去するとともに、これらの膜４，５，６，７０を除去して現れる表面を平坦化する。本工程でラッチを構成するキャパシタＣは完成する。また、本工程以降の導電膜４、絶縁膜５、導電膜６をそれぞれ第１キャパシタ電極４、キャパシタ絶縁膜５および第２キャパシタ電極６という。
［図１４］
絶縁膜７１を含む領域上に酸化物半導体層１を形成し、続いて酸化物半導体層１上にゲート絶縁膜となる絶縁膜２、ゲート電極となる導電膜３を順次形成する。酸化物半導体層１は、第１キャパシタ電極４、キャパシタ絶縁膜５および第２キャパシタ電極６の上面に接触するように形成する
［図１５］
導電膜３、絶縁膜２を順次パターニングすることにより、２つのゲート電極３、２つのゲート絶縁膜２を形成する。より詳細には、図１４の導電膜３上にレジストパターン（不図示）を形成し、当該レジストパターンをマスクにして導電膜３をエッチングすることにより、２つのゲート電極３を形成し、続いて上記レジストパターンをマスクにして絶縁膜２をエッチングすることにより２つのゲート絶縁膜２を形成する。
その後、酸化物半導体層１をパターニングすることにより、２つのトランジスタＴｒ１，Ｔｒ２が得られる。より詳細には、酸化物半導体層１およびゲート電極３の上にレジストパターン（不図示）を形成し、当該レジストパターンをマスクにして酸化物半導体層１をエッチングすることにより、２つのトランジスタＴｒ１，Ｔｒ２が得られる。
その後、周知の方法により、層間絶縁膜７２、コンタクトプラグ８ａ，８ｂ，５１，７４、層間絶縁膜７３、第１配線層（ビット線）５２、第２配線層（不図示）、第３配線層５４を形成することにより、図８に示された構造が得られる。
図８に示すように、トランジスタＴｒ１の一方のソース／ドレイン領域はプラグ８ａ、第３配線層５４およびプラグ７４を介して、センスアンプを構成するＭＯＳトランジスタＴｒ３の一方のソース／ドレイン領域９に接続される。トランジスタＴｒ２の一方のソース／ドレイン領域はプラグ８ｂを介して第１配線層（ＢＬ線）５２に接続される。
図８のソース側選択トランジスタ層２０、メモリトランジスタ層３０およびドレイン側選択トランジスタ層４０は階段状段差部（第１階段状段差部）を構成している。当該第１階段状段差部は、図７の段差部ＳＴ１〜ＳＴ４が図２Ｃの階段状段差部（第１階段状段差部）ＳＲ２’に対応する場合、図２Ｂの階段状段差部（第１階段状段差部）ＳＲ１に対応する。
本実施形態ではラッチ１１はビット線と階段状段差部との間に設けられているが、図１６に示すように、第１配線層（ビット線）５２の上方の領域に設けても構わない。当該領域は、配線や素子等が配置されていない空きスペースである。
なお、図１６において、７５はコンタクトプラグを示しており、７６は配線層、９０および９１は層間絶縁膜を示している。コンタクトプラグ７５は層間絶縁膜９０，９１を貫通する。配線層７６は層間絶縁膜９１上に設けられている。トランジスタＴｒ２はコンタクトプラグ８ｂ、配線層７６およびコンタクトプラグ７５を介して第１配線層（ビット線）５２に接続されている。
また、トランジスタＴｒ１，Ｔｒ２およびキャパシタＣは、図１６に示すように、周辺回路領域の上方の配線や素子等が形成されていない空きスペースとなっている領域９２に形成しても構わない。
また、本実施形態では、直線型のメモリストリングＭＳを備えるＮＡＮＤ型フラッシュメモリ１０の場合について説明したが、パイプ型のメモリストリングを備えるＮＡＮＤ型フラッシュメモリを用いても構わない。
以上述べた実施形態の不揮発性半導体記憶装置の上位概念、中位概念および下位概念の一部または全ては、例えば、以下のような付記１−１８またはその組合せで表現できる。
［付記１］
半導体基板と、
前記半導体基板上に設けられ、電気的書き換え可能な複数のメモリトランジスタを３次元状に配列してなるメモリセルアレイと、
前記半導体基板の上方に設けられ、前記メモリセルアレイに書き込むデータを保持するラッチであって、キャパシタと、前記キャパシタに接続され、酸化物半導体層を含む第１電界効果トランジスタとを備える前記ラッチと
を具備してなることを特徴とする不揮発性半導体記憶装置。
［付記２］
前記第１電界効果トランジスタは、酸化物半導体層内に設けられた一対のソース／ドレイン領域と、前記一対のソース／ドレイン領域との間に設けられ、前記一対のソース／ドレイン領域と同じ導電型のチャネル領域とを具備してなることを特徴とする付記１に記載の不揮発性半導体記憶装置。
［付記３］
前記ラッチは、前記キャパシタに接続され、酸化物半導体層を含む第２電界効果トランジスタをさらに具備してなることを特徴とする付記１に記載の不揮発性半導体記憶装置。
［付記４］
前記第２電界効果トランジスタは、前記酸化物半導体層内に設けられた一対のソース／ドレイン領域と、前記一対のソース／ドレイン領域との間に設けられ、前記一対のソース／ドレイン領域と同じ導電型のチャネル領域とを具備してなることを特徴とする付記３に記載の不揮発性半導体記憶装置。
［付記５］
前記第１電界効果トランジスタと前記第２電界効果トランジスタとは直列接続されており、前記第１電界効果トランジスタと前記第２電界効果トランジスタとの接続ノードには前記キャパシタが接続されていることを特徴とする付記３または４に記載の不揮発性半導体記憶装置。
［付記６］
前記第１電界効果トランジスタおよび前記第２電界効果トランジスタはそれぞれゲート電極をさらに具備してなり、前記ゲート電極は銅、タンタルナイトライド、チタンナイトライド、タングステンナイトライド、タンタル、チタン、タングステン、アルミニウムもしくはモリブデン、または、タンタル、チタン、タングステン、アルミニウムもしくはモリブデンの合金を含むことを特徴とする付記３ないし５のいずれか１項に記載の不揮発性半導体記憶装置。
［付記７］
前記酸化物半導体層は、ＩｎＧａＺｎＯ、ＩｎＳｎＺｎＯ、ＩｎＧａＳｎＺｎＯ、ＩｎＧａＳｎＯ、ＡｌＩｎＧａＺｎＯ、ＡｌＩｎＳｎＺｎＯ、Ｉｎ2 Ｏ3 、Ｇａ2 Ｏ3 、ＴｉＯ2 、ＺｎＯまたはＳｎＯ2 を含むことを特徴とする付記１ないし６のいずれか１項に記載の不揮発性半導体記憶装置。
［付記８］
前記ラッチはページバッファを構成することを特徴とする付記１ないし７のいずれか１項に記載の不揮発性半導体記憶装置。
［付記９］
センスアンプおよびビット線をさらに具備してなり、前記ラッチの前記第１電界効果トランジスタは前記センスアンプに接続され、前記ラッチの前記第２電界効果トランジスタは前記ビット線に接続されていることを特徴とする付記５ないし８のいずれか１項に記載の不揮発性半導体記憶装置。
［付記１０］
前記メモリセルアレイの周辺に設けられ、複数の階段状の段差を含む第１階段状段差部をさらに具備してなり、前記ラッチは前記第１階段状段差部上に配置されていることを特徴とする付記９に記載の不揮発性半導体記憶装置。
［付記１１］
前記第１階段状段差部の前記複数の階段状の段差は、前記ビット線の長手方向に沿って配置されていることを特徴とする付記１０に記載の不揮発性半導体記憶装置。
［付記１２］
前記ラッチは前記ビット線よりも低い位置に配置されていることを特徴とする付記９ないし１１のいずれか１項に記載の不揮発性半導体記憶装置。
［付記１３］
前記ラッチは前記ビット線よりも高い位置に配置されていることを特徴とする付記９ないし１１のいずれか１項に記載の不揮発性半導体記憶装置。
［付記１４］
前記メモリセルアレイの周辺に設けられ、複数の階段状の段差を含む第２階段状段差部をさらに具備してなることを特徴とする付記１０ないし１３のいずれか１項に記載の不揮発性半導体記憶装置。
［付記１５］
前記第２階段状段差部の前記複数の階段状の段差は、前記ビット線の長手方向と直交する方向に沿って配置されていることを特徴とする付記１４に記載の不揮発性半導体記憶装置。
［付記１６］
前記第２階段状段差部の階段状の段差を構成する導電層に接続されるプラグをさらに具備してなることを特徴とする付記１４または１５に記載の不揮発性半導体記憶装置。
［付記１７］
前記ラッチは、前記メモリセルアレイの外側の前記半導体基板の表面の上方に配置されていることを特徴とする１ないし８のいずれか１項に記載の不揮発性半導体記憶装置。
［付記１８］
前記メモリセルアレイは、前記複数のメモリトランジスタは直列に接続されていることを特徴とする付記１ないし１７のいずれか１項に記載の不揮発性半導体記憶装置。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Ｂａ…半導体基板、Ｂａ１…拡散層、ＢＬ…ビット線、ＢＬＨＵ…ビット線接続回路、Ｃ…キャパシタ、Ｃ１，Ｃ２…コンタクトプラグ、ＭＡ…モリセルアレイ、ＭＢ…メモリブロック、ＭＴｒ１〜ＭＴｒ４…メモリトランジスタ、ＲＤ…ロウデコーダ、ＰＧ…ページバッファ、ＰＳＲ…板状部材、ＳＤＴｒ…ドレイン側選択トランジスタ、ＳＧＤ…ドレイン側選択ゲート線、ＳＧＳ…ソース側選択ゲート線、ＳＬ…ソース線、ＳＲ…階段状段差部、ＳＲ１…第１階段状段差部、ＳＲ２'…第２階段状段差部、ＳＳＴｒ…ソース側選択トランジスタ、ＳＴ，ＳＴ１〜ＳＴ４…階段部、ＳＷ…ワード線接続回路、Ｔｒ１，Ｔｒ２…トランジスタ、ＷＬ１〜ＷＬ４…ワード線、１…酸化物半導体層、２…ゲート絶縁膜、３…ゲート電極、４…第１キャパシタ電極、５…キャパシタ絶縁膜、６…第２キャパシタ電極、７…絶縁膜、１０…ＮＡＮＤ型フラッシュメモリ、１１…ラッチ、１２…センスアンプ、２０…ソース側選択トランジスタ層、２１…ソース側導電層、２２…ソース側導電層、２３…ソース側第２絶縁層、２４…ソース側ホール、２５…ソース側ゲート絶縁層、２６…ソース側柱状半導体層、３０…メモリトランジスタ層、３１…導電層、３１ａ〜３１ｄ…ワード線導電層、３１ａ’〜３１ｄ’…配線層、３２ａ〜３２ｄ…ワード線間絶縁層、３２ａ’〜３２ｄ’…層間絶縁層、３２…絶縁膜、３３…メモリホール、３４ａ…ブロック絶縁層、３４ｂ…電荷蓄積層、３４ｃ…トンネル絶縁層、３５…柱状半導体層、４０…ドレイン側選択トランジスタ層、４１…ドレイン側導電層、４２…ドレイン側ホール、４３…ドレイン側ゲート絶縁層、４４…ドレイン側柱状半導体層、５０…配線層、５１…コンタクトプラグ、５２…第１配線層、５３…第２配線層、７０，７１…絶縁膜、８１…トレンチ。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に設けられ、電気的書き換え可能な複数のメモリトランジスタを３次元状に配列してなるメモリセルアレイと、
    前記半導体基板の上方に設けられ、前記メモリセルアレイに書き込むデータを保持するラッチであって、キャパシタと、前記キャパシタに接続され、酸化物半導体層を含む第１電界効果トランジスタとを備える前記ラッチと
    を具備してなることを特徴とする不揮発性半導体記憶装置。
  2. 前記第１電界効果トランジスタは、酸化物半導体層内に設けられた一対のソース／ドレイン領域と、前記一対のソース／ドレイン領域との間に設けられ、前記一対のソース／ドレイン領域と同じ導電型のチャネル領域とを具備してなることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記ラッチは、前記キャパシタに接続され、酸化物半導体層を含む第２電界効果トランジスタをさらに具備してなることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  4. 前記第２電界効果トランジスタは、前記酸化物半導体層内に設けられた一対のソース／ドレイン領域と、前記一対のソース／ドレイン領域との間に設けられ、前記一対のソース／ドレイン領域と同じ導電型のチャネル領域とを具備してなることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  5. 前記第１電界効果トランジスタと前記第２電界効果トランジスタとは直列接続されており、前記第１電界効果トランジスタと前記第２電界効果トランジスタとの接続ノードには前記キャパシタが接続されていることを特徴とする請求項３または４に記載の不揮発性半導体記憶装置。
JP2016183295A 2016-09-20 2016-09-20 不揮発性半導体記憶装置 Active JP6645940B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016183295A JP6645940B2 (ja) 2016-09-20 2016-09-20 不揮発性半導体記憶装置
US15/452,178 US10056150B2 (en) 2016-09-20 2017-03-07 Non-volatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183295A JP6645940B2 (ja) 2016-09-20 2016-09-20 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2018049879A true JP2018049879A (ja) 2018-03-29
JP6645940B2 JP6645940B2 (ja) 2020-02-14

Family

ID=61621286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183295A Active JP6645940B2 (ja) 2016-09-20 2016-09-20 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US10056150B2 (ja)
JP (1) JP6645940B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015218A (ko) * 2019-08-01 2021-02-10 삼성전자주식회사 수직형 메모리 장치
US10923500B2 (en) 2018-09-19 2021-02-16 Toshiba Memory Corporation Memory device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430302B2 (ja) * 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
JP7338975B2 (ja) * 2018-02-12 2023-09-05 三星電子株式会社 半導体メモリ素子
KR102630024B1 (ko) 2018-10-04 2024-01-30 삼성전자주식회사 반도체 메모리 소자
KR102710363B1 (ko) 2018-12-13 2024-09-27 삼성전자주식회사 3차원 반도체 메모리 장치
JP2020145372A (ja) * 2019-03-08 2020-09-10 キオクシア株式会社 半導体記憶装置
JP7102363B2 (ja) 2019-03-18 2022-07-19 キオクシア株式会社 半導体記憶装置
KR102650428B1 (ko) 2019-11-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102682345B1 (ko) 2020-01-17 2024-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11404091B2 (en) * 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array word line routing
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11348640B1 (en) * 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US12113015B2 (en) * 2021-08-06 2024-10-08 Micron Technology, Inc. Vertical transistor fuse latches
US11862215B2 (en) 2021-08-27 2024-01-02 Micron Technology, Inc. Access line having a resistive layer for memory cell access

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062075A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2012128189A1 (en) * 2011-03-24 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
WO2015087935A1 (ja) * 2013-12-10 2015-06-18 株式会社 東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
US20150340094A1 (en) * 2014-05-22 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and healthcare system
US20160268304A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079696A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体記憶装置
US20050162895A1 (en) * 2004-01-28 2005-07-28 Kuhr Werner G. Molecular memory arrays and devices
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
KR101076072B1 (ko) * 2008-08-01 2011-10-21 주식회사 하이닉스반도체 플래시 소자의 소거 동작 방법
KR20120070445A (ko) * 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 페이지 버퍼 회로
US8724390B2 (en) * 2011-01-19 2014-05-13 Macronix International Co., Ltd. Architecture for a 3D memory array
KR20130060795A (ko) 2011-11-30 2013-06-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
JP5631938B2 (ja) 2012-07-19 2014-11-26 株式会社東芝 半導体記憶装置
JP2014116516A (ja) 2012-12-11 2014-06-26 Panasonic Corp 半導体記憶装置、その製造方法及び記憶機器
GB2524015A (en) * 2014-03-10 2015-09-16 Escape Fitness Ltd A weighted exercise device
TW201621670A (zh) * 2014-09-06 2016-06-16 Neo半導體股份有限公司 非揮發性記憶體之多頁編程寫入方法與裝置
JP5909294B1 (ja) * 2015-03-11 2016-04-26 力晶科技股▲ふん▼有限公司 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887395A1 (en) * 2009-11-20 2015-06-24 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
US20110121878A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
JP2011129896A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 不揮発性のラッチ回路及び論理回路並びにそれを用いた半導体装置
WO2011062075A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2012128189A1 (en) * 2011-03-24 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US20120243340A1 (en) * 2011-03-24 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
JP2012256405A (ja) * 2011-03-24 2012-12-27 Semiconductor Energy Lab Co Ltd 信号処理回路
WO2015087935A1 (ja) * 2013-12-10 2015-06-18 株式会社 東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
JP2015115415A (ja) * 2013-12-10 2015-06-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
US20160197076A1 (en) * 2013-12-10 2016-07-07 Kabushika Kaisha Toshiba Field-effect transistor and semiconductor device
US20150340094A1 (en) * 2014-05-22 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and healthcare system
JP2016001729A (ja) * 2014-05-22 2016-01-07 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
US20160268304A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2016171243A (ja) * 2015-03-13 2016-09-23 株式会社東芝 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923500B2 (en) 2018-09-19 2021-02-16 Toshiba Memory Corporation Memory device
KR20210015218A (ko) * 2019-08-01 2021-02-10 삼성전자주식회사 수직형 메모리 장치
KR102695710B1 (ko) 2019-08-01 2024-08-16 삼성전자주식회사 수직형 메모리 장치

Also Published As

Publication number Publication date
US20180082750A1 (en) 2018-03-22
JP6645940B2 (ja) 2020-02-14
US10056150B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
JP6645940B2 (ja) 不揮発性半導体記憶装置
US10991714B2 (en) Three-dimensional semiconductor memory device
JP2020092141A (ja) 半導体記憶装置
US20160329340A1 (en) Nonvolatile memory device
US20230209833A1 (en) Semiconductor storage device
JP2019161059A (ja) 半導体記憶装置
US10991713B2 (en) Semiconductor memory device
US10553605B2 (en) Semiconductor device including gates
TWI814055B (zh) 半導體記憶裝置
JP2010034109A (ja) 不揮発性半導体記憶装置
US20110012188A1 (en) Semiconductor memory device
JP2020043162A (ja) 半導体装置
US11404430B2 (en) Semiconductor memory device
US11088164B2 (en) Semiconductor memory device
US20130248975A1 (en) Non-volatile semiconductor memory device and its manufacturing method
JP2013197536A (ja) 半導体記憶装置
US11189638B2 (en) Semiconductor memory device including three-dimensionally stacked memory cells
US20150048434A1 (en) Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors
US8502300B2 (en) Non-volatile semiconductor memory device
US11672125B2 (en) Semiconductor memory device including a memory cell array
TWI759811B (zh) 記憶體裝置
CN112510047B (zh) 半导体存储装置
TW202125784A (zh) 半導體記憶裝置
TW202111955A (zh) 半導體裝置
US11869851B2 (en) Semiconductor storage device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200109

R150 Certificate of patent or registration of utility model

Ref document number: 6645940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150