JP2018049180A - 画像表示機器 - Google Patents

Abstract

【課題】 同期式シリアル通信機能と画像表示装置を採用した画像表示機器で、表示コントローラと画像表示装置間の接続用として使用されるコネクタのピン数や接続ケーブルの端子数の増加を抑制する。【解決手段】 画像表示機器２１５に内蔵された表示コントローラ２０１と画像表示装置１０１の間は、複数の信号配線を介して接続され、表示コントローラ２０１から出力する画像データと同期式シリアル通信信号Ｉ２Ｃがその複数の信号配線を介して伝送され、それら信号配線のうちすくなくとも１本が、画像データと同期式シリアル通信信号Ｉ２Ｃとが切り替えられて伝送される。【選択図】 図１

Description

この発明は、同期式シリアル通信を有する画像表示機器に関するものであり、特にＩ２Ｃ通信機能と液晶表示デバイスを採用した液晶表示機器に好適に使用することができる。

例えば液晶表示装置においては、画像データ信号（以後、ＲＧＢデータと称す）と共に、液晶パネルの駆動回路の制御の基準となる信号（以下「制御基準信号」と称す）や、動作タイミングの基準となるドットクロック信号（以後、ＤＣＬＫと称す）などが装置外部から入力される。上記の制御基準信号としては、液晶パネルの水平方向の同期をとるための水平同期信号（以後、ＨＤと称す）、液晶パネルの垂直方向の同期をとるための垂直同期信号（以後、ＶＤと称す）、ＲＧＢデータが有効な期間を示すデータイネーブル信号（以後、ＤＥＮＡと称す）などが含まれる。それら画像データおよび制御基準信号は、液晶表示装置に搭載されたタイミングコントローラ（以後、Ｔ−ＣＯＮと称す）と呼ばれる制御回路に入力される。

Ｔ−ＣＯＮは、制御基準信号に基づいて表示パネルの駆動回路を制御するための制御信号を生成し、それをＲＧＢデータと共に駆動回路へと送信する。駆動回路は、その制御信号およびＲＧＢデータに従って液晶パネルを駆動し、画像を表示させる（例えば特許文献１参照）。

さらに液晶表示装置は液晶パネルの駆動の際、上記Ｔ−ＣＯＮ以外に、電気的消去可能ＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ、以下ＥＥＰＲＯＭと略称する）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、以下ＩＣと略称する）を印刷回路基板ＰＣＢに具備し、そしてこのようなＩＣはシリアルデータバスを通じて相互連結されることで信号を交換する。

このとき、上記バスはＩ２Ｃ（Ｉｎｔｅｒ ＩＣ）バスが最も一般的であり、Ｉ２ＣバスはＩＣ間の通信リンクを提供する両方向デジタル直列バスとして、直列データＳＤＡ（Ｓｅｒｉａｌ Ｄａｔａ）と直列クロックＳＣＬ（Ｓｅｒｉａｌ Ｃｌｏｃｋ）を伝送する２つのバスラインのみでデータ通信が可能であり、現在はＩＣ間の通信のための事実上の標準手段として普及している。

一方、液晶表示装置は外部のホストシステムまたは制御システムなどのホスト機器との各種データ入力及び出力インターフェースのためにコネクタを具備し、このコネクタを介してホスト機器から液晶表示装置に画像表示と関連した各種データ信号及び制御信号を伝送する事例が周知である（特許文献１、２参照）。

特開２００４−０４５９８５号公報 特開２００１−０３４３７４号公報 特開平０８−３０７８０４号公報

このように、画像表示機器の表示部である画像表示装置において、高機能化に伴い表示デバイス側にＥＥＰＲＯＭを使いパラメータ設定によって様々な制御が可能となっている。そのため、ＲＧＢデータや制御基準信号だけではなく、ＥＥＰＲＯＭをコントロールするためにホスト機器側からＩ２Ｃ信号および画像表示装置側に送る必要がある。ホスト機器側と画像表示装置側間はケーブルで接続され、ＲＧＢデータや制御基準信号、およびＩ２Ｃ信号を伝送する。この時、画像表示装置によってはＩ２Ｃ信号が必要な場合、不要な場合があり両者の場合でインターフェースのコネクタピン仕様を変える必要がある。Ｉ２Ｃ信号が必要な場合は最低２本（ＳＤＡ,ＳＣＬ）が追加され、コネクタピン数が増えてしまう。そこで、ホスト機器側のコントローラと画像表示装置側のコントローラとを接続するコネクタの共通化および増加ピン数の削減が求められる。

この発明に係る画像表示機器は、画像データと同期式シリアル通信信号を出力する表示コントローラと、 画像表示を行う画像表示装置を具備し、 前記表示コントローラから出力する前記画像データと前記同期式シリアル通信信号が複数の信号配線を介して画像表示装置に入力するよう接続された画像表示機器であって、 前記複数の信号配線のうちすくなくとも１本は、前記画像データと前記同期式シリアル通信信号とが切り替えられて伝送されることを特徴とする。

本発明によれば、Ｉ２Ｃ通信などの同期式シリアル通信を使う場合でも接続用として使用されるコネクタのピン数や接続ケーブルの端子数を増やすことなく通信が可能となる。また、同期式シリアル通信を必要としない場合または必要とする場合でもコネクタのピン配置やケーブル端子数を変更することがなく、互換性を有することができる。

本発明の実施の形態１に係る画像表示機器の構成図である。 本発明の実施の形態１に係るブランキング期間中のＩ２Ｃ信号タイミング図である。 図１に記載のＲＧＢデータとＩ２Ｃ信号との切り替え回路の構成図である。 本発明の実施の形態１の変形例１に係る画像表示機器の構成図である。 本発明の実施の形態１の変形例２に係るＲＧＢデータとＩ２Ｃ信号との切り替え回路の構成図である。 本発明の実施の形態２に係る信号合成回路の構成例である。 図６に記載のＲＧＢデータとＩ２Ｃ信号との切り替え回路の構成図である。 図７に記載の信号合成回路の構成例である。 図７に記載の信号分離回路の構成例である。 本発明の実施の形態２に係るブランキング期間中のＩ２Ｃ信号タイミング図である。 図７に記載の信号合成回路の変形例における構成例である。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一の符号を付してある。

実施の形態１．
図１は実施の形態１に係る画像表示機器の構成図である。図１において、画像表示機器２１６は、主としてデータ処理回路Ａ２０２を内蔵したホスト機器側の表示コントローラ２０１と液晶表示装置１０１とで構成され、その表示コントローラ２０１からの信号を液晶表示装置１０１のコネクタ２０４に伝達するケーブル２０３が付属している。液晶表示装置１０１は、Ｔ−ＣＯＮ２０５、ＥＥＰＲＯＭ１０６、液晶表示デバイス１０７、図示しない電源回路などから構成される。ケーブル２０３はＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃａｂｌｅ）や通常のケーブル線などである。また、信号１０８においては、表示用ＲＧＢデータの内、２本がＳＤＡ、ＳＣＬ信号と兼用されている。図１に示したように表示コントローラ２０１から出力する信号は、制御基準信号（ＨＤ／ＶＤ／ＤＥＮＡ）やＤＣＬＫ、Ｉ／Ｏコントロール（以降、ＣＯＮＴＲＯＬと称す）信号２１７があり、また表示用ＲＧＢデータの内、２本がＳＤＡ、ＳＣＬ信号と兼用されている（ＲＧＢデータ/ＳＣＬ,ＳＤＡ）。

具体的な切替え兼用タイミングは、図２に示した垂直ブランキング期間中のＩ２Ｃ信号タイミング図による。垂直ブランキング期間中は同期信号の一つであるＤＥＮＡが比較的長期間Ｌｏｗレベルとなり、表示用ＲＧＢデータは無効データとなる。本実施の形態では、ＤＥＮＡがＬｏｗレベル期間中は、表示用ＲＧＢデータの内の特定の２本（Ｒ０データとＲ１データ）がＩ２Ｃ通信用のＳＣＬおよびＳＤＡ信号に切り替わる。このように本実施の形態では垂直ブランキング期間を有効利用してブランキングデータ期間中にＩ２Ｃ通信用のＳＣＬおよびＳＤＡを組み込む。

次に、ＲＧＢデータの内の特定の２本（Ｒ０データ、Ｒ１データ）において、ＲＧＢデータとＳＣＬおよびＳＤＡ信号とを切り替える回路について、詳細を説明する。図３は、ＲＧＢデータとＩ２Ｃ信号との切り替え回路の構成図であり、図１で示した表示コントローラ２０１内にデータ処理回路Ａ２０２が、またＴ−ＣＯＮ２０５内にデータ処理回路Ｂ２０６が内蔵されており、データ処理回路Ａ２０２とデータ処理回路Ｂ２０６間は、ケーブル２０３およびコネクタ２０４を介して３本の信号線で接続されている。

また、図示を省略しているが、ＤＥＮＡがＨｉｇｈ／Ｌｏｗレベルに関わらず、ＲＧＢデータの内のＲ０データとＲ１データ以外のその他のＲＧＢデータおよび制御基準信号、ＤＣＬＫ、電源配線、ＧＮＤ配線などは従来と同様に１対１で直接接続されている。

図３に、ＲＧＢデータとＩ２Ｃ信号との切り替え回路であるデータ処理回路Ａ２０２とデータ処理回路Ｂ２０６の回路構成を示す。同図においては、ケーブル２０３およびコネクタ２０４は図示を省略している。

図３において、データ処理回路Ａ２０２は表示用ＲＧＢデータ、同期信号（ＨＤ／ＶＤ／ＤＥＮＡ）を信号合成回路２０８に入力する。信号合成回路２０８は、ＤＥＮＡがＨｉｇｈとなる表示期間はＲＧＢデータをデータ処理回路Ｂ２０６に出力し、ＤＥＮＡがＬｏｗとなるブランキング期間はＩ２Ｃ信号をデータ処理回路Ｂ２０６に出力する切り替え回路である。

一方、図１に示したＴ−ＣＯＮ２０５には、図３で示したＲＧＢデータとＩ２Ｃ信号のＳＣＬ、ＳＤＡをそれぞれ分離させるデータ処理回路Ｂ２０６を備えている。データ処理回路Ｂ２０６は、液晶表示デバイス１０７へ送るＲＧＢデータ、上述の制御信号およびＥＥＰＲＯＭ１０６を制御するＳＣＬ、ＳＤＡを出力する。

また、データ処理回路Ａ２０２内の双方向バッファ２１０と、データ処理回路Ｂ２０６内の双方向バッファ２１５とが接続され、双方向バッファ２１０が出力の場合、双方向バッファ２１５は入力となり、双方向バッファ２１０が入力の場合は、双方向バッファ２１５が出力となるようＣＯＮＴＲＯＬ信号２１７により制御されている。

このように双方向バッファ２１０、２１５の入出力は、表示コントローラ２０１から出力されるＣＯＮＴＲＯＬ信号２１７で制御されており、ＤＥＮＡがＨｉｇｈとなる表示期間中は、双方向バッファ２１０が出力側、双方向バッファ２１５が入力側となる。一方、ＤＥＮＡがＬｏｗとなるブランキング期間中は、双方向バッファ２１０、２１５は、Ｉ２Ｃ信号の入出力制御に則って表示コントローラ２０１により適宜制御される。なお、上記双方向バッファ２１０、２１５の出力バッファ回路（出力段）は、オープンドレイン構成である。

信号分離回路２０９は、ＤＥＮＡがＨｉｇｈとなる表示期間はＲＧＢデータをＴ−ＣＯＮ２０５内の信号処理回路（非図示）に出力し、ＤＥＮＡがＬｏｗとなるブランキング期間はＩ２Ｃ信号をＥＥＰＲＯＭ１０６に出力する切り替え回路である。

＜変形例１＞
図４に実施の形態１の変形例１に係る画像表示機器の構成図を示す。図４において、Ｔ−ＣＯＮ２０５には、図１で示した表示用ＲＧＢデータとＩ２Ｃ信号のＳＣＬ、ＳＤＡをそれぞれ分離させるデータ処理回路Ｂ２０６を備えている。また、ＥＥＰＲＯＭ２０７もＴ−ＣＯＮ２０５内に組み込まれており、このことによりＲＯＭへのアクセスとなるＩ２Ｃ信号の復調回路である信号分離回路２０９が不要となる。

＜変形例２＞
図５に実施の形態１の変形例２に係るＲＧＢデータとＩ２Ｃ信号との切り替え回路の構成図を示す。本変形例２では、データ処理回路Ａ２０２、データ処理回路Ｂ２０６中のＲＧＢデータとＩ２Ｃ信号との切り替え回路内において双方向バッファ２１０、２１５を用いていない。また、信号合成回路２０８、信号分離回路２０９としてセレクタ２１８、２１９を採用する平易な回路である。

セレクタ２１８、２１９は、ＤＥＮＡがＨｉｇｈとなる表示期間はＲＧＢデータを選択し、ＤＥＮＡがＬｏｗとなるブランキング期間はＩ２Ｃ信号を選択するよう構成された切り替え回路である。この切り替え回路は双方向性を有する必要があり、例えばセレクタ２１８はアナログ・マルチプレクサ回路、セレクタ２１９はアナログ・デマルチプレクサ回路が用いられる。

この変形例は、垂直ブランキング期間を比較的長く取ることができ、所望のデータ量をＩ／Ｏできる画像表示機器２１６や、短い垂直ブランキング期間であってもＦａｓｔ ｍｏｄｅ、Ｈｉｇｈ Ｓｐｅｅｄ ｍｏｄｅなどの高速Ｉ２Ｃ信号を採用して、同様に所望のデータ量をＩ／Ｏできる画像表示機器２１６などに好適である。

上述したように本実施の形態１においては、ＲＧＢデータとＩ２Ｃ信号とを切り替えて２本の配線を兼用することにより、接続用コネクタの増加ピン数の削減および互換性が得られる。

実施の形態２．
図６は実施の形態２に係る画像表示機器の構成図である。また、本実施の形態２に採用するＲＧＢデータとＩ２Ｃ信号との切り替え回路を図７で示す。図６、図７にて明らかなように、本実施の形態においては、データ処理回路Ａ２２２とデータ処理回路Ｂ２２６間にＣＯＮＴＲＯＬ信号を必要としない。従って、Ｉ２Ｃ信号は、常に表示コントローラ２０１側からＴ−ＣＯＮ２０５側に伝送される。また本実施の形態においてはＩ２Ｃ信号としてＵｌｔｒａ Ｆａｓｔ−ｍｏｄｅが採用される。同ｍｏｄｅは、一方向のみの伝送に限定されている。その他の構成は、上述の実施の形態１と同様であるので、詳細な説明は省略する。

また、図示を省略しているが、ＤＥＮＡがＨｉｇｈ／Ｌｏｗレベルに関わらず、表示用ＲＧＢデータの内のＲ０データとＲ１データ以外のその他のＲＧＢデータおよび制御基準信号、ＤＣＬＫ、電源配線、ＧＮＤ配線などは従来と同様に１対１で直接接続されている。

また、図８は本実施の形態２のデータ処理回路Ａ２２２にて採用する信号合成回路２２８の構成図である。図８において、信号合成回路２２８内の変調回路２１１にＤＣＬＫ、ＤＥＮＡおよびＩ２Ｃ信号であるＳＤＡ、ＳＣＬを入力させ、補正したＩ２Ｃ信号のＳＤＡｄ、ＳＣＬｄを生成し、信号合成回路２２８内のセレクタ＆ラッチ回路２１２に入力する。またセレクタ＆ラッチ回路２１２にはＲＧＢデータとＤＣＬＫも入力する。

図８において、変調回路２１１は表示期間中（ＤＥＮＡがＨｉｇｈ期間）にＳＣＬ信号に同期して入力したＳＤＡ信号の値（０／１）をラインメモリに読み込む。この読み込みタイミングを図１０示す（ＳＣＬ，ＳＤＡ波形）。次に、表示信号の水平ブランキング期間中（ＤＥＮＡがＬｏｗ期間）にＤＣＬＫに同期して、ラインメモリに書き込まれたＳＤＡの値を読み出す。この動作により、ラインメモリの読み出しクロックがＳＣＬｄ（＝ＤＣＬＫ）となり、読み出されたデータがＳＤＡｄとなり、ＳＣＬｄと共にセレクタ＆ラッチ２１２に入力する。この読み出しタイミングを図１０示す（ＳＣＬｄ、ＳＤＡｄ波形）。

図８に記載のようにセレクタ＆ラッチ２１２にはＤＥＮＡも入力しており、入力したＳＬＣｄ、ＳＤＡｄとＲＧＢデータを切り替えてＤＣＬＫに同期してデータ処理回路Ｂ２２６中の信号分離回路２２９に出力する（図７参照）。ここでは表示期間中はＲＧＢデータ（Ｒ０データ、Ｒ１データ）が、水平ブランキング期間中は、ＳＬＣｄ、ＳＤＡｄが信号セレクタ＆ラッチ２１２から信号分離回路２２９に出力される（図７中のＲＧＢデータ／ＳＣＬｄ，ＳＤＡｄ信号）。

次に、図９に本実施の形態２のデータ処理回路Ｂ２２６にて採用する信号分離回路２２９の構成図を示す。図９において、信号分離回路２２９はセレクタ＆ラッチ回路２１３で水平ブランキング期間（ＤＥＮＡがＬｏｗ期間）にＩ２Ｃデータを組み込んだＲＧＢデータ（ＲＧＢデータ／ＳＣＬｄ，ＳＤＡｄ信号）から本来の表示用ＲＧＢデータとＩ２Ｃ信号（ＳＤＡｄ、ＳＣＬｄ）を分離し、復調回路２１４で元のＩ２Ｃ信号に戻す役割を担う。

Ｉ２Ｃデータが組み込まれたＲＧＢデータ（ＲＧＢデータ／ＳＣＬｄ，ＳＤＡｄ信号）は、セレクタ＆ラッチ回路２１３に入力し、表示期間中（ＤＥＮＡがＨｉｇｈ期間）は、ＲＧＢデータ（Ｒ０データ、Ｒ１データ）としてＴ−ＣＯＮ２０５内で信号処理に使用される。一方、水平ブランキング期間中はＳＣＬｄ（＝ＤＣＬＫ），ＳＤＡｄとして復調回路２１４に入力し、ＤＣＬＫに同期して復調回路２１４内のラインメモリに書き込まれる。次に、水平ブランキング期間が終了し、表示期間が開始すると、ＨＤ等の比較的遅い周波数に同期するクロック（ＳＣＬとなる）で前記ラインメモリに記憶されたＳＤＡｄが読み出され、その信号がＴ−ＣＯＮ２０５内の処理回路を経由してＳＣＬ，ＳＤＡとしてＥＥＰＲＯＭ１０６に入力する。

そうすることで、図１０に示したように表示信号のブランキング期間にＩ２Ｃ信号のクロックであるＳＣＬや、同期信号（ＶＤ/ＨＤ/ＤＥＮＡ）のブランキング期間にＩ２Ｃ信号のデータであるＳＤＡを組み込むことができる。

ここで、図１０にＩ２Ｃ信号のタイミングを示す。本来のＩ２Ｃ信号ＳＣＬとＳＤＡにおいて、ＳＣＬの周波数をｆＳＣＬとした場合、データの長さもｆＳＣＬとなる。それに対して、変調回路２１１にて補正したＩ２Ｃ信号のクロックｆＳＣＬｄの周期はＲＧＢデータと同じクロック周期（＝ＤＣＬＫの周期）と同じでデータの長さもｆＳＣＬｄとなる。

このようにＲＧＢデータの無効期間（ブランキング期間）内にＩ２Ｃ信号のＳＣＬｄとＳＤＡｄを組み込むことが出来る。

＜変形例１＞
上述の実施の形態２では、図８に示した変調回路２１１は表示期間中（ＤＥＮＡがＨｉｇｈ期間）にＳＣＬ信号に同期して入力したＳＤＡ信号の値（０／１）を信号合成回路２２８内のラインメモリに読み込み、次に、表示信号の水平ブランキング期間中（ＤＥＮＡがＬｏｗ期間）にＤＣＬＫに同期してそのラインメモリに書き込まれたＳＤＡ信号の値を読み出して、信号分離回路２２９内のラインメモリに書き込み、次の表示期間中にそのラインメモリからＳＤＡ信号の値を読み出すよう構成した。

しかしながら、本実施の形態２の変形例１では、変調回路２１１は水平ブランキング期間中にＳＣＬ信号に同期して入力したＳＤＡ信号の値（０／１）を信号合成回路２２８内のラインメモリに読み込み、次に、垂直ブランキング期間中にＤＣＬＫに同期してそのラインメモリに書き込まれたＳＤＡ信号の値を読み出して、信号分離回路２２９内のラインメモリに書き込み、次の水平ブランキング期間中にそのラインメモリからＳＤＡ信号の値を読み出すよう構成する。その他の構成および動作は、上述の実施の形態２と同様であるので、詳細な説明は省略する。

また、上述したように本実施の形態におけるＩ２Ｃ信号は、Ｕｌｔｒａ Ｆａｓｔ−ｍｏｄｅが採用したため、一方向のみの伝送に限定されている。この場合、２２８、２２９間に接続されるＩ２Ｃデータが組み込まれたＲＧＢデータ（ＲＧＢデータ／ＳＣＬｄ，ＳＤＡｄ信号）にバッファ回路を介在させる場合は、その出力バッファ回路はオープンドレイン構成である必要はなく、通常のＣＭＯＳ出力バッファを採用できる。

以上説明したように。表示用ＲＧＢデータの内、Ｒ０データ、Ｒ１データの２本をＳＤＡ、ＳＣＬ信号と兼用する（ＲＧＢデータ/ＳＣＬ,ＳＤＡ）よう構成したので、データ処理回路Ａ２０２とデータ処理回路Ｂ２０６間は、ケーブル２０３およびコネクタ２０４を介して２本の信号線で接続することができる。この兼用が無ければ、Ｒ０データ、Ｒ１データ、ＳＤＡ信号、ＳＣＬ信号と４本の別々の信号配線が必要となる。このようにホスト機器側の表示コントローラと画像表示装置側のＴ−ＣＯＮとを接続するコネクタの共通化および増加ピン数の削減が実現した。
＜変形例２＞

上述の実施の形態２では、垂直ブランキング期間中にＤＣＬＫに同期して２１１内のラインメモリに書き込まれたＳＤＡ信号の値を読み出して、２１４内のラインメモリに書き込み、そのラインメモリからＳＤＡ信号の値を読み出すよう構成した。

しかしながら、本実施の形態２の変形例２では、図１１に示したように、表示期間中にＳＬＣに同期して、Ｉ２Ｃ信号のデータであるＳＤＡを変調回路２１１のラインメモリに書き込み、水平または垂直ブランキング期間中にＤＣＬＫに同期して変調回路２１１内のラインメモリに書き込まれたＳＤＡ信号の値を読み出して、復調回路２１４内のラインメモリに書き込み、その後ラインメモリからＳＤＡ信号の値を読み出すよう構成してもよい。こうして、データ処理回路Ａ２２２、データ処理回路Ｂ２２６間の信号伝送にＳＣｌｄを削除することができる。

以上説明したように。表示用ＲＧＢデータの内の１本をＳＤＡ信号と兼用する（ＲＧＢデータ/ＳＤＡ）よう構成したので、データ処理回路Ａ２０２とデータ処理回路Ｂ２０６間は、ケーブル２０３およびコネクタ２０４を介して１本の信号線で接続することができる。この兼用が無ければ、Ｒ０データ、Ｒ１データ、ＳＤＡ信号、ＳＣＬ信号と４本の別々の信号配線が必要となる。このようにホスト機器側の表示コントローラと画像表示装置側のＴ−ＣＯＮとを接続するコネクタの共通化および増加ピン数の削減が実現した。

なお、上述の実施の形態１および２では、ＤＥＮＡがＬｏｗレベル期間中に表示用ＲＧＢデータの内のＲ０データとＲ１データがＩ２Ｃ通信用のＳＣＬおよびＳＤＡ信号に切り替わる事例を示したが、Ｉ２Ｃ通信用のＳＣＬおよびＳＤＡ信号に切り替わる対象となるＲＧＢデータは、Ｒ０データとＲ１データである必要はなく、Ｒ０〜Ｒ７データ、Ｇ０〜Ｇ７データ、Ｂ０〜Ｂ７データ（各色８ビットＲＧＢデータの場合）の２４本のデータの内、どの２本でも差異はない。さらにＳＣＬおよびＳＤＡ信号に切り替わる対象の信号はＲＧＢデータである必要も特になく、その他のＤＥＮＡ以外の制御信号であってもよい。

また、上述の実施の形態１および２では、Ｉ２Ｃ通信を送受信するＩ２Ｃ内蔵デバイスの一例としてＥＥＰＲＯＭを取り上げたが、Ｉ２Ｃ内蔵デバイスはＥＥＰＲＯＭである必要はなく、Ｄ／Ａコンバータ、マイクロ・コントローラなど採用できる。

また、上述の実施の形態１および２では、同期式シリアル通信の一例として２線式のＩ２Ｃ通信を取り上げたが、同期式シリアル通信として一般的な名の方式、例えば３線式のＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ)通信方式であってもよい。この場合、ＲＧＢデータと切り替わる信号は、ＳＤ０とＳＤＩとなり、この２つの信号は信号伝送方向が逆方向であるが、ＳＤＩのみ双方向バッファとすることで対応可能である。ＳＤＯは、ＲＧＢデータに伝送方向と同一なので方向切り替えは不要である。また、ＳＣＫはＤＣＬＫを流用すればよい。

さらに上述の実施の形態１および２では、画像表示デバイスの一例として液晶表示デバイスを採用してその実施の形態を示したが、画像表示デバイスとして液晶表示デバイスである必要はなく、例えば有機ＥＬ表示デバイス、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）表示デバイスなどを採用した画像表示機器で、同様に本発明を実施できるのは無論である。

１０１ 液晶表示装置
１０６、２０７ ＥＥＰＲＯＭ
１０７ 表示デバイス（ＬＣＤなど）
２０１ 表示コントローラ
２０２、２２２ データ処理回路Ａ
２０３ ケーブル
２０４ コネクタ
２０５ Ｔ−ＣＯＮ
２０６、２２６ データ処理回路Ｂ
２０８、２２８ 信号合成回路
２０９、２２９ 信号分離回路
２１０，２１５ 双方向バッファ
２１１ 変調回路
２１２、２１３ セレクタ＆ラッチ回路
２１４ 復調回路
２１６ 画像表示機器
２１７ ＣＯＮＴＲＯＬ信号
２１８、２１９ セレクタ

Claims (7)

1. 画像データと同期式シリアル通信信号を出力する表示コントローラと、
   画像表示を行う画像表示装置を具備し、
   前記表示コントローラから出力する前記画像データと前記同期式シリアル通信信号が、複数の信号配線を介して前記画像表示装置に入力するよう接続された画像表示機器において、
   前記複数の信号配線のうちすくなくとも１本は、前記画像データと前記同期式シリアル通信信号とが切り替えられて伝送されることを特徴とする画像表示機器。
2. 前記画像データと前記同期式シリアル通信信号とが切り替えられて伝送される前記信号配線は、前記画像データの表示期間中は画像データが伝送され、前記画像データのブランキング期間中は前記同期式シリアル通信信号が伝送されることを特徴とする請求項１に記載の画像表示機器。
3. 前記切り替えは、前記画像データの表示期間を表すデータイネーブル信号に応じて切り替えられることを特徴とする請求項１または２に記載の画像表示機器。
4. 前記同期式シリアル通信信号が一旦メモリに記憶され、前記ブランキング期間中に前記メモリから読み出されることを特徴とする請求項２または３に記載の画像表示機器。
5. 前記画像データと前記同期式シリアル通信信号とが切り替えられて伝送される前記信号配線は、双方向バッファを介して信号が伝送されることを特徴とする請求項１から４のいずれか一項に記載の画像表示機器。
6. 前記双方向バッファは前記表示コントローラから出力するＩ／Ｏ制御信号によって入出力方向が制御されることを特徴とする請求項５に記載の画像表示機器。
7. 前記双方向バッファは、出力段がオープンドレイン構成であることを特徴とする請求項５または６に記載の画像表示機器。

Images