JP2018042222A - 撮像装置およびその駆動方法 - Google Patents

Abstract

【課題】焦点検出用の信号と画像用の信号との両方の信号を取得する際、フレームレートの低下を抑制する。【解決手段】複数の画素グループのそれぞれは、複数の光電変換部と複数の光電変換部のそれぞれと接続される出力回路部とを含み、それぞれの画素グループの複数の光電変換部は、第１のマイクロレンズを共有する第１および第２の光電変換部と第２のマイクロレンズを共有する第３および第４の光電変換部とを含み、制御部による制御は、焦点検出に用いる画素グループに、第１および第３の光電変換部から信号を出力させ、次いで、第２および第４の光電変換部から信号を出力させる第１の動作と、焦点検出に用いない画素グループに、第１および第２の光電変換部から信号を出力させ、次いで、第３および第４の光電変換部から信号を出力させる第２の動作と、を並行して行わせる第１のモードを含む。【選択図】図１

Description

本発明は、撮像装置およびその駆動方法に関する。

撮像装置のイメージセンサに配される画素において、画像用の信号を取得するだけでなく、焦点検出に必要な信号を取得する技術が知られている。特許文献１には、瞳分割方式を用いることによって、何れの画素でも焦点検出用の信号および画像用の信号を取得可能な撮像装置の駆動方法が示されている。

特開２０１３−１０６１９４号公報

特許文献１の撮像装置は、焦点検出用の信号と画像用の信号との両方を取得する際、焦点検出用の信号を取得した後に画像用の信号の取得を行うため、フレームレートを向上させることが難しい。

本発明は、焦点検出用の信号と画像用の信号との両方の信号を取得する際、フレームレートの低下を抑制する技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る撮像装置は、複数の画素グループと、制御部と、を含む撮像装置であって、複数の画素グループのそれぞれは、複数の光電変換部と、複数の光電変換部のそれぞれと接続される出力回路部と、を含み、それぞれの画素グループの複数の光電変換部は、第１のマイクロレンズを互いに共有する第１の光電変換部および第２の光電変換部と、第２のマイクロレンズを互いに共有する第３の光電変換部および第４の光電変換部と、を含み、制御部による制御は、複数の画素グループのうち焦点検出に用いる画素グループに、第１の光電変換部および第３の光電変換部から出力回路部に信号を転送させ、合成された信号を出力回路部から出力させ、次いで、第２の光電変換部および第４の光電変換部から出力回路部に信号を転送させ、合成された信号を出力回路部から出力させる第１の動作と、複数の画素グループのうち焦点検出に用いない画素グループに、第１の光電変換部および第２の光電変換部から出力回路部に信号を転送させ、合成された信号を出力回路部から出力させ、次いで、第３の光電変換部および第４の光電変換部から出力回路部に信号を転送させ、合成された信号を出力回路部から出力させる第２の動作と、を並行して行わせる第１のモードを含むことを特徴とする。

上記手段によって、焦点検出用の信号と画像用の信号との両方の信号を取得する際、フレームレートの低下を抑制する技術が提供される。

本発明の実施形態に係る画素回路の構成例を示す図。 図１の画素回路を含む撮像装置の構成例を示す図。 図１の画素回路の読出動作を説明するタイミングチャート。 図２の撮像装置の補正部の処理動作を説明する図。 図１の画素回路の構成の変形例を示す図。 図５の画素回路を含む撮像装置の構成を示す図。 図５の画素回路の読出動作を説明するタイミングチャート。 図５の画素回路を含むカメラシステムの構成例を示す図。 図１の画素回路の構成の変形例を示す図。

以下、本発明に係る撮像装置の具体的な実施形態及び実施例を、添付図面を参照して説明する。なお、以下の説明及び図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。

第１の実施形態
図１〜４を参照して、本発明の実施形態による撮像装置の構成、および、その駆動方法について説明する。図１は、本発明の第１の実施形態における撮像装置１に含まれる画素回路の構成例を示す図である。本実施形態において、撮像装置１の撮像領域には、複数の画素が行列状に配される。複数の画素は、画素１０１、１０２、２０１、２０２を含む。

画素１０１は、それぞれ撮影レンズの瞳の異なる領域を透過する光を受光するように配された光電変換部であるフォトダイオード（ＰＤ）１１ａ、１１ｂと、転送スイッチ１２ａ、１２ｂを含む。画素１０２は、画素１０１と同様に、ＰＤ１３ａ、１３ｂと、転送スイッチ１４ａ、１４ｂを含む。画素１０１と画素１０２とは、互いに同じ回路構成を有するが、説明のために異なる符号を付している。画素１０１および画素１０２は、共通の出力回路部１０３に接続され、１つの画素グループを構成する。本実施形態において、同じ画素グループに含まれる画素１０１、１０２は、図１に示すように、互いに隣接し、かつ、異なる行および異なる列に配される。本明細書において、図の横方向を行、縦方向を列とそれぞれ呼ぶ。

ＰＤ１１ａ、１１ｂ、１３ａ、１３ｂは、撮影レンズを含む光学系を通して入射する光に応じた電荷を生成する。また、１つの画素１０１に含まれるＰＤ１１ａ、１１ｂは、図２で示すが、画素１０１に対応して配される１つのマイクロレンズ８１を共有する。同様に、１つの画素１０２に含まれるＰＤ１３ａ、１３ｂは、１つのマイクロレンズ８１を共有する。換言すると、１つのマイクロレンズ８１を互いに共有する複数のＰＤ（光電変換部）によって、１つの画素が構成される。従って、本明細書において、それぞれの画素の位置関係は、それぞれ対応するマイクロレンズ８１の位置関係を示すことになる。

このような構成によって、ＰＤ１１ａ、１１ｂおよびＰＤ１３ａ、１３ｂは、撮影レンズの瞳領域を左右に分割し、それぞれ異なる瞳領域を透過した光を取り込むことができる。本実施形態において、図１に示されるようにＰＤ１１ａ、１３ａが、左右に分割された撮影レンズの瞳領域の左側からの光を、ＰＤ１１ｂ、１３ｂが右側から光を、それぞれ取り込むように配される。つまり、ＰＤ１１ａとＰＤ１３ａと、および、ＰＤ１１ｂとＰＤ１３ｂとは、それぞれ撮影レンズの瞳の同じ領域を透過する光を受光するように配される。また、ＰＤ１１ａ、１３ａ、または、ＰＤ１１ｂ、１３ｂのように、分割された撮影レンズ瞳の境界線に対して同じ瞳の領域を透過した光を受光するＰＤの位置関係を同瞳と呼ぶ。

転送スイッチ１２ａ、１２ｂは、行ごとに画素グループを制御するための制御線を介してゲート端子に入力される転送パルスφＴＸ１ａｂによって駆動され、ＰＤ１１ａ、１１ｂで生成された電荷をＦＤ部１５に転送する。同様に、転送スイッチ１４ａ、１４ｂは、制御線を介してゲート端子に入力される転送パルスφＴＸ２ａｂによって駆動され、ＰＤ１３ａ、１３ｂで生成された電荷をＦＤ部１５に転送する。

出力回路部１０３は、フローティングディフュージョン（ＦＤ）部１５、増幅アンプ１６、選択スイッチ１７、リセットスイッチ１８を含む。

ＦＤ部１５は、ＰＤ１１ａ、１１ｂ、１３ａ、１３ｂで生成された電荷を一時的に蓄積するとともに、蓄積した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅アンプ１６は、ソースフォロアとして機能し、ゲート端子には、ＦＤ部１５で電荷電圧変換された信号が入力される。また、増幅アンプ１６は、一方の主端子（ドレイン端子）が電源線ＶＤＤに接続され、他方の主端子（ソース端子）が選択スイッチ１７に接続される。選択スイッチ１７は、ゲート端子に信号線から入力される選択パルスφＳＥＬによって駆動され、一方の主端子（ドレイン端子）が増幅アンプ１６に接続され、他方の主端子（ソース端子）が垂直出力線７１に接続される。選択パルスφＳＥＬがアクティブレベル（ハイレベル）となった場合、選択スイッチ１７は導通状態になり、対応する増幅アンプ１６のソース端子が垂直出力線７１に接続される。リセットスイッチ１８は、一方の主端子（ドレイン端子）が電源線ＶＤＤに接続され、他方の主端子（ソース端子）がＦＤ部１５に接続され。また、リセットスイッチ１８は、ゲート端子に信号線から入力されるリセットパルスφＲＥＳによって駆動され、ＦＤ部１５をリセットする。ＦＤ部１５は、このリセット動作によって、蓄積されていた電荷が除去されうる。

垂直出力線７１は、複数の出力回路部１０３または後述する出力回路部２０３によって共有され、列信号処理回路７００と接続される。列信号処理回路７００は、定電流回路７２、ＣＤＳ回路７３、ＡＤ変換回路７４を含む。定電流回路７２は、垂直出力線７１に接続され、垂直出力線７１を介して選択スイッチ１７によって選択された増幅アンプ１６に定電流を供給し、増幅アンプ１６をソースフォロアとして機能させる。選択された増幅アンプ１６は、垂直出力線７１を介してＦＤ部１５の電圧を列信号処理回路７００に出力する。定電流回路７２、ＣＤＳ回路７３、ＡＤ変換回路７４については、後述する。

画素２０１、２０２の回路構成は、上述の画素１０１、１０２と同等の回路構成を有しうる。しかしながら、転送スイッチ２２ｂ、２４ａのゲート端子に接続される制御線が、画素１０１、１０２とは異なり、入力される転送パルスがそれぞれφＴＸ１ｂ’、φＴＸ２ａ’となる。また、画素２０１、２０２は共通の出力回路部２０３に接続され、１つの画素グループを構成する。画素１０１、１０２と同様に、その位置関係は、２次元状に配列された画素アレイにおいて、図１に図示されたように、斜めに互いに隣接する。また、画素１０１、１０２を含む画素グループと、画素２０１、２０２を含む画素グループとは、互いに隣接して配される。

画素１０１、１０２と同様に、１つの画素２０１および２０２に含まれるＰＤ２１ａ、２１ｂおよびＰＤ２３ａ、２３ｂは、それぞれ画素２０１および２０２の上に配される１つのマイクロレンズ８１を共有する。このような構成によって、ＰＤ２１ａ、２１ｂおよびＰＤ２３ａ、２３ｂは、撮影レンズの瞳領域を左右に分割し、それぞれ異なる瞳領域を透過した光を取り込むことができる。本実施形態において、ＰＤ２１ａ、２３ａが、左右に分割された撮影レンズの瞳領域の左側からの光を、ＰＤ２１ｂ、２３ｂが右側から光を、それぞれ取り込むように配される。つまり、ＰＤ１１ａ、１３ａ、２１ａ、２３ａ、それぞれ同瞳の位置関係に配され、同様に、ＰＤ１１ｂ、１３ｂ、２１ｂ、２３ｂは、それぞれ同瞳の位置関係に配される。

転送スイッチ２２ａは、制御線からゲート端子に入力される転送パルスφＴＸ１ａｂによって駆動され、ＰＤ２１ａで生成された電荷をＦＤ部２５に転送する。一方、転送スイッチ２２ｂは、制御線からゲート端子に入力される転送パルスφＴＸ１ｂ’によって駆動され、ＰＤ２１ｂで生成された電荷をＦＤ部２５に転送する。転送スイッチ２４ａは、制御線からゲート端子に入力される転送パルスφＴＸ２ａ’によって駆動され、ＰＤ２３ａで生成された電荷をＦＤ部２５に転送する。一方、転送スイッチ２４ｂは、制御線からゲート端子に入力される転送パルスφＴＸ２ａｂによって駆動され、ＰＤ２１ｂで生成された電荷をＦＤ部２５に転送する。

出力回路部２０３はＦＤ部２５、増幅アンプ２６、選択スイッチ２７、リセットスイッチ２８で構成される。出力回路部２０３の回路構成は、出力回路部１０３と同等であり、出力回路部１０３と同等の動作をするが説明のため異なる符号を付している。

列信号処理回路７００のＣＤＳ回路７３は、画素１０１、１０２、２０１、２０２に光が入射した際の信号とリセット時の信号とを利用し、光電変換によって生成された信号を抽出し、ＡＤ変換回路７４に出力する。ＡＤ変換回路７４は、ＣＤＳ回路７３から入力されたアナログ信号に応じたデジタル信号を、列信号処理回路７００の外部に出力する。

図１に示す構成には設けられていないが、必要に応じてＣＤＳ回路７３にアナログアンプを設け、入力された信号を増幅してＡＤ変換回路７４に対して出力してもよい。また、本実施形態において、ＡＤ変換回路７４を列ごとに設けているが、各列から入力される信号を順次ＡＤ変換可能な回路が１つ以上あればよい。例えば、図１に示す画素回路の外部に設けてもよい。

図２は、本実施形態の撮像装置１の構成例を示す図である。撮像装置１は、図１に示した画素１０１、１０２、２０１、２０２が行列状に配された画素アレイ１００と、複数の列信号処理回路７００と、画素アレイ１００を行単位で制御する制御部８１０と、を含む。上述のように、画素１０１と画素１０２とは、１つの画素グループを構成し、同様に、画素２０１と画素２０２とは、１つの画素グループを構成する。なお、行数の表記は、１つの画素グループを構成する縦２画素で１行の単位で表すこととし、図中の最上行をｎ行目とおく。

画素アレイ１００において、画素１０１、１０２、２０１、２０２は、図２に示されるように、１行×２列、すなわち縦２画素×横２画素の周期で配される。また、撮像装置１は、複数の画素１０１、１０２、２０１、２０２のそれぞれに対応して配された複数のマイクロレンズ８１を有するレンズアレイを含む。このため、複数のマイクロレンズは、制御線と平行な行方向および直行する列方向に行列状に配される。また、上述のように、１つの画素グループに含まれる画素１０１、１０２および画素２０１、２０２の位置関係は、２次元状に配列された画素アレイにおいて斜めに互いに隣接する。このため、１つの画素グループに含まれる画素１０１、１０２に対応するマイクロレンズは、それぞれ異なる行および異なる列に配されることになる。同様に、１つの画素グループに含まれる画素２０１、２０２に対応するマイクロレンズは、それぞれ異なる行および異なる列に配されることになる。

更に、それぞれの画素１０１、１０２、２０１、２０２ごとに、それぞれのマイクロレンズ８１に対応して、ベイヤ配列のカラーフィルタが配される。本実施形態において、１つの画素グループを構成する画素１０１、１０２のうち画素１０１には赤色の光を透過するカラーフィルタ（Ｒフィルタ）、画素１０２には青色の光を透過するカラーフィルタ（Ｂフィルタ）が、それぞれ配される。また、１つの画素グループを構成する画素２０１、２０２には、ともに緑色の光を透過するカラーフィルタ（Ｇフィルタ）が配される。本実施形態において、ベイヤ配列のカラーフィルタを用いるが、カラーフィルタの配列は、これに限られるものではなく、撮像装置に要求される特性に応じて、適宜選択すればよい。例えば、マゼンダ、イエロー、シアン、緑の光を透過する補色フィルタを用いた色差順次配列のカラーフィルタであってもよい。

列信号処理回路７００のそれぞれは、画素アレイ１００の１列ごとに複数の出力回路部１０３、２０３によって共有される。それぞれの出力回路部１０３、２０３の選択スイッチ１７、２７に選択パルスφＳＥＬが供給されることによって、出力回路部１０３、２０３と列信号処理回路７００との電気的な接続／非接続が制御される。

制御部８１０は、行列状に配された画素グループにおいて行ごとに、行方向に配された制御線を用いて、それぞれの画素グループに含まれる画素１０１、１０２、２０１、２０２と出力回路部１０３、２０３とを制御する。具体的には、制御部８１０は、制御線を用いて、転送パルスφＴＸ１ａｂ、φＴＸ１ｂ’、φＴＸ２ａ’、φＴＸ２ａｂ、選択パルスφＳＥＬ、リセットパルスφＲＥＳをそれぞれの画素および出力回路部に供給することによって、画素からの信号の出力を制御する。ここで、ｎ行目のリセットパルスφＲＥＳを、添字ｎを付してリセットパルスφＲＥＳ（ｎ）と呼ぶ。転送パルスφＴＸ１ａｂ、φＴＸ１ｂ’、φＴＸ２ａ’、φＴＸ２ａｂ、選択パルスφＳＥＬについても同様である。

図２に示す構成のように、撮像装置１は、補正部９００を更に含んでもよい。補正部９００は、複数の列信号処理回路７００から出力されるデジタル化された信号に対し、必要に応じて補正処理を行い、撮像装置１の外部へ出力を行う。補正部９００は、撮像装置１の外部に配されてもよい。補正部９００による補正処理については後述する。

次に、制御部８１０による、画素１０１、１０２、２０１、２０２および出力回路部１０３、２０３の制御について図３（ａ）、（ｂ）を用いて説明する。図３（ａ）は、制御部８１０による、撮像合成読出モード（第２のモード）のタイミングチャートである。撮像合成読出モードは、画素１０１、１０２、２０１、２０２に含まれるＰＤ部のそれぞれの信号を合成して出力させることで、それぞれの画素１０１、１０２、２０１、２０２から画像用の信号を取得する（第２の動作）。撮像合成読出モードでは、それぞれの画素１０１、１０２、２０１、２０２ごとに、全てのＰＤ部の信号が合成されて出力されうる。

まず、時刻ｔ１では、選択パルスφＳＥＬ（ｎ）が“Ｈ”となり、ｎ行目の出力回路部１０３、２０３はそれぞれ対応する垂直出力線７１に対して信号の出力を行う。同時に、時刻ｔ１では、リセットパルスφＲＥＳ（ｎ）が“Ｈ”となり、ＦＤ部１５、２５の電位をリセットする。

次いで、時刻ｔ２では、リセットパルスφＲＥＳ（ｎ）が“Ｌ”となり、増幅アンプ１６、２６は、ＦＤ部１５、２５のリセット時のリセット信号を垂直出力線７１に出力する。垂直出力線７１に出力されたリセット信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３に格納される。

次に、時刻ｔ３では、転送パルスφＴＸ１ａｂ（ｎ）が“Ｈ”となり、出力回路部１０３において、画素１０１に含まれるＰＤ１１ａ、１１ｂに蓄積された信号電荷がＦＤ部１５に転送される。このとき、ＦＤ部１５ではＰＤ１１ａ、１１ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ１６のゲート端子に入力される。同時に、時刻ｔ３では、転送パルスφＴＸ１ｂ’（ｎ）も“Ｈ”となり、出力回路部２０３において、画素２０１に含まれるＰＤ２１ａ、２１ｂに蓄積された信号電荷がＦＤ部２５に転送される。このとき、ＦＤ部２５ではＰＤ２１ａ、２１ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ２６のゲート端子に入力される。

時刻ｔ４では、転送パルスφＴＸ１ａｂ（ｎ）、φＴＸ１ｂ’（ｎ）が“Ｌ”となり、増幅アンプ１６はＰＤ１１ａ、１１ｂの合成された合成信号を、増幅アンプ２６はＰＤ２１ａ、２１ｂの合成された合成信号を、それぞれ垂直出力線７１に出力する。垂直出力線７１に出力された合成信号は列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と合成信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化され、補正部９００に出力される。時刻ｔ１〜ｔ４の動作によって、それぞれ１つの画素グループを構成する画素１０１、１０２及び画素２０１、２０２のうち、それぞれ１つの画素１０１、２０１からの信号の出力が行われる。

次いで、それぞれ１つの画素グループを構成する画素１０１、１０２および画素２０１、２０２のうち、もう１つの画素１０２、２０２からの信号の出力が行われる。まず、時刻ｔ５では、リセットパルスφＲＥＳ（ｎ）が“Ｈ”となり、ＦＤ部１５、２５の不要な電荷を排出し、ＦＤ部１５、２５の電位をリセットする。

次いで、時刻ｔ６では、リセットパルスφＲＥＳ（ｎ）が“Ｌ”となり、増幅アンプ１６、２６は、ＦＤ部１５、２５のリセット信号を垂直出力線７１に出力する。垂直出力線７１に出力されたリセット信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３に格納される。

次に、時刻ｔ７では、転送パルスφＴＸ２ａｂ（ｎ）が“Ｈ”となり、出力回路部１０３において、画素１０２に含まれるＰＤ１３ａ、１３ｂに蓄積された信号電荷がＦＤ部１５に転送される。このとき、ＦＤ部１５ではＰＤ１３ａ、１３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ１６のゲート端子に入力される。同時に、時刻ｔ７では、転送パルスφＴＸ２ａ’（ｎ）も“Ｈ”となり、出力回路部２０３において、画素２０２に含まれるＰＤ２３ａ、２３ｂに蓄積された信号電荷がＦＤ部２５に転送される。このとき、ＦＤ部２５ではＰＤ２３ａ、２３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ２６のゲート端子に入力される。

時刻ｔ８では、転送パルスφＴＸ２ａ’（ｎ）、φＴＸ２ａｂ（ｎ）が“Ｌ”となり、増幅アンプ１６はＰＤ１３ａ、１３ｂの合成信号を、増幅アンプ２６はＰＤ２３ａ、２３ｂの合成信号を、それぞれ垂直出力線７１に出力する。垂直出力線７１に出力された合成信号は列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と合成信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化されて、補正部９００に対し出力される。

時刻ｔ９では、選択パルスφＳＥＬ（ｎ）が“Ｌ”となり、ｎ行目の出力回路部１０３、２０３は、それぞれ対応する垂直出力線７１から切断される。時刻ｔ１〜ｔ９と同様の動作をｎ＋１行目以降も繰り返すことによって、画素アレイ１００に含まれる全ての画素１０１、１０２、２０１、２０２から、信号を順次、読み出すことができる。

補正部９００は、撮像合成読出モードにおいて補正処理を行わず、ＡＤ変換回路７４から出力された信号を、そのまま撮像装置１の外部へ出力してもよい。

以上のように、撮像合成読出モードでは、画素１０１、１０２、２０１、２０２のそれぞれが有するそれぞれのＰＤで生成される信号を合成して出力させることによって、合成された信号は、そのまま画像用の信号として使用できる。これによって、撮像装置１は、画素アレイに配された複数の画素のうち一部を焦点検出用の画素として専用に割り当てる撮像装置と同等のスピードで、画像用の信号を読み出すことが可能である。

次に、図３（ｂ）に示すタイミングチャートを用いて、制御部８１０による、撮像／ＡＦ合成読出モード（第１のモード）について説明する。撮像／ＡＦ合成読出モードは、画像用の信号と焦点検出用の信号との両方を取得するためのモードである。出力回路部２０３を共有する画素２０１、２０２の有するＰＤのうち撮影レンズの瞳の同じ領域を透過する光を取り込むＰＤの信号を合成して出力させることで、画像用の信号としても焦点検出用の信号としても利用できる信号を取得する（第１の動作）。ここで、撮像／ＡＦ合成読出モードの時刻ｔ１１、ｔ１２、ｔ１５、ｔ１６、ｔ１９は、それぞれ撮像合成読出モードの時刻ｔ１、ｔ２、ｔ５、ｔ６、ｔ９と同等の動作であるため説明を省略する。

時刻ｔ１３では、転送パルスφＴＸ１ａｂ（ｎ）が“Ｈ”となり、出力回路部１０３において、画素１０１に含まれるＰＤ１１ａ、１１ｂに蓄積された信号電荷がＦＤ部１５に転送される。このとき、ＦＤ部１５ではＰＤ１１ａ、１１ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ１６のゲート端子に入力される。同時に、時刻ｔ１３では、転送パルスφＴＸ２ａ’（ｎ）も“Ｈ”となり、出力回路部２０３において、画素２０１のＰＤ２１ａおよび画素２０２のＰＤ２３ａに蓄積された信号電荷がＦＤ部２５に転送される。このとき、ＦＤ部２５では、撮影レンズの瞳の左側の領域を透過した光束を受光するＰＤ２１ａ、２３ａの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ２６のゲート端子に入力される。

時刻ｔ１４では、転送パルスφＴＸ１ａｂ（ｎ）、φＴＸ２ａ’（ｎ）が“Ｌ”となり、増幅アンプ１６はＰＤ１１ａ、１１ｂの合成信号を、増幅アンプ２６はＰＤ２１ａ、２３ａの合成信号を、それぞれ垂直出力線７１に出力する。垂直出力線７１に出力された合成信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と合成信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化され、補正部９００に出力される。時刻ｔ１１〜ｔ１４の動作によって、１つの画素グループを構成する画素１０１、１０２のうち画素１０１からの信号の出力と、１つの画素グループを構成する画素２０１、２０２のうち同瞳の位置関係にあるＰＤ２１ａ、２３ａからの信号の出力と、が行われる。

次いで、１つの画素グループを構成する画素１０１、１０２のうち、もう１つの画素１０２からの信号の出力と、１つの画素グループを構成する画素２０１、２０２のうち、同瞳の位置関係にあるＰＤ２１ｂ、２３ｂからの信号の出力と、が行われる。

時刻ｔ１７では、転送パルスφＴＸ２ａｂ（ｎ）が“Ｈ”となり、出力回路部１０３において、画素１０２に含まれるＰＤ１３ａ、１３ｂに蓄積された信号電荷がＦＤ部１５に転送される。このとき、ＦＤ部１５ではＰＤ１３ａ、１３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ１６のゲートに入力される。同時に、時刻ｔ１７では、転送パルスφＴＸ１ｂ’（ｎ）も“Ｈ”となり、出力回路部２０３において、画素２０１のＰＤ２１ｂおよび画素２０２のＰＤ２３ｂに蓄積された信号電荷がＦＤ部２５に転送される。このとき、ＦＤ部２５では、撮影レンズの瞳の右側の領域を透過した光束を受光するＰＤ２１ｂ、２３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ２６のゲートに入力される。

時刻ｔ１８では、転送パルスφＴＸ１ｂ’（ｎ）、φＴＸ２ａｂ（ｎ）が“Ｌ”となり、増幅アンプ１６はＰＤ１３ａ、１３ｂの合成信号を、増幅アンプ２６はＰＤ２１ｂ、２３ｂの合成信号を、それぞれ垂直出力線７１に出力する。垂直出力線７１に出力された合成信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号を元に光電変換信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化され、補正部９００に出力される。時刻ｔ１１〜ｔ１９と同様の動作をｎ＋１行目以降も繰り返すことによって、画素アレイ１００に含まれる全ての画素１０１、１０２、２０１、２０２から、順次、信号を読み出すことができる。

撮像／ＡＦ合成読出モードにおいて、ＲフィルタおよびＢフィルタの組み合わせを有する画素１０１、１０２において、上述の撮像合成読出モードと同様に、それぞれの画素１０１、１０２の有するＰＤのそれぞれからの信号を合成して出力させる（第２の動作）。これによって、合成された画素１０１、１０２からの信号は、そのまま画素１０１、１０２の画像用の信号として利用できる。

一方で、ともにＧフィルタの組み合わせを有する画素２０１、２０２に対しては、撮影レンズの瞳領域の左側、または右側から光を取り込むＰＤのそれぞれからの信号を合成して出力させる（第１の動作）。これによって、画素１０１、１０２の同瞳の位置関係のＰＤから出力され合成された信号は、焦点検出用の信号として利用できる。

また、図３（ａ）、（ｂ）に示すように、撮像／ＡＦ合成読出モードは、撮像合成読出モードと同等のスピードで、それぞれの画素から信号を読み出すことができる。すなわち、撮像装置１は、複数の画素のうち一部を焦点検出用の画素として専用に割り当てる撮像装置と同等のスピードで、画像用の信号と焦点検出用の信号を読み出すことが可能となる。

ここで、上述の画素２０１、２０２から出力される焦点検出用の信号は、撮像信号として使用するために、補正部９００による補正処理が必要となりうる。補正処理の一例を、図４を用いて説明する。

図４（ａ）は、ｎ行目、ｎ＋２行目において画像用の信号、ｎ＋１行目において画像用および焦点検出用の信号を、それぞれ取得するために駆動させた際の出力信号を模式的にマトリクスの形で表したものである。ｎ＋１行目では撮像／ＡＦ合成読出モードによる駆動を行ったことで、画素２０１、２０２において焦点検出用の信号が取得される。これらの焦点検出用の信号はそれぞれ、撮影レンズの瞳領域の左側または右側から光を取り込んでいるため、そのままでは撮像信号として利用できない。そこで補正部９００は、焦点検出用の信号を取得した画素２０１、２０２の画像用の信号を補間するための補正処理を行い、画素２０１、２０２の画像用の信号を決定する。

補正部９００は、１つの画素グループを構成する画素２０１、２０２によって得られた、それぞれの焦点検出用の信号を合成することによって、撮影レンズの瞳領域すべてを透過した光束に相当する信号量を求める。具体的には、時刻ｔ１３〜ｔ１４の間に画素２０１のＰＤ２１ａおよび画素２０２のＰＤ２３ａから出力された信号と、時刻ｔ１７〜ｔ１８の間に画素２０１のＰＤ２１ｂおよび画素２０２のＰＤ２３ｂから出力された信号と、を足し合わせる。このようにして得られた信号は、画素２０１、２０２の有するすべてのＰＤから出力された信号を合成したものと同等となり、画素２０１および画素２０２の画像用の信号を合成した信号として扱える。その後、補正部９００は、この合計値を画素２０１、２０２の画像用の信号に分配する。

図４（ｂ）に示す構成において、補正部９００は、例えば、単純に合成された画素２０１、２０２からの信号を半分にして合成平均値とし、画像用の信号として決定し、補間してもよい。この補正部９００による画素２０１および画素２０２の合成された信号の分配は、合成平均に限られることはない。例えば、画素２０１、２０２の周辺に配された他の画素１０１、１０２、２０１、２０２の信号の情報を元に、重み付けを行った加重平均値であってもよい。また、焦点検出用の信号を画像用の信号として用いずに、画素２０１、２０２の周辺に配された他の画素１０１、１０２、２０１、２０２の信号の情報を元に補間してもよい。

以上のように、本実施形態において、複数のＰＤが１つのマイクロレンズを共有し、撮影レンズの瞳を分割して受光する画素を有する撮像装置１に着目している。そして、画像用および焦点検出用の信号を並行して取得する際、画像用の画素グループと焦点検出用の画素グループとで、互いに同じ数のＰＤからＦＤ部に信号を出力させて合成する。これによって、１行あたりの、画像用の信号の取得と焦点検出用の信号を取得との読み出しにかかる時間を揃えることができる。結果として、撮像装置１は、フレームレートを低下させずに、画像用の信号と焦点検出用の信号とを同時に取得できる。

本実施形態において、１つの画素に含まれるＰＤの数を２つとしたが、３つ以上であってもよい。画像用および焦点検出用の信号を取得する際、画像用の画素グループと焦点検出用の画素グループとで、互いに同じ数のＰＤからＦＤ部に信号が読み出せればよい。

また、画像用の信号のみを読み出す行と画像用および焦点検出用の信号を同時に読み出す行とを、行ごとに制御部８１０による駆動によって切り替えることが可能であり、焦点検出用の行を増減させても、読み出しに要する時間やデータ量が変わらない。従って、撮像装置１の出力を入力とするデバイス、例えば撮像信号処理部などの処理の煩雑さを回避できるため、状況に応じて自由に焦点検出を行う行の選択が可能となり、撮像される画質の向上が可能となる。

図２に示す構成では、画素１０１、１０２を含む画素グループと焦点検出用の信号を取得するための画素２０１、２０２を含む画素グループとが、行方向に交互に並ぶ形態を示したが、これに限られることはない。例えば、行方向に、焦点検出用の信号を取得するための画素２０１、２０２を含む画素グループ同士の間に２つ以上の画素１０１、１０２を含む画素グループが挟まれていてもよい。

第２の実施形態
図５〜８を参照して、本発明の実施形態による撮像装置の構成、および、その駆動方法について説明する。図５は、本発明の第２の実施形態における撮像装置２に含まれる画素回路の構成例を示す図である。

本実施形態において、撮像装置２には、複数の画素が行列状に配される。複数の画素は、画素３０１、３０２、４０１、４０２を含む。また、撮像装置２は、１つの画素グループを構成する画素３０１、３０２に接続される出力回路部３０３と、１つの画素グループを構成する画素４０１、４０２に接続される出力回路部４０３を含む。

画素３０１、３０２、４０１、４０２は、上述の画素１０１、１０２、２０１、２０２と同様の構成を有しうるが、制御線を介して転送スイッチ３２、３４、４２、４４のゲート端子に入力される転送パルスの組み合わせが異なる。転送スイッチ３２ａ、４２ａのゲート端子には転送パルスφＴＸ１ａが、転送スイッチ３２ｂには転送パルスφＴＸ１ｂが、転送スイッチ４２ｂには転送パルスφＴＸ１ｂ’が、それぞれ入力される。また、転送スイッチ３４ａのゲート端子には転送パルスφＴＸ２ａが、転送スイッチ３４ｂ、４４ｂには転送パルスφＴＸ２ｂが、転送スイッチ４４ａには転送パルスφＴＸ２ａ’が、それぞれ入力される。

上述の第１の実施形態において、画素１０１のＰＤ１１ａ、１１ｂは、共通の転送パルスφＴＸ１ａｂによって駆動され、画素１０２のＰＤ１３ａ、１３ｂは、共通の転送パルスφＴＸ２ａｂによって駆動され、それぞれのＰＤ単独での転送動作ができない。これに対し、本実施形態において、制御部８１０からＰＤ３１ａ、３１ｂ、３３ａ、３３ｂに、それぞれ独立した転送パルスを供給することで、それぞれ独立した転送動作ができる。また例えば、転送パルスφＴＸ１ａ、ＴＸ１ｂに同じパルスを供給することで、第１の実施形態の転送パルスφＴＸ１ａｂと同等の動作を行うことができる。転送パルスφＴＸ２ａ、ＴＸ２ｂについても同様である。また、出力回路部３０３、４０３は、第１の実施形態の出力回路部１０３、２０３と同等であってもよいため、ここでは説明を省略する。

図６は、本実施形態の撮像装置２の構成例を示す図である。撮像装置２は、図５に示した画素３０１、３０２、４０１、４０２が行列状に配された画素アレイ３００と、複数の列信号処理回路７００と、画素アレイ３００を行単位で制御する制御部８２０と、を含む。上述のように、画素３０１と画素３０２とは、１つの画素グループを構成し、同様に、画素４０１と画素４０２とは、１つの画素グループを構成する。なお、行数の表記は、１つの画素グループを構成する縦２画素で１行の単位で表すこととし、図中の最上行をｎ行目とおく。

撮像装置２は、複数の画素３０１、３０２、４０１、４０２のそれぞれに対応して配された複数のマイクロレンズ８１を有するレンズアレイを含む。更に、それぞれの画素３０１、３０２、４０１、４０２ごとに、それぞれのマイクロレンズ８１に対応して、ベイヤ配列のカラーフィルタが配される。本実施形態において、画素３０１には赤色の光を透過するカラーフィルタ（Ｒフィルタ）または緑色の光を透過するカラーフィルタ（Ｇフィルタ）、画素３０２にはＧフィルタまたは青色の光を透過するカラーフィルタ（Ｂフィルタ）が配される。また、画素４０１、４０２にはＧフィルタが、それぞれ配される。

画素アレイ３００において、画素３０１、３０２、４０１、４０２は、図６に示されるように、２行×４列、すなわち縦４画素×横４画素の周期で配される。図６では、１つの行または列に並ぶ４つの画素のうち１つが、画素４０１または画素４０２である例を示している。

制御部８２０は、行列状に配された画素グループにおいて行ごとに、行方向に配された制御線を用いて、上述の第１の実施形態と同様に、画素３０１、３０２、４０１、４０２と出力回路部３０３、４０３を行単位で制御する。制御部８２０は、制御線を用いて、転送パルスφＴＸ１ａ、φＴＸ１ｂ、φＴＸ１ｂ’、φＴＸ２ａ’、φＴＸ２ａ、φＴＸ２ｂ、選択パルスφＳＥＬ、リセットパルスφＲＥＳをそれぞれの画素および出力回路部に供給することよって、画素からの出力を制御する。

列信号処理回路７００および補正部９００は、上述の第１の実施形態と同様の構成を有しうる。このため、ここでは説明を省略する。

次に、制御部８２０による、画素３０１、３０２、４０１、４０２および出力回路部３０３、３０３の制御について図７（ａ）〜（ｃ）を用いて説明する。ここで、図７（ａ）、（ｂ）に示す動作は、第１の実施形態における図３（ａ）、（ｂ）と同等であり、画素３０１、３０２、４０１、４０２のそれぞれは、画素１０１、１０２、２０１、２０２のそれぞれと同様の動きを示す。また、出力回路部３０３、４０３は、第１の実施形態における出力回路部１０３、２０３と同様の動きを示すため、図７（ａ）（ｂ）について説明は省略し、図７（ｃ）の動作について説明する。

図７（ｃ）は、制御部８２０による、連続読出モード（第３のモード）のタイミングチャートである。図３（ａ）、（ｂ）、図７（ａ）、（ｂ）に示す動作は、焦点検出用の信号を取得する動作と画像用の信号を取得する動作とを、１つのフレームで並行して行う。一方、図７（ｃ）に示す連続読出モードは、焦点検出用の信号を取得する動作と画像用の信号を取得する動作とを、１つのフレームで連続して行うモードである。

まず、時刻ｔ２１では、選択パルスφＳＥＬ（ｎ）が“Ｈ”となり、ｎ行目の出力回路部３０３、４０３はそれぞれ対応する垂直出力線７１に対して信号出力を行う。同時に、時刻ｔ２１では、リセットパルスφＲＥＳ（ｎ）が“Ｈ”となり、ＦＤ部３５、４５の電位をリセットする。

次いで、時刻ｔ２２では、リセットパルスφＲＥＳ（ｎ）が“Ｌ”となり、増幅アンプ３６、４６は、ＦＤ部３５、４５のリセット時のリセット信号を垂直出力線７１に出力する。垂直出力線７１に出力されたリセット信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３に格納される。

次に、時刻ｔ２３では、転送パルスφＴＸ１ａ（ｎ）が“Ｈ”となり、出力回路部３０３において、画素３０１に含まれるＰＤ３１ａに蓄積された信号電荷がＦＤ部３５に転送される。また同時に、出力回路部４０３において、画素４０１に含まれるＰＤ４１ａに蓄積された信号電荷がＦＤ部４５に転送される。このとき、ＦＤ部３５、４５は、それぞれＰＤ３１ａ、４１ａの信号電荷に対応した信号電位を、対応する増幅アンプ３６、４６のゲート端子に入力する。

時刻ｔ２４では、転送パルスφＴＸ１ａ（ｎ）が“Ｌ”となり、増幅アンプ３６、４６は、それぞれＰＤ３１ａ、４１ａから転送された信号を、対応する垂直出力線７１に出力する。垂直出力線７１に出力されたＰＤ３１ａ、４１ａからの信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と対応するＰＤ３１ａ、ＰＤ４１ａからの信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化され、補正部９００に出力される。時刻ｔ２１〜２４の動作によって、画素３０１のＰＤ３１ａおよび画素４０１のＰＤ４１ａで光電変換によって生成された信号が出力される。これらの信号は、焦点検出用の信号として用いることができる。

次いで、時刻ｔ２５では、転送パルスφＴＸ１ｂ（ｎ）、ＴＸ１ｂ‘（ｎ）が“Ｈ”となり、出力回路部３０３において画素３０１のＰＤ３１ｂに蓄積された信号電荷がＦＤ部３５に転送される。また同時に、出力回路部４０３において画素４０１のＰＤ４１ｂに蓄積された信号電荷がＦＤ部４５に転送される。

時刻ｔ２４と時刻ｔ２５との間において、リセットパルスφＲＥＳ（ｎ）が“Ｈ”にならないため、ＦＤ部３５、４５には、それぞれＰＤ３１ａ、４１ａからの信号が保持される。このため、時刻ｔ２５でＦＤ部３５にＰＤ３１ｂからの信号電荷が転送されると、ＦＤ部３５において、ＰＤ３１ａの信号電荷に加えて、ＰＤ３１ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ３６のゲート端子に入力される。同様に、ＦＤ部４５ではＰＤ４１ａの信号電荷に加えて、ＰＤ４１ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ４６のゲート端子に入力される。

次に、時刻ｔ２６では、φＴＸ１ｂ（ｎ）、ＴＸ１ｂ’（ｎ）が“Ｌ”となり、増幅アンプ３６はＰＤ３１ａ、３１ｂの合成信号を、増幅アンプ４６はＰＤ４１ａ、４１ｂの合成信号を、それぞれ対応する垂直出力線７１に出力する。

垂直出力線７１に出力された合成信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と合成信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化されて、補正部９００に出力される。時刻ｔ２５および時刻ｔ２６の動作によって、画素３０１、４０１に含まれるすべてのＰＤで生成された信号が取得され、画素３０１、４０１の画像用の信号として用いることができる。また、時刻ｔ２１〜２６の動作によって、それぞれ１つの画素グループを構成する画素３０１、３０２及び画素４０１、４０２のうち、それぞれ１つの画素３０１、４０１から焦点検出用および画像用の信号の出力が行われる。

次いで、それぞれ１つの画素グループを構成する画素３０１、３０２及び画素４０１、４０２のうち、それぞれ１つの画素３０２、４０２から焦点検出用および画像用の信号の出力が行われる。まず、時刻ｔ２７では、リセットパルスφＲＥＳ（ｎ）が“Ｈ”となり、ＦＤ部３５、４５の電位をリセットする。

次いで、時刻ｔ２８では、リセットパルスφＲＥＳ（ｎ）が“Ｌ”となり、増幅アンプ３６、４６は、ＦＤ部３５、４５のリセット信号を垂直出力線７１に出力する。垂直出力線７１に出力されたリセット信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３に格納される。

次に、時刻ｔ２９では、転送パルスφＴＸ２ａ（ｎ）、ＴＸ２ａ’（ｎ）が“Ｈ”となり、出力回路部３０３において画素３０１のＰＤ３３ａに蓄積された信号電荷がＦＤ部３５に転送される。また同時に、出力回路部４０３において画素４０１に含まれるＰＤ４３ａに蓄積された信号電荷がＦＤ部４５に転送される。このとき、ＦＤ部３５、４５はそれぞれＰＤ３３ａ、４３ａの信号電荷に対応した信号電位を、対応する増幅アンプ３６、４６のゲート端子に入力する。

時刻ｔ３０では、転送パルスφＴＸ２ａ（ｎ）、ＴＸ２ａ’（ｎ）が“Ｌ”となり、増幅アンプ３６、４６はそれぞれＰＤ３３ａ、４３ａから転送された信号を、対応する垂直出力線７１に出力する。垂直出力線７１に出力されたＰＤ３３ａ、４３ａからの信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と対応するＰＤ３３ａ、４３ａからの信号とを元に光電変換信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化され、補正部９００に出力される。時刻ｔ２７〜３０の動作によって、画素３０１のＰＤ３３ａおよび画素４０１のＰＤ４３ａで光電変換によって生成された信号が出力される。これらの信号は、焦点検出用の信号として用いることができる。

次いで、時刻ｔ３１では、転送パルスφＴＸ２ｂ（ｎ）が“Ｈ”となり、出力回路部３０３において画素３０１のＰＤ３３ｂに蓄積された信号電荷がＦＤ部３５に転送される。また同時に、出力回路部４０３において画素４０１のＰＤ４３ｂに蓄積された信号電荷がＦＤ部４５に転送される。

このとき上述の時刻ｔ２４と時刻ｔ２５との間と同様に、時刻ｔ２８と時刻ｔ２９との間において、リセットパルスφＲＥＳ（ｎ）が“Ｈ”にならない。このため、ＦＤ部３５において、ＦＤ部３５に保持されたＰＤ３３ａの信号電荷に加えて、ＰＤ３３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ３６のゲート端子に入力される。同様に、ＦＤ部４５ではＰＤ４３ａの信号電荷に加えて、ＰＤ４３ｂの信号電荷が合成され、信号電荷の合計に応じた信号電位が増幅アンプ４６のゲート端子に入力される。

次に時刻ｔ３２では、転送パルスφＴＸ２ｂ（ｎ）が“Ｌ”となり、増幅アンプ３６はＰＤ３３ａ、３３ｂの合成信号を、増幅アンプ４６はＰＤ４３ａ、４３ｂの合成信号を、それぞれ対応する垂直出力線７１に出力する。

垂直出力線７１に出力された合成信号は、列信号処理回路７００に入力され、ＣＤＳ回路７３によって、格納されたリセット信号と合成信号とを元に光電変換によって生成された信号の抽出処理が行われる。ＣＤＳ回路７３によって抽出された光電変換によって生成された信号は、ＡＤ変換回路７４によってデジタル信号化されて、補正部９００に出力される。時刻ｔ３１および時刻ｔ３２の動作によって、画素３０２、４０２に含まれるすべてのＰＤで生成された信号が取得され、画素３０２、４０２の画像用の信号として用いることができる。また、時刻ｔ２７〜３２の動作によって、それぞれ１つの画素グループを構成する画素３０１、３０２及び画素４０１、４０２のうち、それぞれ１つの画素３０２、４０２から焦点検出用および画像用の信号の出力が行われる。

時刻ｔ３３では、選択パルスφＳＥＬ（ｎ）が“Ｌ”となり、ｎ行目の出力回路部３０３、４０３は、それぞれ対応する垂直出力線７１から切断される。時刻ｔ２１〜ｔ３３と同様の動作をｎ＋１行目以降も繰り返すことによって、画素アレイ３００に含まれる全ての画素３０１、３０２、４０１、４０２から、順次、信号を読み出すことができる。

補正部９００は、連続読出モードにおいて補正処理を行わず、ＡＤ変換回路７４から出力された信号を、そのまま撮像装置２の外部へ信号を出力してもよい。

以上のように、連続読出モードは、それぞれの画素３０１、３０２、４０１、４０２に含まれる１つのＰＤの信号と、すべてのＰＤの信号とを読み出すため、上述の撮像合成読出モード、撮像／ＡＦ合成読出モードに比べて読み出しには時間が掛かる。しかしながら、すべての画素３０１、３０２、４０１、４０２から出力される信号が、画像用および焦点検出用の何れにも使用可能となる。

図８は、本実施形態の撮像装置２を搭載したデジタルカメラ１０００（カメラシステムとも言えうる）の構成例である。レンズ部１００１は、被写体の光学像を撮像装置２に結像させる。また、レンズ駆動装置１００２によって、レンズ部１００１のズーム制御、フォーカス制御、絞り制御などが行われる。メカニカルシャッタ１００３は、撮像装置２の露光、遮光を制御し、シャッタ駆動装置１００４によって制御される。撮像信号処理回路１００５は、撮像装置２から出力される画像用の信号に各種の補正やデータ圧縮、広ダイナミックレンジ画像を得るための複数画像の合成処理などを行う。撮影モード・タイミング発生部１００６は撮像装置２、撮像信号処理回路１００５に、撮影モード指示信号、各種タイミング信号を出力する。メモリ部１００７は画像データを一時的に記憶するためのメモリとして機能する。全体制御・演算部１００８は各種演算と撮像装置全体の制御を行う。記録媒体制御Ｉ／Ｆ部１００９は、記録媒体１０１０への画像データの記録や、記録媒体１０１０に保存された画像データの読み出しを行うためのインターフェースである。記録媒体１０１０は、画像データの記録または読み出しを行うための着脱可能な、例えば半導体メモリである。表示部１０１１は各種情報や撮影画像を表示するデバイスである。

次に、撮影時のデジタルカメラ１０００の動作について説明する。メイン電源がオンされると、全体制御・演算部１００８などのコントロール系の電源がオンし、更に撮像信号処理回路１００５などの撮像系回路の電源がオンされる。次いで、レリーズボタン（不図示）が押下されることによって、デジタルカメラ１０００は、撮影動作を開始する。撮影動作が終了すると、撮像装置２から出力された画像用の信号は、撮像信号処理回路１００５で画像処理され、全体制御・演算部１００８の指示によってメモリ部１００７に書き込まれる。メモリ部１００７に書き込まれたデータは、全体制御・演算部１００８の制御によって記録媒体制御Ｉ／Ｆ部１００９を介して半導体メモリなどの着脱可能な記録媒体１０１０に記録される。また、例えば、デジタルカメラ１０００は、記録媒体制御Ｉ／Ｆ部１００９を介して直接コンピュータ（不図示）などにデータを出力してもよい。その後、ユーザは、データが転送されたコンピュータなどで、画像の加工を行うことができる。

全体制御・演算部１００８は、外部操作系（不図示）の指示によって、高フレームレートＡＦ追従有りの撮影モード、高フレームレートＡＦ追従無しの撮影モード、低フレームレートＡＦ追従有りの撮影モードを切り替えて撮影を行いうる。全体制御・演算部１００８は、撮影条件に応じて、上述の３つのモードを自動で切り替えてもよいし、ユーザが適宜、モードを選択してもよい。

撮像装置２を搭載したデジタルカメラ１０００において、例えば動画を高フレームレートかつＡＦ追従有りの撮影モードで撮影する場合、全体制御・演算部１００８の制御によって撮像装置２は、上述の撮像／ＡＦ合成読出モードを用いて駆動しうる。また例えば、動画を高フレームレートで撮影するがＡＦ追従はユーザが行う場合や、静止画の高速連写において焦点検出は別のＡＦセンサが行う場合、全体制御・演算部１００８の制御によって撮像装置２は、撮像合成読出モードで駆動しうる。更に例えば、動画を低フレームレートで撮影する場合や、静止画低速連写の場合、全体制御・演算部１００８の制御によって撮像装置２は、連続読出モードで駆動しうる。このように、撮像装置２の駆動方法を、種々の撮影モードに応じて、撮像合成読出モード、撮像／ＡＦ合成読出モード、連続読出モードの間で切り替えることによって、様々なシーンに対応可能なデジタルカメラが提供できる。

第３の実施形態
図９を参照して、本発明の実施形態による撮像装置の構成、および、その駆動方法について説明する。図９は、本発明の第３の実施形態における撮像装置に含まれる画素回路の構成例を示す図である。

本実施形態において、画素５０１、５０２、５０３、５０４は、画素１０１、１０２、２０１、２０２と同等の回路構成を有しうるが、１つの画素グループを構成する画素の数や転送スイッチのゲート端子に入力される転送パルスの組み合わせが異なる。以下、画素５０１、５０２、５０３、５０４と画素１０１、１０２、２０１、２０２との相違点を説明する。

本実施形態において、画素５０１、５０２、５０３、５０４の４つの画素が、１つの出力回路部５０５に接続され、１つの画素グループを構成する。画素５０１の転送スイッチ５２ａ、５２ｂは、制御線を介してゲート端子に入力される転送パルスφＴＸ１ａ、φＴＸ１ｂによって駆動され、ＰＤ５１ａ、５１ｂで生成された電荷をＦＤ部５９に転送する。画素５０２の転送スイッチ５４ａ、５４ｂは、制御線を介してゲート端子に入力される転送パルスφＴＸ２ａ、φＴＸ２ｂによって駆動され、ＰＤ５３ａ、５３ｂで生成された電荷をＦＤ部５９に転送する。画素５０３の転送スイッチ５６ａ、５６ｂは、制御線を介してゲート端子に入力される転送パルスφＴＸ３ａ、φＴＸ３ｂによって駆動され、ＰＤ５５ａ、５５ｂで生成された電荷をＦＤ部５９に転送する。画素５０４の転送スイッチ５８ａ、５８ｂは、制御線を介してゲート端子に入力される転送パルスφＴＸ４ａ、φＴＸ４ｂによって駆動され、ＰＤ５７ａ、５７ｂで生成された電荷をＦＤ部５９に転送する。画素５０１、５０２、５０３、５０４ごとに、それぞれの転送スイッチ５２ａ〜５８ｂに、それぞれ独立した転送パルスφＴＸ１ａ〜φＴＸ４ｂが入力される。この構成によって、１つの画素グループに含まれるＰＤ５１ａ、５１ｂ、５３ａ、５３ｂ、５５ａ、５５ｂ、５７ａ、５７ｂのそれぞれからＦＤ部５９に、別々に転送動作ができる。

上述の各実施形態と同様に、それぞれの画素５０１、５０２、５０３、５０４に対応して、マイクロレンズ８１が配される。また、それぞれの画素５０１、５０２、５０３、５０４ごとに、マイクロレンズ８１に対応して、それぞれベイヤ配列のカラーフィルタが配される。例えば、画素５０１には赤色、画素５０２、５０３には緑色、画素５０４には青色の光を透過するカラーフィルタが配される。

画素５０１、５０２、５０３、５０４や出力回路部５０５などの撮像装置のこれ以外の回路構成は、上述の撮像装置１、２と同様であってもよい。

次に、制御部による、画素５０１、５０２、５０３、５０４と出力回路部５０５の駆動方法について説明する。画像用の信号を取得する場合、例えば、画素５０１の転送スイッチ５２ａ、５２ｂを転送パルスφＴＸ１ａ、φＴＸ１ｂで駆動し、ＦＤ部５９でＰＤ５１ａ、５１ｂの信号を合成する。その後、ＦＤ部５９をリセットした後、次の画素、例えば画素５０４の転送スイッチ５８ａ、５８ｂを転送パルスφＴＸ４ａ、φＴＸ４ｂで駆動し、ＦＤ部５９でＰＤ５７ａ、５７ｂの信号を合成する。これによって、画素５０１、５０４のそれぞれ画素用の信号が取得できる。また、焦点検出用の信号を取得する場合、例えば画素５０２の転送スイッチ５４ａと、画素５０３の転送スイッチ５６ａを転送パルスφＴＸ２ａ、φＴＸ３ａで駆動し、ＦＤ部５９でＰＤ５３ａ、５５ａの信号を合成する。その後、ＦＤ部５９をリセットした後、画素５０２の転送スイッチ５４ｂと、画素５０３の転送スイッチ５６ｂを転送パルスφＴＸ２ｂ、φＴＸ３ｂで駆動し、ＦＤ部５９でＰＤ５３ｂ、５５ｂの信号を合成するとよい。これによって、画素５０２、５０３から焦点検出用の信号を取得できる。

上述の例では、Ｒフィルタを有する画素５０１およびＢフィルタを有する画素５０４に画像用の信号を出力させ、Ｇフィルタを有する画素５０２、５０３に焦点検出用の信号を出力させたが、これに限られることはない。例えば、撮影レンズの瞳領域の左側、または右側から光を取り込む２つのＰＤの組み合わせは、Ｒフィルタを有する画素５０１とＧフィルタを有する画素５０４とであってもよい。ＲフィルタとＧフィルタを有する画素からの信号を合成することによって、黄色の焦点検出用の信号を取得できる。また、合成する色の組み合わせを行ごと、あるいはフレームごとに切り替えることによって、様々な色の焦点検出用の信号が取得できる。このように、出力回路部５０５を、カラー画像の１画素を生成するためのベイヤ配列の４つのカラーフィルタを有する４つの画素で共有することによって、様々な色の焦点検出用の信号が取得でき、様々な色の被写体に対応できる。

以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態、実施例は適宜変更、組み合わせが可能である。

１、２：撮像装置、８１：マイクロレンズ、１０３、２０３、３０３、４０３、５０５：出力回路部

Claims (12)

1. 複数の画素グループと、制御部と、を含む撮像装置であって、
   前記複数の画素グループのそれぞれは、複数の光電変換部と、前記複数の光電変換部のそれぞれと接続される出力回路部と、を含み、
   それぞれの画素グループの前記複数の光電変換部は、第１のマイクロレンズを互いに共有する第１の光電変換部および第２の光電変換部と、第２のマイクロレンズを互いに共有する第３の光電変換部および第４の光電変換部と、を含み、
   前記制御部による制御は、
   前記複数の画素グループのうち焦点検出に用いる画素グループに、前記第１の光電変換部および前記第３の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、次いで、前記第２の光電変換部および前記第４の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる第１の動作と、
   前記複数の画素グループのうち焦点検出に用いない画素グループに、前記第１の光電変換部および前記第２の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、次いで、前記第３の光電変換部および前記第４の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる第２の動作と、
   を並行して行わせる第１のモードを含むことを特徴とする撮像装置。
2. 前記制御部による制御は、前記複数の画素グループのそれぞれに前記第２の動作を行わせる第２のモードを更に含むことを特徴とする請求項１に記載の撮像装置。
3. 前記制御部による制御は、前記複数の画素グループのそれぞれに、
   前記第１の光電変換部から前記出力回路部に信号を転送させ、前記出力回路部から出力させ、次いで、前記第１の光電変換部からの信号が前記出力回路部に保持された状態で、前記第２の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、
   次いで、前記第３の光電変換部から前記出力回路部に信号を転送させ、前記出力回路部から出力させ、次いで、前記第３の光電変換部からの信号が前記出力回路部に保持された状態で、前記第４の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる第３のモードを更に含むことを特徴とする請求項１または２に記載の撮像装置。
4. 前記複数の画素グループのそれぞれの画素グループの前記複数の光電変換部は、第３のマイクロレンズを互いに共有する第５の光電変換部および第６の光電変換部と、第４のマイクロレンズを互いに共有する第７の光電変換部および第８の光電変換部と、を更に含み、
   前記制御部による制御は、
   前記第１の動作と、
   前記第５の光電変換部および前記第６の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、次いで、前記第７の光電変換部および前記第８の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる動作と、
   を連続して行わせる第４のモードを更に含むことを特徴とする請求項１乃至３の何れか１項に記載の撮像装置。
5. 前記複数の画素グループのそれぞれの画素グループに対応して配される複数のマイクロレンズは、行列状に配され、
   前記複数のマイクロレンズのうち同じ画素グループに配されるマイクロレンズが、互いに隣接して配されることを特徴とする請求項１乃至４の何れか１項に記載の撮像装置。
6. 前記撮像装置は、前記制御部が前記複数の画素グループを制御するための制御線を更に含み、
   前記複数の画素グループは、行列状に配され、
   前記制御部は、行方向に配される制御線によって前記複数の画素グループを行方向に並ぶ画素グループごとに制御し、
   前記複数のマイクロレンズは、前記行方向および列方向に平行に行列状に配され、
   前記複数のマイクロレンズのうち同じ画素グループに配される前記第１のマイクロレンズと前記第２のマイクロレンズとが、異なる行および異なる列に配されることを特徴とする請求項５に記載の撮像装置。
7. 前記撮像装置は、前記複数のマイクロレンズのそれぞれに対応して配されたベイヤ配列のカラーフィルタを更に含み、
   前記第１のマイクロレンズおよび前記第２のマイクロレンズに対応するカラーフィルタの組み合わせが、ともに緑色の光を透過するカラーフィルタ、または、赤色の光を透過するカラーフィルタおよび青色の光を透過するカラーフィルタであることを特徴とする請求項５または６に記載の撮像装置。
8. 前記カラーフィルタのうち緑色の光を透過するカラーフィルタが、前記複数の画素グループのうち前記制御部の制御によって前記第１の動作を行う画素グループに配されることを特徴とする請求項７に記載の撮像装置。
9. 前記第１の光電変換部と前記第３の光電変換部と、および、前記第２の光電変換部と前記第４の光電変換部とが、それぞれ撮影レンズの瞳の同じ領域を透過する光を受光するように配されることを特徴とする請求項１乃至８の何れか１項に記載の撮像装置。
10. 前記第１の光電変換部および前記第３の光電変換部と、前記第２の光電変換部および前記第４の光電変換部とが、撮影レンズの瞳の互いに異なる領域を透過する光を受光するように配されることを特徴とする請求項１乃至９の何れか１項に記載の撮像装置。
11. 前記撮像装置は、補正部を更に含み、
    前記補正部は、前記複数の画素グループのうち前記制御部の制御によって前記第１の動作を行う画素グループごとに、当該画素グループに含まれる複数の光電変換部の全てから出力される信号に基づいて画像用の信号を決定することを特徴とする請求項１乃至１０の何れか１項に記載の撮像装置。
12. 複数の画素グループを含む撮像装置の駆動方法であって、
    前記複数の画素グループのそれぞれは、複数の光電変換部と、前記複数の光電変換部のそれぞれと接続される出力回路部と、を含み、
    それぞれの画素グループの前記複数の光電変換部は、第１のマイクロレンズを互いに共有する第１の光電変換部および第２の光電変換部と、第２のマイクロレンズを互いに共有する第３の光電変換部および第４の光電変換部と、を含み、
    前記複数の画素グループのうち焦点検出に用いる画素グループに、前記第１の光電変換部および前記第３の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、次いで、前記第２の光電変換部および前記第４の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる第１の動作と、
    前記複数の画素グループのうち焦点検出に用いない画素グループに、前記第１の光電変換部および前記第２の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させ、次いで、前記第３の光電変換部および前記第４の光電変換部から前記出力回路部に信号を転送させ、合成された信号を前記出力回路部から出力させる第２の動作と、
    を並行して行わせる第１のモードを含むことを特徴とする駆動方法。

Images