JP2018041080A5 - - Google Patents

Download PDF

Info

Publication number
JP2018041080A5
JP2018041080A5 JP2017169699A JP2017169699A JP2018041080A5 JP 2018041080 A5 JP2018041080 A5 JP 2018041080A5 JP 2017169699 A JP2017169699 A JP 2017169699A JP 2017169699 A JP2017169699 A JP 2017169699A JP 2018041080 A5 JP2018041080 A5 JP 2018041080A5
Authority
JP
Japan
Prior art keywords
substrate
internal stress
curvature
overlay
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017169699A
Other languages
English (en)
Other versions
JP2018041080A (ja
JP7164289B2 (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2018041080A publication Critical patent/JP2018041080A/ja
Publication of JP2018041080A5 publication Critical patent/JP2018041080A5/ja
Priority to JP2021155236A priority Critical patent/JP7216785B2/ja
Application granted granted Critical
Publication of JP7164289B2 publication Critical patent/JP7164289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (61)

  1. ウェハオーバレイを補正するためのシステムであって、
    基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールであって、前記基板は作用表面を有すると共に前記作用表面の反対側に裏側表面を有し、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、計測モジュールと、
    前記湾曲測定を受け取り、前記湾曲測定に基づいてオーバレイ補正パターンを生成するように構成されたコントローラであって、前記オーバレイ補正パターンは前記湾曲測定に基づいて前記基板上の特定の位置における内部応力への調整を画定し、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    基板ホルダ及び基板処置コンポーネントを有するプロセスモジュールであって、前記基板処置コンポーネントは、前記基板上の前記特定の位置における前記基板上の内部応力を前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンにしたがって物理的に変更するように構成されており、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、プロセスモジュールと、
    前記基板を前記計測モジュールから前記プロセスモジュールへ自動的に移動する自動基板ハンドリングシステムと、
    を備え
    前記計測モジュールと、前記プロセスモジュールと、前記自動基板ハンドリングシステムと、は共通のプラットフォーム上にある、システム。
  2. ウェハオーバレイを補正するためのシステムであって、
    基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールであって、前記基板は作用表面を有すると共に前記作用表面の反対側に裏側表面を有し、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、計測モジュールと、
    前記湾曲測定を受け取り、前記湾曲測定に基づいてオーバレイ補正パターンを生成するように構成されたコントローラであって、前記オーバレイ補正パターンは前記湾曲測定に基づいて前記基板上の特定の位置における内部応力への調整を画定し、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    基板ホルダ及び基板処置コンポーネントを有するプロセスモジュールであって、前記基板処置コンポーネントは、前記基板上の前記特定の位置における前記基板上の内部応力を前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンにしたがって物理的に変更するように構成されており、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、プロセスモジュールと、
    を備え、
    前記プロセスモジュールは、前記基板上の前記第1所与位置が前記第2所与位置と比較してより多くの材料を付加されることができるという点で、前記基板の前記裏側表面上の材料の位置特定付加により前記基板上の内部応力を変更するように構成されている、
    システム。
  3. ウェハオーバレイを補正するためのシステムであって、
    基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールであって、前記基板は作用表面を有すると共に前記作用表面の反対側に裏側表面を有し、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、計測モジュールと、
    前記湾曲測定を受け取り、前記湾曲測定に基づいてオーバレイ補正パターンを生成するように構成されたコントローラであって、前記オーバレイ補正パターンは前記湾曲測定に基づいて前記基板上の特定の位置における内部応力への調整を画定し、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    基板ホルダ及び基板処置コンポーネントを有するプロセスモジュールであって、前記基板処置コンポーネントは、前記基板上の前記特定の位置における前記基板上の内部応力を前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンにしたがって物理的に変更するように構成されており、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、プロセスモジュールと、
    を備え、
    前記プロセスモジュールは、前記基板上の前記第1所与位置が、第2所与位置と比較してより多くの材料を除去されることができる点で、前記基板の前記裏側表面上の材料の位置特定除去により前記基板上の内部応力を変更するように構成されており、
    前記プロセスモジュールは、前記基板の前記裏側表面に1つ以上の膜を付加し、所与の位置において、前記1つ以上の膜から材料を選択的に除去するように構成されている、
    システム。
  4. ウェハオーバレイを補正するためのシステムであって、
    基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールであって、前記基板は作用表面を有すると共に前記作用表面の反対側に裏側表面を有し、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、計測モジュールと、
    前記湾曲測定を受け取り、前記湾曲測定に基づいてオーバレイ補正パターンを生成するように構成されたコントローラであって、前記オーバレイ補正パターンは前記湾曲測定に基づいて前記基板上の特定の位置における内部応力への調整を画定し、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    基板ホルダ及び基板処置コンポーネントを有するプロセスモジュールであって、前記基板処置コンポーネントは、前記基板上の前記特定の位置における前記基板上の内部応力を前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンにしたがって物理的に変更するように構成されており、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、プロセスモジュールと、
    を備え、
    前記プロセスモジュールは、前記基板上の前記第1所与位置が、第2所与位置と比較してより多くの粒子をインプランテーションされることができるという点で、前記基板の前記裏側表面への粒子の位置特定インプランテーションにより前記基板上の内部応力を変更するように構成されている、
    システム。
  5. ウェハオーバレイを補正するためのシステムであって、
    基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールであって、前記基板は作用表面を有すると共に前記作用表面の反対側に裏側表面を有し、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、計測モジュールと、
    前記湾曲測定を受け取り、前記湾曲測定に基づいてオーバレイ補正パターンを生成するように構成されたコントローラであって、前記オーバレイ補正パターンは前記湾曲測定に基づいて前記基板上の特定の位置における内部応力への調整を画定し、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    基板ホルダ及び基板処置コンポーネントを有するプロセスモジュールであって、前記基板処置コンポーネントは、前記基板上の前記特定の位置における前記基板上の内部応力を前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンにしたがって物理的に変更するように構成されており、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、プロセスモジュールと、
    を備え、
    前記プロセスモジュールは、硬化膜の位置特定温度変調によって、前記基板上の内部応力を変更するように構成されている、
    システム。
  6. 前記プロセスモジュールが前記基板上の異なる位置を独立して変更するように構成されており、前記異なる位置の少なくとも一部が互いに比較して異なって変更されるという点で、前記プロセスモジュールは内部応力を差動的に変更するように構成されている、
    請求項1乃至5いずれか1項記載のシステム。
  7. 前記プロセスモジュールは、前記基板上の複数の位置における内部応力を増強し又は緩和するように構成されている
    請求項1乃至5いずれか1項記載のシステム。
  8. 前記プロセスモジュールは、前記基板の前記作用表面上又は前記基板の前記裏側表面上の内部応力を物理的に変更するように構成されている、
    請求項1乃至5いずれか1項記載のシステム。
  9. 前記プロセスモジュールは、前記基板の前記裏側表面上の内部応力を物理的に変更する間、前記作用表面が上方を向くように前記基板を保持するように構成されている、
    請求項1乃至5いずれか1項記載のシステム。
  10. 前記計測モジュール及び前記プロセスモジュールは、前記基板を前記計測モジュールから前記プロセスモジュールへ自動的に移動する自動基板ハンドリングシステムを有する共通のプラットフォーム上にある、
    請求項2乃至5いずれか1項記載のシステム。
  11. 前記プロセスモジュールは、前記基板上の前記第1所与位置が前記第2所与位置と比較してより多くの材料を付加されることができるという点で、前記基板の前記裏側表面上の材料の位置特定付加により前記基板上の内部応力を変更するように構成されている、
    請求項1、3、4又は5記載のシステム。
  12. 前記プロセスモジュールは、前記基板上の前記第1所与位置が、第2所与位置と比較してより多くの材料を除去されることができる点で、前記基板の前記裏側表面上の材料の位置特定除去により前記基板上の内部応力を変更するように構成されて
    いる、
    請求項1、2、4又は5記載のシステム。
  13. 前記プロセスモジュールは、前記基板の前記裏側表面に1つ以上の膜を付加し、所与の位置において、前記1つ以上の膜から材料を選択的に除去するように構成されている、
    請求項12記載のシステム。
  14. 前記プロセスモジュールは、前記基板上の前記第1所与位置が、第2所与位置と比較してより多くの粒子をインプランテーションされることができるという点で、前記基板の前記裏側表面への粒子の位置特定インプランテーションにより前記基板上の内部応力を変更するように構成されている、
    請求項1、2、3又は5記載のシステム。
  15. 前記プロセスモジュールは、硬化膜の位置特定温度変調によって、前記基板上の内部応力を変更するように構成されている、
    請求項1乃至4いずれか1項記載のシステム。
  16. 前記コントローラは、前記湾曲測定に加えて、前記作用表面のデバイスパラメータに基づいてオーバレイ補正パターンを生成するように構成されている、
    請求項1乃至5いずれか1項記載のシステム。
  17. 前記コントローラは、平面間偏差、参照平面からのZ高さ偏差、関心位置の多次元微分解析、ゼルニケ多項式解析、ピクセル化された基底関数の最適化及び球面ベッセル関数を含む群から選択された計算方法を用いてオーバレイ補正パターンを生成するように構成されている、
    請求項1乃至5いずれか1項記載のシステム。
  18. 表側作用表面と裏側表面とを有する基板上の前記基板上のウェハオーバレイを、前記表側作用表面上での1以上のプロセスステップが行われた後に、補正するためのシステムであって、前記システムは、
    前記表側作用表面上での1以上のプロセスステップが行われた後に、基板の湾曲を測定し、1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする湾曲測定を生成するように構成された計測モジュールと、
    前記表側作用表面上での1以上のプロセスステップが行われた後に、前記基板の前記裏側表面を放射線感受性材料で被覆するように構成されたコーティングモジュールと、
    前記表側作用表面上での1以上のプロセスステップが行われた後に、前記基板の前記湾曲測定に基づく前記基板上の特定の位置の内部応力への調整を画定するオーバレイ補正パターンを生成するように構成されたコントローラであって、前記基板上の第1所与位置は、前記オーバレイ補正パターン内で前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、コントローラと、
    前記オーバレイ補正パターンに基づく化学線のパターンに前記裏側表面を曝露するように構成されたイメージングモジュールと、
    前記放射線感受性材料が前記基板の前記裏側表面上にレリーフパターンを形成する結果となるように、化学線のパターンへの曝露の後に前記放射線感受性材料を現像するように構成された現像モジュールと、
    前記表側作用表面上での1以上のプロセスステップが行われた後に、前記表側作用表面上で次のプロセスステップが行われる前に、前記レリーフパターンをエッチングマスクとして用いて前記基板の前記裏側表面をエッチングし、それにより前記基板のオーバレイ誤差を低減するように構成されたエッチングモジュールと、
    を備えるシステム。
  19. 前記計測モジュール、前記コーティングモジュール、前記イメージングモジュール、前記現像モジュール及び前記エッチングモジュールの間で前記基板を移送するように構成された自動基板ハンドリングシステムをさらに備える、
    請求項18記載のシステム。
  20. 前記計測モジュール、前記コーティングモジュール、前記イメージングモジュール、前記現像モジュール及び前記エッチングモジュールの全ては、共通のプラットフォーム上にある、
    請求項19記載のシステム。
  21. 前記自動基板ハンドリングシステムは、前記作用表面又は前記裏側表面が選択的に上を向くように、前記基板を回転するように構成されている、
    請求項19記載のシステム。
  22. 前記裏側表面から残留する放射線感受性材料を除去するように構成されたストリッピングモジュールをさらに備える、
    請求項18記載のシステム。
  23. 前記ストリッピングモジュールは、前記裏側表面から前記残留する放射線感受性材料を焼き払うためにプラズマを使用するか又は、前記裏側表面から前記残留する放射線感受性材料を除去するために液体化学作用を使用するように構成されている、
    請求項22記載のシステム。
  24. 前記基板の前記裏側表面上の前記放射線感受性材料をベーキングするように構成されたベーキングモジュールをさらに備える、
    請求項18記載のシステム。
  25. 前記基板の前記裏側表面上に1つ以上の膜を堆積するように構成された堆積モジュールをさらに備える、
    請求項18記載のシステム。
  26. 前記堆積モジュールが、応力に対抗する2つ以上の膜を堆積するように構成されている、
    請求項25記載のシステム。
  27. 前記システムは、湾曲補正イメージとして化学線の前記パターンを生成するように構成されている、
    請求項18記載のシステム。
  28. 前記システムは、少なくとも2次の湾曲を低減するのに十分な少なくとも前記湾曲補正イメージを生成するように構成されている、
    請求項27記載のシステム。
  29. 前記システムは、前記レリーフパターンを画定するのに十分な、オーバレイ補正パターンを生成するように構成されており、前記レリーフパターンは、フォトリソグラフィチャック上に配置されているときに、前記フォトリソグラフィチャック上のピンと接触するのに十分である現像後の機械的サポート構造を提供するために、可溶性エリア内で十分なサポート構造を確定する、
    請求項27記載のシステム。
  30. 前記エッチングモジュールは、前記基板の前記裏側表面をエッチングするように構成されて
    いる、
    請求項18記載のシステム。
  31. 前記イメージングモジュールは、直接書込曝露ツールを使用するように構成されている、
    請求項18記載のシステム。
  32. 前記イメージングモジュールは、前記基板に電磁放射を方向づけるために1つ以上のミラーを使用する、
    請求項31記載のシステム。
  33. 前記イメージングモジュールは、436ナノメートル、405ナノメートル、365ナノメートル、248ナノメートル、及び193ナノメートルを含む群から選択されるスペクトル線を有する光源を使用して前記基板の前記裏側表面上にイメージを投影するように構成されている、
    請求項31記載のシステム。
  34. 前記基板の前記裏側表面又は前記表側作用表面をクリーニングするように構成されたクリーニングモジュールをさらに備える、
    請求項18記載のシステム。
  35. 前記基板の湾曲を測定するように構成された前記計測モジュールは、前記Z高さ偏差を光学的又は音響的に測定するための機構を備える、
    請求項18記載のシステム。
  36. ウェハオーバレイを補正するための方法であって、
    作用表面を有し、かつ前記作用表面の反対側に裏側表面を有する基板を受け取る、基板受取ステップであって、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、基板受取ステップと、
    1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする、前記基板の初期湾曲測定を受け取る、初期湾曲測定受取ステップと、
    前記基板の前記初期湾曲測定に基づいて、前記基板上の特定の位置における内部応力への調整を画定するオーバレイ補正パターンを生成する、オーバレイ補正パターン生成ステップであって、前記基板上の第1所与位置は、前記オーバレイ補正パターン内の前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、オーバレイ補正パターン生成ステップと、
    前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンに従って、前記基板上の特定の位置における前記基板上の内部応力を物理的に変更する、内部応力物理的変更ステップであって、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、内部応力物理的変更ステップと、
    を含む方法。
  37. ウェハオーバレイを補正するための方法であって、
    作用表面を有し、かつ前記作用表面の反対側に裏側表面を有する基板を受け取る、基板受取ステップであって、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、基板受取ステップと、
    1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする、前記基板の初期湾曲測定を受け取る、初期湾曲測定受取ステップと、
    前記基板の前記初期湾曲測定に基づいて、前記基板上の特定の位置における内部応力への調整を画定するオーバレイ補正パターンを生成する、オーバレイ補正パターン生成ステップであって、前記基板上の第1所与位置は、前記オーバレイ補正パターン内の前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、オーバレイ補正パターン生成ステップと、
    前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンに従って、前記基板上の特定の位置における前記基板上の内部応力を物理的に変更する、内部応力物理的変更ステップであって、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、内部応力物理的変更ステップと、
    を含み、
    初期湾曲測定受取ステップは、前記初期湾曲測定を生成するために前記基板を測定するステップを含み、
    前記基板を測定するステップ及び内部応力物理的変更ステップは、両方とも、湾曲を測定するように構成された基板計測モジュールから、前記基板内の内部応力を変更する基板加工モジュールへ、自動的に基板を移動させる自動基板ハンドリングシステムを有する共通のプラットフォーム上で実行される、
    方法。
  38. ウェハオーバレイを補正するための方法であって、
    作用表面を有し、かつ前記作用表面の反対側に裏側表面を有する基板を受け取る、基板受取ステップであって、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、基板受取ステップと、
    1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする、前記基板の初期湾曲測定を受け取る、初期湾曲測定受取ステップと、
    前記初期湾曲測定及び前記作用表面のパラメータに基づいてオーバレイ補正パターンを生成する、オーバレイ補正パターン生成ステップであって、
    前記基板のオーバレイ誤差を低減するために計算される、前記基板上の複数の位置の前記基板上の内部応力への位置特定調整を画定する、オーバレイ補正パターン生成ステップと、
    前記オーバレイ補正パターンに従って、前記基板上の特定の位置における前記基板上の内部応力を物理的に変更し、したがって前記基板の変更された湾曲が生じる、内部応力物理的変更ステップであって、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、内部応力物理的変更ステップと、
    を含む方法。
  39. ウェハオーバレイを補正するための方法であって、
    作用表面を有し、かつ前記作用表面の反対側に裏側表面を有する基板を受け取る、基板受取ステップであって、前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、基板受取ステップと、
    1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする、前記基板の初期湾曲測定を受け取る、初期湾曲測定受取ステップと、
    前記基板の前記初期湾曲測定に基づいて、前記基板上の特定の位置における内部応力への調整を画定するオーバレイ補正パターンを生成する、オーバレイ補正パターン生成ステップであって、前記基板上の第1所与位置は、前記オーバレイ補正パターン内の前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、オーバレイ補正パターン生成ステップと、
    前記基板の変更された湾曲をもたらす前記オーバレイ補正パターンに従って、前記基板上の特定の位置における前記基板上の内部応力を物理的に変更する、内部応力物理的変更ステップであって、前記変更された湾曲を有する前記基板は、第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、内部応力物理的変更ステップと、
    を含み、
    初期湾曲測定受取ステップは、前記初期湾曲測定を生成するために前記基板を測定するステップを含み、
    前記基板を測定するステップ及び内部応力物理的変更ステップは、両方とも、湾曲を測定するように構成された基板計測モジュールから、前記基板内の内部応力を変更する基板加工モジュールへ、自動的に基板を移動させる自動基板ハンドリングシステムを有する共通のプラットフォーム上で実行される、
    方法。
  40. 内部応力物理的変更ステップは、前記基板上の異なる位置が独立して変更されるように、内部応力を差動的に変更するステップを含み、
    前記異なる位置の少なくとも一部が互いに比較して異なるように変更される、
    請求項36乃至39いずれか1項記載の方法。
  41. 前記基板の前記初期湾曲測定は、非平面基板を特徴づけ、
    前記基板の前記変更された湾曲は、前記非平面基板又は平面基板を特徴づける、
    請求項36乃至39いずれか1項記載の方法。
  42. 前記基板上における内部応力物理的変更ステップは、前記基板上の前記作用表面上又は前記基板上の前記裏側表面上の内部応力を増強させ又は緩和させるステップ含む。
    請求項36乃至39いずれか1項記載の方法。
  43. 前記基板の前記作用表面上における集積回路の製造の間、内部応力物理的変更ステップを基板上で複数回繰り返すステップをさらに含む。
    請求項36乃至39いずれか1項記載の方法。
  44. 前記基板上の特定の位置における前記基板上の内部応力物理的変更ステップは、位置特定粒子インプランテーション、位置特定エッチング、位置特定架橋、位置特定温度差分硬化、及び位置特定差分堆積を含む群から選択された処置プロセスを使用するステップを含む。
    請求項36乃至39いずれか1項記載の方法。
  45. 前記処置プロセスは、前記作用表面が上方に向けられている間、前記基板の前記裏側表面をプロセスする、
    請求項44記載の方法。
  46. 前記オーバレイ補正パターンは、前記基板の前記作用表面上のデバイスパラメータに基づく、
    請求項36乃至39いずれか1項記載の方法。
  47. 前記オーバレイ補正パターンは、平面間偏差、参照平面からのz高さ偏差、関心位置の多次元微分解析、ゼルニケ多項式解析、ピクセル化された基底関数の最適化及び球面ベッセル関数を含む群から選択される計算方法を用いて生成される、
    請求項36乃至39いずれか1項記載の方法。
  48. ウェハオーバレイを補正するための方法であって、
    作用表面を有し、かつ前記作用表面の反対側に裏側表面を有する基板を受け取る、基板受取ステップであって、
    前記基板は、前記基板の前記作用表面上に半導体デバイスの少なくとも一部を形成するために行われる1つ以上の微細加工プロセスステップによってもたらされる初期オーバレイ誤差を有する、基板受取ステップと、
    1つ以上の参照Z高さ値に対する前記基板上のZ高さ偏差をマッピングする、前記基板の湾曲測定を生じさせる前記基板の湾曲を測定する、湾曲測定ステップと、
    前記基板の前記湾曲測定に基づいて、前記基板上の特定の位置における内部応力への調整を画定するオーバレイ補正パターンを生成する、オーバレイ補正パターン生成ステップであって、前記基板上の第1所与位置は、前記オーバレイ補正パターン内の前記基板上の第2所与位置と比較して画定される異なる内部応力調整を有する、オーバレイ補正パターン生成ステップと、
    前記基板の前記裏側表面をフォトレジスト層でコーティングするステップと、
    前記オーバレイ補正パターンに基づく化学線のパターンを使用して前記基板の前記裏側表面上にフォトレジスト層をイメージングするステップと、
    前記裏側表面の部分をカバーしないフォトレジストのレリーフパターンをもたらす前記フォトレジスト層の可溶性部分を除去するために前記フォトレジスト層を現像するステップと、
    前記レリーフパターンをエッチングマスクとして使用して前記裏側表面のカバーされていない部分をエッチングする、エッチングステップであって、前記エッチングは前記基板の変更された湾曲をもたらし、前記変更された湾曲を有する前記基板は第2オーバレイ誤差を有し、前記第2オーバレイ誤差は、前記初期オーバレイ誤差と比較して低減されたオーバレイ誤差を有する、エッチングステップと、
    を含む、方法。
  49. 前記基板の前記裏側表面は、エッチングされるときに変更可能である内部応力を有する1つ以上の堆積膜を含む。
    請求項48記載の方法。
  50. 前記フォトレジスト層で前記裏側表面をコーティングするステップの前に、前記基板の前記裏側表面上に1つ以上の膜を堆積させるステップを、をさらに含む。
    請求項48記載の方法。
  51. 前記裏側表面上に前記1つ以上の膜を堆積させるステップは、第1膜を堆積させるステップ及び第2膜を堆積させるステップを含む、
    請求項48記載の方法。
  52. 前記第1膜及び前記第2膜は対向する応力を有する、
    請求項51記載の方法。
  53. 前記裏側表面上に前記1つ以上の膜を堆積させるステップは、第1膜を堆積させるステップ及び第2膜を堆積させるステップを含み、
    第1膜は、圧縮内部応力を有し、
    第2膜は、張力の内部応力を有する、
    請求項50記載の方法。
  54. 前記化学線パターンは直接書込投影デバイスを使用して投影さる、
    請求項48記載の方法。
  55. 前記直接書込投影デバイスは、1つ以上のマイクロミラーを使用して前記基板上に光を投影するように構成されている、
    請求項54記載の方法。
  56. 前記オーバレイ補正パターンを生成するステップは、基板ホルダのチャックピンとの接触のための画定された物理的サポートを残すためにエッチングマスクの十分な部分を画定するステップを含む。
    請求項48記載の方法。
  57. 前記基板を受け取るステップ、前記基板の湾曲を測定するステップ、前記裏側表面をコーティングするステップ、前記フォトレジスト層をイメージングするステップ、及び前記裏側表面のカバーされていない部分をエッチングするステップの全てのステップが、基板のオーバレイ誤差補正を実行するためのモジュール間で前記基板を移送する自動基板ハンドリングシステムを使用する共通のプラットフォーム上で実行される、
    請求項48記載の方法。
  58. 前記裏側表面が下方を向いている間に、前記裏側表面がコーティングされる、
    請求項48記載の方法。
  59. 前記裏側表面のカバーされていない部分をエッチングするステップの後に前記レリーフパターンを除去するステップをさらに含む、
    請求項48記載の方法。
  60. 前記レリーフパターンは、大気圧において、生成されたプラズマを使用して除去される、
    請求項48記載の方法。
  61. 前記裏側表面のカバーされていない部分をエッチングするステップは、液体化学作用を使用するステップを含む。
    請求項48記載の方法。
JP2017169699A 2016-09-05 2017-09-04 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング Active JP7164289B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021155236A JP7216785B2 (ja) 2016-09-05 2021-09-24 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662383549P 2016-09-05 2016-09-05
US62/383,549 2016-09-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021155236A Division JP7216785B2 (ja) 2016-09-05 2021-09-24 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Publications (3)

Publication Number Publication Date
JP2018041080A JP2018041080A (ja) 2018-03-15
JP2018041080A5 true JP2018041080A5 (ja) 2020-10-22
JP7164289B2 JP7164289B2 (ja) 2022-11-01

Family

ID=61280932

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017169699A Active JP7164289B2 (ja) 2016-09-05 2017-09-04 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP2021155236A Active JP7216785B2 (ja) 2016-09-05 2021-09-24 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021155236A Active JP7216785B2 (ja) 2016-09-05 2021-09-24 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Country Status (5)

Country Link
US (6) US10157747B2 (ja)
JP (2) JP7164289B2 (ja)
KR (1) KR102467979B1 (ja)
CN (1) CN107799451B (ja)
TW (3) TW202234176A (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016172122A1 (en) * 2015-04-21 2016-10-27 Kla-Tencor Corporation Metrology target design for tilted device designs
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
EP3457213A1 (en) * 2017-09-18 2019-03-20 ASML Netherlands B.V. Methods and apparatus for use in a device manufacturing method
US10847419B2 (en) * 2018-03-14 2020-11-24 Raytheon Company Stress compensation and relief in bonded wafers
EP3540767A1 (en) * 2018-03-16 2019-09-18 ASML Netherlands B.V. Inspection system, lithographic apparatus, and inspection method
CN112074940A (zh) * 2018-03-20 2020-12-11 东京毅力科创株式会社 结合有集成半导体加工模块的自感知校正异构平台及其使用方法
CN112005347A (zh) 2018-04-10 2020-11-27 朗姆研究公司 抗蚀剂和蚀刻建模
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
CN110807273B (zh) * 2018-08-03 2024-05-14 东京毅力科创株式会社 基于半导体晶片的局部畸变的确定的全局晶片畸变的改善
CN112585540B (zh) * 2018-08-22 2024-09-17 Asml荷兰有限公司 量测设备
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
WO2020068254A1 (en) * 2018-09-25 2020-04-02 Applied Materials, Inc. Methods and apparatus to eliminate wafer bow for cvd and patterning hvm systems
KR102591651B1 (ko) * 2018-09-28 2023-10-19 램 리써치 코포레이션 비대칭 웨이퍼 보우 보상
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
US10903070B2 (en) * 2018-09-28 2021-01-26 Lam Research Corporation Asymmetric wafer bow compensation by chemical vapor deposition
JP7129888B2 (ja) * 2018-11-07 2022-09-02 東京エレクトロン株式会社 成膜方法及び半導体製造装置
US10847408B2 (en) * 2019-01-31 2020-11-24 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
US11114406B2 (en) 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
US11036147B2 (en) 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
US11393118B2 (en) 2019-06-18 2022-07-19 Kla Corporation Metrics for asymmetric wafer shape characterization
CN110246788B (zh) * 2019-06-28 2020-05-19 英特尔半导体(大连)有限公司 用于在晶圆沉积薄膜的设备
US11879170B2 (en) 2019-08-14 2024-01-23 Massachusetts Institute Of Technology Stress patterning systems and methods for manufacturing free-form deformations in thin substrates
CN110517968B (zh) * 2019-08-19 2022-12-20 西安奕斯伟材料科技有限公司 一种翘曲度的控制方法及装置
CN110620057B (zh) * 2019-09-12 2021-12-07 中国科学院微电子研究所 一种三维器件的套刻误差补偿方法及系统
JP7336369B2 (ja) * 2019-11-25 2023-08-31 株式会社Screenホールディングス 基板支持装置、熱処理装置、基板支持方法、熱処理方法
CN115053325A (zh) * 2020-01-30 2022-09-13 朗姆研究公司 用于局部应力调节的uv固化
KR20220081389A (ko) * 2020-03-05 2022-06-15 램 리써치 코포레이션 집적 회로 프로세싱 동안 웨이퍼 보우 (bow) 의 제어
DE102020106768B4 (de) 2020-03-12 2023-06-15 Institut Für Nanophotonik Göttingen E.V. Verfahren zur umformenden Bearbeitung eines Trägersubstrates für ein optisches Funktionsbauteil
JP2021149000A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 露光方法、露光装置、及び半導体装置の製造方法
US11569134B2 (en) * 2020-04-14 2023-01-31 International Business Machines Corporation Wafer backside engineering for wafer stress control
JP7384106B2 (ja) * 2020-04-17 2023-11-21 三菱電機株式会社 半導体装置の製造方法
KR20210131798A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 Euv 노광 장치, 및 그 노광 장치를 이용한 오버레이 보정 방법과 반도체 소자 제조방법
US20210366792A1 (en) * 2020-05-22 2021-11-25 Tokyo Electron Limited Backside deposition tuning of stress to control wafer bow in semiconductor processing
US11473199B2 (en) 2020-06-10 2022-10-18 Sandisk Technologies Llc Method and apparatus for depositing a multi-sector film on backside of a semiconductor wafer
US11702750B2 (en) * 2020-06-10 2023-07-18 Sandisk Technologies Llc Method and apparatus for depositing a multi-sector film on backside of a semiconductor wafer
US11637043B2 (en) 2020-11-03 2023-04-25 Applied Materials, Inc. Analyzing in-plane distortion
US11830778B2 (en) 2020-11-12 2023-11-28 International Business Machines Corporation Back-side wafer modification
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11721551B2 (en) * 2021-01-26 2023-08-08 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板
US20220344171A1 (en) * 2021-04-26 2022-10-27 Applied Materials, Inc. Localized stress modulation by implant to back of wafer
US20220415683A1 (en) * 2021-06-27 2022-12-29 Tignis, Inc. Method for determining corrective film pattern to reduce semiconductor wafer bow
US20230008350A1 (en) * 2021-07-08 2023-01-12 Tokyo Electron Limited Method of adjusting wafer shape using multi-directional actuation films
US12051608B2 (en) * 2021-07-20 2024-07-30 Changxin Memory Technologies, Inc. Method for adjusting wafer deformation and semiconductor structure
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
KR20230048952A (ko) * 2021-10-05 2023-04-12 삼성전자주식회사 풀-칩 레이아웃을 이용한 레이아웃 검증 시스템 및 이를 이용한 레이아웃 검증 방법
US12001147B2 (en) 2021-11-19 2024-06-04 Tokyo Electron Limited Precision multi-axis photolithography alignment correction using stressor film
EP4445218A1 (en) * 2021-12-06 2024-10-16 ASML Netherlands B.V. Methods of determining a mechanical property of a layer applied to a substrate, and associated devices
EP4202551A1 (en) * 2021-12-23 2023-06-28 ASML Netherlands B.V. Methods of determining a mechanical property of a layer applied to a substrate, and associated devices
US11994807B2 (en) * 2022-05-03 2024-05-28 Tokyo Electron Limited In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones
WO2023219983A1 (en) * 2022-05-13 2023-11-16 Applied Materials, Inc. Dose mapping and substrate rotation for substrate curvature control with improved resolution
WO2023219982A1 (en) * 2022-05-13 2023-11-16 Applied Materials, Inc. Dose mapping using substrate curvature to compensate for out-of-plane distortion
CN115513068B (zh) * 2022-09-22 2024-08-27 上海美维科技有限公司 板级rdl封装结构及其制备方法
US20240103385A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Frequency and Amplitude Modulation of Implant Dose for Stress Management
WO2024215502A1 (en) * 2023-04-10 2024-10-17 Lam Research Corporation Bow compensation of semiconductor substrate using plasma jet
CN116228773B (zh) * 2023-05-09 2023-08-04 华芯程(杭州)科技有限公司 一种晶圆检测机台的量测数据校准方法、装置及设备
CN117410199B (zh) * 2023-12-15 2024-03-08 合肥晶合集成电路股份有限公司 一种套刻误差的测量方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851929A (en) * 1996-01-04 1998-12-22 Micron Technology, Inc. Controlling semiconductor structural warpage in rapid thermal processing by selective and dynamic control of a heating source
US5972570A (en) 1997-07-17 1999-10-26 International Business Machines Corporation Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby
JPH1197506A (ja) * 1997-09-22 1999-04-09 Dainippon Screen Mfg Co Ltd 基板処理装置
EP1089328A1 (en) 1999-09-29 2001-04-04 Infineon Technologies AG Method for manufacturing of a semiconductor device
JP2001344710A (ja) * 2000-06-05 2001-12-14 Tdk Corp ウエハの平面度制御方法及び薄膜磁気ヘッドの製造方法
SG142150A1 (en) 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
US6950196B2 (en) * 2000-09-20 2005-09-27 Kla-Tencor Technologies Corp. Methods and systems for determining a thickness of a structure on a specimen and at least one additional property of the specimen
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US20040144760A1 (en) * 2002-05-17 2004-07-29 Cahill Steven P. Method and system for marking a workpiece such as a semiconductor wafer and laser marker for use therein
KR100487562B1 (ko) * 2003-03-24 2005-05-03 삼성전자주식회사 웨이퍼 휘어짐을 억제할 수 있는 반도체 제조방법
EP1475667A1 (en) * 2003-05-09 2004-11-10 ASML Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2004356386A (ja) * 2003-05-29 2004-12-16 Trecenti Technologies Inc 半導体装置およびその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7164200B2 (en) * 2004-02-27 2007-01-16 Agere Systems Inc. Techniques for reducing bowing in power transistor devices
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
US7853920B2 (en) * 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7645546B2 (en) * 2006-02-06 2010-01-12 Macronix International Co., Ltd. Method for determining an overlay correlation set
US7719089B2 (en) * 2006-05-05 2010-05-18 Sony Corporation MOSFET having a channel region with enhanced flexure-induced stress
US7936445B2 (en) * 2006-06-19 2011-05-03 Asml Netherlands B.V. Altering pattern data based on measured optical element characteristics
KR100849366B1 (ko) * 2006-08-24 2008-07-31 세메스 주식회사 기판을 처리하는 장치 및 방법
KR101108709B1 (ko) * 2007-07-12 2012-01-30 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
KR20110024997A (ko) * 2009-09-03 2011-03-09 주식회사 하이닉스반도체 웨이퍼 휨 방지를 위한 반도체장치 제조 방법
JP2011119472A (ja) 2009-12-03 2011-06-16 Panasonic Corp 半導体製造装置
US8768665B2 (en) * 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
JP2011201759A (ja) 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
US8183104B2 (en) 2010-07-07 2012-05-22 Hobbs Christopher C Method for dual-channel nanowire FET device
US20120074523A1 (en) * 2010-09-23 2012-03-29 Michael Goldstein Controlling microelectronic substrate bowing
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
JP2012151670A (ja) * 2011-01-19 2012-08-09 Renesas Electronics Corp 画像投影システム及び半導体集積回路
FR2972848A1 (fr) * 2011-03-18 2012-09-21 Soitec Silicon On Insulator Appareil et procédé de collage par adhésion moléculaire avec minimisation de déformations locales
JP5703896B2 (ja) * 2011-03-29 2015-04-22 凸版印刷株式会社 パターン形成方法およびパターン形成体
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
US9354526B2 (en) * 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
CN103999226B (zh) 2011-12-19 2017-02-15 英特尔公司 在栅绕式架构中的锗和iii‑v纳米线及纳米带的cmos实现
US9012284B2 (en) 2011-12-23 2015-04-21 Intel Corporation Nanowire transistor devices and forming techniques
CN103503112B (zh) 2012-03-30 2016-08-17 新东工业株式会社 半导体元件用基板的弯曲矫正装置及弯曲矫正方法
JP5925579B2 (ja) * 2012-04-25 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び画像処理方法
US20140045411A1 (en) * 2012-08-10 2014-02-13 Yevsey SENDERZON Methods of and apparatus for producing wafers
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US9158209B2 (en) 2012-10-19 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay prediction
JP6166383B2 (ja) * 2012-12-28 2017-07-19 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited エピタキシャル後反りの予測および制御方法
US9059241B2 (en) * 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
US20150192404A1 (en) * 2013-03-31 2015-07-09 Kla-Tencor Corporation Reducing registration error of front and back wafer surfaces utilizing a see-through calibration wafer
JP5924778B2 (ja) * 2013-06-24 2016-05-25 株式会社リガク 単結晶基板の反り測定方法及び測定装置
US9281251B2 (en) 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
US20150044783A1 (en) * 2013-08-12 2015-02-12 Micron Technology, Inc. Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
JP5934156B2 (ja) * 2013-08-20 2016-06-15 Towa株式会社 基板の搬送供給方法及び基板の搬送供給装置
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9595525B2 (en) 2014-02-10 2017-03-14 International Business Machines Corporation Semiconductor device including nanowire transistors with hybrid channels
US9824894B2 (en) 2014-04-09 2017-11-21 Tokyo Electron Limited Method for correcting wafer bow from overlay
US9269607B2 (en) 2014-06-17 2016-02-23 Globalfoundries Inc. Wafer stress control with backside patterning
CN105448762A (zh) * 2014-08-28 2016-03-30 中国科学院微电子研究所 一种衬底翘曲度的调整方法
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US10692839B2 (en) * 2015-06-26 2020-06-23 Intel Corporation GaN devices on engineered silicon substrates
JP6540430B2 (ja) 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10784100B2 (en) 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
JP7164289B2 (ja) 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Similar Documents

Publication Publication Date Title
JP2018041080A5 (ja)
JP7216785B2 (ja) 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP6321189B2 (ja) パターン化膜の臨界寸法をシフトするシステムおよび方法
JP4863948B2 (ja) 露光装置、露光方法、及び表示用パネル基板の製造方法
JP2011061025A (ja) デバイス製造方法
TWI811579B (zh) 用於晶圓處理的設備
JP4808676B2 (ja) 露光装置、露光方法、及び表示用パネル基板の製造方法
JP6798017B6 (ja) 基板にわたってパラメータ変動を修正する処理装置及び方法
US20200050117A1 (en) Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product
JP7348456B2 (ja) 較正されたトリム量を用いて限界寸法を補正するための方法
US9217918B2 (en) Photomask, photomask manufacturing apparatus, and photomask manufacturing method
JP5320552B2 (ja) プロキシミティ露光装置、プロキシミティ露光装置のマスク保持方法、及び表示用パネル基板の製造方法
KR102173439B1 (ko) 계측 방법 및 리소그래피 방법, 리소그래피 셀 및 컴퓨터 프로그램
TWI582547B (zh) 用於調整微影設備之照明裝置的校正設備以及調整方法
JP6837159B2 (ja) 反射防止コーティング
US20230251584A1 (en) In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones
JP2017162926A (ja) パターン形成方法
JP2023163641A (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理装置
JP2020190654A5 (ja)
KR20060108371A (ko) 링 형상의 가이드를 장착한 베이크 장비
KR20050117188A (ko) 베이크장치의 웨이퍼 가이드