JP6798017B6 - 基板にわたってパラメータ変動を修正する処理装置及び方法 - Google Patents

基板にわたってパラメータ変動を修正する処理装置及び方法 Download PDF

Info

Publication number
JP6798017B6
JP6798017B6 JP2019518916A JP2019518916A JP6798017B6 JP 6798017 B6 JP6798017 B6 JP 6798017B6 JP 2019518916 A JP2019518916 A JP 2019518916A JP 2019518916 A JP2019518916 A JP 2019518916A JP 6798017 B6 JP6798017 B6 JP 6798017B6
Authority
JP
Japan
Prior art keywords
substrate
correction
grid
board
axes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019518916A
Other languages
English (en)
Other versions
JP2019532342A (ja
JP6798017B2 (ja
Inventor
モス，エバーハーダス，コルネリス
ウィルデンバーグ，ヨチェム，セバスチアーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2019532342A publication Critical patent/JP2019532342A/ja
Application granted granted Critical
Publication of JP6798017B2 publication Critical patent/JP6798017B2/ja
Publication of JP6798017B6 publication Critical patent/JP6798017B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67796—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with angular orientation of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

関連出願の相互参照
[0001] 本願は、２０１６年１０月１７日に出願された欧州出願欧州特許出願公開第１６１９４２２４．８号及び２０１７年４月１９日に出願された欧州出願欧州特許出願公開第１７１６７０４１．７号の優先権を主張するものであり、これらの特許は、参照によりその全体が本明細書に援用される。
[0002] 本発明は、デバイス製造、特にリソグラフィプロセスの歩留まりを改善することに関する。
[0003] リソグラフィ装置は、基板上、通常、基板のターゲット部分上に所望のパターンを付加する機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に使用することができる。その場合、代替としてマスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ＩＣの個々の層に形成される回路パターンを生成することができる。このパターンは、基板（例えば、シリコンウェーハ）上のターゲット部分（例えば、ダイの一部、１つのダイ又はいくつかのダイを含む）に転写することができる。パターンの転写は、通常、基板上に設けられた放射線感応性材料（レジスト）の層への結像による。一般に、単一の基板は、連続的にパターン形成された隣接するターゲット部分網を含む。
[0004] リソグラフィプロセスでは、例えば、プロセス制御及び検証のために形成された構造体の測定を頻繁に行うことが望ましい。クリティカルディメンジョン（ＣＤ）を測定するためによく使用される走査電子顕微鏡、デバイス内の２つの層のアライメントの精度を示すオーバーレイを測定する専用ツール、及びパターン形成された基板の様々な特性を測定できるスキャトロメータを含む、上記の測定を行うための様々なツールが公知である。
[0005] 基板にわたってＣＤなどの特性を測定し終わると、公知のプロセス最適化技術により、その特性のいずれのエラーも修正又は補償するように、その基板又は他の基板上で実施される露光又はプロセスステップの関連パラメータが調整される。しかし、この手法は、必ずしも常にエラーを完全に修正又は補償できるとは限らない。
[0006] 本発明の目的は、リソグラフィデバイス製造プロセスでの歩留まりを改善することである。
本発明は、第１の態様において、
基板を、基板上のフィールドのレイアウトに関連付けられたグリッドに対して所定の向きで導入するように構成された基板導入デバイスと、
基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素と
を含む基板処理装置において、修正要素は、グリッドのＸ軸又はＹ軸に平行でない方向を有する少なくとも１つの修正軸に沿って配置されることを特徴とする、基板処理装置を提供する。
本発明は、第２の態様において、
リソグラフィ装置を使用して基板上のフィールドのグリッドにパターンを露光することと、
修正要素のグリッドを使用するプロセスツールに基板を移送することと、
フィールドのグリッドが修正要素のグリッドに対して所定の角度で傾くように基板を方向付けることと、
プロセスツールを使用してパターンを基板に転写することと
を含むデバイス製造プロセスを提供する。
[0007] 本発明の実施形態は、単なる例として添付の図面を参照して以下に説明される。
リソグラフィ装置を、半導体デバイスのための製造設備を形成する他の装置と共に示す。 長方形のアレイ内にターゲット部分を有する基板を示す。 プロセスツールの領域のグリッドに対して方向付けられた基板を示す。 プロセスデバイスのエッジ領域の配置を示す。 本発明の実施形態によるデバイス製造プロセスを示す。
[0008] 本発明の実施形態を詳細に説明する前に、本発明の実施形態が実施され得る例示的環境を提示することが有益である。
[0009] 図１は、半導体製造設備の典型的なレイアウトを示す。リソグラフィ装置１００は、基板上に所望のパターンを付加する。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に使用される。その場合、代替としてマスク又はレチクルとも呼ばれるパターニングデバイスは、ＩＣの個々の層に形成されるフィーチャの回路パターン（多くの場合、「プロダクトフィーチャ」と呼ばれる）を含む。このパターンは、基板上に設けられた放射感応性材料（レジスト）層へのパターニングデバイスの露光１０４により、基板「Ｗ」（例えば、シリコンウェーハ）上のターゲット部分（例えば、ダイの一部、１つのダイ又はいくつかのダイ）に転写される。一般に、単一の基板は、連続的にパターン形成された隣接するターゲット部分網を含む。
[0010] 公知のリソグラフィ装置は、基板のターゲット部分をパターニングデバイスの像位置に同期して配置しながら、パターニングデバイスに光を当てることで各ターゲット部分に照射する。基板の照射されたターゲット部分は、「露光フィールド」又は簡単に「フィールド」と呼ばれる。基板上のフィールドのレイアウトは、典型的には、二次元デカルト座標系に従って整列した（例えば、両方の軸が互いに垂直であるＸ及びＹ軸に沿って整列した）隣接する長方形網である。
[0011] リソグラフィ装置に関する要件は、所望のパターンを基板上に正確に再現することである。付加されたプロダクトフィーチャの位置及び寸法は、特定の許容値内であることが必要である。位置エラーは、オーバーレイエラー（多くの場合、「オーバーレイ」と呼ばれる）によって発生することがある。オーバーレイは、第１の層内の第１のプロダクトフィーチャを第２の層内の第２のプロダクトフィーチャに対して配置する際のエラーである。リソグラフィ装置は、パターン形成前に各ウェーハを基準に正確に合わせることでオーバーレイエラーを最小限にする。これは、基板に付けられたアライメントマークの位置を測定することでなされる。オーバーレイエラーの発生を防止するために、パターン形成プロセス中、アライメント測定に基づいて基板位置が制御される。
[0012] プロダクトフィーチャのクリティカルディメンジョン（ＣＤ）のエラーは、露光１０４に伴う供給ドーズ量が仕様の範囲内でない場合に発生することがある。この理由のため、リソグラフィ装置１００は、基板に当てられる放射のドーズ量を正確に制御できなければならない。ＣＤエラーは、パターン像に関する焦点面に対して基板が正確に配置されていない場合にも発生することがある。焦点エラーは、通常、基板面の非平面性による。リソグラフィ装置は、パターン形成前にレベルセンサを使用して基板表面のトポグラフィを測定することにより、これらの焦点位置エラーをできるだけなくす。基板高さ修正は、パターニングデバイスの基板上への正確な結像（合焦）を保証するためにその後のパターン形成中に適用される。
[0013] リソグラフィプロセスに関係するオーバーレイ及びＣＤエラーを検証するために、パターン形成された基板は、メトロロジ装置１４０によって検査される。メトロロジ装置の一般的な例としてスキャトロメータがある。スキャトロメータは、従来、専用のメトロロジターゲットの特性を測定する。これらのメトロロジターゲットは、正確な測定を可能にするために、通常、その寸法がより大きいことを除いてプロダクトフィーチャの代表となる。スキャトロメータは、オーバーレイメトロロジターゲットに関係する回折パターンの非対称性を検出することでオーバーレイを評価する。クリティカルディメンジョンは、ＣＤメトロロジターゲットに関係する回折パターンを解析することで評価される。メトロロジツールの他の例には、走査電子顕微鏡（ＳＥＭ）など、電子ビーム（ｅビーム）に基づく検査ツールがある。
[0014] 半導体製造設備内において、リソグラフィ装置１００及びメトロロジ装置１４０は、「リソセル」又は「リソクラスタ」の一部を形成する。リソクラスタはまた、感光性レジストを基板Ｗに塗布するためのコーティング装置１０８と、焼付け装置１１０と、露光されたパターンを物理的レジストパターンに現像する現像装置１１２と、エッチングステーション１２２と、エッチング後のアニールステップを行う装置１２４と、場合によりさらなる処理装置１２６などとを含む。メトロロジ装置は、現像（１１２）後又はさらなる処理（例えば、エッチング）後に基板を検査するように構成される。リソセル内の様々な装置は、監視制御システムＳＣＳによって制御され、監視制御システムＳＣＳは、リソグラフィ装置制御ユニットＬＡＣＵによってリソグラフィ装置を制御する。ＳＣＳは、様々な装置が最大限のスループット及び製造歩留まりをもたらしながら動作することを可能にする。重要な制御機構は、メトロロジ装置１４０の（ＳＣＳを介した）様々な装置、特にリソグラフィ装置１００へのフィードバック１４６である。メトロロジフィードバックの特性に基づき、次の基板の処理品質を改善する修正措置が定められる。
[0015] リソグラフィ装置の性能は、従来、例えば米国特許出願公開第２０１２／２００８１２７Ａ１号に記載されている高度プロセス制御（ＡＰＣ）などの方法によって制御及び修正される。高度プロセス制御技術は、基板に付加されたメトロロジターゲットの測定を使用する。製造実行システム（ＭＥＳ）は、ＡＰＣ測定をスケジュールに組み込み、測定結果を処理ユニットに送る。データ処理ユニットは、測定データの特性を、リソグラフィ装置に向けた命令を含むレシピに変換する。この方法は、リソグラフィ装置に関係するドリフト現象の抑制にきわめて効果的である。
[0016] 処理装置によって行われる修正措置に合わせたメトロロジデータの処理は、半導体製造にとって重要である。メトロロジデータに加えて、個々のパターニングデバイス、基板、処理装置及び他のコンテキストデータの特性も製造プロセスをさらに最適化するために必要とされ得る。利用可能なメトロロジ及びコンテキストデータを使用して、リソグラフィプロセスを全体として最適化する枠組みは、通常、全体論的なリソグラフィの一部とみなされる。例えば、ＣＤエラーが製造プロセスの歩留まりに影響を与えないように、レチクルの上記のＣＤエラーに関連するコンテキストデータを使用して様々な装置（リソグラフィ装置、エッチングステーション）を制御することができる。この場合、次のメトロロジデータを使用して、制御方法の有効性を検証することができ、さらなる修正措置を定めることができる。
[0017] メトロロジ結果を使用することは、リソグラフィプロセスの実施に役立つ。同時に、メトロロジデータの妥当性に関する要求は、リソグラフィプロセスのあらゆるシュリンク（shrink）と共に高まっている。
[0018] リソグラフィ装置によって加えられる修正を定めるために使用されるメトロロジ結果の例には、リソグラフィ装置の最適な露光設定を更新するために使用されるＣＤエラー測定がある。修正措置には、フィールド又は基板（ウェーハ）にわたる露光ドーズの調節がある。多くの場合、調節は、露光フィールドのＸ軸に沿って（すなわちｘ位置に応じて）露光ドーズフィンガープリントを局所的に制御することで行われる。他の場合、露光ドーズフィンガープリントは、露光フィールドの（例えば、Ｘ軸に垂直な）Ｙ軸に沿って（すなわちｙ位置に応じて）制御される。この場合、露光ドーズ調節が表される空間座標は、基板上の露光フィールドレイアウトに関連付けられたＸＹ座標系に対して規定される。数学用語では、露光ドーズ調節ＥＤは、Ｘの関数としてのフィンガープリント調節Ｆと、Ｙの関数としてのフィンガープリント調節Ｇとの重畳として次の通り記述することができる。
ＥＤ（Ｘ，Ｙ）＝Ｆ（Ｘ）＋Ｇ（Ｙ）
主に一次元でパラメータ（露光ドーズ）を修正することに限定される修正デバイスを装備したリソグラフィ装置のアーキテクチャを所与として、Ｘ軸又はＹ軸に平行でない方向に沿って露光ドーズを修正／制御する方法は、あまり明白ではない。当然のことながら、例えば、積ＸＹを含む項がある調節関数は、Ｆ（Ｘ）及びＧ（Ｙ）の重畳によって得ることができない。
[0019] 基板の露光後、基板は、現像され、フィーチャがレジスト層に形成される。フィーチャの特性は、メトロロジツールによって測定され、測定されたフィーチャ特性と所望のフィーチャ特性との間の差異に応じてさらなる修正措置が必要とされる。フィーチャは、現像後に測定されるため、「現像後検査」（ＡＤＩ）という用語は、多くの場合、基板のレジスト現像後に行われる測定を指すために使用される。
[0020] 基板の現像後、レジスト内のフィーチャのレイアウトを機能半導体部品のレイアウトに変換するために、いくつかのプロセスステップが行われる。リソグラフィ装置と同様に、他の処理装置も、形成されるフィーチャ（部品）の特性を局所的に制御する手段を装備することができる。重要な例として、エッチングステーションの基板ホルダ内の多数の熱領域の存在がある（図２ｂを参照されたい）。熱領域のレイアウトは、通常、リソグラフィ装置によって行われる露光によるフィールドレイアウトと合致する。基板の温度の局所制御により、基板のエッチング特性の局所制御が行われる。このように、エッチングされたフィーチャ特性（ＣＤ）の特定の空間フィンガープリントを制御することができる。リソグラフィ装置の制御と同様に、エッチング特性ＥＣの調節は、Ｘ方向に制御されたフィンガープリントＨとＹ方向に制御されたフィンガープリントＪとの重畳、すなわちＥＡ（Ｘ，Ｙ）＝Ｈ（Ｘ）＋Ｊ（Ｙ）として表すことができる。次元ごとにパラメータ（ＣＤ）を修正することに限定される修正デバイスを装備したエッチング装置のアーキテクチャを所与として、Ｘ軸又はＹ軸に平行でない方向に沿って（ＣＤに影響を及ぼす）エッチング特性を修正及び／又は制御する方法は、あまり明白ではない。
[0021] エッチングプロセスステップ後も同様に、エッチングされたフィーチャの特性は、メトロロジツールを使用して測定される。メトロロジ結果は、エッチングされたフィーチャに関するものであるため、「エッチング後検査」（ＡＥＩ）という用語は、多くの場合、基板上で実施されるエッチングプロセスステップ後に行われる測定を指すために使用される。
[0022] リソグラフィ装置及びエッチングステーションの修正能力は、メトロロジ結果に基づいて、どのような修正措置が適用される必要があるかを検討する場合に考慮されることがある。多くの場合、ＡＥＩ結果は、機能部品の性能を最もよく表し、したがって、これらの結果は、どのような修正措置を実施すべきかを明確にするために検討される。リソグラフィ装置及び処理（エッチング）装置の両方の修正措置は、エッチングされたフィーチャの特性を改善するために有用である可能性がある。課題は、第１の修正措置をリソグラフィ装置に割り当て、さらなる第２の修正措置を他の処理装置に割り当てることである。修正措置を装置に最適に割り当てる方法は、多くの場合、「共最適化」と呼ばれ、対象となる装置に関連付けられた特定の修正特性に基づき、総合的に最良の結果をもたらす修正方法が選択される。
[0023] リソグラフィ装置及び他の処理（エッチング）装置の両方の修正措置の空間特性に関する情報は、良好な共最適化方法の実施に不可欠である。これに関連して、「修正グリッド」という用語が導入される。修正グリッドは、主軸を画定し、パラメータの変動（例えば、ＣＤ変動又は露光ドーズ変動）は、この主軸に沿って修正することができる。通常、リソグラフィ装置の場合、修正グリッドは、露光フィールドの頂点と位置合わせされる。リソグラフィ装置及びエッチングステーションの両方が同様の修正グリッドを有する（例えば、フィーチャ特性の局所制御が実質的にＸ及びＹ方向に限定される）場合、共最適化は、両方の装置が好意的な修正グリッドを有する（例えば、同じグリッドレイアウトを有さない）場合、その後、付加価値がより小さくなる可能性がある。
[0024] 例示的な例として、露光フィールド内におけるＹ＝Ｘ方向（Ｘ及びＹ軸に対して４５°）に沿ったＣＤ変動の修正がある。リソグラフィ装置及びエッチングステーションの両方がＸ又はＹ方向に沿ったＣＤ変動のみを修正できる場合、リソグラフィ装置及びエッチングステーションの修正要素の共最適化は、上記のＣＤ変動の修正を実質的に改善しない。そのようなＣＤ変動を修正するために、Ｙ＝Ｘ方向に沿ったフィンガープリント調節が支援される必要がある。すでに説明した例（ＥＤ（Ｘ，Ｙ）及びＥＡ（Ｘ，Ｙ））と対照的に、そのような修正は、もはやＸ依存及びＹ依存の関与の和として分解することができず、したがって、リソグラフィ装置又は他の処理装置の修正要素は、Ｙ方向に沿ったフィンガープリント調節から独立して、Ｘ方向に沿ってフィンガープリントを調節できる必要がある。しかし、そのような二次元修正要素は、多数の独立して制御可能なピクセル要素を利用する必要があるためにより複雑になる。
[0025] 非常に複雑な修正デバイス（リソグラフィ装置内又は別の処理装置内のいずれか）の利用を回避するために、単純な一次元修正デバイスの使用を維持するが、例えばリソグラフィ装置とエッチング装置との間において、軸に沿って修正を加えることができるその軸の向きを変えることが提案される。そのようにすることにより、フィールドレイアウトのＸ及びＹ軸と位置合わせされないフィンガープリントのそのような修正は、両方の装置が修正要素に対して同じレイアウトを有する場合よりも広く支援され得る。リソグラフィ装置が、固定された修正グリッドを有すると仮定すると、処理装置に関連付けられた修正グリッドレイアウトは、露光フィールドと位置合わせされない頂点を有して選択される必要がある。処理装置（ほとんどの場合、エッチングステーション）の修正グリッドは、基板ホルダにわたる（加熱要素のような）修正要素又は基板にきわめて近接した修正要素（例えば、エッチング特性に影響を及ぼす電圧調整デバイス）のレイアウトによって画定される。
[0026] 提案された概念の例として、露光フィールド（リソグラフィ装置）及びエッチング装置の熱領域のレイアウトが図２に示されている。図２ａは、基板にわたる露光フィールドＤ１〜Ｄ２ｎの典型的な長方形グリッドを示す。露光フィールドＤ１〜Ｄｎのグリッドは、軸Ｘ、Ｙに合わされている。図２ｂは、本発明の第１の実施形態を示す。図２ｂは、熱領域の配置を示し、領域Ｚ１〜Ｚｎは、リソグラフィ装置に関連付けられた修正グリッドに対して回転したグリッド上に分布している。領域Ｚ１〜Ｚｎは、軸Ｘ、Ｙに対して角度θで方向付けられた軸Ｘ’、Ｙ’に合わされたグリッド上に配置されている。これは、実際の熱領域を基板（ホルダ）に対して回転させることで得られる。修正グリッドの向きは、本明細書で修正軸と称される軸を基準として画定され得る。
[0027] 本発明の第２の実施形態では、修正グリッドの回転は、特定の量だけ回転させた基板をエッチングステーションの基板ホルダに導入することで行われる。これは、ウェーハを基板ホルダに配置する前にエフェクタ要素上でウェーハを回転させることで行うことができる。（ノッチの位置又は露光フィールドのレイアウトに基づいて）修正要素に対する基板の回転角度を測定するために標準アライメント手段を設けることができる。基板をプロセスデバイスに導入する際の基板のアライメントは、リソグラフィ装置への導入時ほど正確である必要はないことに留意されたい。多くの場合、最大で１°若しくは２°又はさらに５°の角度許容差が許容可能である。この実施形態の利点は、処理装置の修正グリットと、基板上のフィールドレイアウトに関連付けられたグリッドとの間の角度θの自由度の高い選択である。角度θは、４５±４５°の範囲から選択することができる。４５°の角度は、（リソグラフィ装置に関係する標準的なフィールドレイアウトに対して）露光フィールド及び／又は基板にわたる対角線に沿ったフィーチャ特性の修正を可能にする。
[0028] 図２ｃは、本発明の第３の実施形態を示す。デカルトベースのグリッドレイアウトの代わりに、極座標系のグリッドレイアウトが、処理装置に関係する修正要素（熱領域）の配置を規定する。
[0029] 本発明の実施形態による方法が図３に示されている。基板は、露光１０４において、リソグラフィ装置によってデバイスパターンに暴露される。露光された基板は、露光ステップで形成されたパターンを基板に転写するためにプロセスツール１２２に移送及び導入される２００。移送若しくは導入中又は基板がプロセスツール１２２内にあるとき、基板は、基板上のフィールドのグリッドとプロセスツールの修正要素のグリッドとの間の角度がθであるように方向付けられる。
[0030] 本発明の第４の実施形態では、曲線状の修正グリッドレイアウトが採用される。第５の実施形態では、直線状のグリッドレイアウトが採用される。
[0031] 第１の装置のための修正グリッドを第２の装置の修正グリッドに対して変更するために、修正グリッド間の回転以外の他の操作も選択することができる。第６の実施形態では、第２の修正グリッドを設定するために第１の修正グリッドに鏡像操作が加えられる。
[0032] 本発明の特定の実施形態が上記に説明されたが、当然のことながら、本発明は、説明したものと別の方法で実施することができる。
[0033] 実施形態は、測定及び最適化ステップを実施し、上記のその後の露光プロセスを制御するように、図１に示す様々な装置に命令するように構成された機械可読命令の１つ又は複数のシーケンスを含むコンピュータプログラムを含むことができる。このコンピュータプログラムは、例えば、図１の制御ユニットＬＡＣＵ若しくは監視制御システムＳＣＳ又は両方の組み合わせ内で実行することができる。そのようなコンピュータプログラムが格納されたデータ記憶媒体（例えば、半導体メモリ、磁気ディスク又は光ディスク）を設けることもできる。
[0034] 光リソグラフィとの関連において、本発明の実施形態の使用について上記に特定の言及を行うことができたが、当然のことながら、本発明は、他の用途、例えばインプリントリソグラフィで使用することができ、状況が可能にする場合、光リソグラフィに限定されない。インプリントリソグラフィでは、パターニングデバイスのトポグラフィは、基板に形成されるパターンを画定する。パターニングデバイスのトポグラフィは、基板に供給されたレジスト層に押し付けることができ、レジストは、電磁放射、熱、圧力又はそれらの組み合わせを加えることで硬化する。パターニングデバイスは、レジストが硬化した後、レジスト内にパターンを残したままレジストから引き離される。
[0035] 本明細書で使用する「放射」及び「ビーム」という用語は、（例えば、約３６５、３５５、２４８、１９３、１５７又は１２６ｎｍの波長を有する）紫外（ＵＶ）線及び（例えば、１〜１００ｎｍの範囲の波長を有する）極端紫外（ＥＵＶ）線、並びにイオンビーム又は電子ビームなどの粒子ビームを含むすべてのタイプの電磁放射線を包含する。スキャトロメータ及び他の検査装置の実施は、適切な放射源を使用してＵＶ及びＥＵＶ波長で行うことができ、本開示は、ＩＲ及び可視放射を使用するシステムに決して限定されない。
[0086] 「レンズ」という用語は、状況が可能にする場合、屈折式、反射式、磁気式、電磁気式及び静電式光学コンポーネントを含む様々なタイプの光学コンポーネントのいずれか１つ又はそれらの組み合わせを指すことができる。反射式コンポーネントは、ＵＶ及び／又はＥＵＶ範囲で動作する装置で使用される可能性がある。
[0037] 以下は、本発明の例示的な実施形態である。
[0038] Ａ）基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素を含む基板処理装置において、修正要素は、基板上のフィールドのレイアウトに関連付けられたグリッドのＸ軸又はＹ軸に平行でない方向を有する少なくとも１つの軸に沿って配置されることを特徴とする、基板処理装置。
[0039] Ｂ）軸は、基板又は基板ホルダ表面に平行な平面内で方向付けられる、実施形態Ａ）による基板処理装置。
[0040] Ｃ）軸は、基板上のフィールドのレイアウトに関連付けられたグリッドのＸ軸又はＹ軸に対して４５±４０°の角度で配置される、実施形態Ａ）又はＢ）による基板処理装置。
[0041] Ｄ）基板を、軸であって、それに沿って修正要素が配置される軸に対して回転させる手段をさらに含む、実施形態Ａ）〜Ｃ）のいずれか１つによる基板処理装置。
[0042] Ｅ）手段は、０〜９０°の回転角度の選択を可能にする、実施形態Ｄ）による基板処理装置。
[0043] Ｆ）基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素を含む基板処理装置において、修正要素は、極座標系のグリッドレイアウトに従って配置されることを特徴とする、基板処理システム。
[0044] Ｇ）基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素を含む基板処理装置において、修正要素は、曲線状又は直線状のグリッドレイアウトに従って配置されることを特徴とする、基板処理システム。
[0045] Ｈ）基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素を含む基板処理装置において、修正要素は、基板上のフィールドのレイアウトに関連付けられたグリッドに対して行われる鏡像操作から得られるグリッドレイアウトに従って配置されることを特徴とする、基板処理システム。
[0046] Ｉ）基板に対して行われるプロセスの特性の局所修正を可能にするように構成された修正要素を含む基板処理装置において、修正要素は、基板上のフィールドのレイアウトに関連付けられたグリッドに対して行われる拡大縮小操作から得られるグリッドレイアウトに従って配置されることを特徴とする、基板処理システム。
[0047] Ｊ）半導体プロセスを最適化する方法であって、実施形態Ａ）〜Ｉ）のいずれか１つによる基板処理装置を使用するステップを含む方法。
[0048] 本発明の広さ及び範囲は、上記の例示的な実施形態のいずれかによって限定されず、添付の特許請求の範囲及びその均等物によってのみ規定されるべきである。

Claims (6)

  1. 基板を、前記基板上のフィールドのレイアウトに関連付けられたグリッドに対して所定の向きで導入する基板導入デバイスと、
    基板に対して行われるプロセスの特性の局所修正を可能にする修正要素と
    を含み、
    前記修正要素は、前記グリッドの軸Ｘ，Ｙに対して角度θで方向付けられた修正軸Ｘ’，Ｙ’に沿って配置されることを特徴とする、基板処理装置。
  2. 前記修正軸Ｘ’，Ｙ’は、前記基板上の前記フィールドのレイアウトに関連付けられた前記グリッドの軸Ｘ，Ｙに対して４５±４０°の角度で配置される、請求項１に記載の基板処理装置。
  3. 前記基板を前記修正軸に対して回転させる回転手段をさらに含む、請求項１又は２に記載の基板処理装置。
  4. 前記回転手段は、０〜９０°の回転角度の選択を可能にする、請求項３に記載の基板処理装置。
  5. 半導体プロセスを最適化する方法であって、請求項１に記載の基板処理装置を使用するステップを含む方法。
  6. リソグラフィ装置を使用して基板上のフィールドの軸Ｘ、Ｙに合わされたグリッドにパターンを露光することと、
    修正要素の修正軸Ｘ’，Ｙ’に合わされたグリッドを使用するプロセスツールに前記基板を移送することと、
    前記フィールドのグリッドが前記修正要素のグリッドに対して所定の角度で傾くように前記基板を回転させることと、
    前記プロセスツールを使用して前記パターンを前記基板に転写することと
    を含むデバイス製造プロセス。
JP2019518916A 2016-10-17 2017-09-21 基板にわたってパラメータ変動を修正する処理装置及び方法 Active JP6798017B6 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP16194224.8 2016-10-17
EP16194224 2016-10-17
EP17167041.7 2017-04-19
EP17167041 2017-04-19
PCT/EP2017/073867 WO2018072961A1 (en) 2016-10-17 2017-09-21 A processing apparatus and a method for correcting a parameter variation across a substrate

Publications (3)

Publication Number Publication Date
JP2019532342A JP2019532342A (ja) 2019-11-07
JP6798017B2 JP6798017B2 (ja) 2020-12-09
JP6798017B6 true JP6798017B6 (ja) 2021-01-13

Family

ID=59887297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019518916A Active JP6798017B6 (ja) 2016-10-17 2017-09-21 基板にわたってパラメータ変動を修正する処理装置及び方法

Country Status (6)

Country Link
US (1) US20190311921A1 (ja)
JP (1) JP6798017B6 (ja)
KR (1) KR102232042B1 (ja)
CN (2) CN109863585A (ja)
TW (1) TWI654498B (ja)
WO (1) WO2018072961A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558635B1 (ko) * 2018-08-03 2023-07-21 도쿄엘렉트론가부시키가이샤 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
TWI824334B (zh) * 2018-08-17 2023-12-01 荷蘭商Ａｓｍｌ荷蘭公司 非暫時性電腦可讀媒體

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451261A (en) * 1992-09-11 1995-09-19 Matsushita Electric Industrial Co., Ltd. Metal film deposition apparatus and metal film deposition method
WO1998005060A1 (en) * 1996-07-31 1998-02-05 The Board Of Trustees Of The Leland Stanford Junior University Multizone bake/chill thermal cycling module
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
US6440821B1 (en) * 2001-02-14 2002-08-27 Advanced Micro Devices, Inc. Method and apparatus for aligning wafers
WO2004075268A1 (ja) * 2003-02-19 2004-09-02 Nikon Corporation 移動方法、露光方法及び露光装置、並びにデバイス製造方法
US20050000438A1 (en) * 2003-07-03 2005-01-06 Lim Brian Y. Apparatus and method for fabrication of nanostructures using multiple prongs of radiating energy
US6940047B2 (en) * 2003-11-14 2005-09-06 Asm International N.V. Heat treatment apparatus with temperature control system
US20050217799A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Wafer heater assembly
US20060222975A1 (en) * 2005-04-02 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated optical metrology and lithographic process track for dynamic critical dimension control
JP2009500869A (ja) * 2005-07-11 2009-01-08 ブルックス オートメーション インコーポレイテッド オンザフライ（ｏｎｔｈｅｆｌｙ）ワークピースセンタリングを備えた装置
US8776717B2 (en) * 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate
US7625680B2 (en) * 2006-09-29 2009-12-01 Tokyo Electron Limited Method of real time dynamic CD control
US7483804B2 (en) * 2006-09-29 2009-01-27 Tokyo Electron Limited Method of real time dynamic CD control
US9177219B2 (en) 2010-07-09 2015-11-03 Asml Netherlands B.V. Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
NL2008272A (en) 2011-03-09 2012-09-11 Asml Netherlands Bv Lithographic apparatus.
US10006717B2 (en) * 2014-03-07 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive baking system and method of using the same
KR102302723B1 (ko) * 2014-07-23 2021-09-14 어플라이드 머티어리얼스, 인코포레이티드 튜닝가능한 온도 제어되는 기판 지지 어셈블리
US10643826B2 (en) * 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers

Also Published As

Publication number Publication date
US20190311921A1 (en) 2019-10-10
CN109863585A (zh) 2019-06-07
CN117855094A (zh) 2024-04-09
TWI654498B (zh) 2019-03-21
TW201830173A (zh) 2018-08-16
KR102232042B1 (ko) 2021-03-25
JP2019532342A (ja) 2019-11-07
KR20190058663A (ko) 2019-05-29
WO2018072961A1 (en) 2018-04-26
JP6798017B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
CN109891324B (zh) 用于光刻过程的优化的方法
US11493851B2 (en) Lithographic method and lithographic apparatus
US11194258B2 (en) Method and apparatus for determining a fingerprint of a performance parameter
TWI625610B (zh) 控制微影設備之方法、微影設備及器件製造方法
JP6798017B6 (ja) 基板にわたってパラメータ変動を修正する処理装置及び方法
US11061336B2 (en) Device manufacturing method
EP3396457A1 (en) Device manufacturing method
JP7198912B2 (ja) 基板全体の面内ディストーション（ｉｐｄ）を決定する方法、及びコンピュータプログラム
CN110785707B (zh) 器件制造方法
JP7073391B2 (ja) 基板の応力を決定する方法、リソグラフィプロセス、リソグラフィ装置、及びコンピュータプログラム製品を制御するための制御システム
US11709434B2 (en) Device manufacturing method
EP4060409A1 (en) Novel interface definition for lithographic apparatus
US20240111214A1 (en) Novel interface definition for lithographic apparatus
EP3783437A1 (en) Device manufacturing method
EP3376290A1 (en) Metrology method and method of device manufacture
EP3339958A1 (en) A method for optimization of a lithographic process
TW202344933A (zh) 微影程序之設置及控制方法以及相關設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201118

R150 Certificate of patent or registration of utility model

Ref document number: 6798017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250