KR102232042B1 - 기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법 - Google Patents

기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법 Download PDF

Info

Publication number
KR102232042B1
KR102232042B1 KR1020197013806A KR20197013806A KR102232042B1 KR 102232042 B1 KR102232042 B1 KR 102232042B1 KR 1020197013806 A KR1020197013806 A KR 1020197013806A KR 20197013806 A KR20197013806 A KR 20197013806A KR 102232042 B1 KR102232042 B1 KR 102232042B1
Authority
KR
South Korea
Prior art keywords
substrate
correction
grid
processing apparatus
axis
Prior art date
Application number
KR1020197013806A
Other languages
English (en)
Other versions
KR20190058663A (ko
Inventor
에버하르두스 코르넬리스 모스
요헴 세바스티안 빌덴베르그
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20190058663A publication Critical patent/KR20190058663A/ko
Application granted granted Critical
Publication of KR102232042B1 publication Critical patent/KR102232042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67796—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with angular orientation of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판 처리 장치는,
상기 기판 상의 필드의 레이아웃에 관련된 그리드에 대해 사전결정된 배향으로 기판을 로딩하도록 구성되는 기판 로딩 장치; 및
기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하고,
상기 보정 요소는 상기 그리드의 X 축 또는 Y 축에 평행한 것 이외의 방향을 갖는 적어도 하나의 축을 따라 배치된다.

Description

기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법
관련 출원의 상호 참조
본 출원은 2016년 10월 17일에 출원된 유럽 출원 제 16194224.8 호 및 2017년 4월 19일에 출원된 유럽 출원 제 17167041.7 호의 우선권을 주장하며, 이들 출원은 원용에 의해 그 전체가 본원에 포함된다.
발명의 분야
본 발명은 디바이스 제조에 관한 것이고, 특히 리소그래피 프로세스의 수율을 향상시키는 것에 관한 것이다.
리소그래피 장치는 기판, 통상적으로 기판의 타겟 부분 상에 원하는 패턴을 적용하는 기계이다. 리소그래피 장치는, 예를 들면, 집적 회로(IC)의 제조에 사용될 수 있다. 그 경우, 마스크 또는 레티클이라고도 부르는 패터닝 장치는 IC의 개별 층 상에 형성되는 회로 패턴을 생성하는데 사용될 수 있다. 이 패턴은 기판(예를 들면, 실리콘 웨이퍼) 상의 타겟 부분(예를 들면, 다이의 일부, 하나의 다이 또는 수 개의 다이를 포함함) 상으로 전사될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선 감응성 재료 층 상으로의 결상(imaging)을 통해 이루어진다. 일반적으로, 단일 기판은 연속적으로 패터닝되는 인접한 타겟 부분의 네트워크를 포함한다.
리소그래피 프로세스에서, 예를 들면, 프로세스 제어 및 검증을 위해, 생성된 구조를 빈번하게 측정하는 것이 바람직하다. 이러한 측정을 위해 임계 치수(CD)를 측정하는데 종종 사용되는 주사 전자 현미경; 장치에서 2 개의 층의 정렬의 정확도인 오버레이를 측정하기 위한 특수 도구; 및 패터닝된 기판의 다양한 특성을 측정할 수 있는 산란계를 포함하는 다양한 도구가 공지되어 있다.
기판 전체에 걸쳐 CD와 같은 특성을 측정한 후, 공지된 프로세스 최적화 기술은 기판 또는 다른 기판 상에서 실행되는 노광 또는 처리 단계의 관련 파라미터를 조정하여 그 특성의 임의의 오차를 보정하거나 보상한다. 그러나, 이러한 접근법이 항상 오차를 완전히 보정하거나 보상할 수 있는 것은 아니다.
본 발명은 리소그래피 디바이스 제조 프로세스에서 수율을 향상시키는 것을 목적으로 한다.
본 발명은 제 1 양태에서 다음을 포함하는 기판 처리 장치를 제공한다.
상기 기판 상의 필드의 레이아웃에 관련된 그리드에 대해 사전결정된 배향으로 기판을 로딩하도록 구성되는 기판 로딩 장치; 및
기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하고, 상기 보정 요소는 상기 그리드의 X 축 또는 Y 축에 평행한 것 이외의 방향을 갖는 적어도 하나의 보정 축을 따라 배치되는 것을 특징으로 한다.
본 발명은 제 2 양태에서 다음을 포함하는 디바이스 제조 프로세스를 제공한다.
리소그래피 장치를 사용하여 기판 상의 필드의 그리드 상에 패턴을 노광시키는 단계;
보정 요소의 그리드를 사용하여 상기 기판을 프로세스 도구로 이송하는 단계;
상기 필드의 그리드가 상기 보정 요소의 그리드에 대해 사전결정된 각도로 경사지도록 배향시키는 단계; 및
상기 프로세스 도구를 사용하여 상기 패턴을 상기 기판으로 전사하는 단계.
이하 첨부한 도면을 참조하여 일례로서 본 발명의 실시형태를 설명한다.
도 1은 반도체 장치의 생산 설비를 형성하는 기타 장치와 함께 리소그래피 장치를 도시하고;
도 2a는 직사각형 어레이 내의 타겟 부분을 갖는 기판을 도시하고;
도 2b는 프로세스 도구의 존(zone) 그리드에 대해 배향된 기판을 도시하고;
도 2c는 처리 장치의 연부 존의 배열을 도시하고;
도 3은 본 발명의 일 실시형태에 따른 디바이스 제조 프로세스를 도시한다.
본 발명의 실시형태를 상세히 설명하기 전에 본 발명의 실시형태가 구현될 수 있는 예시적인 환경을 제시하는 것이 유익하다.
도 1은 반도체 생산 설비의 전형적인 레이아웃을 도시한다. 리소그래피 장치(100)는 기판 상에 원하는 패턴을 부여한다. 리소그래피 장치는, 예를 들면, 집적 회로(IC)의 제조에 사용된다. 그 경우, 마스크 또는 레티클로도 지칭되는 패터닝 장치는 IC의 개별 층 상에 형성될 피처의 회로 패턴(종종 "제품 피처(product feature)"로 지칭됨)의 회로 패턴을 포함한다. 이 패턴은 패터닝 장치의 노광장치(104)를 통해 기판 'W'(예를 들면, 실리콘 웨이퍼) 상의 (예를 들면, 다이의 일부, 하나의 다이, 또는 수개의 다이를 포함하는) 타겟 부분 상에, 기판 상에 제공되는 방사선 감응성 재료 층 상에 전사된다. 일반적으로, 단일 기판은 연속적으로 패터닝되는 인접한 타겟 부분의 네트워크를 포함한다.
공지된 리소그래피 장치는 패터닝 장치의 이미지 위치에 기판의 타겟 부분을 동기적으로 위치시키면서 패터닝 장치를 조명함으로써 각각의 타겟 부분을 조사(irradiating)한다. 기판의 조사된 타겟 부분은 "노광 필드" 또는 간단히 "필드"라고 한다. 기판 상의 필드의 레이아웃은 전형적으로 데카르트 2 차원 좌표계(예를 들면, X 축 및 Y 축을 따라 정렬되고, 두 축은 서로 직각을 이룸)에 따라 정렬되는 인접한 직사각형의 네트워크이다.
리소그래피 장치의 필요조건은 기판 상에 원하는 패턴을 정확하게 복제하는 것이다. 적용되는 제품 피처의 위치 및 치수는 특정의 허용범위 내에 있어야 한다. 위치 오차는 오버레이 오차(overlay error)(종종 "오버레이"로 지칭됨)로 인해 발생할 수 있다. 오버레이는 제 2 층 내의 제 2 제품 피처에 대해 제 1 층 내의 제 1 제품 피처를 배치할 때의 오차이다. 리소그래피 장치는 패터닝 이전에 기준에 대해 각각의 웨이퍼를 정확하게 정렬시킴으로써 오버레이 오차를 최소화한다. 이는 기판에 적용된 정렬 마크의 위치를 측정함으로써 행해진다. 정렬 측정에 기초하여, 오버레이 오차의 발생을 방지하기 위해 패터닝 프로세스 중에 기판 위치가 제어된다.
제품 피처의 임계 치수(CD)의 오차는 노광광치(104)에 관련된 적용 선량(dose)이 사양의 범위 내에 있지 않은 경우에 발생할 수 있다. 이러한 이유로 리소그래피 장치(100)는 기판에 조사되는 방사선의 선량을 정확하게 조절할 수 있어야 한다. CD 오차는 또한 패턴 이미지에 관련된 초점면에 대해 기판이 정확하게 위치되지 않은 경우에 발생할 수 있다. 초점 위치 오차는 기판 표면의 비평탄성과 관련된다. 리소그래피 장치는 패터닝 이전에 레벨 센서를 이용하여 기판 표면 토포그래피를 측정함으로써 이들 초점 위치 오차를 최소화한다. 기판 상에의 패터닝 장치의 정확한 결상(포커싱(focusing))을 보장하기 위해 후속 패터닝 중에 기판 높이 보정이 적용된다.
리소그래피 프로세스과 관련된 오버레이 및 CD 오차를 검증하기 위해 패터닝된 기판은 계측 장치(140)에 의해 검사된다. 계측 장치의 일반적인 예는 산란계이다. 산란계는 전통적으로 전용의 계측 타겟의 특성을 측정한다. 이들 계측 타겟은 그 치수가 정확한 측정을 허용하도록 전형적으로 더 크다는 것을 제외하고 제품 피처를 대표한다. 산란계는 오버레이 계측 타겟에 관련된 회절 패턴의 비대칭을 검출함으로써 오버레이를 측정한다. 임계 치수는 CD 계측 타겟에 관련된 회절 패턴의 분석에 의해 측정된다. 계측 도구의 다른 예는 스캐닝 전자 현미경(SEM)과 같은 전자빔(e-beam) 기반의 검사 도구이다.
반도체 생산 설비 내에서, 리소그래피 장치(100) 및 계측 장치(140)는 "리소 셀(litho cell)" 또는 "리소 클러스터(litho cluster)"의 일부를 형성한다. 리소 클러스터는 또한 기판(W)에 감광성 레지스트를 도포하기 위한 코팅 장치(108), 베이킹 장치(110), 노광된 패턴을 물리적인 레지스트 패턴으로 현상하기 위한 현상 장치(112), 에칭 스테이션(122), 에칭후 어닐링 단계를 수행하는 장치(124), 및 가능한 추가의 처리 장치(126) 등을 포함한다. 계측 장치는 현상(112) 후에 또는 추가의 프로세스(예를 들면, 에칭) 후에 기판을 검사하도록 구성된다. 리소 셀 내의 다양한 장치는 감독 제어 시스템(SCS)에 의해 제어되며, 이것은 리소그래피 장치 제어 유닛(LACU)을 통해 리소그래피 장치를 제어한다. SCS는 다양한 장치가 최대 처리량 및 제품 수율을 제공하도록 작동될 수 있게 한다. 중요한 제어 메커니즘은 계측 장치(140)로부터 (SCS를 개재하여) 다양한 장치로의, 특히 리소그래피 장치(100)로의 피드백(146)이다. 계측 피드백의 특성에 기초하여,후속 기판의 처리 품질을 개선하기 위한 보정 조치가 결정된다.
리소그래피 장치의 성능은 전통적으로, 예를 들면, US2012008127A1에 기술된 어드밴스트 프로세스 제어(advanced process control; APC)와 같은 방법에 의해 제어 및 보정된다. 어드밴스트 프로세스 제어 기술은 기판에 적용되는 계측 타겟의 측정을 사용한다. MES(Manufacturing Execution System)는 APC 측정을 스케쥴링하고, 측정 결과를 데이터 처리 유닛에 전달한다. 데이터 처리 유닛은 측정 데이터의 특성을 리소그래피 장치를 위한 명령을 포함하는 레시피(recipe)로 변환시킨다. 이 방법은 리소그래피 장치와 관련된 드리프트 현상(drift phenomena)을 억제하는데 매우 효과적이다.
처리 장치에 의해 수행되는 보정 조치에 대한 계측 데이터의 처리는 반도체 제조에 중요하다. 계측 데이터에 더하여 또한 개별 패터닝 장치의 특성, 기판, 처리 장치 및 기타 컨텍스트 데이터가 제조 프로세스를 더욱 최적화하기 위해 필요할 수 있다. 이용 가능한 계측 데이터 및 컨텍스트 데이터가 리소그래피 프로세스 전체를 최적화하기 위해 사용되는 프레임워크는 전체 리소그라피의 일부로 지칭된다. 예를 들면, 레티클 상의 CD 오차에 관련된 컨텍스트 데이터는 상기 CD 오차가 제조 프로세스의 수율에 영향을 미치지 않도록 다양한 장치(리소그래피 장치, 에칭 스테이션)를 제어하는데 사용될 수 있다. 다음에 후속 계측 데이터를 사용하여 제어 전략의 유효성을 검증할 수 있고, 추가의 보정 조치가 결정될 수 있다.
계측 결과의 사용은 리소그래피 프로세스의 성능을 위해 도움이 된다. 동시에 계측 데이터의 관련성에 관한 필요조건은 리소그래피 프로세스가 축소될 때마다 증가한다.
리소그래피 장치에 의해 적용될 보정을 결정하는데 사용되는 계측 결과의 일례는 리소그래피 장치의 최적 노광 세팅을 업데이트하는데 사용되는 CD 오차 측정치이다. 보정 조치는 필드 또는 기판(웨이퍼)의 전체에 걸친 노광 선량의 조정이다. 많은 경우, 이 조정은 노광 필드의 X 축을 따라 (즉, X 위치의 함수로서) 노광 선량 핑거프린트를 국부적으로 제어함으로써 달성된다. 다른 경우, 노광 선량 핑거프린트는 노광 필드의 Y 축(예를 들면, X 축에 수직임)을 따라 (즉, Y 위치의 함수로서) 제어된다. 다음에 노광 선량 조정이 표현되는 공간 좌표가 기판 상의 노광 필드의 레이아웃와 관련된 XY 좌표계에 관하여 정의된다. 수학적 용어로 노광 선량 조정(ED)은 X의 함수로서 핑거프린트 조정(F) 및 Y의 함수로서 핑거프린트 조정(G)의 중첩으로서 쓸 수 있다.
ED(X,Y)=F(X)+G(Y)
1 차원에서의 파라미터(노광 선량)를 보정하는 것에 한정되는 보정 장치를 대부분 구비하는 리소그래피 장치의 아키텍처를 고려하면, X 축 또는 Y 축에 평행하지 않는 방향을 따라 노광 선량을 보정/제어하는 방법은 그리 명확하지 않다. 예를 들면, 곱 XY를 포함하는 항을 포함하는 조정 함수는 F(X) 및 G(Y)의 중첩에 의해 달성될 수 없다는 것이 이해될 것이다.
기판의 노광 후, 기판이 현상되고, 피처가 레지스트 층에 형성된다. 피처의 특성은 계측 도구에 의해 측정되고, 측정된 피처 특성과 원하는 특성 사이의 편차에 따라 추가의 보정 조치가 필요하다. 피처가 현상 이후에 측정되므로 "ADI(After Development Inspection)"라는 용어는 기판의 레지스트 현상 이후에 실행되는 측정을 지칭하는데 종종 사용된다.
기판의 현상 이후에 레지스트 내의 피처의 레이아웃을 기능적 반도체 구성요소의 레이아웃으로 변환시키기 위해 다수의 프로세스가 실행된다. 리소그래피 장치와 유사하게, 또한 다른 처리 장치는 형성될 피처(구성요소)의 특성을 국부적으로 제어하는 수단을 구비할 수 있다. 중요한 예는 에칭 스테이션의 기판 홀더 내에 다수의 열 구역이 존재하는 것이다(도 2b 참조). 열 구역의 레이아웃은 전형적으로 리소그래피 장치에 의해 실행되는 노광에 따라 필드의 레이아웃과 정렬된다. 기판의 온도의 국부적 제어에 의해 기판 상의 에칭 특성의 국부적 제어가 달성된다. 이러한 방식으로 에칭된 피처 특성(CD)의 특정 공간 핑거프린트가 제어될 수 있다. 리소그래피 장치의 제어 처럼 에칭 특성(EC)의 조정은 X 방향으로 제어되는 핑거프린트(H) 및 Y 방향으로 제어되는 핑거프린트(J)의 중첩으로서 표현될 수 있다: EA(X,Y)=H(X)+J(Y). 차원 당 파라미터(CD)를 보정하는 것에 한정되는 보정 장치를 구비하는 에칭 장치의 아키텍처를 고려하면, X 축 또는 Y 축에 평행한 것 이외의 방향을 따라 (CD에 영향을 미치는) 에칭 특성을 보정 및/또는 제어하는 방법은 그리 명확하지 않다.
또한 에칭 프로세스 단계 후, 에칭된 피처의 특성은 계측 도구를 사용하여 측정된다. 계측 결과가 에칭된 피처에 관련되므로,"AEI(after etch inspection)"라는 용어는 기판 상에서 실행되는 에칭 프로세스 단계 이후에 실행되는 측정을 지칭하는데 종종 사용된다.
리소그래피 장치 및 에칭 스테이션의 보정 능력은 계측 결과에 기초하여 어떤 보정 조치가 적용되어야 하는지를 고려할 때 고려될 수 있다. 많은 경우, AEI 결과는 기능적 구성요소의 성능의 가장 대표적인 것이므로 이들 결과는 구현할 보정 조치를 정의하기 위해 고려된다. 리소그래피 장치 및 처리(에칭) 장치의 둘 모두의 보정 조치는 에칭된 피처의 특성을 개선하는데 유용할 수 있다. 과제는 리소그래피 장치에 제 1 보정 조치를 할당하고, 다른 처리 장치에 추가의 제 2 보정 조치를 할당하는 것이다. 이 장치에 보정 조치를 최적으로 할당하는 방법은 종종 "공동 최적화(co-optimization)"로 지칭되며, 고려되는 장치와 관련된 특정 보정 특성에 기초한 전반적인 최상의 결과를 제공하는 보정 전략이 선택된다.
성공적인 공동 최적화 전략의 구현에 필수적인 것은 리소그래피 장치 및 기타 처리(에칭) 장치의 둘 모두의 보정 조치의 공간 특성에 대한 지식이다. 이러한 맥락에서 "보정 그리드(correction grid)"라는 용어가 도입된다. 보정 그리드는 주축을 정의하며, 이 주축을 따라 파라미터 변동(예를 들면, CD 변동 또는 노광 선량 변동)이 보정될 수 있다. 전형적으로 리소그래피 장치의 경우, 보정 그리드는 노광 필드 정점에 정렬된다. 리소그래피 장치 및 에칭 스테이션의 둘 모두가 유사한 보정 그리드를 갖는 경우(예를 들면, 피처 특성의 국부적 제어가 X 방향 및 Y 방향에 실질적으로 제한되는 경우), 두 장치 모두가 상보적 보정 그리드를 가지는 (예를 들면, 동일한 그리드 레이아웃을 가지지 않는) 경우에 비해 공동 최적화는 부가 가치가 적을 가능성이 높다.
예시적인 실시례는 Y=X 방향(X 축 및 Y 축에 대해 45 도)을 따라 노광 필드 내에서 CD 변동의 보정이다. 리소그래피 장치 및 에칭 스테이션의 둘 모두가 X 방향 또는 Y 방향을 따라 CD 변동만을 보정할 수 있는 경우, 리소그래피 장치 및 에칭 스테이션 보정 요소의 공동 최적화는 언급된 CD 변동의 보정을 실질적으로 향상시키지 않을 것이다. 이러한 CD 변동을 보정하기 위해 Y=X 방향을 따르는 핑거프린트 조정이 지원될 필요가 있다. 이전에 논의된 실시례(ED(X,Y), EA(X,Y))와 대조적으로, 이러한 보정은 더 이상 X 의존성 기여도와 Y 의존성 기여도의 합계로서 분해될 수 없고, 따라서 리소그래피 장치 또는 기타 처리 장치의 보정 요소는 Y 방향을 따른 핑거프린트 조정으로부터 독립적인 X 방향을 따르는 핑거프린트의 조정이 가능해야 한다. 그러나, 이러한 2 차원 보정 요소는 다수의 독립적으로 제어가능한 픽셀 요소를 사용할 필요가 있으므로 더 복잡해질 것이다.
(리소그래피 장치 또는 다른 처리 장치 내에서) 매우 복잡한 보정 장치의 사용을 피하기 위해, 단순한 1 차원 보정 장치의 사용을 유지하지만, 예를 들면, 리소그래피 장치와 에칭 장치 사이에서 그 축을 따라 보정이 적용될 수 있는 축의 배향을 변화시키는 것이 제안되어 있다. 그렇게 함으로써, 필드의 레이아웃의 X 축 및 Y 축에 대해 정렬되지 않은 핑거프린트의 보정은 두 장치 모두가 동일한 레이아웃의 보정 요소를 가지는 경우에 비해 더 큰 범위까지 지원될 수 있다. 리소그래피 장치가 고정된 보정 그리드를 갖는다고 가정하면, 처리 장치에 관련된 보정 그리드 레이아웃은 노광 필드와 정렬되지 않은 정점을 이용하여 선택될 필요가 있다. 처리 장치(대부분의 경우, 에칭 스테이션)의 보정 그리드는 기판 홀더의 전체에 걸친 또는 기판(예를 들면, 에칭 특성에 영향을 주는 전압 조절 장치)에 근접하는 (가열 요소와 같은) 보정 요소의 레이아웃에 의해 형성된다.
제안된 개념의 일례로서, 노광 필드의 레이아웃(리소그래피 장치) 및 에칭 장치의 열 구역은 도 2에 도시되어 있다. 도 2a는 기판의 전체에 걸친 노광 필드(D1-D2n)의 전형적인 직사각형 그리드를 도시한다. 노광 필드(D1-Dn)의 그리드는 X 축 및 Y 축과 정렬되어 있다. 도 2b는 본 발명의 제 1 실시형태를 도시한다. 도 2b는 열 구역의 배열을 도시하고, 구역(Z1-Zn)은 리소그래피 장치와 관련된 보정 그리드에 관하여 회전되는 그리드 상에 분포되어 있다. 이 구역(Z1-Zn)은 X 축 및 Y 축에 대해 θ의 각도로 배향된 X' 축 및 Y' 축에 정렬되는 그리드 상에 배치된다. 이것은 실제 열 구역을 기판(홀더)에 대해 회전시킴으로써 달성될 수 있다. 보정 그리드의 배향은 본 명세서에서 보정 축으로 지칭되는 축을 기준으로 결정될 수 있다.
본 발명의 제 2 실시형태에서, 보정 그리드의 회전은 에칭 스테이션의 기판 홀더에 특정 회전을 이용하여 기판을 로딩함으로써 달성된다. 이는 웨이퍼를 기판 홀더 상에 배치하기 전에 작동체 요소 상에서 웨이퍼를 회전시킴으로써 달성될 수 있다. 표준 정렬 수단이 (노광 필드의 노치(notch) 또는 레이아웃의 위치에 기초하여) 보정 요소에 대한 기판의 회전 각도를 측정하기 위해 제공될 수 있다. 기판을 처리 장치 내로 로딩할 때 기판의 정렬은 리소그래피 장치 내로 로딩할 때만큼 정확할 필요는 없다는 것에 유의해야 한다. 많은 경우, 1 도 또는 2 도 또는 심지어 5 도에 이르는 각도 허용오차가 허용될 수 있다. 이 실시형태의 장점은 처리 장치의 보정 그리드와 기판 상의 필드의 레이아웃에 관련된 그리드 사이의 각도(θ)의 선택이 유연하다는 것이다. 이 각도(θ)는 45 +/- 45 도의 범위에서 선택될 수 있다. 45 도의 각도는 (리소그래피 장치에 관련된 공칭 필드의 레이아웃에 대해) 노광 필드 및/또는 기판을 가로지르는 대각선을 따르는 피처 특성의 보정을 가능하게 할 것이다.
도 2c는 본 발명의 제 3 실시형태를 도시한다. 데카르트 기반의 그리드 레이아웃 대신, 극성(polar) 그리드 레이아웃이 처리 장치에 관련된 보정 요소(열 구역)의 배열을 결정한다.
본 발명의 실시형태에 따른 방법은 도 3에 도시되어 있다. 기판은 노광장치(104)에서 리소그래피 장치에 의해 장치 패턴으로 노광된다. 노광된 기판은 노광 단계에서 형성된 패턴이 기판 내로 전사되도록 프로세스 도구(122) 내로 이송 및 로딩된다(200). 이송 및 로딩 중에 또는 기판이 프로세스 도구(122) 내에 있는 경우에, 기판은 기판 상의 필드의 그리드와 프로세스 도구의 보정 요소의 그리드 사이의 각도가 θ가 되도록 배향된다.
본 발명의 세 4 실시형태에서, 곡선 보정 그리드 레이아웃이 채택된다. 제 5 실시형태에서, 직선 그리드 레이아웃이 채택된다.
보정 그리드들 사이의 회전은 별도로 하고, 제 2 장치의 보정 그리드에 대한 제 1 장치의 보정 그리드를 변경하기 위해 다른 동작이 선택될 수 있다. 제 6 실시형태에서, 제 2 보정 그리드를 형성하기 위해 제 1 보정 그리드에 미러링 동작(mirroring operation)이 적용된다.
본 발명의 특정 실시형태가 위에서 설명되었으나, 본 발명은 기술된 것과 다르게 실시될 수 있다는 것이 이해될 것이다.
일 실시형태는 측정 및 최적화 단계를 수행하도록 그리고 전술한 바와 같은 후속 노광 프로세스를 제어하도록 도 1에 도시된 바와 같은 다양한 장치에 명령하도록 구성된 하나 이상의 기계 판독가능 명령의 시퀀스를 포함하는 컴퓨터 프로그램을 포함할 수 있다. 이 컴퓨터 프로그램은, 예를 들면, 도 1의 제어 유닛(LACU) 또는 감독 제어 시스템(SCS) 또는 이들 두개의 혼합체 내에서 실행될 수 있다. 또한 이러한 컴퓨터 프로그램을 내부에 저장한 데이터 저장 매체(예를 들면, 반도체 메모리, 자기 디스크 또는 광 디스크)가 제공될 수 있다.
광학 리소그래피와 관련하여 본 발명의 실시형태를 사용하는 것에 대해 위에서 구체적으로 언급되었으나, 본 발명은 다른 용도, 예를 들면, 임프린트 리소그래피에서 사용될 수 있고, 문맥이 허용하는 경우, 광학 리소그래피에 한정되지 않는다. 임프린트 리소그래피에서, 패너팅 장치의 토포그래피는 기판 상에 생성되는 패턴을 결정한다. 패터닝 장치의 토포그래피는 기판에 공급된 레지스트 층 내로 압입될 수 있고, 그러면 이 레지스트는 전자기 방사, 열, 압력 또는 이들의 조합을 가함으로써 경화된다. 패터닝 장치는 레지스트가 경과된 후에 패턴을 남기고 레지스트로부터 이동된다.
본 명세서에서 사용되는 "방사선" 및 "빔"이라는 용어는 (예를 들면, 약 365, 355, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외선(UV) 방사선을 포함하는 모든 유형의 전자기 방사선, (예를 들면, 1-100 nm 범위의 파장을 갖는) 극자외선(EUV) 방사선, 및 이온 빔 또는 전자 빔과 같은 입자 빔을 포함한다. 산란계 및 기타 검사 장치의 구현형태는 적절한 소스를 사용하여 UV 파장 및 EUV 파장으로 이루어질 수 있으며, 본 개시는 결코 IR 및 가시 방사선을 이용하는 시스템에 제한되지 않는다.
문맥이 허용하는 경우에 "렌즈"라는 용어는 굴절, 반사, 자기, 전자기 및 정전기 광학 구성요소를 포함하는 임의의 하나의 유형 광학 구성요소 또는 다양한 유형의 광학 구성요소의 조합을 지칭할 수 있다. 반사형 구성요소는 UV 및/또는 EUV 범위에서 동작하는 장치에서 사용될 가능성 있다.
다음은 본 발명의 예시적인 실시형태이다.
A) 기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하는 기판 처리 장치로서, 이 기판 처리 장치는 보정 요소가 기판 상의 필드의 레이아웃에 관련된 그리드의 X 축 또는 Y 축에 평행한 것 이외의 방향을 갖는 적어도 하나의 축을 따라 배치되는 것을 특징으로 한다.
B) 실시형태 A)에 따른 기판 처리 장치로서, 상기 축은 상기 기판 또는 상기 기판 처리 장치의 기판 홀더 표면에 평행한 평면 내에서 배향된다.
C) 실시형태 A) 또는 B)에 따른 기판 처리 장치로서, 상기 축은 상기 기판 상의 필드의 레이아웃과 관련된 상기 그리드의 X 축 또는 Y 축에 대해 45 +/- 40 도의 각도로 배치된다.
D) 임의 이전의 실시형태에 따른 기판 처리 장치로서, 축을 따라 보정 요소가 배치되는 상기 축에 대해 기판을 회전시키는 수단을 더 포함한다.
E) 실시형태 D)에 따른 기판 처리 장치로서, 상기 수단은 0 내지 90 도의 회전 각도의 선택을 가능하게 한다.
F) 기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하는 기판 처리 장치로서, 상기 보정 요소는 극성 그리드 레이아웃에 따라 배치된다.
G) 기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하는 기판 처리 장치로서, 상기 보정 요소는 곡선 또는 직선 그리드 레이아웃에 따라 배치된다.
H) 기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하는 기판 처리 장치로서, 상기 보정 요소는 상기 기판 상의 필드의 레이아웃에 관련된 그리드 상에서 실행되는 미러 오퍼레이션(mirror operation)으로부터 생성되는 그리드 레이아웃에 따라 배치된다.
I) 기판 상에서 실행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하는 기판 처리 장치로서, 상기 기판 처리 장치는 상기 기판 상의 필드의 레이아웃과 관련된 그리드 상에서 실행되는 스케일링 오퍼레이션(scaling operation)으로부터 생성되는 그리드 레이아웃에 따라 배치된다.
J) 반도체 프로세스를 최적화하는 방법으로서, 상기 방법은 실시형태 A) 내지 I) 중 임의의 실시형태에 따른 기판 처리 장치를 사용하는 단계를 포함한다.
본 발명의 폭 및 범위는 전술한 예시적인 실시형태 중 어느 것에 의해서도 제한되어서는 안되며, 다음의 청구범위 및 그 등가물에 따라서만 정의되어야 한다.

Claims (10)

  1. 기판 처리 장치로서,
    상기 기판 상의 필드의 레이아웃에 관련된 그리드에 대해 사전결정된 배향으로 기판을 로딩하도록 구성되는 기판 로딩 장치; 및
    기판 상에서 수행되는 프로세스의 특성의 국부적 보정을 가능하게 하도록 구성되는 보정 요소를 포함하고,
    상기 보정 요소는 상기 그리드의 X 축 또는 Y 축에 평행한 방향 이외의 방향을 갖는 적어도 하나의 보정 축을 따라 정렬된 그리드 상에 배치되는,
    기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 보정 축은 상기 기판 또는 상기 기판 처리 장치의 기판 홀더 표면에 평행한 평면 내에서 배향되는,
    기판 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보정 축은 상기 기판 상의 필드의 레이아웃과 관련된 상기 그리드의 X 축 또는 Y 축에 대해 45 +/- 40 도의 각도로 배치되는,
    기판 처리 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 처리 장치는 상기 보정 축에 대해 상기 기판을 회전시키도록 구성되는 회전 수단을 더 포함하는,
    기판 처리 장치.
  5. 제 4 항에 있어서,
    상기 회전 수단은 0 내지 90 도의 회전 각도의 선택을 가능하게 하는,
    기판 처리 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체 프로세스를 최적화하는 방법으로서,
    상기 방법은 제 1 항에 따른 기판 처리 장치를 사용하는 단계를 포함하는,
    반도체 프로세스를 최적화하는 방법.
  10. 디바이스 제조 프로세스로서,
    리소그래피 장치를 사용하여 기판 상의 필드의 그리드 상에 패턴을 노광시키는 단계;
    보정 요소의 그리드를 사용하여 상기 기판을 프로세스 도구로 이송하는 단계;
    상기 필드의 그리드가 상기 보정 요소의 그리드에 대해 사전결정된 각도로 경사지도록 상기 기판을 배향시키는 단계; 및
    상기 프로세스 도구를 사용하여 상기 패턴을 상기 기판으로 전사하는 단계를 포함하는,
    디바이스 제조 프로세스.
KR1020197013806A 2016-10-17 2017-09-21 기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법 KR102232042B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP16194224.8 2016-10-17
EP16194224 2016-10-17
EP17167041 2017-04-19
EP17167041.7 2017-04-19
PCT/EP2017/073867 WO2018072961A1 (en) 2016-10-17 2017-09-21 A processing apparatus and a method for correcting a parameter variation across a substrate

Publications (2)

Publication Number Publication Date
KR20190058663A KR20190058663A (ko) 2019-05-29
KR102232042B1 true KR102232042B1 (ko) 2021-03-25

Family

ID=59887297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013806A KR102232042B1 (ko) 2016-10-17 2017-09-21 기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법

Country Status (6)

Country Link
US (1) US20190311921A1 (ko)
JP (1) JP6798017B6 (ko)
KR (1) KR102232042B1 (ko)
CN (2) CN117855094A (ko)
TW (1) TWI654498B (ko)
WO (1) WO2018072961A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110807273B (zh) * 2018-08-03 2024-05-14 东京毅力科创株式会社 基于半导体晶片的局部畸变的确定的全局晶片畸变的改善
TWI824334B (zh) * 2018-08-17 2023-12-01 荷蘭商Ａｓｍｌ荷蘭公司 非暫時性電腦可讀媒體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203743A (ja) * 2003-11-14 2005-07-28 Asm Internatl Nv 温度制御システムを備えた熱処理装置
US20050217799A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Wafer heater assembly
JP2008103710A (ja) * 2006-09-29 2008-05-01 Tokyo Electron Ltd リアルタイムの動的ｃｄ制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451261A (en) * 1992-09-11 1995-09-19 Matsushita Electric Industrial Co., Ltd. Metal film deposition apparatus and metal film deposition method
WO1998005060A1 (en) * 1996-07-31 1998-02-05 The Board Of Trustees Of The Leland Stanford Junior University Multizone bake/chill thermal cycling module
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
US6440821B1 (en) * 2001-02-14 2002-08-27 Advanced Micro Devices, Inc. Method and apparatus for aligning wafers
EP1596425A4 (en) * 2003-02-19 2007-08-01 Nikon Corp Transfer method, exposure method and exposure device, and construction element manufacturing method
US20050000438A1 (en) * 2003-07-03 2005-01-06 Lim Brian Y. Apparatus and method for fabrication of nanostructures using multiple prongs of radiating energy
US20060222975A1 (en) * 2005-04-02 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated optical metrology and lithographic process track for dynamic critical dimension control
US7925378B2 (en) * 2005-07-11 2011-04-12 Brooks Automation, Inc. Process apparatus with on-the-fly workpiece centering
US8776717B2 (en) * 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate
US7483804B2 (en) * 2006-09-29 2009-01-27 Tokyo Electron Limited Method of real time dynamic CD control
US9177219B2 (en) 2010-07-09 2015-11-03 Asml Netherlands B.V. Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
NL2008272A (en) 2011-03-09 2012-09-11 Asml Netherlands Bv Lithographic apparatus.
US10006717B2 (en) * 2014-03-07 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive baking system and method of using the same
WO2016014138A1 (en) * 2014-07-23 2016-01-28 Applied Materials, Inc. Tunable temperature controlled substrate support assembly
US10643826B2 (en) * 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203743A (ja) * 2003-11-14 2005-07-28 Asm Internatl Nv 温度制御システムを備えた熱処理装置
US20050217799A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Wafer heater assembly
JP2008103710A (ja) * 2006-09-29 2008-05-01 Tokyo Electron Ltd リアルタイムの動的ｃｄ制御方法

Also Published As

Publication number Publication date
US20190311921A1 (en) 2019-10-10
TWI654498B (zh) 2019-03-21
CN117855094A (zh) 2024-04-09
CN109863585A (zh) 2019-06-07
JP6798017B2 (ja) 2020-12-09
TW201830173A (zh) 2018-08-16
JP2019532342A (ja) 2019-11-07
JP6798017B6 (ja) 2021-01-13
WO2018072961A1 (en) 2018-04-26
KR20190058663A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
CN109891324B (zh) 用于光刻过程的优化的方法
TWI635368B (zh) 微影方法與微影裝置
US11300886B2 (en) Method of adapting feed-forward parameters
KR102124896B1 (ko) 처리 파라미터의 간접 결정
TW202235859A (zh) 用於預測藉由掃描電子顯微鏡(sem)進行後續掃描之缺陷位置之方法、用於檢測晶圓之系統、及相關電腦程式產品
KR102232042B1 (ko) 기판의 파라미터 변동을 보정하기 위한 처리 장치 및 방법
US11061336B2 (en) Device manufacturing method
EP3396457A1 (en) Device manufacturing method
EP3396456A1 (en) Method of monitoring and device manufacturing method
KR20200057776A (ko) 리소그래피 클러스터, 리소그래피 장치, 및 디바이스 제조 방법
US20230035488A1 (en) Metrology method
US11709434B2 (en) Device manufacturing method
EP4060409A1 (en) Novel interface definition for lithographic apparatus
US20240111214A1 (en) Novel interface definition for lithographic apparatus
EP3783437A1 (en) Device manufacturing method
EP3376290A1 (en) Metrology method and method of device manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant