CN117410199B - 一种套刻误差的测量方法 - Google Patents
一种套刻误差的测量方法 Download PDFInfo
- Publication number
- CN117410199B CN117410199B CN202311722635.8A CN202311722635A CN117410199B CN 117410199 B CN117410199 B CN 117410199B CN 202311722635 A CN202311722635 A CN 202311722635A CN 117410199 B CN117410199 B CN 117410199B
- Authority
- CN
- China
- Prior art keywords
- overlay
- model
- overlay error
- measurement
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000691 measurement method Methods 0.000 title claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 77
- 238000012360 testing method Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 34
- 235000012431 wafers Nutrition 0.000 abstract description 71
- 230000000694 effects Effects 0.000 abstract description 6
- 238000012937 correction Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种套刻误差的测量方法，包括：提供一晶圆；将整个所述晶圆平均划分为至少两个测试区域；测量每个所述测试区域中的一个测量点位处的套刻误差，以得到整个所述晶圆的套刻误差。意想不到的技术效果是，本发明中的套刻误差测量方法量测范围广且均匀，无需受曝光光束的大小的影响，可以降低每片晶圆上的量测点位，并且可以降低每批晶圆的量测片数，节省约一半的测量时间，提高了产量和机台产能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种套刻误差的测量方法。
背景技术
光刻制程中层与层之间会有叠对（对准）的动作，一旦对偏将可能导致产品失效（fail）。为了确保对准，需要通过套刻（Overlay）误差的量测来判断层与层之间的叠对是否有对偏。
随着半导体器件的线宽愈来愈小，套刻误差的影响将愈大，晶圆内局部的套刻误差将无法完整地表示出整面晶圆叠对行为。所以当线宽变小时，若以局部的套刻误差去对整面晶圆做补值，将可能对局部的曝光分布区域（shot）补值很好，但对局部以外的区域补了反方向的套刻误差而导致补的更偏。此时将需要更多更完整的套刻误差量测去了解整面晶圆的对准行为，因此需要用更多的量测点去对每个曝光分布区域做量测。
目前使用的测量方法中，对于一般套刻误差，量测一片晶圆（wafer）量测9个曝光分布区域，每个曝光分布区域内测试5个点，一片晶圆总共测试45个点，每个工艺批次测试3片晶圆；并且，根据曝光分布区域的大小，量测区域的涵盖范围将有所不同，曝光分布区域小的45个测量点量测涵盖较为局部且不均匀，无法体现整面晶圆的套刻误差的情况，量测效果不佳。
针对28nm及以下工艺，则需要另外一种套刻误差量测方法（补高阶项的套刻误差量测方法），包括第二阶、第三阶或更高阶项的高阶多项式模型，这些高阶项为非线性的，会通过整面性地量测来了解整面晶圆的对准与校正行为，称之为曝光校正模型(CorrectionPer Exposure，CPE)。根据曝光分布区域数不同，通常整面晶圆的量测点位约为1200~2000个。具体的，每个曝光分布区域包括 13个测量点，一片晶圆的量测时间需要1小时~1.5小时。显然，此种做法效率不高，可能会直接或间接影响产量（Throughput）和机台产能。
发明内容
本发明的目的在于提供一种套刻误差的测量方法，在确保量测效果的前提下确保量测效率。
为解决上述技术问题，本发明提供一种套刻误差的测量方法，包括：
提供一晶圆；
将整个所述晶圆平均划分为至少两个测试区域；
测量每个所述测试区域中的一个测量点位处的套刻误差，以得到整个所述晶圆的套刻误差。
可选的，平均划分所述测试区域的方法为：以所述晶圆的中心开始定义所述测试区域，并依次往外延伸，直至所述测试区域布满整个所述晶圆。
可选的，每个所述测试区域内包括至少两个套刻标记，将与所述测试区域的中心距离最近的套刻标记作为所述测试区域的测量点位。
可选的，所述测试区域的形状为方形或者六边形中的一种。
可选的，所述测试区域的中心点位于所述晶圆外时，所述测试区域不进行套刻误差测试。
可选的，每个所述测试区域完成测量点位的套刻误差之后，采用套刻补偿模型对测量结果进行补偿，以得到整个所述晶圆的套刻误差。
可选的，采用套刻补偿模型对测量结果进行补偿之前，获得所述晶圆的前层图形与当层图形之间的套刻偏移量。
可选的，采用套刻补偿模型对测量结果进行补偿包括：
提供场域间模型，根据所述套刻偏移量对所述场域间模型进行拟合，获得场域间补偿模型和初始残值；
提供光场级模型，根据所述初始残值对所述光场级模型进行拟合，获得光场级补偿模型和最终残值；
利用所述光场级补偿模型获得机台补偿值；
通过所述场域间补偿模型、光场级补偿模型、最终残值以及机台补偿值，进行套刻补偿。
可选的，所述场域间模型包括：场域外高阶程序校正模型。
可选的，所述光场级模型包括：场域内高阶程序校正模型。
在本发明提供的一种套刻误差的测量方法中，先将整个晶圆平均划分为至少两个测试区域，再测量每个测试区域中的一个测量点位处的套刻误差，以得到整个晶圆的套刻误差。意想不到的技术效果是，本发明中的套刻误差测量方法量测范围广且均匀，无需受曝光光束的大小的影响，可以降低每片晶圆上的量测点位，并且可以降低每批晶圆的量测片数，节省约一半的测量时间，提高了产量和机台产能。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明实施例的套刻误差的测量方法流程图。
图2是本发明实施例的一种测试区域划分结构示意图。
图3是本发明实施例的另一种测试区域划分结构示意图。
图4是本发明实施例的测试区域中测量点位和套刻标记的位置关系示意图。
图5是图4中的一个测试区域放大图。
图6是本发明实施例的另一种测试区域放大图。
附图中：10-晶圆；11-测试区域；11a-测量点位；11b-舍弃点位；11c-套刻标记。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例的套刻误差的测量方法流程图。如图1所示，本实施例提供一种套刻误差的测量方法，包括：
步骤S10，提供一晶圆；
步骤S20，将整个所述晶圆平均划分为至少两个测试区域；
步骤S30，测量每个所述测试区域中的一个测量点位处的套刻误差，以得到整个所述晶圆的套刻误差。
图2是本发明实施例的一种测试区域划分结构示意图。如图2所示，提供一晶圆10。在本实施例中，晶圆10可以是硅基晶圆、碳化硅基底晶圆、玻璃基底晶圆、磷化铟基底晶圆或其他任何晶圆，或者是在上述晶圆基底上沉积其他材料而形成的基底晶圆。
在集成电路制造的光刻工艺中，利用第一层掩膜逐一曝光完晶圆上所有的场（field），然后更换一片新的晶圆进行曝光，直至曝光完所有的晶圆（将第二层掩膜上的图形转移到晶圆上）。当所有晶圆的第一层图形工艺处理结束后，更换掩膜（mask），接着在晶圆上曝光第二层图形（将第二层掩膜上的图形转移到晶圆上），也就是进行再次曝光。其中，第二层掩膜曝光的图形必须和第一层掩膜曝光准确的套叠在一起，称之为套刻（Overlay）。套刻误差为晶圆上当前层（光刻胶图形）与参考层（晶圆内图形）之间的相对位置，即描述了当前的图形相对于参考图形沿预定方向（通常是指X和Y方向）的偏差和这种偏差在晶圆表面的分布。同时套刻误差也是监测光刻工艺好坏的一个关键指标。图4是本发明实施例的测试区域中测量点位和套刻标记的位置关系示意图。如图4所示，在本实施例中，晶圆10上分布有多个套刻标记11c，当层的套刻标记和前层的套刻标记之间的偏差形成套刻误差。
图3是本发明实施例的另一种测试区域划分结构示意图。在本实施例中，如图2和图3所示，将整个晶圆10平均划分为至少两个测试区域11。其中，平均划分测试区域11的方法包括：以晶圆10的中心开始定义测试区域11，并依次往外延伸，直至测试区域11布满整个晶圆10。
作为一个可选的实施例，测试区域11的形状可以为方形或者六边形。本发明并不限定划分的测试区域11的大小与数量，可主要根据测试系统反馈（feedback）所需的点数与范围去进行规划。
如图2所示，测试区域11的形状例如是方形，测试区域11的大小可以根据需要设定。在本实施例中，测试区域11的面积例如是16cm2，整个晶圆10上有37个区域，每个测试区域11测试一个测量点位，则整个晶圆10上只需要测试37个点位。
如图3所示，测试区域11的形状例如是六边形。测试区域11的大小可以根据需要设定。在本实施例中，测试区域11的面积例如是16cm2，整个晶圆10上有35个区域，每个测试区域11测试一个测量点位，则整个晶圆10上只需要测试35个点位。测试区域的大小可以根据实际需要设置，涵盖范围较广较均匀，无需受曝光光束的大小的影响。
可知，整个晶圆的测量点位从现有的45点减少到37或35个点，或者是更少的测量点位，可以减少量测时间，提高机台的产能。由于本实施例的套刻误差的测量方法量测范围广且均匀，能够降低每批的量测片数，从现有的每批次测量3片降低为每批次测量2片，量测点位可以从原本一批次135点降低至一批次74点或70点，节省约一半的时间。
进一步的，每个测试区域11内包括至少两个套刻标记11c。图5是图4中的一个测试区域放大图。图6是本发明实施例的另一种测试区域放大图。如图4至图6所示，每个测试区域11上均分布有多个套刻标记11c，每个测试区域11上选择一个测量点位11a。其中，每个测试区域11的测量点位11a的选择方法为：选择与测量区域11的中心距离最近的套刻标记11c作为测试区域11的测量点位。当测试区域11的中心点超出晶圆10，如图2至图4中的舍弃点位11b超出了晶圆10范围，则可舍弃这个测试区域11，不再进行套刻误差测量。
在步骤S30中，测量每个测试区域11中的一个测量点位11a处的套刻误差，以得到整个所述晶圆的套刻误差。测量点位11a处的套刻误差即为测量点位11a处前层图形与当层图形的套刻偏移量。
本实施例中，采用基于成像的套刻测量技术(image-based overlay，IBO)，获得套刻偏移量。基于成像的套刻测量技术为半导体制造过程中常用的测量手段，具有操作简单、高分辨率、高精度及低的工具引起编差(TIS)等显著优点。当然，其他实施例中，还可以基于衍射光探测的套刻测量技术(Diffraction-Based Overlay，DBO)，获得套刻偏移量。
每个所述测试区域11完成测量点位的套刻误差之后，采用套刻补偿模型对测量结果进行补偿，以得到整个所述晶圆10的套刻误差。
作为一个可选的实施例，采用套刻补偿模型对测量结果进行补偿包括：
步骤S31，提供场域间模型，根据所述套刻偏移量对所述场域间模型进行拟合，获得场域间补偿模型和初始残值。
其中，利用场域间模型获得的场域间补偿模型和初始残值，为后续利用初始残值获得光场级补偿模型做准备。根据套刻偏移量对场域间模型进行拟合，获得场域间补偿模型和初始残值的步骤包括：根据多个测试区域11的套刻偏移量对场域间模型进行拟合，获得场域间补偿模型；将标准测量点的标准位置信息代入场域间补偿模型中，得到场域间套刻偏移量；基于套刻偏移量和场域间套刻偏移量的差值，获得初始残值。本实施例中，标准测量点的标准位置信息指代的是，标准测量点相对于坐标原点的坐标，而标准测量点是标准图形中的测量点。场域间模型包括场域外高阶程序校正模型(high older processcorrection，HOPC)。场域外高阶程序校正模型，使用高阶工艺校正来将多个标准位置信息以及位置信息对应的套刻偏移量模型化，提供最佳域间(inter field)校正可能性。
步骤S32，提供光场级模型，根据所述初始残值对所述光场级模型进行拟合，获得光场级补偿模型和最终残值。
其中，根据初始残值对光场级模型进行拟合，获得光场级补偿模型和最终残值的步骤包括：根据多个初始残值以及多个初始残值对应的标准测量点的标准位置信息对光场级模型进行拟合，获得光场级补偿模型；将标准测量点的标准位置信息代入光场级补偿模型中，得到光场级套刻偏移量；基于初始残值和光场级套刻偏移量的差值，获得最终残值。本实施例中，光场级模型是曝光的校正(correction per-exposure，CPE)模型。曝光的校正模型包括第二阶、第三阶或更高阶项的高阶多项式模型，这些高阶项为非线性的。在其他实施例中，曝光的校正模型具有选自于2到5的一个阶数。光场级模型还可以为场域内高阶程序校正(intra-field high order process correction，iHOPC)模型。根据初始残值对光场级模型进行拟合的步骤包括：根据多个初始残值以及多个初始残值对应的标准位置信息，通过最小二乘法对光场级模型做回归运算的方式进行拟合，获得光场级补偿模型。另外，还可以根据多个套刻偏移量以及多个套刻偏移量对应的标准位置信息，采用梯度算法对场域间模型做回归运算的方式进行拟合，获得场域间补偿模型。
步骤S33，利用所述光场级补偿模型获得机台补偿值。获得机台补偿值，可为后续获得套刻补偿模型做准备。
本实施例中，套刻偏移量包括第一方向的套刻偏移和第二方向的套刻偏移，第一方向和第二方向相互垂直，其中第二方向为机台移动方向，机台补偿值存在于第一方向上。
利用光场级补偿模型，获得机台补偿值的步骤包括：基于没有机台补偿值的光场级补偿模型和在第一方向上有机台补偿值的光场级补偿模型的差值等于多个套刻偏移量的平均值，获得机台补偿值。
本实施例中，第一方向为x方向，第二方向为y方向，y方向为机台移动方向，机台补偿值存在于x方向上。
步骤S34，通过所述场域间补偿模型、光场级补偿模型、最终残值以及机台补偿值，进行套刻补偿。
通过光场级补偿模型能够获得机台补偿值，通过机台补偿值将机台局限性误差考虑进套刻补偿方法中，降低了机台性能局限性导致的套刻误差。因此，通过场域间补偿模型、光场级补偿模型、最终残值以及机台补偿值能够获得的套刻补偿值，提高了套刻补偿方法的准确性。本实施例中，将场域间补偿模型、光场级补偿模型、最终残值以及机台补偿值的和作为套刻补偿模型。
在进入28nm工艺后会需要对套刻误差高阶项做补值，需量套刻补偿模型来了解整面晶圆的对准与校正行为。本实施例提供的一种套刻误差的测量方法由于量测范围广且均匀，可以降低套刻补偿模型量测样品率（sampling rate），具体的，例如是10批量晶圆中选择其中1批晶圆进行测试，即调整为20批量晶圆中选择1批晶圆进行测试，来减少量测负荷（loading），确保不会影响产量（Throughput）和机台产能。
综上可见，在本发明实施例提供的一种套刻误差的测量方法中，通过先将整个晶圆平均划分为至少两个测试区域；测量每个所述测试区域中的一个测量点位处的套刻误差，以得到整个所述晶圆的套刻误差。意想不到的技术效果是，本发明中的套刻误差测量方法量测范围广且均匀，无需受曝光光束的大小的影响，可以降低每片晶圆上的量测点位，并且可以降低每批晶圆的量测片数，节省约一半的测量时间，提高了产量和机台产能。以及本发明中的套刻误差测量方法量测范围广且均匀,可以降低套刻补偿模型量测样品率，减小量测负荷。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (7)
1.一种套刻误差的测量方法，其特征在于，包括：
提供一晶圆；
将整个所述晶圆平均划分为至少两个测试区域；
测量每个所述测试区域中的一个测量点位处的套刻误差，每个所述测试区域内包括至少两个套刻标记，将与所述测试区域的中心距离最近的套刻标记作为所述测试区域的测量点位；
每个所述测试区域完成测量点位的套刻误差之后，采用套刻补偿模型对测量结果进行补偿，以得到整个所述晶圆的套刻误差；
其中，采用套刻补偿模型对测量结果进行补偿包括：
提供场域间模型，根据所述套刻偏移量对所述场域间模型进行拟合，获得场域间补偿模型和初始残值；
提供光场级模型，根据所述初始残值对所述光场级模型进行拟合，获得光场级补偿模型和最终残值；
利用所述光场级补偿模型获得机台补偿值；
通过所述场域间补偿模型、光场级补偿模型、最终残值以及机台补偿值，进行套刻补偿。
2.根据权利要求1所述的套刻误差的测量方法，其特征在于，平均划分所述测试区域的方法为：以所述晶圆的中心开始定义所述测试区域，并依次往外延伸，直至所述测试区域布满整个所述晶圆。
3.根据权利要求1所述的套刻误差的测量方法，其特征在于，所述测试区域的形状为方形或者六边形中的一种。
4.根据权利要求1所述的套刻误差的测量方法，其特征在于，所述测试区域的中心点位于所述晶圆外时，所述测试区域不进行套刻误差测试。
5.根据权利要求1所述的套刻误差的测量方法，其特征在于，采用套刻补偿模型对测量结果进行补偿之前，获得所述晶圆的前层图形与当层图形之间的套刻偏移量。
6.根据权利要求1所述的套刻误差的测量方法，其特征在于，所述场域间模型包括：场域外高阶程序校正模型。
7.根据权利要求1所述的套刻误差的测量方法，其特征在于，所述光场级模型包括：场域内高阶程序校正模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311722635.8A CN117410199B (zh) | 2023-12-15 | 2023-12-15 | 一种套刻误差的测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311722635.8A CN117410199B (zh) | 2023-12-15 | 2023-12-15 | 一种套刻误差的测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117410199A CN117410199A (zh) | 2024-01-16 |
| CN117410199B true CN117410199B (zh) | 2024-03-08 |
Family
ID=89492970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311722635.8A Active CN117410199B (zh) | 2023-12-15 | 2023-12-15 | 一种套刻误差的测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117410199B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060078520A (ko) * | 2004-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 오버레이 계측 방법 |
| CN104317170A (zh) * | 2014-11-14 | 2015-01-28 | 四川飞阳科技有限公司 | 测量套刻精度的方法及装置、光刻方法 |
| CN115373230A (zh) * | 2022-08-30 | 2022-11-22 | 上海华力集成电路制造有限公司 | 改善套刻误差差异的光刻方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7164289B2 (ja) * | 2016-09-05 | 2022-11-01 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
-
2023
- 2023-12-15 CN CN202311722635.8A patent/CN117410199B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060078520A (ko) * | 2004-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 오버레이 계측 방법 |
| CN104317170A (zh) * | 2014-11-14 | 2015-01-28 | 四川飞阳科技有限公司 | 测量套刻精度的方法及装置、光刻方法 |
| CN115373230A (zh) * | 2022-08-30 | 2022-11-22 | 上海华力集成电路制造有限公司 | 改善套刻误差差异的光刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117410199A (zh) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9316925B2 (en) | Methods for monitoring source symmetry of photolithography systems | |
| US8440475B2 (en) | Alignment calculation | |
| KR20120092578A (ko) | 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법 | |
| KR102283493B1 (ko) | 피쳐의 위치를 결정하는 방법 | |
| CN110750038B (zh) | 掩膜版和标准片及对准图形误差补偿方法 | |
| US6948149B2 (en) | Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer | |
| CN105719993A (zh) | 一种校正电子显微镜电子束与晶圆位置偏差的方法 | |
| CN112987516B (zh) | 半导体光刻工艺的方法 | |
| CN112882346B (zh) | 套刻补偿的方法及其系统 | |
| US8638438B2 (en) | Self-calibrated alignment and overlay target and measurement | |
| CN114578662A (zh) | 一种套刻标记 | |
| CN113359386A (zh) | 掩模板的参数分析方法及装置 | |
| CN108490746B (zh) | 一种光刻对准标记及其对准方法 | |
| CN117410199B (zh) | 一种套刻误差的测量方法 | |
| US6309944B1 (en) | Overlay matching method which eliminates alignment induced errors and optimizes lens matching | |
| JP5166916B2 (ja) | パターンの重ね合わせを行う装置およびデバイス製造方法 | |
| CN107831638B (zh) | 一种检测掩膜版与掩膜台接触面污染的方法 | |
| US20230035488A1 (en) | Metrology method | |
| US6301798B1 (en) | Method of measuring misalignment | |
| CN114518693B (zh) | 套刻误差补偿方法及光刻曝光方法 | |
| CN105759563B (zh) | 光罩以及光罩或晶圆沾污的检测方法 | |
| CN111580350B (zh) | 晶圆迭加异常补偿方法及晶圆迭加异常信息量测方法 | |
| EP4261617A1 (en) | Methods of metrology and associated devices | |
| CN109541900B (zh) | 监控光罩使用的方法和系统 | |
| US20120070786A1 (en) | Method for monitoring photolithography process and monitor mark |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |