JP2018032680A

JP2018032680A - 積層集積回路

Info

Publication number: JP2018032680A
Application number: JP2016162567A
Authority: JP
Inventors: 信矢板; Makoto Yaita; 岡田　健一; Kenichi Okada; 健一岡田
Original assignee: Nippon Telegraph and Telephone Corp; Tokyo Institute of Technology NUC
Current assignee: Nippon Telegraph and Telephone Corp; Tokyo Institute of Technology NUC
Priority date: 2016-08-23
Filing date: 2016-08-23
Publication date: 2018-03-01

Abstract

【課題】チップ間の接合などを必要とせず、また大きな接続領域を必要とせずに、チップ間で高周波の信号伝送ができるようにする。【解決手段】第１伝送線路１１４と第２伝送線路１２４とは互いに平行配置され、第１伝送線路１１４と第２伝送線路１２４とは信号が結合可能な間隔とされている。第１伝送線路１１４と第２伝送線路１２４との間で、第２基板１０２を媒体として高周波信号を結合する。【選択図】図１

Description

本発明は、複数の集積回路が積層される積層集積回路に関する。

ＬＳＩ（large-scale integrated circuit；大規模集積回路）の高密度化、高機能化のために、様々な技術が開発されている。また、チップ内の高密度化および高機能化のために、プレーナ技術の微細化が進み、現在、この限界に近づきつつあるともいわれている。これに対し、チップを三次元的に積層した積層集積回路が提案されている（非特許文献１参照）。

例えば、積層されている各集積回路の各々を接続する信号線や電源線をボンディングワイヤによって実現している［図１０（ａ）］。また、積層されている各集積回路の各々を接続する信号線や電源線をバンプにより実現する技術もある［図１０（ｂ），（ｃ）］。また、信号線については、平行平板電極による容量結合［図１０（ｄ）］や、コイルを用いた磁界結合［図１０（ｅ）］により実現する技術、およびこれら両者の組み合わせによる非接触の信号接続も実施されている。また、信号線や電源線を貫通ビアにより実現する技術［図１０（ｆ）、（ｇ）］もある。なお、図１０は、非特許文献１の「Figure 1.」である。

W. R. Davis et al., "Demystifying 3D ICs: The Pros and Cons of Going Vertical", IEEE Design & Test of Computers, vol.22, no.6, pp.498-510, 2005.

しかしながら、上述した従来の技術は、以下に示す問題があった。

ワイヤボンディングによる方法では、ワイヤの寄生インダクタンスにより高周波での信号伝送が困難である。

バンプによる接続では、パッド同士を対面させる必要がある。また、バンプによる接続では、３枚以上のチップを積層できず、また、ワイヤボンディングと併用できない。また、大型のバンプの場合は、高周波での信号伝送が困難である。

貫通ビアおよびバンプを用いる技術では、貫通ビアやバンプの寄生素子により、高周波での信号伝送が困難である。

容量結合により信号伝送を行う技術では、容量自体による高周波信号伝送特性の劣化や、消費電力の増加が問題であり、また、チップの回路面同士を対面させる必要があるため、ワイヤボンディングとの併用ができない。

また、上述したバンプなどによりチップを接合する技術では、チップに反りがあると接合ができない場合が発生する、接合時にチップの割れが発生する、また、異種チップの接続の場合は、熱膨張係数の係数差による接続部にハガレが発生するなどの問題がある。

磁界結合により信号伝送を行う場合、高周波での信号伝送が困難であり、また、信号ごとにコイルが必要であり、接続のための領域に大きな面積を必要とし、高密度化などを阻害するという問題がある。

本発明は、以上のような問題点を解消するためになされたものであり、チップ間の接合などを必要とせず、また大きな接続領域を必要とせずに、チップ間で高周波の信号伝送ができるようにすることを目的とする。

本発明に係る積層集積回路は、第１基板に形成された第１集積回路の第１信号出力端と第１集積回路の第１信号入力端とを接続する第１伝送線路と、第１基板の上に配置される第２基板に形成された第２集積回路の第２信号出力端と第２集積回路の第２信号入力端とを接続する第２伝送線路とを備え、第１伝送線路と第２伝送線路とは互いに平行配置され、第１伝送線路と第２伝送線路とは信号が結合可能な間隔とされている。

上記集積回路において、第１基板に形成された第１集積回路は、第１信号出力端および第１信号入力端の各々に接続するインピーダンス調整部を備え、第２基板に形成された第２集積回路は、第２信号出力端および第２信号入力端の各々に接続するインピーダンス調整部を備えるようにしてもよい。

上記積層集積回路において、第２基板に形成された第２集積回路は、第２信号入力端に接続された送信器および第２信号出力端に接続された受信器から構成され、送信器は、第２信号入力端に入力した信号の周波数を変換して送信し、受信器は、受信した信号の周波数を変換して第２信号出力端に出力するようにしてもよい。

以上説明したことにより、本発明によれば、チップ間の接合などを必要とせず、また大きな接続領域を必要とせずに、チップ間で高周波の信号伝送ができるという優れた効果が得られる。

図１は、本発明の実施の形態における積層集積回路の構成を示す構成図である。図２は、本発明の実施の形態における積層集積回路の構成を示す構成図である。図３は、シリコン半導体による集積回路を備える第１基板２０１およびＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２の構成を示す構成図である。図４は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路の構成を示す構成図である。図５は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路が実装された構成を示す構成図である。図６は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路が実装された構成を示す構成図である。図７は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路が実装された構成を示す構成図である。図８は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路が実装された構成を示す構成図である。図９は、シリコン半導体による集積回路を備える第１基板２０１の上にＩＩＩ−Ｖ族化合物半導体による集積回路を備える第２基板２０２が積層された積層集積回路が実装された構成を示す構成図である。図１０は、非特許文献１のＦｉｇ．１である。

以下、本発明の実施の形態について図１、図２を参照して説明する。図１，図２は、本発明の実施の形態における積層集積回路の構成を示す構成図である。図１は断面を模式的に示し、図２は平面を示している。

この積層集積回路は、第１基板１０１および第２基板１０２を備える。第２基板１０２は第１基板１０１の上に配置される。第１基板１０１が一方のチップであり、第２基板１０２が他方のチップであり、これら三次元的に積層される。また、第１基板１０１には、第１集積回路１１１が形成され、第２基板１０２には、第２集積回路１２１が形成されている。また、第１集積回路１１１の第１信号出力端１１２と第１信号入力端１１３とは、第１伝送線路１１４に接続している。また、第２集積回路１２１の第２信号出力端１２２の第２信号入力端１２３とは、第２伝送線路１２４に接続している。

また、第１伝送線路１１４と第２伝送線路１２４とは互いに平行配置され、第１伝送線路１１４と第２伝送線路１２４とは信号が結合可能な間隔とされている。第１伝送線路１１４と第２伝送線路１２４との間で、第２基板１０２を媒体として高周波信号を結合する。

実施の形態における積層集積回路によれば、第１伝送線路１１４と第２伝送線路１２４とにより構成されるカプラにより接続部を構成し、これにより第１集積回路１１１と第２集積回路１２１との間で、複数の信号のやり取りを行う。実施の形態によれば、第１伝送線路１１４と第２伝送線路１２４とにより接合部を構成しているので、接合部に大きな領域を必要とせず、全体の面積の縮小が可能である。また、互いに平行に配置された伝送線路によるカプラで接続部を構成しているため、チップ（基板）の端部に配置でき、チップの有効な利用面積を増やすことができる。また、伝送線路構造とすることで、自己共振周波数を高められ、接続部を介して１０ＧＨｚ以上の高周波信号の伝送が可能である。

以下、より詳細に説明する。例えば、シリコンを半導体として用いた集積回路によれば、複雑な信号処理が可能であるが、より高い周波数による高速動作には限界がある。例えば、シリコンによるＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路の場合、動作周波数は６０ＧＨｚ程度が上限である。

上述したシリコン半導体による集積回路に対し、ＩＩＩ−Ｖ族化合物半導体による集積回路によれば、３００ＧＨｚで動作させることが可能となる。しかしながら、ＩＩＩ−Ｖ族化合物半導体による集積回路では、複雑な信号処理を実現することが困難である。

従って、シリコン半導体による集積回路とＩＩＩ−Ｖ族化合物半導体による集積回路とを積層される積層集積回路とし、シリコン半導体による集積回路で複雑な信号処理を担い、この処理で得られた信号を、ＩＩＩ−Ｖ族化合物半導体による集積回路でより高い周波数に変換すればよい。

例えば、図３の（ａ）に示す、シリコン半導体による集積回路を備える第１基板２０１と、図３の（ｂ）に示す、ＩＩＩ−Ｖ族化合物半導体（例えばＩｎＰ系）による集積回路を備える第２基板２０２を用いる。

第１基板２０１には、送信機２１１ａ、受信器２１１ｂ、可変増幅部２１１ｃ、可変増幅部２１１ｄが、第１集積回路として形成されている。送信機２１１ａ、受信器２１１ｂは、６０ＧＨｚ帯で信号の送信、受信を行う。また、可変増幅部２１１ｃの出力側の第１信号出力端２１２と、可変増幅部２１１ｄの入力側の第１信号入力端２１３とに、第１伝送線路２１４が接続している。また、可変増幅部２１１ｃは、第１信号出力端２１２に接続するインピーダンス調整部であり、可変増幅部２１１ｄは、第１信号入力端２１３に接続するインピーダンス調整部である。

第２基板２０２には、送信機２２１ａ、受信器２２１ｂ、増幅部２２１ｃ、増幅部２２１ｄが、第２集積回路として形成されている。送信機２２１ａは、６０ＧＨｚ帯で入力した信号を３００ＧＨｚ帯に変換して送信する。受信器２２１ｂは、３００ＧＨｚ帯で受信した信号を６０Ｈｚ帯に変換して出力する。また、増幅部２２１ｃの入力側の第２信号入力端２２２と、増幅部２２１ｄの出力側の第２信号出力端２２３とに、第２伝送線路２２４が接続している。

図４に示すように、第１基板２０１と第２基板２０２とを積層し、第１伝送線路２１４と第２伝送線路２２４とを、互いに平行配置する。第１伝送線路２１４と第２伝送線路２２４とは信号が結合可能な間隔とする。第１伝送線路２１４と第２伝送線路２２４との結合度は、可変増幅部２１１ｃおよび可変増幅部２１１ｄによるインピーダンスの調整により実施する。なお、これに限るものではなく、トランジスタによる受動素子の切り替えにより結合度の調整を行ってもよい。

例えば、可変増幅部２１１ｃにおけるインピーダンスを調整して信号反射状態とすれば、受信器２２１ｂから受信器２１１ｂへ信号を通し、送信機２１１ａへの信号伝播が抑制できる。また、可変増幅部２１１ｄにおけるインピーダンスを調整して信号反射状態とすれば、送信機２１１ａから送信機２２１ａへ信号を通し、他への信号伝播が抑制できる。第２基板２０２についても同様に第２集積回路において第２信号出力端２２３に接続する増幅部２２１ｄおよび第２信号入力端２２２に接続する増幅部２２１ｃを、可変増幅器としてインピーダンス調整部としてもよい。

ここで、ＩｎＰからなる第２基板２０２の厚さが５０μｍ程度であれば、第１伝送線路２１４と第２伝送線路２２４との間隔は、５０μｍ程度となり、信号が結合可能であり、また、例えば、送信機２２１ａより送信される３００ＧＨｚ帯の信号が、基板内を伝搬することが無い。

上述した積層集積回路を実装する場合、例えば、図５、図６に示すように、実装基板３０１の上に、第１基板２０１の側が載置される状態とすればよい。図５は、平面を模式的に示し、図６は、側面から見た状態を模式的に示している。実装基板３０１と各基板との電源線、バイアス線、信号線等の接続は、ワイヤボンディング３０２により行えばよい。この場合、第２基板２０２は、第１基板２０１より小さい面積とされていることになる。

また、実装は、図７に示すように、段差を備える実装基板３０１ａを用いることで、平面視で、第１伝送線路２１４および第２伝送線路２２４による接続部が重なり、他の領域は重ならない状態に、第１基板２０１と第２基板２０２とを実装してもよい。この構成では、第２基板２０２の方が第１基板２０１より大きな面積とされていてもよい。

また、図８に示すように、実装基板３０１ａと第１基板２０１との電源線、バイアス線、信号線等の接続は、バンプ接続３０３により実施してもよく、図９に示すように、実装基板３０１ａと第２基板２０２との電源線、バイアス線、信号線等の接続も、バンプ接続３０４により実施してもよい。図７，図８，図９は、側面から見た状態を模式的に示している。

以上に説明したように、本発明によれば、互いに並行に配置した第１伝送線路および第２伝送線路との間で高周波信号を結合するようにしたので、チップ間の接合などを必要とせず、また大きな接続領域を必要とせずに、チップ間で高周波の信号伝送ができるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、２つの基板（チップ）を積層する場合を例に説明したが、これに限るものではなく、３つ以上の基板を積層する場合についても同様である。

１０１…第１基板、１０２…第２基板、１１１…第１集積回路、１１２…第１信号出力端、１１３…第１信号入力端、１１４…第１伝送線路、１２１…第２集積回路、１２２…第２信号出力端、１２３…第２信号入力端、１２４…第２伝送線路。

Claims

第１基板に形成された第１集積回路の第１信号出力端と前記第１集積回路の第１信号入力端とを接続する第１伝送線路と、
前記第１基板の上に配置される第２基板に形成された第２集積回路の第２信号出力端と前記第２集積回路の第２信号入力端とを接続する第２伝送線路と
を備え、
前記第１伝送線路と前記第２伝送線路とは互いに平行配置され、
前記第１伝送線路と前記第２伝送線路とは信号が結合可能な間隔とされている
ことを特徴とする積層集積回路。
請求項１記載の積層集積回路において、
前記第１基板に形成された第１集積回路は、前記第１信号出力端および前記第１信号入力端の各々に接続するインピーダンス調整部を備え、
前記第２基板に形成された第２集積回路は、前記第２信号出力端および前記第２信号入力端の各々に接続するインピーダンス調整部を備える
ことを特徴とする積層集積回路。
請求項１または２記載の積層集積回路において、
前記第２基板に形成された前記第２集積回路は、前記第２信号入力端に接続された送信器および前記第２信号出力端に接続された受信器から構成され、
前記送信器は、前記第２信号入力端に入力した信号の周波数を変換して送信し、
前記受信器は、受信した信号の周波数を変換して前記第２信号出力端に出力する
ことを特徴とする積層集積回路。