JP2018026442A - 発光素子パッケージおよび発光素子パッケージの製造方法 - Google Patents
発光素子パッケージおよび発光素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP2018026442A JP2018026442A JP2016157039A JP2016157039A JP2018026442A JP 2018026442 A JP2018026442 A JP 2018026442A JP 2016157039 A JP2016157039 A JP 2016157039A JP 2016157039 A JP2016157039 A JP 2016157039A JP 2018026442 A JP2018026442 A JP 2018026442A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- emitting element
- light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Abstract
【課題】発光素子から放出される熱を十分に外部に放熱できる発光素子パッケージを提供する。【解決手段】シリコン基板と、シリコン基板上に配置され、開口が設けられた中間基板と、シリコン基板上で開口の内部に配置される発光素子と、中間基板の開口の外側に対応する位置において、シリコン基板を貫通して設けられ、発光素子の端子に電気的に接続される導電ビアと、中間基板上に配置された光取出し基板とを備える発光素子パッケージを提供する。光取出し基板は、中間基板側の発光素子に対応する位置に凹部を有し、発光素子の少なくとも一部は、凹部に収容されてよい。中間基板の光取出し基板側の面と、発光素子の光取出し基板側の面とが、同一面内に配置されていてよい。光取出し基板は、集光または配向性向上のためのレンズ機構を両面又は片面に付されていてよい。【選択図】図1
Description
本発明は、発光素子パッケージおよび発光素子パッケージの製造方法に関する。
従来、発光素子を内部に収容した発光素子パッケージが知られている(例えば、特許文献1参照)。
特許文献1 特開2015−159311号公報
特許文献1 特開2015−159311号公報
発光素子パッケージにおいては、発光素子から放出される熱を効率よく外部に拡散できることが好ましい。しかし、例えば発光素子パッケージを小型化すると、装置の表面積が減少して放熱能力は低下する。
本発明の第1の態様においては、発光素子、シリコン基板、中間基板および光取出し基板を備える発光素子パッケージを提供する。中間基板は、シリコン基板上に配置され、開口が設けられてよい。光取出し基板は、中間基板上に配置されてよい。発光素子は、シリコン基板上で、中間基板の開口の内部に配置されてよい。発光素子パッケージは、中間基板の開口の外側に対応する位置において、シリコン基板を貫通して設けられ、発光素子の端子に電気的に接続される導電ビアを備えてよい。
光取出し基板は、中間基板側の発光素子に対応する位置に凹部を有してよい。発光素子の少なくとも一部は、凹部に収容されてよい。光取出し基板の中間基板側の面と、発光素子の光取出し基板側の面との距離が0.2mm以下程度であってよい。当該距離は、0.15mm以下であってもよい。
中間基板の光取出し基板側の面と、発光素子の光取出し基板側の面とが、同一面内に配置されていてよい。発光素子パッケージは、シリコン基板の中間基板側の面に設けられたメタル層を備えてよい。発光素子パッケージは、メタル層上に積層された導電部を備えてよい。
発光素子は導電部上に載置されてよい。発光素子のシリコン基板側の面は、中間基板のシリコン基板側の面よりも、シリコン基板と離れて配置されていてよい。
メタル層の少なくとも一部は、中間基板のシリコン基板側の開口の位置の外側に対応する位置に設けられてよい。発光素子の端子と導電ビアはメタル層および導電部に形成された配線パターンにより接続されてよい。メタル層または導電部の少なくとも一部は、中間基板の開口の内側において、発光素子よりも外側に設けられてよい。
導電部は放熱用パターンを含んでよい。発光素子は放熱用端子を有してよい。発光素子は、放熱用端子により放熱用パターンに接続されてよい。
光取出し基板の少なくとも一面にレンズ機構および反射防止層の少なくとも1つを有してよい。光取出し基板はシリコン、石英ガラス基板又は水晶基板であってよい。シリコン基板上で開口の内部に更に配置され、または、シリコン基板に形成され、発光素子を静電気から保護する保護素子を更に備えてよい。
本発明の第2の態様においては、発光素子パッケージの製造方法を提供する。製造方法は、第1のシリコンウェハに複数の開口を設ける工程を備えてよい。製造方法は、第2のシリコンウェハに複数の発光素子を設ける工程を備えてよい。製造方法は、複数の開口のそれぞれの内部に、複数の発光素子の少なくとも一つが収納されるように、発光素子が搭載された第2のシリコンウェハに、第1のシリコンウェハを積層することで、多面付け基板を得る工程を備えてよい。製造方法は、第1のシリコンウェハが積層された後の第2のシリコンウェハにおいて、開口と対応する位置の外側に導電ビアを形成する工程を備えてよい。
製造方法は、第1のシリコンウェハを第2のシリコンウェハに積層する前に、第1のシリコンウェハに光取出し基板を積層する工程を更に備えてよい。
多面付け基板における第1のシリコンウェハの上面と、発光素子の上面とが同一面内に配置されていてよい。製造方法は、多面付け基板における第1のシリコンウェハの上面と、発光素子の上面とが同一面内に配置されている状態で、第1のシリコンウェハの上面側に光取出し基板を積層する工程を備えてよい。
製造方法は、複数の発光素子が収納された第1のシリコンウェハの複数の開口の内部に樹脂を充填する工程を備えてよい。製造方法は、複数の開口に樹脂が充填された第1のシリコンウェハの上面を研磨する工程を備えてよい。
製造方法は、第2のシリコンウェハに導電部を形成する工程を更に備えてよい。複数の発光素子を導電部上に載置してよい。製造方法は、多面付け基板を発光素子ごとにダイシングする工程を更に備えてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
図1は、本発明の実施形態に係る発光素子パッケージ100の断面を示す模式図である。発光素子パッケージ100は、発光素子10、シリコン基板20、中間基板30および光取出し基板40を備える。
シリコン基板20は、シリコンを主原料とする基板である。本例のシリコン基板20の上面には第1の導電部50が形成されている。第1の導電部50は、シリコン基板20の上面において所定の形状にパターニングされており、配線パターンの少なくとも一部として機能する。例えば第1の導電部50は、発光素子10の少なくとも一つの端子と電気的に接続する。第1の導電部50は、シリコン基板20の上面に形成された配線パターンの一部であるメタル層の上に積層されてよい。第1の導電部50は、アルミニウム等の金属材料で形成されてよい。
中間基板30は、シリコン基板20の上面側において、シリコン基板20に積層される。中間基板30は、シリコン基板20と熱膨張率が略等しい材料で形成されることが好ましい。一例として中間基板30はシリコンで形成される。中間基板30は樹脂基板であってよく、金属材料を含む基板であってもよい。中間基板30の上面側から見て、中間基板30の外形と、シリコン基板20の外形とは同一であってよい。この場合、シリコン基板20の側壁と、中間基板30の側壁とが連続する面を形成するように、シリコン基板20と中間基板30とが配置される。
中間基板30には、開口32が形成されている。開口32は、中間基板30の上面から下面まで、中間基板30を貫通する。図1の開口32は、中間基板30の上面および下面の中央に形成されているが、開口32の位置は中間基板30の中央には限定されない。
発光素子10は、例えばLEDである。発光素子10は、可視領域の光を射出してよく、紫外領域または赤外領域の光を射出してもよい。発光素子10は、シリコン基板20上に配置される。「シリコン基板20上に配置」とは、発光素子10がシリコン基板20の上面に直接接触している状態に限定されない。図1に示すように、シリコン基板20の上面に形成された第1の導電部50等の他の部材の上面に発光素子10が設けられていてもよい。
シリコン基板20および中間基板30の間には、シリコン基板20および中間基板30を接合する接合部16が設けられてよい。接合部16は、金属材料で形成されてよく、ガラスまたは接着剤等で形成されてもよい。接合部16は、シリコン基板20の外周に沿って形成されてよい。つまり接合部16は、シリコン基板20の上面に形成された第1の導電部50等の配線パターンを囲むように形成されてよい。
発光素子10は、シリコン基板20上において開口32の内部に配置される。つまり、シリコン基板20の上面と平行な面において、発光素子10の全体が、開口32の内部に配置される。シリコン基板20の上面と垂直な上下方向においては、発光素子10の一部分が開口32の内部に配置されてよく、発光素子10の全体が開口32の内部に配置されてもよい。本例において発光素子10は、LED等の半導体素子が形成された半導体チップと、当該半導体チップのいずれかの面に形成された端子とを含む。発光素子10は、カソード端子、アノード端子および放熱用端子を有してよい。
本例の発光素子10は、上面から光を放出する。発光素子10は、上面以外の面からも光を放出してよい。発光素子10が上面以外の面から光を放出する場合、開口32の側壁には、光を反射する反射構造が形成されることが好ましい。また、開口32の底部において、発光素子10で覆われていない領域に、第1の導電部50等の金属材料が露出することが好ましい。開口32の内部には、発光素子10を封止する樹脂が充填されてよい。
シリコン基板20の内部には、シリコン基板20の上面から下面まで貫通する導電ビア12が形成されている。導電ビア12は、シリコン基板20の上面から下面まで貫通するスルーホールと、スルーホールの内壁を覆う絶縁膜と、絶縁膜に囲まれた導電材料とを有してよい。少なくとも一つの導電ビア12は、シリコン基板20の上面において開口32の外側に対応する位置に設けられる。つまり、少なくとも一つの導電ビア12は、中間基板30の開口32以外の部分と重なる位置に設けられる。一例では、シリコン基板20に設けられた全ての導電ビア12が、開口32の外側に対応する位置に設けられる。
なお図1においては、当該断面とは垂直な奥行き方向において異なる位置に設けた複数の導電ビア12を、当該断面に示している。図1において、開口32の下側に配置されている2つの導電ビア12は、開口32とは奥行き方向において異なる位置に形成されている。つまり図1に示した全ての導電ビア12は、開口32の外側に形成されている。
少なくとも一つの導電ビア12は、発光素子10の端子に電気的に接続される。本例の導電ビア12は、第1の導電部50等の配線パターンを介して、発光素子10の端子に電気的に接続される。一例として、発光素子10のアノード端子、カソード端子および放熱用端子のそれぞれに、少なくとも一つの導電ビア12が電気的に接続される。導電ビア12の上端は、第1の導電部50に接続されていてよく、第1の導電部50以外の配線パターンに接続されていてもよい。
上述したように、少なくとも一つの導電ビア12が開口32の外側に形成される。このため、シリコン基板20の上面側に形成される配線パターンは、開口32の外側にも形成され、開口32の外側において導電ビア12と接続する。本例では、第1の導電部50が、中間基板30の開口32以外の部分の下側まで延伸して形成されている。つまり、第1の導電部50の一部の領域は、中間基板30とシリコン基板20とに挟まれている。
また、第1の導電部50の一部は、シリコン基板20の上面において、開口32の内側に対応する位置に形成されてよい。第1の導電部50は、開口32の外側から、発光素子10の下方に至るまで連続して設けられてよい。また、第1の導電部50の少なくとも一部は、開口32の内側において、発光素子10の外側に設けられる。つまり、第1の導電部50の少なくとも一部は、開口32の内側において、発光素子10に覆われていない。これにより、発光素子10が射出した光を第1の導電部50の上面で反射させ、光の利用効率を向上させることができる。
複数の導電ビア12のうち、放熱用端子に電気的に接続される導電ビア12の一部を開口32の外側に配置してよく、放熱用端子に電気的に接続される導電ビア12の全てを開口32の外側に配置してもよい。複数の導電ビア12のうち、アノード端子に電気的に接続される導電ビア12の一部を開口32の外側に配置してよく、アノード端子に電気的に接続される導電ビア12の全てを開口32の外側に配置してもよい。複数の導電ビア12のうち、カソード端子に電気的に接続される導電ビア12の一部を開口32の外側に配置してよく、カソード端子に電気的に接続される導電ビア12の全てを開口32の外側に配置してもよい。
シリコン基板20の下面には、少なくとも一つの電極が形成されている。本例のシリコン基板20の下面には、互いに分離して設けられたアノード電極13、カソード電極14および放熱用電極15が形成されている。それぞれの電極は、銅、アルミニウムおよびその他の金属材料の少なくとも一つの材料で形成される。放熱用電極15は、実装基板におけるグランドパッドに接続されてよい。この場合、上述した放熱用端子および放熱用電極15にはグランド電位が印加される。他の例では放熱用電極15は、グランド電位が印加されなくともよい。また、放熱用電極15は、実装基板に実装される他の素子のグランド端子とは電気的に接続されていなくともよい。例えば実装基板には、当該他の素子のグランド端子に接続されるグランドパターンとは分離した放熱用パッドが形成されており、放熱用電極15は、当該放熱用パッドに接続されてよい。この場合、発光素子パッケージ100と、当該他の素子との間の熱伝導を抑制できる。
導電ビア12の下端は、シリコン基板20の下面のいずれかの電極に接続される。本例では、アノード電極13、カソード電極14および放熱用電極15のそれぞれに、少なくとも一つの導電ビア12が接続されている。
このように、少なくとも一つの導電ビア12を開口32の外側に形成することで、例えば発光素子パッケージ100を小型化した場合でも放熱効率を維持することができる。一般に、装置を小型化すると表面積が減少するので、放熱能力は低下する。ここで、開口32の下方にだけ導電ビア12を設ける構成において発光素子パッケージ100を小型化していくと、導電ビア12を十分に設けることができなくなる。これに対して、開口32の外側に導電ビア12を設けることで、実装基板への放熱を効率化して、放熱効率を維持できる。また、発光素子パッケージ100を小型化しない場合であっても、開口32の外側に導電ビア12を設けることで、放熱効率が向上する可能性もある。
また、全ての導電ビア12を開口32の外側に形成することで、導電ビア12の周辺部の破損を抑制できる。例えば、開口32の下方に導電ビア12を設け、開口32内に導電ビア12の上端と接続するアルミニウムパッドを設けると、導電ビア12を形成した後の開口32の洗浄工程等において、アルミニウムパッドが洗浄水等によって破損する可能性がある。これに対して導電ビア12を開口32の外側に設けることで、アルミニウムパッド等の周辺部が中間基板30に覆われるので、導電ビア12の周辺部の破損を抑制できる。
本例の発光素子パッケージ100は、中間基板30の上面側において、中間基板30に積層される光取出し基板40を備える。光取出し基板40は、発光素子10が射出する光を透過させる。例えば発光素子10が紫外光を射出する場合、光取出し基板40は石英ガラスまたは水晶基板である。また、また、発光素子10が赤外光を射出する場合、光取出し基板40はシリコン基板である。光取出し基板40および中間基板30は、金属薄膜、ガラスまたは接着剤等で接合されてよい。
光取出し基板40の上面側から見て、光取出し基板40の外形と、中間基板30およびシリコン基板20の外形とは同一であってよい。これらの基板の側壁が連続する面を形成するように、光取出し基板40、中間基板30およびシリコン基板20が配置される。光取出し基板40は、発光素子10からの光を外部に射出する。光取出し基板40は、少なくとも一面に、レンズ機構および反射防止層の少なくとも1つを有してよい。反射防止層は、光取出し基板40の上面および下面の双方に形成されてよい。レンズ機構は、光取出し基板40の上面および下面の少なくとも一方に形成されてもよい。レンズ機構は、凸レンズおよび凹レンズのいずれを有してもよい。レンズ機構は、単一のレンズを有してよく、複数のレンズが2次元に配列されたレンズアレイを有してもよい。
図2は、シリコン基板20の上面における、導電ビア12の配置例を示す図である。図2においては、中間基板30の開口32の位置を一点鎖線で示している。また、本例のシリコン基板20の上面には、開口32により露出する領域に、シリコン基板20よりも反射率の高いパッド61が形成されている。本例においてパッド61はアルミニウムで形成される。パッド61は、メタル層の一例である。
シリコン基板20の上面には、複数の導電体51、52、53、54、55、56、57、58、59が形成されている。少なくとも一部の導電体は、積層されていてよい。積層された導電体は、直接接触していてよく、絶縁体により絶縁されていてもよい。本例の複数の導電体51、52、53、54、55、56、57、58、59は、図1に示した第1の導電部50に対応する。
シリコン基板20の上面には、第1の導電部50上に積層された第2の導電部60を更に設けてよい。第2の導電部60は、導電ビア12と発光素子10の端子とを接続する配線パターンの一部として機能してよい。第2の導電部60上には発光素子10が載置される。第2の導電部60は、第1の導電部50と、発光素子10の各端子とを電気的に接続する。一例として、第1の導電部50および第2の導電部60はグランド電位に接続される放熱用パターンを含む。放熱用パターンとして機能する第2の導電部60は、発光素子10の放熱用端子と接続する。
複数の導電体および第2の導電部60を積層することで、発光素子10の高さ位置を調整することができる。複数の導電体および第2の導電部60は銅、アルミニウムまたはその他の金属材料で形成される。
図2の例では導電体51は、開口32よりも外側において、シリコン基板20の上面におけるいずれかの辺に沿って直線状に形成されている。ただし、導電体51の形状は、シリコン基板20の辺に沿った直線状に限定されない。導電ビア12の配置に応じて、導電体51の形状は適宜変更できる。他の導電体についても同様である。導電体51は、シリコン基板20の上面または内部に形成された配線パターンおよび他の導電体を介して、発光素子10のアノード端子に電気的に接続される。
本例の導電体53は、開口32よりも外側において、シリコン基板20の上面における辺のうち、導電体51とは逆側の辺に沿って直線状に形成されている。導電体53は、シリコン基板20の上面または内部に形成された配線パターンおよび他の導電体を介して、発光素子10のカソード端子に電気的に接続される。
本例の2つの導電体52は、開口32よりも外側において、シリコン基板20の上面における辺のうち、導電体51および導電体53とは異なる辺に沿って直線状に形成されている。導電体52は、シリコン基板20の上面または内部に形成された配線パターンおよび他の導電体を介して、発光素子10の放熱用端子に電気的に接続される。
導電体54は、開口32と、導電体51との間に設けられる。導電体54は、開口32と、導電体52との間にも形成されてよい。導電体54は、導電体56、58および第2の導電部60を介して、発光素子10のアノード端子に電気的に接続される。
導電体55は、開口32と、導電体53との間に設けられる。導電体55は、開口32と、導電体52との間にも形成されてよい。導電体55は、導電体57、59および第2の導電部60を介して、発光素子10のカソード端子に電気的に接続される。
導電体56は、導電体54よりも上方に積層される。導電体56の一部は、開口32の内部に形成される。本例の導電体56は、開口32を横切るように設けられる。導電体56の両端は、導電体54により支持される。
導電体57は、導電体55よりも上方に積層される。本例の導電体57は、開口32を横切るように設けられる。本例の導電体57は、開口32を横切るように設けられる。導電体57の両端は、導電体55により支持される。
導電体58は、開口32の内側において、導電体56に積層される。導電体59は、開口32の内側において、導電体57に積層される。開口32の内側において、導電体58および導電体59のそれぞれの上面に、第2の導電部60が配置される。
導電ビア12の上端は、開口32よりも外側に配置された導電体に接続される。導電ビア12は、開口32よりも外側に配置された導電体のうち、最も下層に配置された導電体に接続されてよい。本例では、導電体51、52、53、54、55のそれぞれに、一つ以上の導電ビア12が接続されている。導電ビア12は、開口32よりも外側の領域において、等間隔に配置されることが好ましい。
一例として、導電体51、52、53、54、55に接続された導電ビア12が、図1において開口32よりも外側に示された導電ビア12に対応する。この場合、導電体52に接続された導電ビア12が、図1において開口32の下方に示された導電ビア12に対応する。ただし、図2の例における導電ビア12の位置と、図1に示した模式図における導電ビア12の位置とは、厳密には一致していない。
図3は、シリコン基板20の下面における、導電ビア12の配置例を示す図である。図3においては、中間基板30の開口32と対向する位置を一点鎖線で示している。シリコン基板20の下面には、アノード電極13、カソード電極14および放熱用電極15が設けられている。
本例のアノード電極13およびカソード電極14は、シリコン基板20の下面の対向する2辺に沿って形成される。アノード電極13は、シリコン基板20の上面における導電体51と同一の辺に沿って形成される。カソード電極14は、シリコン基板20の上面における導電体53と同一の辺に沿って形成される。放熱用電極15は、アノード電極およびカソード電極14の間に設けられる。
アノード電極13は、図2に示した導電体51および導電体54と対向する領域を有する。少なくとも1つの導電ビア12は、上端が導電体51または導電体54に接続され、下端がアノード電極13に接続される。
カソード電極14は、図2に示した導電体53および導電体55と対向する領域を有する。少なくとも1つの導電ビア12は、上端が導電体53または導電体55に接続され、下端がカソード電極14に接続される。
放熱用電極15は、図2に示した2つの導電体52と対向する領域を有する。少なくとも1つの導電ビア12は、上端が導電体52に接続され、下端が放熱用電極15に接続される。
このように、開口32よりも外側に導電ビア12を配置することで、例えば発光素子パッケージ100を小型化した場合でも、放熱効率を維持することが容易となる。なお、図2および図3等に示す導電ビア12の配置は一例であり、より多数の導電ビア12を設けることができる。
図4は、発光素子パッケージ100の他の構造例を示す図である。本例の発光素子パッケージ100は、図1に示した発光素子パッケージ100の構造に加えて、第2の導電部60を更に備える。上述したように、第2の導電部60は、第1の導電部50上に積層されている。第2の導電部60を設けることで、発光素子10の開口32内における高さ位置を調整することができる。一例として、光取出し基板40の中間基板30側の下面と、発光素子10の光取出し基板40側の上面との、高さ方向における距離(すなわち高さ方向における位置の違い)は0.2mm以下程度である。当該距離は0.15mm以下であってもよい。
本例では、発光素子10のシリコン基板20側の面は、中間基板30のシリコン基板20側の面よりも、シリコン基板20と離れて配置されている。発光素子10の下面に端子が形成されている場合、発光素子10のシリコン基板20側の面の位置は、発光素子10の下面に設けられた端子の下端の位置を指してもよい。開口32の側壁34は、上側ほど開口32の径が大きくなるようなテーパー形状を有してよい。また、側壁34は光を反射する機能を有してよい。発光素子10を比較的に高い位置に設けることで、発光素子10の側面等から射出する光が側壁34に当たりやすくなり、当該光を上方に反射させやすくなる。また、開口32の底面に露出する金属部材の上面にも光が当たりやすくなる。これにより、発光素子10が射出する光の利用効率を向上させることができる。
図5Aは、発光素子パッケージ100の他の構造例を示す図である。本例の発光素子パッケージ100は、中間基板30の光取出し基板40側の面と、発光素子10の光取出し基板40側の面とが、同一面内に配置されている。同一面内とは、実質的に同一であればよく、例えば0.1mm以下程度の誤差は許容される。
本例の発光素子パッケージ100においては、第1の導電部50および第2の導電部60等により発光素子10の高さ位置を調整することで、中間基板30の上面と、発光素子10の上面とを面一に配置してよい。また、開口32内に発光素子10を載置した後で、中間基板30の上面および発光素子10の上面の少なくとも一方を研磨することで、中間基板30の上面と、発光素子10の上面とを面一に配置してもよい。このような構造により、発光素子パッケージ100を薄型化することができる。
図5Bは、発光素子パッケージ100の他の構造例を示す図である。本例の発光素子パッケージ100は、図5Aに示した発光素子パッケージ100の構造に加え、凸レンズ44を更に備える。凸レンズ44は、レンズ機構の一例である。凸レンズ44は、光取出し基板40の上面において、発光素子10と対向する位置に設けられる。
凸レンズ44は、光取出し基板40と一体に形成されてよい。光取出し基板40の上面における凸レンズ44の幅(または径)は、発光素子10の上面の幅より大きくてよく、発光素子10の上面の対角長さより大きくてもよい。例えば凸レンズ44の幅は、発光素子10の上面の対角長さの2倍以上であってよい。また、凸レンズ44の幅は、中間基板30の上面における開口32の幅よりも大きくてよい。
また、発光素子パッケージ100は、凸レンズ44に代えて、レンズアレイを有してもよい。光取出し基板40の上面においてレンズアレイが設けられる領域の幅は、凸レンズ44の幅(または径)と同一であってよい。レンズアレイを設けることで、例えば発光素子パッケージ100から射出される光の方向を、ある程度揃えることができる。
また、図5Bまたは図5Aに示した発光素子パッケージ100は、中間層46を更に有してよい。中間層46は、光取出し基板40の下面と発光素子10の上面との間に設けられ、発光素子10が射出した光が光取出し基板40の下面において反射される割合を低減させる。
中間層46は、例えば光取出し基板40の下面と発光素子10の上面とを密着させる樹脂である。中間層46を設けることで、光取出し基板40と発光素子10との間に空気が介在することを防ぎ、発光素子10が射出した光が光取出し基板40の下面において反射される割合を低減する。他の例では、中間層46は、発光素子10の上面に形成されたモスアイ構造であってもよい。
なお、光取出し基板40の下面には、中間層46を収容する凹部が設けられていてもよい。これにより、光取出し基板40を発光素子10および中間基板30に貼り合わせたときに、中間層46が中間基板30の上面よりも突出していることで中間層46近傍に生じる応力を低減できる。光取出し基板40と中間基板30とを貼り合わせた状態で、当該凹部の内側は、中間層46で満たされてよい。
図6は、発光素子パッケージ100の他の構造例を示す図である。本例の発光素子パッケージ100における光取出し基板40は、中間基板30側の面において、発光素子10に対応する位置に凹部42を有する。凹部42は、凹レンズとして機能する。凹部42はレンズ機構の一例である。凹部42は、少なくとも一部が曲面状に形成されてよい。本例の凹部42は、全体が曲面状に形成されている。光取出し基板40の下面における凹部42の幅は、発光素子10の上面の幅よりも大きいことが好ましい。
また、発光素子10の少なくとも一部は、凹部42に収容されてよい。例えば発光素子10の発光面(本例では上面)が、凹部42に収容される。つまり、発光素子10の上面は、光取出し基板40の中間基板30側の面よりも上側に配置される。発光素子10の上面の高さ位置は、第1の導電部50および第2の導電部60等により調整できる。
このような構成により、発光素子パッケージ100を薄型化することができる。また、発光素子10の発光面を、凹部42に収容するので、全反射を妨げる場合があり光の利用効率を向上させることができる。
なお、中間基板30と光取出し基板40とが一体に形成されていてもよい。一例として、光取出し基板40が、中間基板30としても機能してよい。この場合、光取出し基板40の下面がシリコン基板20の上面に固定され、凹部42の内部に発光素子10全体が収容される。凹部42の内部に、第2の導電部60が更に収容されてもよい。
図7は、図6に示した発光素子パッケージ100の製造方法の一部の工程を示すフローチャートである。なお図7に示す各工程は適宜省略してもよい。まず、シリコンウェハ(第2のシリコンウェハの一例である)、中間ウェハ(第1のシリコンウェハの一例である)および光取出しウェハを準備する。各ウェハの直径は同一であることが好ましい。シリコンウェハを分割したものがシリコン基板20に対応し、中間ウェハを分割したものが中間基板30に対応し、光取出しウェハを分割したものが光取出し基板40に対応する。本例では、一組のシリコンウェハ、中間ウェハおよび光取出しウェハから、複数の発光素子パッケージ100を製造する。
工程S701において、シリコンウェハに所定のパターンのメタル層を形成する。メタル層は、シリコンウェハの上面または内部に形成されてよい。メタル層の少なくとも一部は、発光素子10と電気的に接続される配線層として機能する。
次に工程S702において、シリコンウェハに再配線層を形成する。本例における再配線層は、第1の導電部50および第2の導電部60である。また、シリコンウェハに貼り合わせ用の前処理を行う。前処理においては、シリコンウェハに接合部16を形成する。工程S701およびS702においては、発光素子パッケージ100毎に、メタル層、再配線層および接合部16を形成する。
次に工程S703において、シリコンウェハに複数の発光素子10を実装する。発光素子10は、発光素子パッケージ100毎に、第1の導電部50および第2の導電部60の再配線層上に配置される。発光素子10は、フリップチップ実装されてよい。
次に工程S704において、ウェハレベルテストを実施する。ウェハレベルテストにおいては、それぞれの発光素子10の動作、配線層の接続状態等を、シリコンウェハの状態で試験する。
また、シリコンウェハに対する処理とは独立して、工程S711において、中間ウェハに複数の開口32を形成する。例えばドライエッチング等により、中間ウェハに複数の開口32を形成する。開口32は、発光素子パッケージ100毎に形成される。次に、工程S712において、開口32の内壁に保護膜を形成する。保護膜は、光を反射する機能を有してよい。つまり保護膜は、シリコンウェハと比べて、発光素子10が射出する光に対する反射率が高い。
次に工程S713において、中間ウェハに貼り合わせ用の前処理を行う。前処理においては、中間ウェハに接合部16を形成する。工程S713においては、発光素子パッケージ100毎に接合部16を形成する。
また、シリコンウェハおよび中間ウェハに対する処理とは独立して、工程S721において光取出しウェハに内側レンズ形成等の加工を行う。本例では、光取出しウェハにおいて、発光素子パッケージ100毎に、凹部42を形成する。なお、光取出しウェハには、凹部42に代えて凸レンズとして機能する凸部を形成してもよく、他の光学部材を形成してもよい。
次に工程S722において、光取出しウェハに貼り合わせ用の前処理を行う。例えば光取出しウェハの下面に、中間ウェハと接合するための接合層を形成する。
工程S713およびS722の後に、工程S714において中間ウェハおよび光取出しウェハを貼り合わせて積層する。工程S714では、中間ウェハはシリコンウェハに積層されていない状態である。中間ウェハと光取出しウェハとの貼り合わせの後、中間ウェハを所定の厚みまで薄くする。例えば中間ウェハの下面を研磨することで、中間ウェハを薄くする。一例として中間ウェハの厚みは、発光素子10の上面が凹部42の内部に配置されるような厚みである。
次に工程S705において、シリコンウェハと中間ウェハとを貼り合わせる。貼り合わせの後、シリコンウェハを所定の厚みまで薄くする。例えばシリコンウェハの下面を研磨することで、シリコンウェハを薄くする。一例としてシリコンウェハの厚みは、発光素子パッケージ100が所定の機械的強度を維持できる程度の厚みである。シリコンウェハを薄くすることで、導電ビア12の形成が容易になる。
次に工程S706において、中間ウェハが積層されたシリコンウェハの下面側から、それぞれの発光素子パッケージ100のシリコン貫通ビア電極(TSV)を形成する。シリコン貫通ビア電極は、シリコンウェハの下面をドライエッチングして形成する。シリコン貫通ビア電極が、上述した導電ビア12として機能する。工程S706では、少なくとも一部の導電ビア12が、シリコンウェハにおいて、中間ウェハの開口32と対応する位置の外側に形成される。導電ビア12を形成した後、シリコンウェハの下面(裏面)に、アノード電極13、カソード電極14および放熱用電極15を形成する。
次に工程S707において、光取出しウェハの上面に取り出し窓処理を行う。取り出し窓処理では、それぞれの発光素子パッケージ100において光が射出する光取出しウェハの上面に凹凸を形成して、光取出し効率を向上させる。工程S707は省略してもよい。
次に、シリコンウェハ、中間ウェハおよび光取出しウェハが積層された多面付け基板をダイシングして、複数の発光素子パッケージ100とする。本例のダイシングでは、それぞれの発光素子10毎に発光素子パッケージ100を切り出す。発光素子パッケージ100を切り出した後、それぞれの発光素子パッケージ100について、最終テストを実施してもよい。これにより、発光素子パッケージ100を複数製造することができる。
図8は、シリコンウェハ120、中間ウェハ130および光取出しウェハ140の一例を示す斜視図である。なお、それぞれのウェハにおいて、ダイシングラインを仮想的に示している。当該ラインにより、各ウェハが、発光素子パッケージ100の各基板に分割される。
シリコンウェハ120の上面には、発光素子パッケージ100毎に発光素子10が載置される。シリコンウェハ120の上面には、発光素子パッケージ100毎に発光素子10を保護する保護素子等が更に形成されてよい。保護素子は、静電気等から発光素子10を保護するダイオード等であってよい。
中間ウェハ130の上面には、発光素子パッケージ100毎に開口32が形成される。開口32は、中間ウェハ130の上面から下面まで貫通して設けられる。それぞれの開口32は、中間ウェハ130をシリコンウェハ120に貼り合わせた場合に、発光素子10を収容できる位置に形成される。開口32は、保護素子を更に収容してよい。ただし保護素子は、開口32以外の領域に形成されていてもよい。保護素子の少なくとも一部は、シリコンウェハ120の内部に形成されてもよい。
光取出しウェハ140の下面には、発光素子パッケージ100毎に凹部42が形成されてよい。これらのウェハを貼り合わせて多面付け基板を得る。多面付け基板をダイシングして個片化することで、複数の発光素子パッケージ100を容易に製造できる。
図9は、図7に示した工程S714、S705およびS706の概要を示す図である。図9においては、発光素子パッケージ100ひとつ分の領域を示している。図9の上側に示すように、工程S714において中間ウェハ130の下面を研磨して、中間ウェハ130を薄型化する。次に工程S705において、開口32および凹部42に発光素子10が収容されるように、中間ウェハ130の下面と、シリコンウェハ120の上面とを貼り合わせる。貼り合わせ後、シリコンウェハ120の下面を研磨して、シリコンウェハ120を薄型化する。
次に図9の下側に示すように、工程S706においてシリコンウェハ120に導電ビア12を形成する。導電ビア12の少なくとも一部は、開口32の外側に対応する位置に形成する。導電ビア12を形成した後、シリコンウェハ120の下面に、アノード電極13、カソード電極14および放熱用電極15を形成する。各電極を形成した後、多面付け基板をダイシングすることで、複数の発光素子パッケージ100を製造できる。
図10は、図4に示した発光素子パッケージ100の製造方法の一部の工程を示すフローチャートである。図10に示す各工程は適宜省略してもよい。本例の製造方法は、図7から図9において説明した製造方法に比べて、光取出しウェハに凹部42を形成する工程S721を有さない点で相違する。また、工程S714に代えて、中間ウェハと光取出しウェハを貼り合わせる工程S715を有する。つまり、本例の製造方法では、中間ウェハを薄型化する工程を有さなくてよい。他の処理は、図7から図9において説明した製造方法と同様である。このような工程により、図4に示した発光素子パッケージ100を製造できる。
図11は、図5Aに示した発光素子パッケージ100の製造方法の一部の工程を示すフローチャートである。図11に示す各工程は適宜省略してもよい。本例の製造方法は、図7から図9において説明した製造方法と、工程S701、S702、S703、S704、S711、S712、S713およびS722が共通し、工程S704、S713およびS722の後の工程が相違する。なお、本例の製造方法は、光取出しウェハに凹部42を形成する工程S721を有さなくてよい。
図12は、工程S704、S713およびS722の後の工程の概要を示す図である。図12の上側に示すように、工程S731において、中間ウェハ130の下面と、シリコンウェハ120の上面とを貼り合わせる。貼り合わせ後、中間ウェハ130の上面と、発光素子10の上面とが同一の高さ位置となるように、中間ウェハ130の上面を研磨する。中間ウェハ130の上面を研磨するさいに、発光素子10の上面も同時に研磨してよい。これにより、中間ウェハ130の上面と、発光素子10の上面とが同一面内に配置されている多面付け基板が得られる。
工程S731の前に、中間ウェハ130の複数の開口32の内部に、発光素子10を封止する樹脂を充填してよい。当該樹脂を硬化させた後、中間ウェハ130の上面を研磨する。この場合、樹脂の上面も研磨される。これにより、開口32内に充填した樹脂の上面も、中間ウェハ130の上面と同一面内に配置することができる。次に、工程S705において、中間ウェハ130の上面と、光取出しウェハ140の下面とを貼り合わせて積層する。
次に、シリコンウェハ120の下面を研磨して、シリコンウェハ120を所定の厚みにする。次に、工程S706において、シリコンウェハ120の下面にアノード電極13、カソード電極14および放熱用電極15を形成する。これ以降の工程S707およびS708は、図7に示した製造方法と同様である。このような工程により、図5Aに示した発光素子パッケージ100を製造できる。
なお、図5Bに示した発光素子パッケージ100を製造する場合、工程S722より前に、光取出し基板40に凸レンズ44を形成する。例えば平坦な石英ガラスウェハの上面をドライエッチング等のプロセスで加工して、それぞれの発光素子パッケージ100に対応する凸レンズ44を形成する。
同様に、石英ガラスウェハの下面を加工して、それぞれの発光素子パッケージ100の中間層46を収容する凹部を形成してもよい。中間層46として樹脂を用いる場合、中間層46は工程S731の前に形成してよい。
図13は、シリコン基板20の上面に形成されるメタル層の一例を示す図である。図13に示す四角は、導電ビア12の上端を示している。本例のシリコン基板20の上面には、導電ビア12の上端が露出している。それぞれの導電ビア12の上端は、メタル層の一部である配線28により電気的に接続されている。
シリコン基板20の上面において、発光素子10が載置される領域と、いずれかの辺との間の導電ビア群73は、シリコン基板20の下面に設けたアノード電極13に接続される。導電ビア群73に含まれる導電ビア12は、互いに電気的に接続される。導電ビア群73における導電ビア12を接続する配線28の少なくとも一部は、開口32の外側に形成される。
シリコン基板20の上面において、発光素子10が載置される領域を挟んで、導電ビア群73とは逆側の導電ビア群74は、シリコン基板20の下面に設けたカソード電極14に接続される。導電ビア群74に含まれる導電ビア12は、互いに電気的に接続される。導電ビア群74における導電ビア12を接続する配線28の少なくとも一部は、開口32の外側に形成される。
シリコン基板20の上面において、導電ビア群73および導電ビア群74が形成されていない2つの辺に設けられた導電ビア群75は、シリコン基板20の下面に設けた放熱用電極15に接続される。それぞれの導電ビア群75に含まれる導電ビア12は、導電ビア群75毎に互いに電気的に接続される。導電ビア群75における導電ビア12を接続する配線28の少なくとも一部は、開口32の外側に形成される。
メタル層は、保護素子に接続される一対のパッド26を更に有する。パッド26は、開口32により露出する領域に配置されてよい。一方のパッド26は、導電ビア群73に電気的に接続され、他方のパッド26は、導電ビア群74に電気的に接続される。
メタル層は、発光素子10の放熱用端子に接続される一対のパッド22を更に有する。パッド22は、開口32により露出する領域に配置されてよい。それぞれのパッド22は、対応するいずれかの導電ビア群75に電気的に接続される。
メタル層は、発光素子10のアノード端子またはカソード端子に接続される一対のパッド24を更に有する。パッド24は、開口32により露出する領域に配置されてよい。それぞれのパッド24は、対応する導電ビア群73または導電ビア群74に電気的に接続される。
図14は、シリコン基板20の上面における第1の導電部50のパターン例を示す図である。第1の導電部50は、メタル層上に形成される。本例の第1の導電部50は、導電体62を有する。導電体62は、開口32よりも外側において、導電ビア群73の少なくとも一部の導電ビア12を、少なくとも部分的に覆うように形成される。導電体62は、導電ビア群73の全ての導電ビア12と接触してもよい。導電体62は、導電ビア群73に接続されるパッド24の一部または全部を覆ってもよい。導電体62の一部は、開口32内に露出してよい。
本例の第1の導電部50は、導電体64を有する。導電体64は、導電ビア群74の少なくとも一部の導電ビア12を、開口32よりも外側において、少なくとも部分的に覆うように形成される。導電体64は、導電ビア群74の全ての導電ビア12と接触してもよい。導電体64は、導電ビア群74に接続されるパッド24の一部または全部を覆ってもよい。導電体64の一部は、開口32内に露出してよい。
本例の第1の導電部50は、導電ビア群75毎に配置された2つの導電体66を有する。それぞれの導電体66は、開口32よりも外側において、対応する導電ビア群75の少なくとも一部の導電ビア12を、少なくとも部分的に覆うように形成される。導電体66は、対応する導電ビア群75の全ての導電ビア12と接触してもよい。導電体66の一部は、開口32内に露出してよい。
また、導電体66の全体が開口32の外部に設けられていてもよい。この場合、第1の導電部50は、導電体66に接続された導電体68を更に備えてよい。導電体68は、導電体66から、開口32の内部まで延伸して設けられる。
導電体62、導電体64および導電体66を設けることで、発光素子10からの熱を、効率よくそれぞれの導電ビア12に伝達することができる。このため、発光素子10からの熱を、発光素子パッケージ100の外部に効率よく放出することができる。また、発光素子10の各端子と、各導電ビア12との電気的な接続の信頼性を向上させることができる。
本例の第1の導電部50は、それぞれのパッド26上に設けられた導電体78を更に有する。導電体78上には、保護素子が設けられる。本例の第1の導電部50は、パッド22上に設けられた導電体72および導電体76を有する。本例の第1の導電部50は、それぞれのパッド24上に設けられた導電体77を更に有する。導電体72、導電体76および導電体77は、発光素子10のアノード端子、カソード端子または放熱用端子と対向する位置に設けられる。
導電体72、導電体76および導電体77を設けることで、発光素子10と、メタル層との電気的な接続の信頼性、および、放熱効率を向上させることができる。また、導電体72、導電体76および導電体77の厚みを調整することで、発光素子10の高さ位置を調整することができる。導電体72、導電体76および導電体77の上には、第2の導電部60が設けられてもよい。発光素子10を載置する導電体の上面は、導電体62および導電体64の上面よりも高く配置されてよい。これにより、発光素子10が射出した光を、開口32の内部に露出する導電体62および導電体64の上面で反射させ、光の利用効率を向上できる場合がある。
また、第1の導電部50は、導電ビア群75に含まれる導電ビア12と、接合部16とを接続する導電体70を更に有してよい。本例の接合部16は金属材料で形成される。接合部16は、導電ビア12、メタル層および第1の導電部50を囲むように、シリコン基板20の上面の外周に沿って設けられる。導電体70を設けることにより、接合部16をグランド電位にできる。また、接合部16を介して熱を放出しやすくなる。
図15は、シリコン基板20の上面における第1の導電部50の他のパターン例を示す図である。本例の第1の導電部50は、導電体80を更に備える。導電体80は、導電体66に接触して配置される。導電体80は、シリコン基板20の辺に沿った方向において、導電体66よりも長く形成されてよい。導電体70の一端は、導電体80に接続される。導電体80を設けることで、接合部16と、グランド電位との接続信頼性を向上させることができる。
また、本例の接合部16は、シリコン基板20の上面における四隅のそれぞれに角部17を有する。角部17は、接合部16の他の部分よりも大きな幅を有する。これにより、角部17における接合部16の機械的な強度を増加させることができる。
図16は、発光素子10および保護素子11を載置したシリコン基板20の上面を示す図である。発光素子10の四隅は、導電体72および導電体76の上に配置される。本例の発光素子10の四隅には、放熱用端子が配置されている。また、発光素子10のアノード端子およびカソード端子は、図15等に示した導電体77に接続される。
保護素子11のいずれかの端子は、導電体78の上に配置される。保護素子11のグランド端子は、導電体68と接続してよい。本例の保護素子11は、開口32の内部に配置されている。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることは可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した製造方法における工程等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・発光素子、11・・・保護素子、12・・・導電ビア、13・・・アノード電極、14・・・カソード電極、15・・・放熱用電極、16・・・接合部、17・・・角部、20・・・シリコン基板、22、24、26・・・パッド、28・・・配線、30・・・中間基板、32・・・開口、34・・・側壁、40・・・光取出し基板、42・・・凹部、44・・・凸レンズ、46・・・中間層、50・・・第1の導電部、51、52、53、54、55、56、57、58、59・・・導電体、60・・・第2の導電部、61・・・パッド、62、64、66、68、70、72、76、77、78・・・導電体、73、74、75・・・導電ビア群、80・・・導電体、100・・・発光素子パッケージ、120・・・シリコンウェハ、130・・・中間ウェハ、140・・・光取出しウェハ
Claims (21)
- シリコン基板と、
前記シリコン基板上に配置され、開口が設けられた中間基板と、
前記シリコン基板上で前記開口の内部に配置される発光素子と、
前記中間基板の前記開口の外側に対応する位置において、前記シリコン基板を貫通して設けられ、前記発光素子の端子に電気的に接続される導電ビアと、
前記中間基板上に配置された光取出し基板と
を備える発光素子パッケージ。 - 前記光取出し基板は、前記中間基板側の前記発光素子に対応する位置に凹部を有し、
前記発光素子の少なくとも一部は、前記凹部に収容される、
請求項1に記載の発光素子パッケージ。 - 前記光取出し基板の前記中間基板側の面と、前記発光素子の前記光取出し基板側の面との距離が0.2mm以下である、
請求項1または2に記載の発光素子パッケージ。 - 前記中間基板の前記光取出し基板側の面と、前記発光素子の前記光取出し基板側の面とが、同一面内に配置されている
請求項1に記載の発光素子パッケージ。 - 前記シリコン基板の前記中間基板側の面に設けられたメタル層と、
前記メタル層上に積層された導電部と
を更に備える、請求項1から4のいずれか一項に記載の発光素子パッケージ。 - 前記発光素子は前記導電部上に設けられ、
前記発光素子の前記シリコン基板側の面は、前記中間基板の前記シリコン基板側の面よりも、前記シリコン基板と離れて配置されている、
請求項5に記載の発光素子パッケージ。 - 前記導電部の少なくとも一部は、前記中間基板の前記シリコン基板側の前記開口の位置の外側に対応する位置に設けられ、
前記発光素子の端子と前記導電ビアは前記メタル層および前記導電部に形成された配線パターンにより接続される、
請求項5または6に記載の発光素子パッケージ。 - 前記メタル層または前記導電部の少なくとも一部は、前記中間基板の前記開口の内側において、前記発光素子よりも外側に設けられる、
請求項5から7のいずれか一項に記載の発光素子パッケージ。 - 前記導電部は放熱用パターンを含み、
前記発光素子は放熱用端子を有し、
前記発光素子は、前記放熱用端子により前記放熱用パターンに接続される、
請求項5から8のいずれか一項に記載の発光素子パッケージ。 - 前記光取出し基板の少なくとも一面にレンズ機構および反射防止層の少なくとも1つを有する、
請求項1から9のいずれか一項に記載の発光素子パッケージ。 - 前記光取出し基板の上面において、前記発光素子と対向する位置にレンズ機構が設けられている
請求項4に記載の発光素子パッケージ。 - 前記発光素子と前記光取出し基板との間に、前記発光素子が射出した光が前記光取出し基板の下面において反射される割合を低減させる中間層を更に備える
請求項11に記載の発光素子パッケージ。 - 前記光取出し基板はシリコン基板、石英ガラス基板又は水晶基板である、
請求項1から12のいずれか一項に記載の発光素子パッケージ。 - 前記シリコン基板上で前記開口の内部に更に配置され、または、前記シリコン基板に形成され、前記発光素子を静電気から保護する保護素子を更に備える、
請求項1から13のいずれか1項に記載の発光素子パッケージ。 - 第1のシリコンウェハに開口を複数設ける工程と、
第2のシリコンウェハに発光素子を複数設ける工程と、
それぞれの前記開口の内部に、前記発光素子の少なくとも一つが収納されるように、前記発光素子が搭載された前記第2のシリコンウェハに、前記第1のシリコンウェハを積層することで、多面付け基板を得る工程と、
前記第1のシリコンウェハが積層された後の前記第2のシリコンウェハにおいて、前記開口と対応する位置の外側に導電ビアを形成する工程と、
を備える発光素子パッケージの製造方法。 - 前記第1のシリコンウェハを前記第2のシリコンウェハに積層する前に、前記第1のシリコンウェハに光取出し基板を積層する工程を更に備える
請求項15に記載の発光素子パッケージの製造方法。 - 前記多面付け基板における前記第1のシリコンウェハの上面と、前記発光素子の上面とが同一面内に配置されている
請求項15または16に記載の発光素子パッケージの製造方法。 - 前記多面付け基板における前記第1のシリコンウェハの上面と、前記発光素子の上面とが同一面内に配置されている状態で、前記第1のシリコンウェハの上面側に光取出し基板を積層する工程を更に備える
請求項17に記載の発光素子パッケージの製造方法。 - 前記発光素子が収納された前記第1のシリコンウェハの前記開口の内部に樹脂を充填する工程と、
前記開口に樹脂が充填された前記第1のシリコンウェハの上面を研磨する工程と、
を備える、請求項18に記載の発光素子パッケージの製造方法。 - 前記第2のシリコンウェハに導電部を形成する工程を更に備え、
前記発光素子を前記導電部上に載置する
請求項15から19のいずれか一項に記載の発光素子パッケージの製造方法。 - 前記多面付け基板を前記発光素子ごとにダイシングする工程を更に備える請求項15から20のいずれか1項に記載の発光素子パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157039A JP2018026442A (ja) | 2016-08-09 | 2016-08-09 | 発光素子パッケージおよび発光素子パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157039A JP2018026442A (ja) | 2016-08-09 | 2016-08-09 | 発光素子パッケージおよび発光素子パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018026442A true JP2018026442A (ja) | 2018-02-15 |
Family
ID=61195613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016157039A Pending JP2018026442A (ja) | 2016-08-09 | 2016-08-09 | 発光素子パッケージおよび発光素子パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018026442A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095035A (ja) * | 2018-12-07 | 2020-06-18 | 旭化成エレクトロニクス株式会社 | ガスセンサ |
WO2021020393A1 (ja) * | 2019-07-30 | 2021-02-04 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
KR20210134868A (ko) * | 2020-05-01 | 2021-11-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 및 그 제조 방법 |
JP7497578B2 (ja) | 2020-02-26 | 2024-06-11 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光学装置及び情報処理装置 |
-
2016
- 2016-08-09 JP JP2016157039A patent/JP2018026442A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095035A (ja) * | 2018-12-07 | 2020-06-18 | 旭化成エレクトロニクス株式会社 | ガスセンサ |
JP7448344B2 (ja) | 2018-12-07 | 2024-03-12 | 旭化成エレクトロニクス株式会社 | ガスセンサ |
WO2021020393A1 (ja) * | 2019-07-30 | 2021-02-04 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
JP7497578B2 (ja) | 2020-02-26 | 2024-06-11 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光学装置及び情報処理装置 |
KR20210134868A (ko) * | 2020-05-01 | 2021-11-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 및 그 제조 방법 |
KR102506102B1 (ko) * | 2020-05-01 | 2023-03-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 구조체 및 그 제조 방법 |
US11929261B2 (en) | 2020-05-01 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362465B2 (en) | Method of manufacturing light emitting device | |
TWI540759B (zh) | 光電半導體裝置 | |
US7755099B2 (en) | Light emitting device package | |
KR101423717B1 (ko) | 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
JP2018026442A (ja) | 発光素子パッケージおよび発光素子パッケージの製造方法 | |
US9899579B2 (en) | Substrate for LED with total-internal reflection layer surrounding LED | |
US9293663B1 (en) | Light-emitting unit and semiconductor light-emitting device | |
TWI599077B (zh) | 發光二極體封裝結構及其製造方法 | |
TWI463703B (zh) | 光源裝置 | |
KR100627006B1 (ko) | 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지 | |
US20100237379A1 (en) | Light emitting device | |
US20120199857A1 (en) | Wafer-Scale Emitter Package Including Thermal Vias | |
KR102059402B1 (ko) | 전자소자 패키지 및 이에 사용되는 패키지 기판 | |
KR101812741B1 (ko) | 발광 다이오드 패키지 및 이의 제조방법 | |
JP2016019001A (ja) | 発光素子パッケージ | |
TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
US20120256219A1 (en) | Light emitting diode package and method of manufacturing the same | |
US20230275072A1 (en) | Light-emitting device | |
US10680033B2 (en) | Chip packaging method and chip package | |
TWI671923B (zh) | 發光二極體封裝結構及其製作方法、平面光源模組 | |
KR102634323B1 (ko) | Uv 엘이디 패키지 및 제조방법 | |
KR20180096069A (ko) | 패키지 몸체 및 패키지 몸체를 포함하는 발광 다이오드 패키지 | |
US20150280084A1 (en) | Semiconductor light emitting device and method of manufacturing same | |
TWI479701B (zh) | 發光二極體 | |
JP5102605B2 (ja) | 発光装置およびその製造方法 |