JP2018007132A

JP2018007132A - 差動信号伝送装置

Info

Publication number: JP2018007132A
Application number: JP2016134022A
Authority: JP
Inventors: 美和武藤; Yoshikazu Muto; 裕之福山; Hiroyuki Fukuyama; 裕史濱田; Yasushi Hamada; 松崎　秀昭; Hideaki Matsuzaki; 秀昭松崎
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-07-06
Filing date: 2016-07-06
Publication date: 2018-01-11
Anticipated expiration: 2036-07-06
Also published as: JP6649195B2

Abstract

【課題】高速化と高密度実装が可能な差動信号伝送装置を提供する。【解決手段】差動信号伝送装置は、差動伝送線路１と、送信回路２とを備える。差動伝送線路１は、誘電体層と、誘電体層の裏面に形成された裏面グランド層と、誘電体層の表面に形成された複数の信号線路とを少なくとも備える。送信回路２は抵抗Ｒ１〜Ｒ３から構成される。抵抗Ｒ１，Ｒ２の値が差動伝送線路１のｅｖｅｎモードインピーダンスと同じ値になり、かつ抵抗Ｒ１と抵抗Ｒ３の１／２の抵抗値との並列抵抗値が差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、抵抗Ｒ１〜Ｒ３の値が設定される。【選択図】図１

Description

本発明は、高周波回路に用いられる差動信号伝送装置に関するものである。

近年のブロードバンドネットワークの普及と共に、信号の高速化、装置の小型化および低コスト化が図られており、高速信号伝送にはノイズの影響を受けにくくするために、差動信号を用いるのが一般的になっている。このような差動信号伝送装置の伝送線路には、２本の信号線路（Ｓ）の間と両側にグランド（Ｇ）を配置したＧＳＧＳＧ構造の差動伝送線路が採用されていた。

図１４（Ａ）は従来の差動伝送線路の構造を示す平面図、図１４（Ｂ）は図１４（Ａ）のＡ−Ａ’線断面図である。差動伝送線路は、誘電体層１００の裏面に形成された裏面グランド層１０１と、誘電体層１００の表面に形成された２本の信号線路１０２ａ，１０２ｂと、信号線路１０２ａ，１０２ｂの外側の誘電体層１００の表面に形成された表面グランド層１０３ａ，１０３ｂと、信号線路１０２ａ，１０２ｂの間の誘電体層１００の表面に形成された表面グランド層１０３ｃとから構成される。

図１５（Ａ）は一般的な差動信号伝送装置の１例を示すブロック図である。図１５（Ａ）において、送信回路２００と受信回路２０１とは、ｏｄｄモードインピーダンス値がＺｏｄｄの差動伝送線路２０２によって接続されている。送信回路２００は、図１５（Ｂ）に示すように差動対トランジスタＱ２００，Ｑ２０１と、終端抵抗Ｒと、電流源ＩＳとから構成される。

差動伝送線路２０２は、図１５（Ｂ）に示すような送信回路２００の終端抵抗Ｒ（＝Ｚｏｄｄ）で終端され、インピーダンス整合が得られている（非特許文献１参照）。電気信号がインピーダンスが異なるところで反射すると波形が乱れる原因になるので、良好な信号伝送を行うためには、終端抵抗Ｒと各伝送線路の特性インピーダンスを一致させることが重要になる。

差動伝送線路２０２の２本の信号線路に流れる電流は、理想的には大きさが同じで向きが逆であるため、外部ノイズの影響を受け難くなる。その理由は、２本の信号線路に同じノイズが加わったとしても、差動伝送では信号線路間の電位差をみるため、ノイズがキャンセルされるからである。また、２本の信号線路に互いに逆向きに電流が流れることにより、磁束が打ち消されるので、信号の高調波による電磁ノイズ（放射ノイズ）が低減される。

しかし実際には、差動伝送線路２０２上に流れる電流に対して、理想的な差動状態を実現するのは難しい。このため、差動伝送線路２０２の入出力端子間にはわずかな同相信号が流れ、差動伝送線路２０２や送受信回路等の特性インピーダンスのミスマッチによって、同相信号の反射が起こる。

鈴木茂夫，"わかりやすい高周波技術入門"，日刊工業新聞社，ｐ．１１６−１１７，２００３年

図１４（Ａ）、図１４（Ｂ）で説明したように、従来の差動伝送線路はＧＳＧＳＧ構造を用いている。接地用の導電体を配置するＧＳＧＳＧ構造では、コモンモード電流が流れる時のｅｖｅｎモードインピーダンスＺｅｖｅｎとディファレンシャルモード電流が流れる時のｏｄｄモードインピーダンスＺｏｄｄが等しいため、特性インピーダンスの違いによる信号の反射（共振）は起きない。しかし、２本の信号線路の間に接地用の表面グランド層を配置するため、差動伝送線路の面積が大きくなり、小型化、高密度実装が困難であった。

図１６（Ａ）、図１６（Ｂ）に示すように２本の信号線路１０２ａ，１０２ｂの間に接地用の表面グランド層を配置しないＧＳＳＧ構造では、ｅｖｅｎモードインピーダンスＺｅｖｅｎはｏｄｄモードインピーダンスＺｏｄｄよりも通常高くなる。そのため、特性インピーダンスの違いによる信号の反射（共振）が起きるという問題があった。

例えば図１６（Ａ）、図１６（Ｂ）のような簡単なＧＳＳＧ構造の差動伝送線路において、信号線路１０２ａ，１０２ｂと裏面グランド層１０１と表面グランド層１０３ａ，１０３ｂの材料として金（Ａｕ）を用い、誘電体層１００としてインジウムリン（ＩｎＰ）基板（比誘電率εｒ＝１２．５６）を用い、信号線路１０２ａ，１０２ｂの幅ｗを５．２μｍ、信号線路１０２ａ，１０２ｂ間の距離ｄを１２μｍ、信号線路１０２ａ，１０２ｂと表面グランド層１０３ａ，１０３ｂ間の距離ｇを１２μｍ、誘電体層１００の厚さｈを１００μｍとした時、ＡＤＳ（Advanced Design System）シミュレータによりｅｖｅｎモードインピーダンスＺｅｖｅｎおよびｏｄｄモードインピーダンスＺｏｄｄを計算すると、Ｚｏｄｄは５０Ωであり、Ｚｅｖｅｎは９６Ωとなる。

通常、ｏｄｄモードインピーダンスＺｏｄｄは５０Ωに設定されており、送信回路の終端抵抗Ｒも５０Ωである。図１４（Ａ）、図１４（Ｂ）に示したＧＳＧＳＧ構造の差動伝送線路では、Ｚｅｖｅｎ＝Ｚｏｄｄ＝５０Ωに設定出来るため、差動・同相信号入力時においても特性インピーダンスのミスマッチによる信号の反射は起きない。しかし、図１６（Ａ）、図１６（Ｂ）に示したＧＳＳＧ構造の差動伝送線路では、Ｚｅｖｅｎ＞Ｚｏｄｄ＝５０Ωであるため、同相信号入力時において反射が起きてしまうという問題があった。

ｏｄｄモードインピーダンスＺｏｄｄを５０Ωに設定した差動伝送線路２０２に、図１７（Ａ）、図１７（Ｂ）のように信号を入力した場合の反射特性（Ｓ１１）をＡＤＳシミュレーションにより調べた。図１７（Ａ）は差動入力の場合、図１７（Ｂ）は同相入力の場合を示している。ＺＬは負荷インピーダンスである。

図１４（Ａ）、図１４（Ｂ）に示したＧＳＧＳＧ構造の差動伝送線路２０２については、信号線路１０２ａ，１０２ｂの幅ｗを１４．５μｍ、信号線路１０２ａ，１０２ｂと表面グランド層１０３ａ，１０３ｂ，１０３ｃ間の距離ｇを１２μｍとした。図１６（Ａ）、図１６（Ｂ）に示したＧＳＳＧ構造の差動伝送線路２０２については、信号線路１０２ａ，１０２ｂの幅ｗを５．２μｍ、信号線路１０２ａ，１０２ｂ間の距離ｄを１２μｍ、信号線路１０２ａ，１０２ｂと表面グランド層１０３ａ，１０３ｂ間の距離ｇを１２μｍとした。ＧＳＧＳＧ構造、ＧＳＳＧ構造のいずれについても誘電体層１００の厚さｈを１００μｍとした。

また、信号線路１０２ａ，１０２ｂと裏面グランド層１０１と表面グランド層１０３ａ，１０３ｂ，１０３ｃの材料を金（Ａｕ）とし、誘電体層１００の材料をインジウムリン（ＩｎＰ）とした。なお、終端抵抗Ｒを５０Ωとし、信号源インピーダンスは差動伝送線路２０２のインピーダンスに合わせている。

図１８（Ａ）にＧＳＧＳＧ構造の差動伝送線路２０２についての反射特性のシミュレーション結果を示し、図１８（Ｂ）にＧＳＳＧ構造の差動伝送線路２０２についての反射特性のシミュレーション結果を示す。３００は差動入力の場合の反射特性を示し、３０１は同相入力の場合の反射特性を示している。

差動伝送線路２０２がＧＳＧＳＧ構造の場合には、差動入力、同相入力共に反射特性（Ｓ１１＿ｍａｇ）は−２０ｄＢ以下であり、良好な反射特性が得られている。一方、差動伝送線路２０２がＧＳＳＧ構造の場合には、差動入力時の反射特性は−２０ｄＢ以下であり、良好な反射特性が得られているが、同相入力時の反射特性は−１０ｄＢ程度となり、良好な反射特性が得られていないことが分かる。

本発明は、上記実情を鑑みて為されたものであり、本発明の目的は、差動伝送線路に流れる電流信号の伝送特性の確保および反射ノイズの抑制を両立させることができ、かつ差動伝送線路の面積を小さくすることができ、高速化と高密度実装が可能な差動信号伝送装置を提供することにある。

本発明の差動信号伝送装置は、差動伝送線路と、この差動伝送線路の入力端に接続された送信回路とを少なくとも備え、前記差動伝送線路は、誘電体層と、この誘電体層の裏面に形成された裏面グランド層と、前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、前記送信回路は、一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の一方の信号線路の入力端に接続された第１の抵抗と、一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の他方の信号線路の入力端に接続された第２の抵抗と、前記一方の信号線路の入力端と前記他方の信号線路の入力端との間に接続された第３の抵抗とから構成され、前記第１、第２の抵抗の値が前記差動伝送線路のｅｖｅｎモードインピーダンスと同じ値になり、かつ前記第１の抵抗と前記第３の抵抗の１／２の抵抗値との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とするものである。

また、本発明の差動信号伝送装置は、差動伝送線路と、この差動伝送線路の出力端に接続された受信回路とを少なくとも備え、前記差動伝送線路は、誘電体層と、この誘電体層の裏面に形成された裏面グランド層と、前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、前記受信回路は、一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の一方の信号線路の出力端に接続された第１の抵抗と、一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の他方の信号線路の出力端に接続された第２の抵抗と、前記一方の信号線路の出力端と前記他方の信号線路の出力端との間に接続された第３の抵抗とから構成され、前記第１、第２の抵抗の値が前記差動伝送線路のｅｖｅｎモードインピーダンスと同じ値になり、かつ前記第１の抵抗と前記第３の抵抗の１／２の抵抗値との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とするものである。

また、本発明の差動信号伝送装置は、差動伝送線路と、この差動伝送線路の入力端に接続された送信回路とを少なくとも備え、前記差動伝送線路は、誘電体層と、この誘電体層の裏面に形成された裏面グランド層と、前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、前記送信回路は、一端が前記差動伝送線路の一方の信号線路の入力端に接続された第１の抵抗と、一端が前記差動伝送線路の他方の信号線路の入力端に接続された第２の抵抗と、一端が電源電圧またはグランドに接続され、他端が前記第１、第２の抵抗の他端に接続された第３の抵抗とから構成され、電源電圧またはグランドと前記差動伝送線路の一方の信号線路の入力端との間に存在すると見なせる等価的な第４の抵抗と、電源電圧またはグランドと前記差動伝送線路の他方の信号線路の入力端との間に存在すると見なせる等価的な第５の抵抗とが、前記差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の入力端間に存在すると見なせる等価的な第６の抵抗の１／２の抵抗値と前記第４の抵抗との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とするものである。

また、本発明の差動信号伝送装置は、差動伝送線路と、この差動伝送線路の出力端に接続された受信回路とを少なくとも備え、前記差動伝送線路は、誘電体層と、この誘電体層の裏面に形成された裏面グランド層と、前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、前記受信回路は、一端が前記差動伝送線路の一方の信号線路の出力端に接続された第１の抵抗と、一端が前記差動伝送線路の他方の信号線路の出力端に接続された第２の抵抗と、一端が電源電圧またはグランドに接続され、他端が前記第１、第２の抵抗の他端に接続された第３の抵抗とから構成され、電源電圧またはグランドと前記差動伝送線路の一方の信号線路の出力端との間に存在すると見なせる等価的な第４の抵抗と、電源電圧またはグランドと前記差動伝送線路の他方の信号線路の出力端との間に存在すると見なせる等価的な第５の抵抗とが、前記差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の出力端間に存在すると見なせる等価的な第６の抵抗の１／２の抵抗値と前記第４の抵抗との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とするものである。

また、本発明の差動信号伝送装置の１構成例において、前記差動伝送線路は、前記複数の信号線路の外側の前記誘電体層の表面に形成された表面グランド層をさらに備えた差動コプレナー線路である。
また、本発明の差動信号伝送装置の１構成例において、前記差動伝送線路は、マイクロストリップ線路である。

本発明によれば、小型化、高密度実装が可能なＧＳＳＧ構造の差動伝送線路を採用し、かつ差動入力時だけでなく、同相入力時においても送信側において不要な反射が起きない送信回路を付加することにより、差動伝送線路の信号伝送特性の確保と反射ノイズの抑制を両立させることができ、かつ差動伝送線路が占有する領域を狭くでき、高速化と高密度実装が可能な差動信号伝送装置を実現することができる。

本発明の第１の実施の形態に係る差動信号伝送装置の構成を示すブロック図である。差動インピーダンスの定義を説明する図である。本発明の第２の実施の形態に係る差動信号伝送装置の差動伝送線路の構造を示す平面図および断面図である。本発明の第２の実施の形態において反射特性のシミュレーションの対象とした差動信号伝送装置の構成を示す図である。本発明の第２の実施の形態に係る差動信号伝送装置の反射特性のシミュレーション結果を示す図である。本発明の第３の実施の形態に係る差動信号伝送装置の構成を示すブロック図である。本発明の第３の実施の形態に係る差動信号伝送装置の差動伝送線路の構造を示す平面図および断面図である。本発明の第３の実施の形態において反射特性のシミュレーションの対象とした差動信号伝送装置の構成を示す図である。本発明の第３の実施の形態に係る差動信号伝送装置の反射特性のシミュレーション結果を示す図である。本発明の第４の実施の形態に係る差動信号伝送装置の差動伝送線路の構造を示す平面図および断面図である。本発明の第４の実施の形態に係る差動信号伝送装置の反射特性のシミュレーション結果を示す図である。本発明の第５の実施の形態に係る差動信号伝送装置の構成を示すブロック図である。 π型結線の抵抗群のアドミタンスとＴ型結線の抵抗群のインピーダンスの関係を説明する図である。従来の差動伝送線路の構造を示す平面図および断面図である。従来の差動信号伝送装置の１例を示すブロック図および差動信号伝送装置の送信回路の回路図である。従来の差動伝送線路の他の構造を示す平面図および断面図である。反射特性のシミュレーションの対象とした従来の差動信号伝送装置の回路を示す図である。図１７の差動信号伝送装置についての反射特性のシミュレーション結果を示す図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る差動信号伝送装置の構成を示すブロック図である。差動信号伝送装置は、ＧＳＳＧ構造の差動伝送線路１と、差動伝送線路１の入力端に接続された送信回路２と、差動伝送線路１の出力端に接続された受信回路３とから構成される。

送信回路２は、一端が電源電圧Ｖｂｉａｓに接続され、他端が差動伝送線路１の一方の信号線路の入力端に接続された抵抗Ｒ１と、一端が電源電圧Ｖｂｉａｓに接続され、他端が差動伝送線路１の他方の信号線路の入力端に接続された抵抗Ｒ２と、差動伝送線路１の２本の信号線路間に接続された抵抗Ｒ３とから構成される。送信回路２の入力には、図示しない差動信号源が接続される。なお、抵抗Ｒ１，Ｒ２の一端を電源電圧Ｖｂｉａｓでなく、グランドに接続してもよい。

課題解決の為、本実施の形態では、送信回路２から受信回路３へ差動信号を伝送する図１の差動信号伝送装置において、抵抗Ｒ１，Ｒ２が差動伝送線路１のｅｖｅｎモードインピーダンスＺｅｖｅｎに等しい抵抗値を有し、かつ抵抗Ｒ１（あるいはＲ２）と抵抗Ｒ３の１／２の抵抗値との並列抵抗値が差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄに等しい値になるように抵抗Ｒ３の値を設定している。

ここで、ｅｖｅｎモードインピーダンスＺｅｖｅｎは、差動伝送線路の２本の信号線路を伝搬する信号が同相の場合の信号線路１本あたりの特性インピーダンス、ｏｄｄモードインピーダンスＺｏｄｄは、２本の信号線路を伝搬する信号が逆相（差動）の場合の信号線路１本あたりの特性インピーダンスである。一般的に、差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと差動インピーダンスＺｄｉｆｆには、式（１）のような関係がある。
Ｚｏｄｄ＝Ｚｄｉｆｆ／２・・・（１）

また、ｅｖｅｎモードインピーダンスＺｅｖｅｎとコモンモードインピーダンスＺｃｏｍには、式（２）のような関係がある。
Ｚｅｖｅｎ＝Ｚｃｏｍ×２・・・（２）

コモンモードインピーダンスＺｃｏｍ、差動インピーダンスＺｄｉｆｆ、ｅｖｅｎモードインピーダンスＺｅｖｅｎ、ｏｄｄモードインピーダンスＺｏｄｄを図で表すと、図２のようになる。

差動伝送線路１の２本の信号線路を伝搬する信号が同相の時は、２本の信号線路間に挿入されている抵抗Ｒ３がフローティングのような状態となるため、片方の信号線路から見た送信回路２の抵抗値Ｚｃは、抵抗Ｒ１（＝Ｒ２）と等しい値になる。抵抗Ｒ１，Ｒ２のそれぞれを差動伝送線路１のｅｖｅｎモードインピーダンスＺｅｖｅｎと等しい値に設定することにより、差動伝送線路１の２本の信号線路を伝搬する信号が同相の時も反射が起きないようにすることができる。

一方、差動伝送線路１の２本の信号線路を伝搬する信号が逆相の時は、片方の信号線路から見た送信回路２の抵抗値Ｒｄは、式（３）に示すように抵抗Ｒ１（あるいはＲ２）と抵抗Ｒ３の１／２の抵抗値を持つ抵抗との並列抵抗になる。したがって、抵抗Ｒｄが差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄ（通常５０Ω）と等しくなるように、送信回路２の抵抗Ｒ３の値を設定している。

本実施の形態では、送信回路２の抵抗Ｒ１，Ｒ２の値を差動伝送線路１のｅｖｅｎモードインピーダンスＺｅｖｅｎの値になるように設定し、送信回路２の抵抗Ｒ１と抵抗Ｒ３の１／２の抵抗値との並列抵抗値がｏｄｄモードインピーダンスＺｏｄｄの値と同じになるように抵抗Ｒ３の値を設定することにより、ＧＳＳＧ構造の差動伝送線路１の２本の信号線路を伝搬する信号が逆相の時だけでなく同相の時も送信側において反射が起きないようにすることができる。また、受信回路３の反射特性が悪く反射波が生じても、送信側の反射特性が良好であれば、それ以上の反射波の発生を抑圧することができる。

さらに、前述の図１７（Ａ）、図１７（Ｂ）、図１８（Ａ）、図１８（Ｂ）の反射特性（Ｓ１１＿ｍａｇ）のＡＤＳシミュレーションで説明したように、差動伝送線路において線路間距離とｏｄｄモードインピーダンスＺｏｄｄ（＝５０Ω）の条件を等しくした場合の信号線路幅ｗは、ＧＳＧＳＧ構造では１４．５μｍであるのに対し、ＧＳＳＧ構造では５．２μｍとなる。このことからも、ＧＳＳＧ構造の差動伝送線路１は、小型化、高密度実装に適していることが分かる。

したがって、本実施の形態では、小型化、高密度実装が可能なＧＳＳＧ構造の差動伝送線路１を採用し、かつ同相入力時においても反射が起きない送信回路２を付加することにより、差動伝送線路１の信号伝送特性の確保と反射ノイズの抑制を両立させることができ、かつ差動伝送線路１が占有する領域を狭くでき、高速化と高密度実装が可能な差動信号伝送装置を実現することができる。

差動伝送線路の終端技術としては、例えば特開２００４−１５３６２６号公報に記載のものが知られている。しかし、特開２００４−１５３６２６号公報に記載の終端回路は、抵抗やキャパシタの位置（レイアウト）を工夫したものであり、差動伝送線路自体の差動インピーダンスの不整合をなくすように工夫したものである。その為、伝送する信号のスキューなどに起因したコモンモード電流発生時は、不要反射ノイズが生じ、反射が起きないように伝送させることが困難である。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態は第１の実施の形態の具体例を示すものである。差動信号伝送装置全体の構成は第１の実施の形態と同じなので、図１の符号を用いて説明する。

図３（Ａ）は本実施の形態の差動伝送線路１の構造を示す平面図、図３（Ｂ）は図３（Ａ）のＡ−Ａ’線断面図である。本実施の形態の差動伝送線路１は、半導体基板上の差動コプレナー線路（ＣＰＷ：CoPlanar Waveguide）であり、インジウムリン（ＩｎＰ）等からなる誘電体層１０（半導体基板）と、誘電体層１０の裏面に形成されたＡｕ等の導電体部材からなる裏面グランド層１１と、誘電体層１０の表面に形成された同じく導電体部材からなる２本の信号線路１２ａ，１２ｂと、信号線路１２ａ，１２ｂの外側の誘電体層１０の表面に形成された導電体部材からなる表面グランド層１３ａ，１３ｂとから構成される。

本実施の形態の送信回路２は、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の一方の信号線路１２ａの入力端に接続された抵抗Ｒ１と、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の他方の信号線路１２ｂの入力端に接続された抵抗Ｒ２と、信号線路１２ａの入力端と信号線路１２ｂの入力端との間に接続された抵抗Ｒ３とから構成される。送信回路２の入力には、図示しない差動信号源が接続される。抵抗Ｒ１〜Ｒ３の値は第１の実施の形態で説明したように設定すればよい。

以下、具体的な数値を挙げて説明する。信号線路１２ａ，１２ｂと裏面グランド層１１と表面グランド層１３ａ，１３ｂの材料としてＡｕを用い、誘電体層１０としてインジウムリン（ＩｎＰ）基板（比誘電率εｒ＝１２．５６）を用い、差動伝送線路１の２本の信号線路１２ａ，１２ｂを伝搬する信号が逆相の時のｏｄｄモードインピーダンスＺｏｄｄが５０Ωになるように、信号線路１２ａ，１２ｂの幅ｗを５．２μｍ、信号線路１２ａ，１２ｂ間の距離ｄを１２μｍ、信号線路１２ａ，１２ｂと表面グランド層１３ａ，１３ｂ間の距離ｇを１２μｍに設定した。また、誘電体層１０の厚さｈを１００μｍ、線路長を３００μｍとした。この時、差動伝送線路１の２本の信号線路１２ａ，１２ｂを伝搬する信号が同相の時のｅｖｅｎモードインピーダンスＺｅｖｅｎを、ＡＤＳシミュレーションにより計算すると９６Ωになる。

そこで、Ｒ１＝Ｒ２＝９６Ωに設定し、差動伝送線路１の２本の信号線路１２ａ，１２ｂを伝搬する信号が逆相の時の片方の信号線路から見た送信回路２の抵抗値Ｒｄを、差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄ（＝５０Ω）と等しくなるように設定する。ここで抵抗Ｒｄは式（３）で与えられる。以上より、Ｒ１＝Ｒ２＝９６Ω、Ｒｄ＝５０Ωの時、Ｒ３＝２０８Ωに設定すれば、２つのモードのどの信号も反射が起きないように伝送させることができる。

本実施の形態の送信回路２を付加した差動伝送線路１に、図４（Ａ）、図４（Ｂ）のように信号を入力した場合の反射特性（Ｓ１１）をＡＤＳシミュレーションにより調べた。図４（Ａ）は差動入力の場合、図４（Ｂ）は同相入力の場合を示している。ＺＬは負荷インピーダンスである。なお、信号源インピーダンスは差動伝送線路１のインピーダンス（Ｚｃｏｍ，Ｚｄｉｆｆ）に合わせている。

図５に反射特性（Ｓ１１＿ｍａｇ）のシミュレーション結果を示す。５０は差動入力の場合の反射特性を示し、５１は同相入力の場合の反射特性を示している。本実施の形態の構成では、差動入力、同相入力共に反射特性（Ｓ１１＿ｍａｇ）は−２０ｄＢ以下であり、良好な反射特性が得られていることが分かる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図６は本発明の第３の実施の形態に係る差動信号伝送装置の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の差動信号伝送装置は、半導体基板上のマイクロストリップ線路（ＭＳＬ：Micro Strip Line）である差動伝送線路１ａと、差動伝送線路１ａの入力端に接続された送信回路２と、差動伝送線路１ａの出力端に接続された受信回路３とから構成される。

図７（Ａ）は差動伝送線路１ａの構造を示す平面図、図７（Ｂ）は図７（Ａ）のＡ−Ａ’線断面図である。本実施の形態の差動伝送線路１ａは、インジウムリン（ＩｎＰ）等からなる誘電体層１４（半導体基板）と、誘電体層１４の裏面に形成されたＡｕ等の導電体部材からなる裏面グランド層１５と、誘電体層１４の表面に形成された同じく導電体部材からなる２本の信号線路１６ａ，１６ｂとから構成される。

本実施の形態の送信回路２は、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１ａの一方の信号線路１６ａの入力端に接続された抵抗Ｒ１と、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１ａの他方の信号線路１６ｂの入力端に接続された抵抗Ｒ２と、信号線路１６ａの入力端と信号線路１６ｂの入力端との間に接続された抵抗Ｒ３とから構成される。送信回路２の入力には、図示しない差動信号源が接続される。抵抗Ｒ１〜Ｒ３の値は第１の実施の形態で説明したように設定すればよい。

以下、具体的な数値を挙げて説明する。信号線路１６ａ，１６ｂと裏面グランド層１５の材料としてＡｕを用い、誘電体層１４としてインジウムリン（ＩｎＰ）基板（比誘電率εｒ＝１２．５６）を用い、差動伝送線路１ａの２本の信号線路１６ａ，１６ｂを伝搬する信号が逆相の時のｏｄｄモードインピーダンスＺｏｄｄが５０Ωになるように、信号線路１６ａ，１６ｂの幅ｗを３μｍ、信号線路１６ａ，１６ｂ間の距離ｄを１０μｍ、誘電体層１４の厚さｈを２０μｍ、線路長を３００μｍと設定した。この時、差動伝送線路１ａの２本の信号線路１６ａ，１６ｂを伝搬する信号が同相の時のｅｖｅｎモードインピーダンスＺｅｖｅｎを、ＡＤＳシミュレーションにより計算すると１００Ωになる。

そこで、Ｒ１＝Ｒ２＝１００Ωに設定し、差動伝送線路１ａの２本の信号線路１６ａ，１６ｂを伝搬する信号が逆相の時の片方の信号線路から見た送信回路２の抵抗値Ｒｄを、差動伝送線路１ａのｏｄｄモードインピーダンスＺｏｄｄ（＝５０Ω）と等しくなるように設定する。上記のとおり抵抗Ｒｄは式（３）で与えられる。以上より、Ｒ１＝Ｒ２＝１００Ω、Ｒｄ＝５０Ωの時、Ｒ３＝２００Ωに設定すれば、２つのモードのどの信号も反射が起きないように伝送させることができる。

本実施の形態の送信回路２を付加した差動伝送線路１ａに、図８（Ａ）、図８（Ｂ）のように信号を入力した場合の反射特性（Ｓ１１）をＡＤＳシミュレーションにより調べた。図８（Ａ）は差動入力の場合、図８（Ｂ）は同相入力の場合を示している。ＺＬは負荷インピーダンスである。なお、信号源インピーダンスは差動伝送線路１ａのインピーダンス（Ｚｃｏｍ，Ｚｄｉｆｆ）に合わせている。

図９に反射特性（Ｓ１１＿ｍａｇ）のシミュレーション結果を示す。６０は差動入力の場合の反射特性を示し、６１は同相入力の場合の反射特性を示している。本実施の形態の構成では、差動入力、同相入力共に反射特性（Ｓ１１＿ｍａｇ）は−２０ｄＢ以下であり、良好な反射特性が得られていることが分かる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。本実施の形態は第１の実施の形態の別の具体例を示すものである。差動信号伝送装置全体の構成は第１の実施の形態と同じなので、図１の符号を用いて説明する。

図１０（Ａ）は本実施の形態の差動伝送線路１の構造を示す平面図、図１０（Ｂ）は図１０（Ａ）のＡ−Ａ’線断面図である。本実施の形態の差動伝送線路１は、プリント基板上の差動コプレナー線路（ＣＰＷ）であり、エポキシ樹脂やポリイミド樹脂等からなる誘電体層１７（プリント基板）と、誘電体層１７の裏面に形成された銅（Ｃｕ）等の導電体部材からなる裏面グランド層１８と、誘電体層１７の表面に形成された同じく導電体部材からなる２本の信号線路１９ａ，１９ｂと、信号線路１９ａ，１９ｂの外側の誘電体層１７の表面に形成された導電体部材からなる表面グランド層２０ａ，２０ｂとから構成される。

本実施の形態の送信回路２は、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の一方の信号線路１９ａの入力端に接続された抵抗Ｒ１と、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の他方の信号線路１９ｂの入力端に接続された抵抗Ｒ２と、信号線路１９ａの入力端と信号線路１９ｂの入力端との間に接続された抵抗Ｒ３とから構成される。送信回路２の入力には、図示しない差動信号源が接続される。抵抗Ｒ１〜Ｒ３の値は第１の実施の形態で説明したように設定すればよい。

以下、具体的な数値を挙げて説明する。信号線路１９ａ，１９ｂと裏面グランド層１８と表面グランド層２０ａ，２０ｂの材料としてＣｕを用い、誘電体層１７としてエポキシ樹脂基板（比誘電率εｒ＝４．０）を用い、差動伝送線路１の２本の信号線路１９ａ，１９ｂを伝搬する信号が逆相の時のｏｄｄモードインピーダンスＺｏｄｄが５０Ωになるように、信号線路１９ａ，１９ｂの幅ｗを０．５ｍｍ、信号線路１９ａ，１９ｂの厚さＴを０．０３５ｍｍ、信号線路１９ａ，１９ｂ間の距離ｄを０．２５ｍｍ、誘電体層１７の厚さｈを０．２ｍｍ、線路長を３ｍｍと設定した。この時、差動伝送線路１の２本の信号線路１９ａ，１９ｂを伝搬する信号が同相の時のｅｖｅｎモードインピーダンスＺｅｖｅｎを、ＡＤＳシミュレーションにより計算すると１０８Ωになる。

そこで、Ｒ１＝Ｒ２＝１０８Ωに設定し、差動伝送線路１の２本の信号線路１９ａ，１９ｂを伝搬する信号が逆相の時の片方の信号線路から見た送信回路２の抵抗値Ｒｄを、差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄ（＝５０Ω）と等しくなるように設定する。上記のとおり抵抗Ｒｄは式（３）で与えられる。以上より、Ｒ１＝Ｒ２＝１０８Ω、Ｒｄ＝５０Ωの時、Ｒ３＝１８６Ωに設定すれば、２つのモードのどの信号も反射が起きないように伝送させることができる。

本実施の形態の送信回路２を付加した差動伝送線路１に、図４（Ａ）、図４（Ｂ）のように信号を入力した場合の反射特性（Ｓ１１）をＡＤＳシミュレーションにより調べた。なお、信号源インピーダンスは差動伝送線路１のインピーダンス（Ｚｃｏｍ，Ｚｄｉｆｆ）に合わせている。

図１１に反射特性（Ｓ１１＿ｍａｇ）のシミュレーション結果を示す。７０は差動入力の場合の反射特性を示し、７１は同相入力の場合の反射特性を示している。本実施の形態の構成では、差動入力、同相入力共に反射特性（Ｓ１１＿ｍａｇ）は−２０ｄＢ以下であり、良好な反射特性が得られていることが分かる。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図１２は本発明の第５の実施の形態に係る差動信号伝送装置の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の差動信号伝送装置は、半導体基板上の差動コプレナー線路（ＣＰＷ）である差動伝送線路１と、差動伝送線路１の入力端に接続された送信回路２と、差動伝送線路１の出力端に接続された受信回路３とから構成される。

差動伝送線路１および送信回路２の構成は第１、第２の実施の形態で説明したとおりである。送信回路２の抵抗Ｒ１〜Ｒ３の値は第１の実施の形態で説明したように設定すればよい。

本実施の形態の受信回路３は、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の一方の信号線路１２ａの出力端に接続された抵抗Ｒ４と、一端が電源電圧Ｖｂｉａｓまたはグランドに接続され、他端が差動伝送線路１の他方の信号線路１２ｂの出力端に接続された抵抗Ｒ５と、信号線路１２ａの出力端と信号線路１２ｂの出力端との間に接続された抵抗Ｒ６とから構成される。

送信回路２の場合と同様に、本実施の形態では、図１２の差動信号伝送装置において、受信回路３の抵抗Ｒ４，Ｒ５が差動伝送線路１のｅｖｅｎモードインピーダンスＺｅｖｅｎに等しい抵抗値を有し、かつ抵抗Ｒ４（あるいはＲ５）と抵抗Ｒ６の１／２の抵抗値との並列抵抗値が差動伝送線路１のｏｄｄモードインピーダンスＺｏｄｄに等しい値になるように抵抗Ｒ６の値を設定している。
こうして、本実施の形態では、ＧＳＳＧ構造の差動伝送線路１の２本の信号線路を伝搬する信号が逆相の時だけでなく同相の時も送受信側共に反射が起きないようにすることができる。

なお、本実施の形態では、ＧＳＳＧ構造の差動伝送線路１（第１、第２、第４の実施の形態）に、抵抗Ｒ４〜Ｒ６を有する受信回路３を適用する場合について説明したが、これに限るものではなく、第３の実施の形態に本実施の形態の受信回路３を適用してもよい。また、第１〜第４の実施の形態において、送信回路２を省き、抵抗Ｒ４〜Ｒ６を有する受信回路３のみを設けるようにしてもよい。

また、第１〜第５の実施の形態では、送信回路２と受信回路３をπ型結線の抵抗群で構成しているが、Ｔ型結線の抵抗群で送信回路２と受信回路３を構成してもよい。図１３（Ａ）に示すπ型結線の抵抗Ｒ１１，Ｒ１２，Ｒ１３のアドミタンスをそれぞれＹ₁，Ｙ₂，Ｙ₃とし（Ｙ₁＝Ｙ₂）、図１３（Ｂ）に示すＴ型結線の抵抗Ｒ２１，Ｒ２２，Ｒ２３のインピーダンスをそれぞれＺ₁，Ｚ₂，Ｚ₃としたとき（Ｚ₁＝Ｚ₂）、式（４）、式（５）のように値を設定すると、π型結線の抵抗群とＴ型結線の抵抗群は等価になる。

したがって、電源電圧Ｖｂｉａｓまたはグランドと差動伝送線路の一方の信号線路の入力端との間に存在すると見なせる等価的な第４の抵抗（Ｒ１）と、電源電圧Ｖｂｉａｓまたはグランドと差動伝送線路の他方の信号線路の入力端との間に存在すると見なせる等価的な第５の抵抗（Ｒ２）とが、差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の入力端間に存在すると見なせる等価的な第６の抵抗（Ｒ３）の１／２の抵抗値と第４の抵抗との並列抵抗値が差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、抵抗Ｒ２１，Ｒ２２，Ｒ２３の値を設定すれば第１〜第５の実施の形態の送信回路２と等価な送信回路を実現することができる。

また、電源電圧Ｖｂｉａｓまたはグランドと差動伝送線路の一方の信号線路の出力端との間に存在すると見なせる等価的な第４の抵抗（Ｒ４）と、電源電圧Ｖｂｉａｓまたはグランドと差動伝送線路の他方の信号線路の出力端との間に存在すると見なせる等価的な第５の抵抗（Ｒ５）とが、差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の出力端間に存在すると見なせる等価的な第６の抵抗（Ｒ６）の１／２の抵抗値と第４の抵抗との並列抵抗値が差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、抵抗Ｒ２１，Ｒ２２，Ｒ２３の値を設定すれば第５の実施の形態の受信回路３と等価な受信回路を実現することができる。

抵抗Ｒ２１の一端は差動伝送線路の一方の信号線路の入力端または出力端に接続し、抵抗Ｒ２２の一端は差動伝送線路の他方の信号線路の入力端または出力端に接続し、抵抗Ｒ２３の一端は電源電圧Ｖｂｉａｓまたはグランドに接続し、抵抗Ｒ２３の他端は抵抗Ｒ２１，Ｒ２２の他端に接続すればよい。

第１〜第５の実施の形態では、１対の信号線路を有する差動伝送線路を例に説明したがこれに限るものではなく、１対の信号線路と他の１対の信号線路との間にグランド層を配置するなどして干渉が起きないようにすれば、２対以上のマルチレーンの信号線路を有する差動伝送線路に本発明を適用してもよい。

本発明は、高周波回路に適用することができる。

１，１ａ…差動伝送線路、２…送信回路、３…受信回路、１０，１４，１７…誘電体層、１１，１５，１８…裏面グランド層、１２ａ，１２ｂ，１６ａ，１６ｂ，１９ａ，１９ｂ…信号線路、１３ａ，１３ｂ，２０ａ，２０ｂ…表面グランド層、Ｒ１〜Ｒ６…抵抗。

Claims

差動伝送線路と、
この差動伝送線路の入力端に接続された送信回路とを少なくとも備え、
前記差動伝送線路は、
誘電体層と、
この誘電体層の裏面に形成された裏面グランド層と、
前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、
前記送信回路は、
一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の一方の信号線路の入力端に接続された第１の抵抗と、
一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の他方の信号線路の入力端に接続された第２の抵抗と、
前記一方の信号線路の入力端と前記他方の信号線路の入力端との間に接続された第３の抵抗とから構成され、
前記第１、第２の抵抗の値が前記差動伝送線路のｅｖｅｎモードインピーダンスと同じ値になり、かつ前記第１の抵抗と前記第３の抵抗の１／２の抵抗値との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とする差動信号伝送装置。
差動伝送線路と、
この差動伝送線路の出力端に接続された受信回路とを少なくとも備え、
前記差動伝送線路は、
誘電体層と、
この誘電体層の裏面に形成された裏面グランド層と、
前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、
前記受信回路は、
一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の一方の信号線路の出力端に接続された第１の抵抗と、
一端が電源電圧またはグランドに接続され、他端が前記差動伝送線路の他方の信号線路の出力端に接続された第２の抵抗と、
前記一方の信号線路の出力端と前記他方の信号線路の出力端との間に接続された第３の抵抗とから構成され、
前記第１、第２の抵抗の値が前記差動伝送線路のｅｖｅｎモードインピーダンスと同じ値になり、かつ前記第１の抵抗と前記第３の抵抗の１／２の抵抗値との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とする差動信号伝送装置。
差動伝送線路と、
この差動伝送線路の入力端に接続された送信回路とを少なくとも備え、
前記差動伝送線路は、
誘電体層と、
この誘電体層の裏面に形成された裏面グランド層と、
前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、
前記送信回路は、
一端が前記差動伝送線路の一方の信号線路の入力端に接続された第１の抵抗と、
一端が前記差動伝送線路の他方の信号線路の入力端に接続された第２の抵抗と、
一端が電源電圧またはグランドに接続され、他端が前記第１、第２の抵抗の他端に接続された第３の抵抗とから構成され、
電源電圧またはグランドと前記差動伝送線路の一方の信号線路の入力端との間に存在すると見なせる等価的な第４の抵抗と、電源電圧またはグランドと前記差動伝送線路の他方の信号線路の入力端との間に存在すると見なせる等価的な第５の抵抗とが、前記差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の入力端間に存在すると見なせる等価的な第６の抵抗の１／２の抵抗値と前記第４の抵抗との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とする差動信号伝送装置。
差動伝送線路と、
この差動伝送線路の出力端に接続された受信回路とを少なくとも備え、
前記差動伝送線路は、
誘電体層と、
この誘電体層の裏面に形成された裏面グランド層と、
前記誘電体層の表面に形成された複数の信号線路とを少なくとも備え、
前記受信回路は、
一端が前記差動伝送線路の一方の信号線路の出力端に接続された第１の抵抗と、
一端が前記差動伝送線路の他方の信号線路の出力端に接続された第２の抵抗と、
一端が電源電圧またはグランドに接続され、他端が前記第１、第２の抵抗の他端に接続された第３の抵抗とから構成され、
電源電圧またはグランドと前記差動伝送線路の一方の信号線路の出力端との間に存在すると見なせる等価的な第４の抵抗と、電源電圧またはグランドと前記差動伝送線路の他方の信号線路の出力端との間に存在すると見なせる等価的な第５の抵抗とが、前記差動伝送線路のｅｖｅｎモードインピーダンスＺｅｖｅｎと同じ値になり、かつ２本の信号線路の出力端間に存在すると見なせる等価的な第６の抵抗の１／２の抵抗値と前記第４の抵抗との並列抵抗値が前記差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、前記第１、第２、第３の抵抗の値が設定されることを特徴とする差動信号伝送装置。
請求項１乃至４のいずれか１項に記載の差動信号伝送装置において、
前記差動伝送線路は、前記複数の信号線路の外側の前記誘電体層の表面に形成された表面グランド層をさらに備えた差動コプレナー線路であることを特徴とする差動信号伝送装置。
請求項１乃至４のいずれか１項に記載の差動信号伝送装置において、
前記差動伝送線路は、マイクロストリップ線路であることを特徴とする差動信号伝送装置。