JP2018005541A - 情報処理装置、イジング装置及び情報処理装置の制御方法 - Google Patents
情報処理装置、イジング装置及び情報処理装置の制御方法 Download PDFInfo
- Publication number
- JP2018005541A JP2018005541A JP2016131285A JP2016131285A JP2018005541A JP 2018005541 A JP2018005541 A JP 2018005541A JP 2016131285 A JP2016131285 A JP 2016131285A JP 2016131285 A JP2016131285 A JP 2016131285A JP 2018005541 A JP2018005541 A JP 2018005541A
- Authority
- JP
- Japan
- Prior art keywords
- value
- ising
- values
- energy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 43
- 210000002569 neuron Anatomy 0.000 claims abstract description 135
- 238000004364 calculation method Methods 0.000 claims abstract description 57
- 230000010365 information processing Effects 0.000 claims description 55
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 32
- 230000006870 function Effects 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 230000008859 change Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 235000004257 Cordia myxa Nutrition 0.000 description 10
- 244000157795 Cordia myxa Species 0.000 description 10
- 238000005457 optimization Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000002922 simulated annealing Methods 0.000 description 2
- 230000005366 Ising model Effects 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 102100023781 Selenoprotein N Human genes 0.000 description 1
- 101710095024 Selenoprotein N Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/047—Probabilistic or stochastic networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Probability & Statistics with Applications (AREA)
- Feedback Control In General (AREA)
Abstract
【解決手段】計算回路3が、ノイズ幅が互いに異なるように設定され、複数のニューロンの間の接続状態が互いに等しいイジング装置2a1〜2aNのそれぞれの総エネルギーを表すエネルギー値を算出する。交換制御回路4は、隣接したノイズ幅の値が設定される第1のイジング装置と第2のイジング装置(たとえば、イジング装置2a1,2a2)のエネルギー値の差に基づく交換確率で、第1のイジング装置と第2のイジング装置との間で、複数のニューロンの出力値、または、ノイズ幅の値を交換する。
【選択図】図1
Description
1つの側面では、本発明は、計算時間を短縮する情報処理装置、イジング装置及び情報処理装置の制御方法を提供することを目的とする。
[第1の実施の形態]
図1は、第1の実施の形態の情報処理装置の一例を示す図である。
イジング装置2a1〜2aNのそれぞれは同様の要素を有している。たとえば、イジング装置2akは、ニューロン回路部10akと、制御回路10bkとを有している。
計算回路3は、複数のローカルフィールド値と、nビットの出力値とに基づき、イジング装置2a1〜2aNのそれぞれの総エネルギーを表す複数のエネルギー値(E1,E2,…,Ek,…,EN)を算出する。計算回路3は、たとえば、ニューロン回路11k1で得られるローカルフィールド値とニューロン回路11k1の出力値とを乗算する。計算回路3は、ニューロン回路11k2〜11knで得られるローカルフィールド値とニューロン回路11k2〜11knの出力値に対しても同様の乗算を行う。そして、計算回路3は、それらの乗算結果を積算することで、イジング装置2akのエネルギー値Ekを算出する。つまり、計算回路3は、ニューロン回路11k1〜11knで得られるローカルフィールド値と出力値の積和演算によって、エネルギー値Ekを算出する。
拡張アンサンブル法は、温度の異なる複数のネットワーク(以下アンサンブルと呼ぶ)で確率的探索を行いながら、温度が隣接して設定されているアンサンブル間で各アンサンブルのエネルギーの差分に応じ、各アンサンブルのノードの状態を交換する方法である。この方法により、局所解に陥ることが防止され、より高速に最適値に収束させることが可能となる。
たとえば、図2では、複数(4つ)のアンサンブルが用意されており、各アンサンブルの温度はT1〜T4(T4>T3>T2>T1)であるとする。拡張アンサンブル法では、温度が隣接して設定されているアンサンブル同士で、所定の交換確率に基づき、ノード状態が交換される。交換確率はmin(1,R)とすることができ、Rは以下の式(1)で表される。
たとえば、温度がT1のアンサンブルと温度がT2のアンサンブル間では、温度がT2のアンサンブルのエネルギーが、温度がT1のアンサンブルのエネルギーよりも大きいときには、確率Rでノード状態の交換が行われる。
拡張アンサンブル法では、温度が隣接して設定されているアンサンブル間でノード状態が上記のように交換される。このため、たとえば、曲線(6)のエネルギー関数となるアンサンブルのノード状態が局所解に陥っても、そのアンサンブルのノード状態を、上記の交換確率で、曲線(5)のエネルギー関数となる温度が高いアンサンブルのノード状態に遷移させることができる。これにより、簡単に局所解から脱出でき、シミュレーテッド・アニーリングよりも高速に最適値に収束させることが可能となる。
本実施の形態の情報処理装置1では、上記のような拡張アンサンブル法をハードウェアで実現している。
図4は、第2の実施の形態の情報処理装置の一例を示す図である。なお、図4において、図1に示した要素と同一の要素については同一符号が付されている。
イジング装置2b1は、ニューロン回路部10a1、制御回路10b1、計算回路10c1、交換制御回路10d1を有している。また、イジング装置2b1は、図1では図示を省略したが、ノイズ発生回路10e1と、ランダム信号生成回路10f1とを有している。なお、計算回路10c1及び交換制御回路10d1は、第1の実施の形態の計算回路3及び交換制御回路4と同様の機能を有している。
図4では、ニューロン回路1111〜111nのうち、ニューロン回路1111,111nが一例として示されている。ニューロン回路1111〜111nのうち、ニューロン回路1111,111n以外のニューロン回路も同様の回路となっている。
なお、上記のような重み値は、制御装置5により、計算対象の問題に応じて設定され、レジスタ20a1〜20anに記憶される。なお、上記のような重み値は、RAM(Random Access Memory)などのメモリに記憶されてもよい。
選択回路22a1〜22anのそれぞれは、制御回路10b1から出力される、出力値が更新されるニューロン回路の出力値の変化後の値(0か1)に基づき、1または−1を選択して出力する。変化後の値が0のときには、選択回路22a1〜22anは、−1を選択して出力し、変化後の値が1のときには、選択回路22a1〜22anは、1を選択して出力する。この理由については後述する。
加算回路26a1は、レジスタ25a1から出力される値に、ノイズ発生回路10e1から出力されるノイズ値を加算して出力する。加算回路26anは、レジスタ25anから出力される値に、ノイズ発生回路10e1から出力されるノイズ値を加算して出力する。ノイズ値の例については後述する。
上記のようなエネルギー関数E(x)をハードウェアで表現するため、図4に示したニューロン回路1111〜111nのそれぞれは、ローカルフィールド値h1〜hnを演算する。たとえば、ニューロン回路1111〜111nのうち、i(1≦i≦n)番目のニューロン回路におけるローカルフィールド値hiは以下の式(3)で表される。
このような1−2xjの演算は、図4に示した、選択回路22a1〜22anで実現できる。
式(5)に示すような確率Pi(hi)を得るために、加算するノイズ値nsの確率密度関数p(ns)は、以下の式(6)のようになる。
横軸は、ローカルフィールド値hiにノイズ値nsを加算した値を示し、縦軸は、出力値xiが1となる確率を示している。
以上で、ニューロン回路1111〜111nの説明を終える。
図6は、計算回路の一例を示す図である。
計算回路10c1は、乗算回路40、加算回路41、レジスタ42を有する。
レジスタ42は、図示しないクロック信号に同期して、加算回路41から出力される値を取り込み出力する。
交換制御回路10d1は、前述した拡張アンサンブル法を実現するために、イジング装置2b1,2b2間で、上記エネルギー値の差に基づく交換確率で、nビットの出力値を交換する。
なお、図7の交換制御回路10dqは、交換制御回路10d1〜10dNのうち、イジング装置2b1〜2bNにおいて、q(1≦q≦N)番目のイジング装置に含まれている交換制御回路を示している。
フラグ生成回路50は、q番目のイジング装置の総エネルギーを表すエネルギー値Etotal(Xq)と、q番目のイジング装置よりも高い実効温度Tq+1が設定されたq+1番目のイジング装置の総エネルギーを表すエネルギー値Etotal(Xq+1)を受ける。また、フラグ生成回路50は、ランダム信号生成回路6から出力される乱数値を受ける。フラグ生成回路50は、エネルギー値Etotal(Xq),Etotal(Xq+1)及び乱数値に基づき、q番目のイジング装置とq+1番目のイジング装置のニューロン回路部のnビットの出力値Xq,Xq+1を交換するか否かを示すフラグ信号Flgdを出力する。フラグ信号Flgdが1のときは、出力値Xq,Xq+1を交換することを示し、フラグ信号Flgdが0のときは、出力値Xq,Xq+1を交換しないことを示す。
なお、図8では、フラグ生成回路50の一例を示している。
フラグ生成回路50として、Metropolis−Hastingsアルゴリズムと呼ばれるアルゴリズムに基づいて動作する回路を用いることができる。
エネルギー比較回路60は、エネルギー値Etotal(Xq),Etotal(Xq+1)を比較する。そして、エネルギー比較回路60は、エネルギー値Etotal(Xq)がエネルギー値Etotal(Xq+1)よりも大きい場合には1を出力し、エネルギー値Etotal(Xq)がエネルギー値Etotal(Xq+1)よりも小さい場合には0を出力する。
減算回路61aは、エネルギー値Etotal(Xq)とエネルギー値Etotal(Xq+1)の差を演算する。
確率比較回路62は、確率Rと、ランダム信号生成回路6が出力する乱数値とを比較する。なお、ランダム信号生成回路6が出力する乱数値は0より大きく、1よりも小さいものとする。確率比較回路62は、乱数値が確率Rよりも大きい場合には、1を出力し、乱数値が確率Rよりも小さい場合には、0を出力する。
なお、フラグ生成回路51もフラグ生成回路50と同様の回路で実現できる。
図9では、図7に示したフラグ生成回路50の他の例として、Heat−Bathアルゴリズムと呼ばれるアルゴリズムに基づいて動作するフラグ生成回路50aが示されている。なお、図7に示したフラグ生成回路51についても、フラグ生成回路50aと同様の回路で実現できる。
確率演算回路71は、以下の式(7)で表される確率Rを算出する。確率演算回路71は、減算回路71a、乗算回路71b、exp計算回路71c、加算回路71d、除算回路71eを有している。
加算回路71dは、exp計算回路61cでの演算結果に1を加算する。除算回路71eは、1を加算回路71dでの加算結果で割り、その結果を確率Rとして出力する。
AND回路52は、フラグ生成回路50,51が出力するフラグ信号Flgd,FlguのAND論理演算結果を、調停信号Arbiとして出力する。すなわち、AND回路52は、フラグ信号Flgd,Flguがともに1の場合には、調停信号Arbiとして1を出力し、それ以外の場合には、調停信号Arbiとして0を出力する。
交換回路53は、選択信号生成回路80、状態選択回路81を有している。
選択信号生成回路80は、フラグ信号Flgd,Flguと、AND回路52が出力する調停信号Arbiとに基づき、以下の図11に示す真理値表にしたがって、選択信号Selu,Seldを出力する。
図11の真理値表に示されているように、選択信号生成回路80は、フラグ信号Flguの値が1、フラグ信号Flgdの値が0、調停信号Arbiの値が0のとき、選択信号Seluとして1、選択信号Seldとして0を出力する。
また、選択信号生成回路80は、フラグ信号Flgu,Flgdの値が1、調停信号Arbiの値が1のとき、選択信号Seluとして1、選択信号Seldとして0、または選択信号Seluとして0、選択信号Seldとして1を出力する。
図12の真理値表に示されているように、状態選択回路81は、選択信号Seluの値が1、選択信号Seldの値が0のとき、出力値Xqnewとして、q−1番目のイジング装置の出力値Xq-1を出力する。このとき、q番目のイジング装置の出力値Xqとq−1番目のイジング装置の出力値Xq-1との交換が行われる。
以下、制御装置5によって制御される図4の情報処理装置1aの動作の一例を、フローチャートを用いて説明する
図13及び図14は、第2の実施の形態の情報処理装置の動作の一例を示すフローチャートである。
[ステップS2] イジング装置2b1〜2bNのそれぞれにおけるn個のニューロン回路(たとえば、ニューロン回路1111〜111n)は、ローカルフィールド値h1〜hnを算出する。
[ステップS4] イジング装置2b1〜2bNのそれぞれに含まれるランダム信号生成回路(たとえば、ランダム信号生成回路10f1)が出力する乱数値に応じて、n個のニューロン回路の何れか1つが選択されて、その出力値の更新が許容される。そして、たとえば、イジング装置2b1〜2bNのそれぞれに含まれる制御回路(たとえば、制御回路10b1)が、ニューロン回路の選択回数を1つ増加する。
選択回数が規定回数に至った場合には、ステップS8の処理が実行されて、規定回数に至っていない場合には、再び、ステップS2の処理が実行される。
nビットの出力値が変化しない場合には、ステップS14の処理が実行され、nビットの出力値が変化する場合には、ステップS2からの処理が繰り返される。なお、各制御回路は、nビットの出力値が変化しない場合には、無変化回数を1つ増加する。
nビットの出力値の無変化回数が規定回数に至った場合には、各制御回路は、制御装置5に対して計算が収束した旨を通知する。これにより、制御装置5は、計算が終了した旨を示す信号を出力する。nビットの出力値の無変化回数が、規定回数に至っていない場合には、再び、ステップS2からの処理が繰り返される。
図15は、第3の実施の形態の情報処理装置の一例を示す図である。なお、図15において、図4に示した情報処理装置1aと同一の要素については同一符号が付されている。
イジング装置2c1は、図4に示したイジング装置2b1と同様に、ニューロン回路部10a1、制御回路10b1、計算回路10c1とを有しているが、交換制御回路10d1を有していない。図15の例では、交換制御回路7が、イジング装置2c1〜2cNで共有されている。ただし、交換制御回路7が、イジング装置2c1〜2cNのそれぞれに、一部またはすべてが含まれていてもよい。
交換制御回路7は、前述した拡張アンサンブル法を実現するために、イジング装置2c1〜2cNのうち、ノイズ幅(実効温度)の値が隣接して設定されているイジング装置間で、上記エネルギー値の差に基づく交換確率で、ノイズ幅の値を交換する。
交換制御回路7は、ランダム信号生成回路90と、フラグ生成回路91a1,91a2,…,91aq,91a(q+1),…,91a(N−1)と、温度生成回路92とを有している。
フラグ生成回路91a1〜91a(N−1)は、図8,9に示した第2の実施の形態のフラグ生成回路50,50aと同様の回路で実現できる。
温度生成回路92は、選択信号生成回路100、初期値設定回路101、1パルス生成回路102、選択回路103a1,103a2,…,103aq,103a(q+1),103aNを有している。さらに、温度生成回路92は、レジスタ104a1,104a2,…,104aq,104a(q+1),…,104aN、温度切替回路105を有している。
図18は、温度生成回路の入出力信号の一例の関係を示す真理値表である。
図11の真理値表に示されているように、選択信号生成回路100は、フラグ信号Flg1〜Flg(N−1)の値が全て0のとき、選択信号Sel1〜SelNとして0を出力する。
選択回路103a1〜103aNは、パルス信号を受けている間(たとえば、パルス信号の論理レベルがH(High)レベルの間)、初期値設定回路101から出力される初期値を設定するための温度設定信号を選択して出力する。パルス信号を受けていない場合(たとえば、パルス信号の論理レベルがL(Low)レベルの間)、選択回路103a1〜103aNは、温度切替回路105が出力する温度設定信号TS1〜TSNを選択して出力する。
温度切替回路105は、選択信号Sel1〜Sel(N−1)に基づき、温度設定信号TS1〜TSNを出力する。
以下、制御装置5によって制御される図15の情報処理装置1bの動作の一例を、フローチャートを用いて説明する。
情報処理装置1bでも、第2の実施の形態と同様に、図13,14に示したステップS1〜S8の処理が実行される。
[ステップS9a] 交換制御回路7による交換判定処理が行われる。交換制御回路7は、イジング装置2c1〜2cNから、エネルギー値Etotal(X1)〜Etotal(XN)を取得する。そして、交換制御回路7は、隣接するイジング装置間のエネルギー値の差分をもとに算出される交換確率に基づいて、イジング装置2c1〜2cNのうち、隣接する2つのイジング装置に設定するノイズ幅を交換するか否か判定する。
以下、第2の実施の形態と同様のステップS12〜S14が実行される。
情報処理装置1bの電源がオンになると(タイミングt1)、制御装置5に供給されるリセット信号が解除される(タイミングt2)。
以上のように、第3の実施の形態の情報処理装置1bによれば、交換制御回路7によって、交換確率(1,R)で、隣接するイジング装置間で、設定されているノイズ幅の値(実効温度)の交換が行われる。これにより、ハードウェアで拡張アンサンブル法が実現でき、迅速に最適解を得ることが可能となる。つまり、最適化問題の計算時間を短縮できる。
2a1〜2aN イジング装置
3 計算回路
4 交換制御回路
5 制御装置
10a1〜10aN ニューロン回路部
11k1〜11kn ニューロン回路
10bk 制御回路
Claims (6)
- 複数のニューロンの間の接続の強さを示す複数の重み値と、前記複数のニューロンから出力される複数の出力値とに基づき、前記複数のニューロンの数に対応した数の複数の第1のエネルギー値を算出し、前記複数の第1のエネルギー値のそれぞれにノイズ値を加算して得られる複数の第1の値と閾値との比較結果に基づき、前記複数の出力値を決定し出力するニューロン回路部と、
前記複数の重み値に基づく前記複数のニューロンの間の接続状態が互いに等しく、前記ノイズ値の上限と下限との幅を示すノイズ幅が互いに異なるように設定される複数のイジング装置と、
前記複数の第1のエネルギー値と前記複数の出力値に基づき、前記複数のイジング装置のそれぞれの総エネルギーを表す複数の第2のエネルギー値を算出する計算回路と、
前記ノイズ幅として第1の幅が設定される第1のイジング装置と、前記複数のイジング装置のうち、前記第1の幅に対して隣接する値をもつ第2の幅が前記ノイズ幅として設定される第2のイジング装置との間の前記複数の第2のエネルギー値の差に基づく交換確率で、前記第1のイジング装置と前記第2のイジング装置との間で、前記複数の出力値、または、前記ノイズ幅を交換する交換制御回路と、
前記ノイズ幅を、前記複数のイジング装置に設定する制御装置と、
を有することを特徴とする情報処理装置。 - 前記計算回路は、前記複数の第1のエネルギー値と前記複数の出力値の積和演算を行い、積和演算結果を、前記複数の第2のエネルギー値の1つとして出力することを特徴とする請求項1に記載の情報処理装置。
- 前記交換制御回路は、前記第1の幅よりも前記第2の幅が大きく、且つ、前記複数の第2のエネルギー値のうち、前記第1のイジング装置の前記総エネルギーを表す第3のエネルギー値よりも、前記第1のイジング装置の前記総エネルギーを表す第4のエネルギー値が小さい場合、前記第1のイジング装置と前記第2のイジング装置との間で、前記複数の出力値、または、前記ノイズ幅を交換することを特徴とする請求項1または2に記載の情報処理装置。
- 前記交換制御回路は、前記第1の幅よりも前記第2の幅が大きく、且つ、前記第4のエネルギー値が、前記第3のエネルギー値よりも大きい場合、0より大きく1より小さい範囲でランダムに変化する乱数値よりも前記交換確率が小さくなると、前記第1のイジング装置と前記第2のイジング装置との間で、前記複数の出力値、または、前記ノイズ幅を交換することを特徴とする請求項3に記載の情報処理装置。
- 複数のニューロンの間の接続の強さを示す複数の重み値と、前記複数のニューロンから出力される複数の出力値とに基づき、前記複数のニューロンの数に対応した数の複数の第1のエネルギー値を算出し、前記複数の第1のエネルギー値のそれぞれにノイズ値を加算して得られる複数の第1の値と閾値との比較結果に基づき、前記複数の出力値を決定し出力するニューロン回路部と、
前記複数の第1のエネルギー値と前記複数の出力値に基づき、自身のイジング装置の総エネルギーを表す第2のエネルギー値を算出する計算回路と、
前記自身のイジング装置に設定される、前記ノイズ値の上限と下限との幅を示すノイズ幅である第1の幅に対して、隣接する値をもつ第2の幅が前記ノイズ幅として設定される他のイジング装置から、前記第2のエネルギー値に相当する前記他のイジング装置の総エネルギーを表す第3のエネルギー値を取得し、前記第2のエネルギー値と前記第3のエネルギー値との差に基づく交換確率で、前記自身のイジング装置と前記他のイジング装置との間で、前記複数の出力値、または、前記ノイズ幅を交換する交換制御回路と、
を有することを特徴とするイジング装置。 - 複数のニューロンの間の接続の強さを示す複数の重み値と、前記複数のニューロンから出力される複数の出力値とに基づき、前記複数のニューロンの数に対応した数の複数の第1のエネルギー値を算出し、前記複数の第1のエネルギー値のそれぞれにノイズ値を加算して得られる複数の第1の値と、閾値との比較結果に基づき、前記複数の出力値を決定し出力するニューロン回路部を備え、前記複数の重み値に基づく前記複数のニューロンの間の接続状態が互いに等しい複数のイジング装置を有する情報処理装置の制御方法において、
前記情報処理装置が有する制御装置が、前記ノイズ値の上限と下限との幅を示すノイズ幅が前記複数のイジング装置において互いに異なるように、前記ノイズ幅を設定し、
前記情報処理装置が有する計算回路が、前記複数の第1のエネルギー値と前記複数の出力値に基づき、前記複数のイジング装置のそれぞれの総エネルギーを表す複数の第2のエネルギー値を算出し、
前記情報処理装置が有する交換制御回路が、前記ノイズ幅として第1の幅が設定される第1のイジング装置と、前記複数のイジング装置のうち、前記第1の幅に対して隣接する値をもつ第2の幅が前記ノイズ幅として設定される第2のイジング装置との間の前記複数の第2のエネルギー値の差に基づく交換確率で、前記第1のイジング装置と前記第2のイジング装置との間で、前記複数の出力値、または、前記ノイズ幅を交換する、
ことを特徴とする情報処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016131285A JP6468254B2 (ja) | 2016-07-01 | 2016-07-01 | 情報処理装置、イジング装置及び情報処理装置の制御方法 |
US15/610,718 US10929750B2 (en) | 2016-07-01 | 2017-06-01 | Information processing apparatus, Ising device, and method for controlling information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016131285A JP6468254B2 (ja) | 2016-07-01 | 2016-07-01 | 情報処理装置、イジング装置及び情報処理装置の制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019003441A Division JP2019071119A (ja) | 2019-01-11 | 2019-01-11 | 情報処理装置、イジング装置及び情報処理装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018005541A true JP2018005541A (ja) | 2018-01-11 |
JP2018005541A5 JP2018005541A5 (ja) | 2019-01-10 |
JP6468254B2 JP6468254B2 (ja) | 2019-02-13 |
Family
ID=60807033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016131285A Active JP6468254B2 (ja) | 2016-07-01 | 2016-07-01 | 情報処理装置、イジング装置及び情報処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10929750B2 (ja) |
JP (1) | JP6468254B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019160169A (ja) * | 2018-03-16 | 2019-09-19 | 富士通株式会社 | 最適化装置、最適化装置の制御方法及び最適化装置の制御プログラム |
JP2019194765A (ja) * | 2018-05-01 | 2019-11-07 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
WO2020054046A1 (ja) | 2018-09-14 | 2020-03-19 | 富士通株式会社 | 最適化装置、最適化装置の制御方法および最適化装置の制御プログラム |
WO2020054024A1 (ja) | 2018-09-13 | 2020-03-19 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
EP3660705A1 (en) | 2018-11-22 | 2020-06-03 | Fujitsu Limited | Optimization device and control method of optimization device |
JP2020187453A (ja) * | 2019-05-13 | 2020-11-19 | 富士通株式会社 | 最適化装置および最適化装置の制御方法 |
EP3779616A1 (en) | 2019-08-14 | 2021-02-17 | Fujitsu Limited | Optimization device and control method of optimization device |
JP2021043503A (ja) * | 2019-09-06 | 2021-03-18 | 富士通株式会社 | 最適化装置、最適化方法及び最適化プログラム |
EP3851953A1 (en) | 2020-01-15 | 2021-07-21 | Fujitsu Limited | Optimization apparatus, temperature setting method, and temperature setting program |
US11093581B2 (en) | 2018-09-18 | 2021-08-17 | Kabushiki Kaisha Toshiba | Optimization problem solving calculation apparatus |
EP3913506A1 (en) | 2020-05-21 | 2021-11-24 | Fujitsu Limited | Optimization device, optimization method, and optimization program |
US11244239B2 (en) | 2019-10-08 | 2022-02-08 | Kabushiki Kaisha Toshiba | Search device, search method, computer program product, search system, and arbitrage system |
US11256779B2 (en) | 2019-09-09 | 2022-02-22 | Kabushiki Kaisha Toshiba | Calculation apparatus, calculation method and computer program product |
US11809147B2 (en) | 2019-06-17 | 2023-11-07 | Fujitsu Limited | Optimization device, method for controlling optimization processing, and non-transitory computer-readable storage medium for storing program for controlling optimization processing |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6979331B2 (ja) * | 2017-10-30 | 2021-12-15 | 株式会社日立製作所 | 情報処理装置および情報処理方法 |
JP7014963B2 (ja) * | 2018-03-15 | 2022-02-02 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
CN111221577B (zh) * | 2020-01-17 | 2020-12-29 | 中国人民解放军32802部队 | 一种非合作线性反馈移位寄存器功能重建方法 |
JP7417078B2 (ja) * | 2020-02-27 | 2024-01-18 | 富士通株式会社 | 情報処理装置、情報処理方法およびプログラム |
JP2021149808A (ja) * | 2020-03-23 | 2021-09-27 | 富士通株式会社 | Cpu状態表示方法及びcpu状態表示プログラム |
JP2021165965A (ja) * | 2020-04-07 | 2021-10-14 | 富士通株式会社 | 最適化装置、最適化方法及び最適化プログラム |
JP7491032B2 (ja) * | 2020-04-13 | 2024-05-28 | 富士通株式会社 | 最適化装置、最適化方法及び最適化プログラム |
WO2021220445A1 (ja) * | 2020-04-29 | 2021-11-04 | 株式会社日立製作所 | 演算システム、情報処理装置、および最適解探索処理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04160463A (ja) * | 1990-10-24 | 1992-06-03 | Hitachi Ltd | ニューラルネットワークによる最適化方法 |
JPH05250346A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | ニューラルネットワークシミュレーション装置 |
JPH09231197A (ja) * | 1996-02-22 | 1997-09-05 | Fujitsu Ltd | 温度並列シミュレーティド・アニーリング用恒温槽装置及び温度並列シミュレーティド・アニーリング方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2517410B2 (ja) * | 1989-05-15 | 1996-07-24 | 三菱電機株式会社 | 学習機能付集積回路装置 |
JPH08272760A (ja) | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 非線形最適化並列処理方法 |
JP5865456B1 (ja) * | 2014-08-29 | 2016-02-17 | 株式会社日立製作所 | 半導体装置 |
US10332028B2 (en) * | 2015-08-25 | 2019-06-25 | Qualcomm Incorporated | Method for improving performance of a trained machine learning model |
JP6468247B2 (ja) * | 2016-06-06 | 2019-02-13 | 富士通株式会社 | イジング装置及びイジング装置の制御方法 |
-
2016
- 2016-07-01 JP JP2016131285A patent/JP6468254B2/ja active Active
-
2017
- 2017-06-01 US US15/610,718 patent/US10929750B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04160463A (ja) * | 1990-10-24 | 1992-06-03 | Hitachi Ltd | ニューラルネットワークによる最適化方法 |
JPH05250346A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | ニューラルネットワークシミュレーション装置 |
JPH09231197A (ja) * | 1996-02-22 | 1997-09-05 | Fujitsu Ltd | 温度並列シミュレーティド・アニーリング用恒温槽装置及び温度並列シミュレーティド・アニーリング方法 |
Non-Patent Citations (1)
Title |
---|
秋山 泰: "コンピューティングの玉手箱", BIT, vol. 第22巻/第5号, JPN6018049133, 1 May 1990 (1990-05-01), pages 114 - 115, ISSN: 0003938868 * |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7007585B2 (ja) | 2018-03-16 | 2022-01-24 | 富士通株式会社 | 最適化装置、最適化装置の制御方法及び最適化装置の制御プログラム |
JP2019160169A (ja) * | 2018-03-16 | 2019-09-19 | 富士通株式会社 | 最適化装置、最適化装置の制御方法及び最適化装置の制御プログラム |
JP2019194765A (ja) * | 2018-05-01 | 2019-11-07 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
WO2020054024A1 (ja) | 2018-09-13 | 2020-03-19 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
JPWO2020054024A1 (ja) * | 2018-09-13 | 2021-08-30 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
US11928403B2 (en) | 2018-09-13 | 2024-03-12 | Fujitsu Limited | Optimization apparatus and optimization method for annealing circuits |
WO2020054046A1 (ja) | 2018-09-14 | 2020-03-19 | 富士通株式会社 | 最適化装置、最適化装置の制御方法および最適化装置の制御プログラム |
JPWO2020054046A1 (ja) * | 2018-09-14 | 2021-05-13 | 富士通株式会社 | 最適化装置、最適化装置の制御方法および最適化装置の制御プログラム |
US11093581B2 (en) | 2018-09-18 | 2021-08-17 | Kabushiki Kaisha Toshiba | Optimization problem solving calculation apparatus |
US11720645B2 (en) | 2018-09-18 | 2023-08-08 | Kabushiki Kaisha Toshiba | Optimization problem solving calculation apparatus |
EP3660705A1 (en) | 2018-11-22 | 2020-06-03 | Fujitsu Limited | Optimization device and control method of optimization device |
US11262717B2 (en) | 2018-11-22 | 2022-03-01 | Fujitsu Limited | Optimization device and control method of optimization device based on temperature statistical information |
JP2020187453A (ja) * | 2019-05-13 | 2020-11-19 | 富士通株式会社 | 最適化装置および最適化装置の制御方法 |
JP7201911B2 (ja) | 2019-05-13 | 2023-01-11 | 富士通株式会社 | 最適化装置および最適化装置の制御方法 |
US11809147B2 (en) | 2019-06-17 | 2023-11-07 | Fujitsu Limited | Optimization device, method for controlling optimization processing, and non-transitory computer-readable storage medium for storing program for controlling optimization processing |
EP3779616A1 (en) | 2019-08-14 | 2021-02-17 | Fujitsu Limited | Optimization device and control method of optimization device |
US11631006B2 (en) | 2019-08-14 | 2023-04-18 | Fujitsu Limited | Optimization device and control method of optimization device |
JP2021043503A (ja) * | 2019-09-06 | 2021-03-18 | 富士通株式会社 | 最適化装置、最適化方法及び最適化プログラム |
JP7323796B2 (ja) | 2019-09-06 | 2023-08-09 | 富士通株式会社 | 最適化装置、最適化方法及び最適化プログラム |
US11256779B2 (en) | 2019-09-09 | 2022-02-22 | Kabushiki Kaisha Toshiba | Calculation apparatus, calculation method and computer program product |
US11610146B2 (en) | 2019-10-08 | 2023-03-21 | Kabushiki Kaisha Toshiba | Search device, search method, computer program product, search system, and arbitrage system |
US11244239B2 (en) | 2019-10-08 | 2022-02-08 | Kabushiki Kaisha Toshiba | Search device, search method, computer program product, search system, and arbitrage system |
US11803770B2 (en) | 2019-10-08 | 2023-10-31 | Kabushiki Kaisha Toshiba | Search device, search method, computer program product, search system, and arbitrage system |
US11514135B2 (en) | 2020-01-15 | 2022-11-29 | Fujitsu Limited | Optimization apparatus, temperature setting method, and non-transitory computer-readable storage medium |
JP7339539B2 (ja) | 2020-01-15 | 2023-09-06 | 富士通株式会社 | 最適化装置、最適化装置の温度設定方法及び最適化装置の温度設定プログラム |
EP3851953A1 (en) | 2020-01-15 | 2021-07-21 | Fujitsu Limited | Optimization apparatus, temperature setting method, and temperature setting program |
US11790130B2 (en) | 2020-05-21 | 2023-10-17 | Fujitsu Limited | Optimization device, optimization method, and non-transitory computer-readable storage medium for storing optimization program |
EP3913506A1 (en) | 2020-05-21 | 2021-11-24 | Fujitsu Limited | Optimization device, optimization method, and optimization program |
Also Published As
Publication number | Publication date |
---|---|
JP6468254B2 (ja) | 2019-02-13 |
US20180005114A1 (en) | 2018-01-04 |
US10929750B2 (en) | 2021-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6468254B2 (ja) | 情報処理装置、イジング装置及び情報処理装置の制御方法 | |
JP6468247B2 (ja) | イジング装置及びイジング装置の制御方法 | |
JP6623947B2 (ja) | 情報処理装置、イジング装置及び情報処理装置の制御方法 | |
JP6659957B2 (ja) | 情報処理装置、イジング装置及び情報処理装置の制御方法 | |
Okuyama et al. | An Ising computer based on simulated quantum annealing by path integral Monte Carlo method | |
JP6006411B2 (ja) | 半導体装置 | |
JP6740597B2 (ja) | 学習方法、学習プログラムおよび情報処理装置 | |
Zhang | Artificial Neural Network model design and topology analysis for FPGA implementation of Lorenz chaotic generator | |
JP2019071119A (ja) | 情報処理装置、イジング装置及び情報処理装置の制御方法 | |
Bueno-Crespo et al. | Neural architecture design based on extreme learning machine | |
JP6923790B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
JP7410395B2 (ja) | 最適化装置及び最適化方法 | |
JP2019159997A (ja) | 最適化装置及び最適化装置の制御方法 | |
Kumar et al. | Machine learning based Modeling Attacks on a Configurable PUF | |
JP2020204929A (ja) | サンプリング装置およびサンプリング方法 | |
TW201931104A (zh) | 在類神經網路中產生隨機性 | |
JP2019133517A (ja) | 最適化装置及び最適化装置の制御方法 | |
CN105659261A (zh) | 尖峰神经元网络中的拥塞避免 | |
Bui et al. | Training artificial neural network using modification of differential evolution algorithm | |
US20210150356A1 (en) | Optimization device, method for controlling optimization device, and computer-readable recording medium recording program for controlling optimization device | |
Zhang | Artificial neural network model-based design and fixed-point FPGA implementation of hénon map chaotic system for brain research | |
JPWO2018135515A1 (ja) | 情報処理装置、ニューラルネットワークの設計方法及びプログラム | |
Isakov et al. | Closnets: Batchless dnn training with on-chip a priori sparse neural topologies | |
JP2020173579A (ja) | 最適化システムおよび最適化システムの制御方法 | |
US11886780B2 (en) | Optimization device, optimization device control method, and computer-readable recording medium recording optimization device control program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6468254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |