JP2018005206A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP2018005206A
JP2018005206A JP2016153729A JP2016153729A JP2018005206A JP 2018005206 A JP2018005206 A JP 2018005206A JP 2016153729 A JP2016153729 A JP 2016153729A JP 2016153729 A JP2016153729 A JP 2016153729A JP 2018005206 A JP2018005206 A JP 2018005206A
Authority
JP
Japan
Prior art keywords
transistor
electrode
insulating layer
wiring
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016153729A
Other languages
English (en)
Other versions
JP2018005206A5 (ja
Inventor
雅史 藤田
Masafumi Fujita
雅史 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018005206A publication Critical patent/JP2018005206A/ja
Publication of JP2018005206A5 publication Critical patent/JP2018005206A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】消費電力が少ない半導体装置などを提供する。
【解決手段】容量素子が接続されたノードに一定期間電荷を蓄積することで電流電圧変換を行なう。トランジスタのゲートを該ノードに接続し、該トランジスタのソースまたはドレインの一方の電位を段階的または連続的に変化させて、該トランジスタがオン状態になった時の電位を読み出す。該トランジスタの閾値電圧と該ノードの容量値を測定することで、より正確な電流電圧変換を行なう。
【選択図】図８

Description

本発明の一態様は、物、方法、もしくは製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、もしくは組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、およびその駆動方法に関する。または、本発明の一態様は、半導体装置を含む表示装置、およびその駆動方法に関する。
本明細書等において、半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
各画素に表示素子を駆動するためのトランジスタを有するアクティブマトリクス型の表示装置が知られている。例えば、表示素子として液晶素子を用いたアクティブマトリクス型の液晶表示装置や、表示素子として有機ＥＬ素子などの発光素子を用いたアクティブマトリクス型の発光表示装置などが知られている。これらのアクティブマトリクス型の表示装置は、単純マトリクス型の表示装置に比べて画面の大型化や高精細化が容易であり、消費電力の低減などの面で有利である。
発光表示装置は、画像信号に従って発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）の閾値電圧や移動度にばらつきが生じると、発光素子の輝度にそのばらつきが反映されてしまう。閾値電圧や移動度のばらつきによる発光素子の輝度のばらつきを防ぐために、特許文献１ではトランジスタの閾値電圧や移動度の補正を画素内にて行う表示装置、およびトランジスタの閾値電圧や移動度のばらつきを画素外で取得して補正する表示装置が示されている。
特開２０１５−７９２４１号公報
特許文献１では、駆動用トランジスタの閾値電圧や移動度の情報を、オペアンプを含むモニタ回路を用いて取得している。しかしながら、オペアンプは常に電流を供給する必要があるため消費電力の低減が難しい。さらに、表示装置の高精細化が進むとモニタ回路も増加するため、表示装置高精細化と消費電力低減の両立が困難となる。
本発明の一態様は、消費電力が少ない半導体装置などを提供することを課題の一とする。または、信頼性の良好な半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
容量素子が接続されたノードに一定期間電荷を蓄積することで電流電圧変換を行なう。トランジスタのゲートを該ノードに接続し、該トランジスタのソースまたはドレインの一方の電位を段階的または連続的に変化させて、該トランジスタがオン状態になった時の電位を読み出す。該トランジスタの閾値電圧と該ノードの容量値を測定することで、より正確な電流電圧変換を行なうことができる。
本発明の一態様は、第１トランジスタ乃至第６トランジスタと、容量素子と、を有し、第１トランジスタのソースまたはドレインの一方は第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第１ノードと電気的に接続され、第１トランジスタのゲートは第２配線と電気的に接続され、第２トランジスタのソースまたはドレインの一方は第１ノードと電気的に接続され、第２トランジスタのソースまたはドレインの他方は第３配線と電気的に接続され、第２トランジスタのゲートは第４配線と電気的に接続され、第３トランジスタのソースまたはドレインの一方は第５配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第２ノードと電気的に接続され、第３トランジスタのゲートは第１ノードと電気的に接続され、第４トランジスタのソースまたはドレインの一方は第２ノードと電気的に接続され、第４トランジスタのソースまたはドレインの他方は第６配線と電気的に接続され、第４トランジスタのゲートは第７配線と電気的に接続され、第５トランジスタのソースまたはドレインの一方は第８配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は第９配線と電気的に接続され、第５トランジスタのゲートは第２ノードと電気的に接続され、第６トランジスタのソースまたはドレインの一方は第９配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は第１０配線と電気的に接続され、第６トランジスタのゲートは第２ノードと電気的に接続され、容量素子は第１ノードと電気的に接続されていることを特徴とする半導体装置である。
本発明の一態様は、第１トランジスタ乃至第７トランジスタと、容量素子と、電流源と、を有し、第１トランジスタのソースまたはドレインの一方は第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第１ノードと電気的に接続され、第１トランジスタのゲートは第２配線と電気的に接続され、第２トランジスタのソースまたはドレインの一方は第１ノードと電気的に接続され、第２トランジスタのソースまたはドレインの他方は第３配線と電気的に接続され、第２トランジスタのゲートは第４配線と電気的に接続され、第３トランジスタのソースまたはドレインの一方は第５配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第２ノードと電気的に接続され、第３トランジスタのゲートは第１ノードと電気的に接続され、第４トランジスタのソースまたはドレインの一方は第２ノードと電気的に接続され、第４トランジスタのソースまたはドレインの他方は第６配線と電気的に接続され、第４トランジスタのゲートは第７配線と電気的に接続され、第５トランジスタのソースまたはドレインの一方は第８配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は第９配線と電気的に接続され、第５トランジスタのゲートは第２ノードと電気的に接続され、第６トランジスタのソースまたはドレインの一方は第９配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は第１０配線と電気的に接続され、第６トランジスタのゲートは第２ノードと電気的に接続され、容量素子は第１ノードと電気的に接続され、第７トランジスタのソースまたはドレインの一方は電流源と電気的に接続され、第７トランジスタのソースまたはドレインの他方は第１ノードと電気的に接続され、第７トランジスタのゲートは第１１配線と電気的に接続されていることを特徴とする半導体装置である。
第１トランジスタ乃至第７トランジスタの少なくとも一つは、酸化物半導体を含むことが好ましい。
消費電力が少ない半導体装置などを提供することができる。または、信頼性の良好な半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する回路図。 半導体装置の動作を説明するタイミングチャート。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明するタイミングチャート。 半導体装置を説明する回路図。 半導体装置の動作を説明するタイミングチャート。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 半導体装置の動作を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 エネルギーバンド構造を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示モジュールの一例を説明する図。 電子機器を説明する図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
また、図面において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書等においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域（「チャネル形成領域」ともいう。）における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、スイッチとしては、様々な形態のものを用いることができる。スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。スイッチの一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）など）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
また、本明細書等に示すＦＥＴは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）のトランジスタとする。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本発明の一態様の半導体装置１００について、図面を用いて説明する。図１（Ａ）は半導体装置１００の構成を説明する回路図である。
≪半導体装置１００の構成例≫
半導体装置１００は、トランジスタ１１１乃至トランジスタ１１６、および容量素子１１７を有する。トランジスタ１１１のソースまたはドレインの一方は配線１２１と電気的に接続され、他方はノードＮＤ１と電気的に接続され、ゲートは配線１２２と電気的に接続されている。トランジスタ１１２のソースまたはドレインの一方はノードＮＤ１と電気的に接続され、他方は配線１２３と電気的に接続され、ゲートは配線１２４と電気的に接続されている。トランジスタ１１３のソースまたはドレインの一方は配線１２５と電気的に接続され、他方はノードＮＤ２と電気的に接続され、ゲートはノードＮＤ１と電気的に接続されている。トランジスタ１１４のソースまたはドレインの一方はノードＮＤ２と電気的に接続され、他方は配線１２６と電気的に接続され、ゲートは配線１２７と電気的に接続されている。トランジスタ１１５のソースまたはドレインの一方は配線１２８と電気的に接続され、他方は配線１２９と電気的に接続され、ゲートはノードＮＤ２と電気的に接続されている。トランジスタ１１６のソースまたはドレインの一方は配線１２９と電気的に接続され、他方は配線１３０と電気的に接続され、ゲートはノードＮＤ２と電気的に接続されている。容量素子１１７が有する電極の一方はノードＮＤ１と電気的に接続され、他方は配線１３１と電気的に接続されている。
トランジスタ１１１乃至トランジスタ１１６はスイッチとして機能する。よって、半導体装置１００の回路図を図１（Ｂ）のように示すことができる。図１（Ｂ）において、トランジスタ１１１乃至トランジスタ１１６は、スイッチ１１１ｓ乃至スイッチ１１６ｓと、それぞれ対応する。
図１（Ａ）ではトランジスタ１１１、トランジスタ１１３、およびトランジスタ１１５をｐチャネル型のトランジスタ（ＦＥＴ）、トランジスタ１１２、トランジスタ１１４、およびトランジスタ１１６をｎチャネル型のトランジスタ（ＦＥＴ）として示しているが、本発明の一態様はこれに限定されない。
≪半導体装置１００の動作例１≫
半導体装置１００は配線１２１に供給された電流を電圧に変換する機能を有する。半導体装置１００の動作例について、図２のタイミングチャートおよび図３乃至図６の回路図を用いて説明する。図２に示すタイミングチャートは、トランジスタ１１１乃至トランジスタ１１６のオン状態とオフ状態を示している。また、ノードＮＤ１、ノードＮＤ２、配線１２５、配線１２９の電位を示している。
配線１２１には、駆動用トランジスタの閾値電圧や移動度の情報が電流（以下、「電流ＩＰ」ともいう。）として供給される。配線１２２にはトランジスタ１１１のオン状態とオフ状態を切り替える信号ＳＥＴが供給される。トランジスタ１１１がオン状態になると、電流ＩＰがノードＮＤ１に供給される。配線１２４にはトランジスタ１１２のオン状態とオフ状態を切り替える信号ＲＥＳＥＴが供給される。トランジスタ１１２がオン状態になると、配線１２３の電位がノードＮＤ１に供給される。配線１２７には、トランジスタ１１４のオン状態とオフ状態を切り替える信号ＰＲＥが供給される。トランジスタ１１４がオン状態になると、配線１２６の電位がノードＮＤ２に供給される。また、配線１２５にはノードＮＤ１の電位（以下、「電位ＶＮＤ１」ともいう。）を読み出すための読み出し信号ＲＤが供給される。
本実施の形態に示す半導体装置１００では、ノードＮＤ２の電位（以下、「電位ＶＮＤ２」ともいう。）が配線１２８の電位よりも低く、かつ、配線１２８の電位と電位ＶＮＤ２の差がトランジスタ１１５の閾値電圧よりも大きいと、トランジスタ１１５がオン状態になり、配線１２８の電位が配線１２９に出力される。また、電位ＶＮＤ２の電位が配線１３０の電位よりも高く、かつ、配線１３０の電位と電位ＶＮＤ２の差がトランジスタ１１６の閾値電圧よりも大きいと、トランジスタ１１６がオン状態となり、配線１３０の電位が配線１２９に出力される。
本実施の形態では、配線１２８にＶＤＤが供給され、配線１２３、配線１２６、配線１３０、および配線１３１、にＶＳＳ（または、ＧＮＤ電位）が供給されているものとする。なお、配線１２３、配線１２６、配線１３０、および配線１３１に供給される電位は、一定の電位であればどのような電位であってもよく、接地電位や、任意の固定電位であってもよい。配線１２３、配線１２６、配線１３０、および配線１３１に供給される電位は、互いに同じ電位であってもよいし、互いに異なる電位であってもよい。
〔期間１５１：リセット動作〕
期間１５１（図３（Ａ）参照。）において、トランジスタ１１１をオフ状態、トランジスタ１１２をオン状態、トランジスタ１１３をオフ状態、トランジスタ１１４をオン状態とする。また、本実施の形態では、トランジスタ１１３がｐチャネル型のトランジスタであるため、配線１２５にＶＳＳ以下の電位を供給する。
トランジスタ１１２がオン状態となると、電位ＶＮＤ１がＶＳＳになる。トランジスタ１１４がオン状態となると、電位ＶＮＤ２がＶＳＳになる。電位ＶＮＤ２がＶＳＳになると、トランジスタ１１５がオン状態となり、トランジスタ１１６がオフ状態となり、配線１２９にＶＤＤが供給される。
〔期間１５２：書き込み動作〕
期間１５２（図３（Ｂ）参照。）において、トランジスタ１１２、トランジスタ１１４をオフ状態とし、トランジスタ１１１をオン状態とする。すると、電流ＩＰが配線１２１からノードＮＤ１に供給される。電位ＶＮＤ１は、電流ＩＰの電流量に応じた速度で上昇する。ここで、配線１２５およびノードＮＤ２はＶＳＳ以下の電位であるため、トランジスタ１１３はオフ状態のままとなる。
〔期間１５３：保持動作〕
期間１５３（図４（Ａ）参照。）において、トランジスタ１１１をオフ状態とする。すると、電位ＶＮＤ１の上昇が停止する。電位ＶＮＤ１は、電流ＩＰの電流量に応じた電位になる。本実施の形態では、電位ＶＮＤ１は、ＶＳＳよりも高く、ＶＤＤよりも低い電位とする。
〔期間１５４：読み出し動作〕
期間１５４（図４（Ｂ）参照。）において、配線１２５に読み出し信号ＲＤを供給する。ここでは、読み出し信号ＲＤとしてＶＤＤを供給する。電位ＶＮＤ１が配線１２５の電位よりも低く、かつ、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合、トランジスタ１１３がオン状態となり、配線１２５の電位がノードＮＤ２に供給される。本実施の形態では、期間１５４中の、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合について説明する。よって、期間１５４ではトランジスタ１１３がオン状態になる。
トランジスタ１１３がオン状態になると、電位ＶＮＤ２はＶＤＤとなる。すると、トランジスタ１１６がオン状態となり、トランジスタ１１５がオフ状態となる。よって、配線１２９にはＶＳＳが供給される。
〔期間１５５：リセット動作〕
期間１５５（図５（Ａ）参照。）において、配線１２５にＶＳＳ以下の電位を供給し、トランジスタ１１３をオフ状態とする。また、トランジスタ１１４をオン状態としてノードＮＤ２にＶＳＳを供給する。電位ＶＮＤ２がＶＳＳになると、トランジスタ１１５がオン状態となり、トランジスタ１１６がオフ状態となり、配線１２９にＶＤＤが供給される。
〔期間１５６：読み出し動作〕
期間１５６（図５（Ｂ）参照。）において、配線１２５に読み出し信号ＲＤを供給する。ここでは、期間１５４で供給した読み出し信号ＲＤよりもｄＶ低い電位を供給する。具体的には、ＶＤＤよりもｄＶ低い電位を供給する。本実施の形態では、期間１５６中の、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合について説明する。よって、トランジスタ１１３はオン状態となり、電位ＶＮＤ２がＶＤＤよりもｄＶ低い電位となる。
なお、ＶＤＤよりもｄＶ低い電位は、トランジスタ１１６がオン状態となり、トランジスタ１１５がオフ状態となる電位とする。よって、配線１２９にはＶＳＳが供給される。
〔期間１５７：リセット動作〕
期間１５７（図６（Ａ）参照。）において、配線１２５にＶＳＳ以下の電位を供給し、トランジスタ１１３をオフ状態とする。また、トランジスタ１１４をオン状態としてノードＮＤ２にＶＳＳを供給する。ノードＮＤ２の電位がＶＳＳになると、トランジスタ１１５がオン状態となり、トランジスタ１１６がオフ状態となり、配線１２９にＶＤＤが供給される。
〔期間１５８：読み出し動作〕
期間１５８（図６（Ｂ）参照。）において、配線１２５に読み出し信号ＲＤを供給する。ここでは、期間１５４で供給した読み出し信号ＲＤよりも２ｄＶ（ｄＶの２倍）低い電位を供給する。具体的には、ＶＤＤよりも２ｄＶ低い電位を供給する。配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも小さい場合、トランジスタ１１３はオフ状態のままとなる。本実施の形態では、期間１５８中の配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも小さい場合について説明する。
期間１５８において、トランジスタ１１３がオフ状態である場合、電位ＶＮＤ２はＶＳＳのままとなる。この時の配線１２５に供給した電位を「電位ＶＰ」と呼ぶ。電位ＶＰを取得することで電位ＶＮＤ１（電流ＩＰ）の大きさを知ることができる。
なお、ｄＶは、読み出し信号ＲＤの最大電圧振幅の１／５以下、好ましくは１／２０以下、より好ましくは１／５０以下とすればよい。ｄＶが小さいほど、電位ＶＰの精度を高めることができる。本発明の一態様の半導体装置によれば、オペアンプを用いることなく電流ＩＰを電圧（電圧ＶＰ）に変換することができる。よって、消費電力の少ない半導体装置を実現することができる。
なお、ソースドライバと一体型のＩｐ検出回路を用いる場合は、データ信号用の階調電圧を読み出し信号ＲＤとして用いてもよい。この場合、例えば、データ信号が２５６階調であれば、ｄＶは１／２５６となる。
期間１５８の読み出し動作でも電位ＶＰを取得できなかった場合、再度期間１５７のリセット動作を行った後、読み出し動作を行なう。この時の読み出し信号ＲＤは、期間１５４で供給した読み出し信号ＲＤよりも３ｄＶ（ｄＶの３倍）小さい電位を用いる。または、期間１５２を長くしてもよい。
また、動作例１では、読み出し動作を、配線１２５に供給する電位を高い電位から低い電位に段階的に変化させて行なう場合について説明したが、配線１２５に供給する電位を低い電位から高い電位に段階的に変化させて行なうこともできる。
また、読み出し信号ＲＤとして供給する電位は、配線１３０に供給される電位と配線１２８に供給される電位の中間以上の電位が好ましく、配線１２８に供給される電位よりも高い電位がより好ましい。このような電位とすることで、半導体装置１００の動作を安定させ、半導体装置１００の信頼性を高めることができる。
≪半導体装置１００の動作例２≫
次に、前述した動作例１と異なる動作例について、図７を用いて説明する。説明の繰り返しを防ぐため、動作例１と同じ動作についての説明は原則省略する。
動作例２において、期間１５１乃至期間１５３までは動作例１と同様に半導体装置１００を動作させる。
〔期間１５４ａ〕
期間１５４ａにおいて、読み出し信号ＲＤとして低い電位から高い電位に向かって連続的に変化するランプ信号を配線１２５に供給する。例えば、ＶＳＳからＶＤＤに向かって連続的に変化するランプ信号を配線１２５に供給する。
動作例１で説明した通り、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも小さい場合は、トランジスタ１１３はオフ状態であるため電位ＶＮＤ２は変化しない。一方で、電位ＶＮＤ１が配線１２５の電位よりも低く、かつ、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合、トランジスタ１１３がオン状態となり、配線１２５の電位がノードＮＤ２に供給される。
配線１２９の電位がＶＤＤからＶＳＳに変化した時の、配線１２５の電位が電位ＶＰである。このようにして、電流ＩＰを電圧（電位ＶＰ）に変換することができる。
また、動作例２では、読み出し動作を、読み出し信号ＲＤを低い電位から高い電位に連続的に変化させて行なう場合について説明したが、読み出し信号ＲＤを低い電位から高い電位に段階的に変化させて行なうこともできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本発明の一態様の半導体装置１００ａについて、図面を用いて説明する。図８（Ａ）および図８（Ｂ）は、半導体装置１００ａの構成を説明する回路図である。
≪半導体装置１００ａの構成例≫
半導体装置１００ａは、半導体装置１００に電流源１４１とトランジスタ１４２を含む回路１４０が付加された構成を有する。なお、説明の繰り返しを防ぐため、半導体装置１００と同じ構成についての説明は原則省略する。
半導体装置１００を用いて配線１２１に入力された電流ＩＰを電位ＶＰに変換する際、トランジスタ１１３の閾値電圧のばらつきと、容量素子１１７および寄生容量を含むノードＮＤ１の容量値（以下、「容量値ＣＮＤ１」ともいう。）のばらつきにより、電位ＶＰの精度が低下する恐れがある。トランジスタ１１３の閾値電圧と、容量値ＣＮＤ１を取得することにより、電位ＶＰの精度を高め、より正確な電流電圧変換を実現することができる。
回路１４０において、トランジスタ１４２のソースまたはドレインの一方は電流源１４１と電気的に接続され、他方はノードＮＤ１と電気的に接続される。また、トランジスタ１４２のゲートは配線１４３と電気的に接続される。回路１４０は、容量値ＣＮＤ１を測定するために、ノードＮＤ１に一定の電流を供給する機能を有する。
半導体装置１００および半導体装置１００ａともに、同じ電位を供給する配線は、それぞれを電気的に接続してもよい。例えば、配線１２３、配線１３１、配線１２６、および配線１３０に同じ電位を供給する場合は、それぞれの配線を電気的に接続してもよいし、１つの配線に置き換えてもよい。例えば、図８（Ｂ）に示すように、配線１２３、配線１３１、配線１２６、および配線１３０を、配線１３３に置き換えてもよい。
≪半導体装置１００ａの動作例≫
トランジスタ１１３の閾値電圧と、容量値ＣＮＤ１を取得するための、半導体装置１００ａの動作について図９のタイミングチャートおよび図１０乃至図１４の回路図を用いて説明する。図９に示すタイミングチャートは、トランジスタ１１１乃至トランジスタ１１６、およびトランジスタ１４２のオン状態とオフ状態を示している。また、ノードＮＤ１、ノードＮＤ２、配線１２５、配線１２９の電位を示している。
＜トランジスタ１１３の閾値電圧の取得＞
トランジスタ１１３の閾値電圧を取得する動作について説明する。
〔期間１６１：書き込み動作〕
期間１６１（図１０（Ａ）参照。）において、トランジスタ１４２をオフ状態、トランジスタ１１１をオン状態、トランジスタ１１２をオフ状態として、配線１２１を介してノードＮＤ１に電位Ｖ１を供給する。なお、トランジスタ１４２をオフ状態、トランジスタ１１２をオン状態、トランジスタ１１１をオフ状態として、配線１２３を介してノードＮＤ１に電位Ｖ１を供給してもよい。また、本実施の形態では、トランジスタ１１３がｐチャネル型のトランジスタであるため、配線１２５にＶＳＳ以下の電位を供給し、トランジスタ１１３をオフ状態とする。
本実施の形態では、電位Ｖ１としてＶＳＳを用いる。ただし、電位Ｖ１はＶＳＳに限定されるものではない。
また、トランジスタ１１４をオン状態として、ノードＮＤ２にＶＳＳを供給する。ノードＮＤ２の電位がＶＳＳになると、トランジスタ１１５がオン状態となり、トランジスタ１１６がオフ状態となり、配線１２９にＶＤＤが供給される。
〔期間１６２：保持動作〕
期間１６２（図１０（Ｂ）参照。）において、トランジスタ１１１およびトランジスタ１１４をオフ状態とする。すると、ノードＮＤ１に電位ＶＮＤ１として電位Ｖ１が保持され、ノードＮＤ２に電位ＶＮＤ２としてＶＳＳが保持される。
〔期間１６３：読み出し動作〕
期間１６３において、読み出し信号ＲＤとして低い電位から高い電位向かって連続的に変化するランプ信号を配線１２５に供給する。例えば、ＶＳＳからＶＤＤに向かって連続的に変化するランプ信号を配線１２５に供給する。
配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも小さい場合は、トランジスタ１１３はオフ状態であるため電位ＶＮＤ２は変化しない（図１１（Ａ）参照。）。一方で、電位ＶＮＤ１が配線１２５の電位よりも低く、かつ、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合、トランジスタ１１３がオン状態となり、配線１２５の電位がノードＮＤ２に供給される。本実施の形態では、期間１６３において、ノードＮＤ２に供給される電位は、トランジスタ１１６がオン状態となり、トランジスタ１１５がオフ状態となる電位とする。よって、配線１２９にはＶＳＳが供給される（図１１（Ｂ）参照。）。
トランジスタ１１３の閾値電圧をＶＴＨとし、配線１２９の電位がＶＤＤからＶＳＳに切り替わった時の読み出し信号ＲＤの電位を電位ＶＲＤとすると、ＶＴＨは、数式１で求めることができる。
＜容量値ＣＮＤ１の取得＞
次に、容量値ＣＮＤ１の容量値を取得するための動作について説明する。
〔期間１７１：リセット動作〕
期間１７１（図１２（Ａ）参照。）において、トランジスタ１１１をオフ状態、トランジスタ１４２をオフ状態、トランジスタ１１２をオン状態、トランジスタ１１３をオフ状態、トランジスタ１１４をオン状態とする。また、本実施の形態では、トランジスタ１１３がｐチャネル型のトランジスタであるため、配線１２５にＶＳＳ以下の電位を供給する。
トランジスタ１１２がオン状態となると、電位ＶＮＤ１がＶＳＳになる。トランジスタ１１４がオン状態となると、電位ＶＮＤ２がＶＳＳになる。電位ＶＮＤ２がＶＳＳになると、トランジスタ１１５がオン状態となり、トランジスタ１１６がオフ状態となり、配線１２９にＶＤＤが供給される。
〔期間１７２：書き込み動作〕
期間１７２（図１２（Ｂ）参照。）において、トランジスタ１１１乃至トランジスタ１１４をオフ状態とする。ノードＮＤ２にＶＳＳが保持されるため、トランジスタ１１５はオン状態、トランジスタ１１６はオフ状態であり、配線１２９にＶＤＤが供給される。
また、期間１７２においてトランジスタ１４２をオン状態として、電流源１４１から参照電流（以下、「電流ＩＲＥＦ」ともいう。）をノードＮＤ１に供給する。電流ＩＲＥＦの電流値は一定であり、電位ＶＮＤ１は、時間の経過とともに上昇する。
〔期間１７３：保持動作〕
期間１７３（図１３（Ａ）参照。）において、トランジスタ１４２をオフ状態とする。すると、電位ＶＮＤ１の上昇が停止し、その電位が保持される。
〔期間１７４：読み出し動作〕
期間１７４において、読み出し信号ＲＤとして低い電位から高い電位に向かって連続的に変化するランプ信号を配線１２５に供給する。例えば、ＶＳＳからＶＤＤに向かって連続的に変化するランプ信号を配線１２５に供給する。
配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも小さい場合は、トランジスタ１１３はオフ状態であるため電位ＶＮＤ２は変化しない（図１３（Ｂ）参照。）。一方で、電位ＶＮＤ１が配線１２５の電位よりも低く、かつ、配線１２５の電位と電位ＶＮＤ１の差がトランジスタ１１３の閾値電圧よりも大きい場合、トランジスタ１１３がオン状態となり、配線１２５の電位がノードＮＤ２に供給される。配線１２５の電位がトランジスタ１１６をオン状態とし、トランジスタ１１５をオフ状態とする電位である場合、配線１２９にはＶＳＳが供給される（図１４参照。）。
配線１２９の電位がＶＤＤからＶＳＳに切り替わった時の読み出し信号ＲＤの電位を電位ＶＲＤとし、トランジスタ１１３の閾値電圧をＶＴＨとすると、電位ＶＮＤ１は数式２で求めることができる。
また、電流ＩＲＥＦがノードＮＤ１に供給された期間（期間１７２、またはトランジスタ１４２がオン状態を維持している期間）をＴＲＥＦとすると、容量値ＣＮＤ１は数式３で求めることができる。
このようにして、トランジスタ１１３の閾値電圧と容量値ＣＮＤ１を取得することができる。電位ＶＰにトランジスタ１１３の閾値電圧と容量値ＣＮＤ１を加味することで、電流電圧変換（電流ＩＰ電位ＶＰ変換）の精度を高めることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置１００または半導体装置１００ａを表示装置に用いる例について、図面を用いて説明する。図１５（Ａ）は、表示装置５００の構成例を説明するブロック図である。なお、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
≪表示装置≫
図１５（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５１２ａ、駆動回路５１２ｂ、検知回路５１３、制御回路５１４、および表示領域５３１を有している。なお、駆動回路５１１、駆動回路５１２ａ、駆動回路５１２ｂ、検知回路５１３、および制御回路５１４をまとめて「駆動回路」または「周辺駆動回路」という場合がある。
駆動回路５１２ａ、駆動回路５１２ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５１１は、例えば信号線駆動回路として機能できる。なお、駆動回路５１２ａ、および駆動回路５１２ｂは、どちらか一方を省略してもよい。
また、図１５（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動回路５１２ａ、および／または駆動回路５１２ｂによって電位が制御されるｍ本の配線５３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｎ本の配線５３６と、各々が略平行に配設され、且つ、検知回路５１３に電気的に接続するｎ本の配線５３７と、を有する。さらに、表示領域５３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５３４および発光素子４２６を有する。また、検知回路５１３は、ｎ個のモニタ回路５２１を有する。
ｉ行目の配線５３５＿ｉ（ｉは１以上ｍ以下の自然数。）は、表示領域５３１においてｍ行ｎ列（ｍ、ｎは、ともに１以上の自然数。）に配設された複数の画素５３２のうち、ｉ行に配設されたｎ個の画素５３２と電気的に接続される。また、ｊ列目の配線５３６＿ｊ（ｊは１以上ｎ以下の自然数。）は、ｍ行ｎ列に配設された画素５３２のうち、ｊ列に配設されたｍ個の画素５３２に電気的に接続される。また、ｊ列目の配線５３７＿ｊ（ｊは１以上ｎ以下の自然数。）は、ｍ行ｎ列に配設された画素５３２のうち、ｊ列に配設されたｍ個の画素５３２に電気的に接続される。また、ｊ列目のモニタ回路５２１＿ｊは、ｊ列目の配線５３７＿ｊと電気的に接続される。
また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５３２は、それぞれが副画素として機能する。また、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの副画素で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンダであってもよい。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。１つの画素として機能させる副画素の数を増やし、赤、緑、青、黄、シアン、およびマゼンダを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
〔発光表示装置用画素回路の一例〕
図１５（Ｂ）および図１５（Ｃ）は、発光表示装置用の画素５３２に用いることができる回路構成例を示している。
図１５（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図１５（Ｂ）に示す画素回路５３４は、表示素子として機能できる発光素子４２６と電気的に接続されている。
また、図１５（Ｃ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図１５（Ｃ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
トランジスタ４６１のソースおよびドレインの一方は、配線５３６＿ｊに電気的に接続され、他方はノード４６５と電気的に接続され、ゲートは配線５３５＿ｉに電気的に接続される。配線５３６＿ｊからはビデオ信号が供給され、配線５３７＿ｊからは初期化信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。また、トランジスタ４６８は、発光素子４２６に流れる電流量を制御する駆動用トランジスタとして機能できる。また、トランジスタ４６４は、初期化信号のノード４６７への書き込みを制御する機能を有する。また、トランジスタ４６４は電流ＩＰの配線５３７＿ｊへの書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲートは、ノード４６５に電気的に接続される。
トランジスタ４６４のソースおよびドレインの一方は、配線５３７＿ｊに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲートは、配線５３５＿ｉに電気的に接続される。
発光素子４２６のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
発光素子４２６としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４２６としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、ＶＤＤが与えられ、他方には、ＶＳＳが与えられる。
なお、図１５（Ｂ）および図１５（Ｃ）では、トランジスタが全てｎチャネル型である場合を例示している。画素回路５３４内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、例えば、半導体層に一導電性を付与する不純物元素の添加などの工程を一部省略することができる。ただし、本発明の一態様に係る表示装置では、必ずしも画素回路５３４内のトランジスタが全てｎチャネル型である必要はない。発光素子４２６の陰極が配線ＶＬ＿ｂに接続されている場合、少なくともトランジスタ４６８はｎチャネル型であることが望ましく、発光素子４２６の陽極が配線ＶＬ＿ｂに接続されている場合、少なくともトランジスタ４６８はｐチャネル型であることが望ましい。
〔発光表示装置用画素回路の動作例〕
発光表示装置用の画素回路の動作例について説明する。図１５（Ｂ）および図１５（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５１２ａ、および／または駆動回路５１２ｂにより各行の画素５３２を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にする。すると、トランジスタ４６１を介してビデオ信号がノード４６５に書き込まれる。また、トランジスタ４６４を介して初期化信号がノード４６７に書き込まれる。
ノード４６５およびノード４６７に書き込まれた信号は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれた信号（電位）に応じてトランジスタ４６８のソースとドレインの間に流れる電流量が制御され、発光素子４２６は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
〔電流ＩＰの取得動作例〕
図１５（Ｂ）または図１５（Ｃ）に示す画素５３２において、駆動用トランジスタの閾値電圧や移動度の情報を含む電流ＩＰの取得方法例について説明する。電流ＩＰの取得は、各行毎に行なうことができる。まず、ｉ行目の画素回路５３４に含まれるトランジスタ４６１およびトランジスタ４６４をオン状態とする。続いて、ノード４６７に配線５３７＿ｊを介して共通電位（０Ｖ）を供給する。なお、ノード４６７に供給する電位は共通電位でなくてもよい。また、ノード４６５に配線５３６＿ｊを介して参照電位ＶＲＥＦを供給する。なお、参照電位ＶＲＥＦはトランジスタ４６８をオン状態とする電位である。
また、発光素子４２６の陰極が配線ＶＬ＿ｂに接続されている場合、配線ＶＬ＿ｂにノード４６７以上の電位を供給する。例えば、ノード４６７に共通電位を供給する場合は、配線ＶＬ＿ｂに共通電位以上の電位を供給する。
次に、配線５３７＿ｊをフローティング状態とする。すると、トランジスタ４６８がオン状態であるため、トランジスタ４６４を介して電流ＩＰが配線４３７＿ｊに供給される。電流ＩＰは、トランジスタ４６４の閾値電圧と移動度により決定される。
配線４３７＿ｊに供給された電流ＩＰは、モニタ回路５２１により検出される。本実施の形態に示すモニタ回路５２１として、本発明の一態様に係る半導体装置１００または半導体装置１００ａを用いることができる。トランジスタ４６４の閾値電圧と移動度の情報を含む電流ＩＰは、モニタ回路５２１により電位ＶＰに変換され、制御回路５１４に供給される。
制御回路５１４は、周辺駆動回路に用いられる駆動信号を供給する機能を有する。駆動信号には、周辺駆動回路の動作を制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
また、制御回路５１４は、モニタ回路５２１により得られた情報（電位ＶＰ）を基にビデオ信号を補正して、補正後のビデオ信号を駆動回路５１１に供給する機能を有する。
〔複合型表示装置用画素回路の一例〕
図１６は、１つの画素５３２に複数種類の表示素子を備える複合型表示装置に用いることができる回路構成例を示している。本実施の形態では、表示素子として発光素子と液晶素子を用いる場合の回路構成例を示す。
図１６に示す画素５３２は、発光素子４２６と電気的に接続する画素回路５３４ａと、液晶素子４３２と電気的に接続する画素回路５３４ｂと、を有する。
画素回路５３４ａは、トランジスタ４６１、トランジスタ４６８、および容量素子４６３を有する。トランジスタ４６１のソースおよびドレインの一方は、配線５３６ａ＿ｊに電気的に接続され、他方はノード４６５と電気的に接続され、ゲートは、配線５３５ａ＿ｉに電気的に接続される。配線５３６ａ＿ｊからはビデオ信号が供給される。
トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続され、ゲートはノード４６５に電気的に接続される。また、トランジスタ４６８はバックゲートを有し、該バックゲートはノード４６５と電気的に接続される。
また、容量素子４６３の一方の電極は電位供給線ＶＬ＿ａに電気的に接続され、他方の電極はノード４６５と電気的に接続される。
発光素子４２６のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
画素回路５３４ｂは、トランジスタ４３１および容量素子４３３を有する。トランジスタ４３１のソースまたはドレインの一方は配線５３６ｂ＿ｊと電気的に接続され、他方はノード４６６と電気的に接続され、ゲートは配線５３５ｂ＿ｉと電気的に接続される。また、トランジスタ４３１はバックゲートを有し、該バックゲートは配線５３５ｂ＿ｉと電気的に接続される。配線５３６ｂ＿ｊからはビデオ信号が供給される。トランジスタ４３１は、該ビデオ信号のノード４６６への書き込みを制御する機能を有する。
また、容量素子４３３の一方の電極は電位供給線ＶＬ＿ｃに電気的に接続され、他方の電極はノード４６６と電気的に接続される。容量素子４３３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
液晶素子４３２の電極の一方は、ノード４６６と電気的に接続され、他方は電位供給線ＶＬ＿ｄに電気的に接続される。電位供給線ＶＬ＿ｃおよび電位供給線ＶＬ＿ｄには、ＶＤＤ、ＶＳＳ、または共通電位（「ＣＯＭ」または「ＣＯＭ電位」ともいう。）などの固定電位が与えられる。電位供給線ＶＬ＿ｃおよび電位供給線ＶＬ＿ｄに与えられる電位は、互いに同じ電位であってもよいし、異なる電位であってもよい。また、目的に応じて、電位供給線ＶＬ＿ｃおよび電位供給線ＶＬ＿ｄの少なくとも一方の電位を変動させてもよい。
液晶素子４３２は、ノード４６６に書き込まれるデータにより配向状態が設定される。液晶素子４３２を備える表示装置の駆動方法としては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
１つの画素５３２に複数種類の表示素子を備えることで、表示装置の使用環境に応じて好ましい表示素子を用いた画像表示を実現することができる。例えば、表示素子として発光素子と液晶素子を用いる場合、暗い場所での画像表示には発光素子を用い、屋外などの明るい場所では反射型の液晶素子を用いると、表示画像の視認性を高めることができる。
本発明の一態様によれば、表示品位の良好な表示装置を実現することができる。または、消費電力の少ない表示装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、上記実施の形態に示した画素回路や駆動回路などに用いることができるトランジスタの一例を示す。
本発明の一態様の半導体装置などは、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図１７（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ４１０の断面図である。トランジスタ４１０は、基板２７１上に絶縁層２７２を介して電極２４６を有する。また、電極２４６上に絶縁層２２６を介して半導体層２４２を有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として機能できる。
また、半導体層２４２のチャネル形成領域上に絶縁層２２５を有する。また、半導体層２４２の一部と接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａの一部、および電極２４４ｂの一部は、絶縁層２２５上に形成される。
絶縁層２２５は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層２２５を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２２５上に絶縁層２２８を有し、絶縁層２２８の上に絶縁層２２９を有する。
なお、半導体層２４２に酸化物半導体を用いる場合、電極２４４ａおよび電極２４４ｂの、少なくとも半導体層２４２と接する部分に、半導体層２４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層２４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。酸化物半導体から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層２４２にソース領域およびドレイン領域が形成されることにより、電極２４４ａおよび電極２４４ｂと半導体層２４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層２４２にシリコンなどの半導体を用いる場合は、半導体層２４２と電極２４４ａの間、および半導体層２４２と電極２４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層２２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層２２９を省略することもできる。
なお、半導体層２４２に酸化物半導体を用いる場合、絶縁層２２９の形成前または形成後、もしくは絶縁層２２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層２２９や他の絶縁層中に含まれる酸素を半導体層２４２中に拡散させ、半導体層２４２中の酸素欠損を補填することができる。または、絶縁層２２９を加熱しながら成膜することで、半導体層２４２中の酸素欠損を補填することができる。
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
図１７（Ａ２）に示すトランジスタ４１１は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点がトランジスタ４１０と異なる。電極２２３は、電極２４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタの閾値電圧を変化させることができる。
電極２４６および電極２２３は、どちらもゲート電極として機能することができる。よって、絶縁層２２６、絶縁層２２８、および絶縁層２２９は、それぞれがゲート絶縁層として機能することができる。なお、電極２２３は、絶縁層２２８と絶縁層２２９の間に設けてもよい。
なお、電極２４６または電極２２３の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ４１１において、電極２２３を「ゲート電極」と言う場合、電極２４６を「バックゲート電極」と言う。なお、電極２２３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４６および電極２２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極２４６および電極２２３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層２７２側もしくは電極２２３上方に生じる荷電粒子等の電荷が半導体層２４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、電極２４６および電極２２３は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極２４６および電極２２３に電位が供給されている場合において顕著に生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極２４６および電極２２３を有し、且つ電極２４６および電極２２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図１７（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ４２０の断面図を示す。トランジスタ４２０は、トランジスタ４１０とほぼ同様の構造を有しているが、絶縁層２２５が半導体層２４２を覆っている点が異なる。絶縁層２２５を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に半導体層２４２の薄膜化を防ぐことができる。
また、半導体層２４２と重なる絶縁層２２５の一部を選択的に除去して形成した開口部において、半導体層２４２と電極２４４ａが電気的に接続している。また、半導体層２４２と重なる絶縁層２２５の一部を選択的に除去して形成した他の開口部において、半導体層２４２と電極２４４ｂが電気的に接続している。絶縁層２２５の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図１７（Ｂ２）に示すトランジスタ４２１は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点が、トランジスタ４２０と異なる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトランジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図１７（Ｃ１）に示すトランジスタ４２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ４２５は、絶縁層２２５を設けずに、半導体層２４２に接して電極２４４ａおよび電極２４４ｂを形成する。このため、電極２４４ａおよび電極２４４ｂの形成時に露出する半導体層２４２の一部がエッチングされる場合がある。一方、絶縁層２２５を設けないため、トランジスタの生産性を高めることができる。
図１７（Ｃ２）に示すトランジスタ４２５は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点が、トランジスタ４２０と異なる。
〔トップゲート型トランジスタ〕
図１８（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ４３０の断面図を示す。トランジスタ４３０は、基板２７１の上に絶縁層２７２を介して半導体層２４２を有し、半導体層２４２および絶縁層２７２上に、半導体層２４２の一部に接する電極２４４ａ、および半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２、電極２４４ａ、および電極２４４ｂ上に絶縁層２２６を有し、絶縁層２２６上に電極２４６を有する。
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並びに、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。また、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１８（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図１８（Ａ２）に示すトランジスタ４３１は、電極２２３および絶縁層２２７を有する点がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層２７２の上に形成された電極２２３を有し、電極２２３上に形成された絶縁層２２７を有する。電極２２３は、バックゲート電極として機能することができる。よって、絶縁層２２７は、ゲート絶縁層として機能することができる。絶縁層２２７は、絶縁層２２６と同様の材料および方法により形成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図１８（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つである。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体層２４２を形成する点が、トランジスタ４３０と異なる。また、図１８（Ｂ２）に例示するトランジスタ４４１は、電極２２３および絶縁層２２７を有する点が、トランジスタ４４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図１９（Ａ１）に例示するトランジスタ４４２は、トップゲート型のトランジスタの１つである。トランジスタ４４２は、絶縁層２２９上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａおよび電極２４４ｂは、絶縁層２２８および絶縁層２２９に形成した開口部において半導体層２４２と電気的に接続する。
また、電極２４６と重ならない絶縁層２２６の一部が除去されている。また、トランジスタ４４２が有する絶縁層２２６の一部は、電極２４６の端部を越えて延伸している。
電極２４６と絶縁層２２６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１９（Ａ３）参照）。
この時、半導体層２４２の電極２４６と重なる領域には不純物２５５が導入されず、電極２４６と重ならない領域に不純物２５５が導入される。また、半導体層２４２の絶縁層２２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層２２６を介さずに不純物２５５が導入された領域よりも低くなる。よって、上面からみて半導体層２４２中の電極２４６と隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図１９（Ａ２）に示すトランジスタ４４３は、半導体層２４２の下方に電極２２３を有する点がトランジスタ４４２と異なる。また、電極２２３は絶縁層２７２を介して半導体層２４２と重なる。電極２２３は、バックゲート電極として機能することができる。
また、図１９（Ｂ１）に示すトランジスタ４４４および図１９（Ｂ２）に示すトランジスタ４４５のように、絶縁層２２６の電極２４６と重ならない領域を全て除去してもよい。また、図１９（Ｃ１）に示すトランジスタ４４６および図１９（Ｃ２）に示すトランジスタ４４７のように、絶縁層２２６の開口部以外を除去せずに残してもよい。
トランジスタ４４４乃至トランジスタ４４７も、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合的に不純物領域を形成することができる。
図２０（Ａ）に、トップゲート型のトランジスタの一例として、基板２７１に半導体基板を用いたトランジスタ４７１およびトランジスタ４７２の断面図を示す。半導体基板を用いて形成されたトランジスタは、高速動作が可能である。本実施の形態では、基板２７１としてｐ型の単結晶シリコン基板を用いる例を示す。トランジスタ４７１およびトランジスタ４７２は、基板２７１中にチャネルが形成されるトランジスタである。
トランジスタ４７１は、ｎチャネル型のトランジスタとして機能することができる。トランジスタ４７１は、チャネル形成領域２８３、ＬＤＤ（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステンション領域として機能するｎ型不純物領域２８４、ソース領域またはドレイン領域として機能するｎ型不純物領域２８５、絶縁層２１６、電極２８７を有している。電極２８７はゲート電極として機能する。絶縁層２１６はゲート絶縁層として機能する。なお、ｎ型不純物領域２８５の不純物濃度は、ｎ型不純物領域２８４よりも高い。電極２８７の側面には側壁絶縁層２８６が設けられており、電極２８７および側壁絶縁層２８６をマスクとして用いて、ｎ型不純物領域２８４、ｎ型不純物領域２８５を自己整合的に形成することができる。
トランジスタ４７２は、ｐチャネル型のトランジスタとして機能することができる。トランジスタ４７２は、ｎ型のウェル２７８に形成される。ｎ型のウェル２７８は、基板２７１の一部にｎ型を付与する不純物元素を添加して形成される。トランジスタ４７２は、チャネル形成領域２９３、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステンション領域として機能するｐ型不純物領域２９４、ソース領域またはドレイン領域として機能するｐ型不純物領域２９５、絶縁層２１６、電極２９７を有している。電極２９７はゲート電極として機能する。絶縁層２１６はゲート絶縁層として機能する。なお、ｐ型不純物領域２９５の不純物濃度は、ｐ型不純物領域２９４よりも高い。電極２９７の側面には側壁絶縁層２９６が設けられており、電極２９７および側壁絶縁層２９６をマスクとして用いて、ｐ型不純物領域２９４、ｐ型不純物領域２９５を自己整合的に形成することができる。
トランジスタ４７１およびトランジスタ４７２は素子分離領域２９９により、基板２７１に形成される他のトランジスタと分離されている。また、電極２８７、側壁絶縁層２８６、電極２９７、および側壁絶縁層２９６を覆って、絶縁層２２８および絶縁層２２９が形成されている。また、絶縁層２２９上に平坦な表面を有する絶縁層２７５が形成され、絶縁層２７５上に電極２８９ａ、電極２８９ｂ、電極２９２ａ、および電極２９２ｂが形成されている。
素子分離領域２９９は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法や、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を用いて形成することができる。なお、ＳＴＩ法はＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。よって、素子分離領域２９９の形成は、ＳＴＩ法を用いて行うことが好ましい。
側壁絶縁層２８６、および側壁絶縁層２９６は絶縁層を異方性エッチングするなど、既知の方法で作製することができる。
電極２８９ａは、絶縁層２７５、絶縁層２２９、および絶縁層２２８の一部を除去して形成した開口において、コンタクトプラグ２８８ａを介してｎ型不純物領域２８５の一方と電気的に接続されている。電極２８９ｂは、絶縁層２７５、絶縁層２２９、および絶縁層２２８の一部を除去して形成した開口において、コンタクトプラグ２８８ｂを介してｎ型不純物領域２８５のもう一方と電気的に接続されている。
電極２９２ａは、絶縁層２７５、絶縁層２２９、および絶縁層２２８の一部を除去して形成された開口において、コンタクトプラグ２９８ａを介してｐ型不純物領域２９５の一方と電気的に接続されている。電極２９２ｂは、絶縁層２７５、絶縁層２２９、および絶縁層２２８の一部を除去して形成した開口において、コンタクトプラグ２９８ｂを介してｐ型不純物領域２９５のもう一方と電気的に接続されている。
トランジスタ４７１および／またはトランジスタ４７２としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域およびドレイン領域をより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧での動作が可能となるため、半導体装置の消費電力を低減することが可能である。
〔Ｆｉｎ型トランジスタ〕
図２０（Ｂ１）および図２０（Ｂ２）に、基板２７１に半導体基板を用いたトランジスタの他の一例を示す。図２０（Ｂ１）はトランジスタ２９１のチャネル長方向の断面図であり、図２０（Ｂ２）はトランジスタ２９１のチャネル幅方向の断面図である。トランジスタ２９１はＦｉｎ型のトランジスタである。Ｆｉｎ型のトランジスタは、実効上のチャネル幅が増大し、トランジスタのオン特性を向上させることができる。また、チャネル形成領域に対するゲート電極の電界の寄与を高くすることができるため、トランジスタのオフ特性を向上させることができる。
また、トランジスタ２９１において、絶縁層２７５上に電極２８９ｃが形成されている。電極２８９ｃは、絶縁層２７５、絶縁層２２９、および絶縁層２２８の一部を除去して形成された開口において、コンタクトプラグ２８８ｃを介して電極２８７と電気的に接続されている（図２０（Ｂ２）参照。）。
〔ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図２１に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図２１に例示するトランジスタ４５０は、半導体層２４２ａの上に半導体層２４２ｂが形成され、半導体層２４２ｂの上面並びに半導体層２４２ａ及び半導体層２４２ｂの側面が半導体層２４２ｃに覆われた構造を有する。図２１（Ａ）はトランジスタ４５０の上面図である。図２１（Ｂ）は、図２１（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図２１（Ｃ）は、図２１（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
また、トランジスタ４５０は、ゲート電極として機能する電極２４６を有する。本実施の形態では、電極２４６を２層の導電層の積層としている。
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
半導体層２４２ａおよび半導体層２４２ｃは、半導体層２４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層２４２ａおよび半導体層２４２ｂとの界面、ならびに半導体層２４２ｃおよび半導体層２４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
半導体層２４２ａおよび半導体層２４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層２４２ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層２４２ａおよび半導体層２４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層２４２ａおよび半導体層２４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層２４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択することができる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃおよび半導体層２４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層２４２ａおよび半導体層２４２ｃを上記構成とすることにより、半導体層２４２ａおよび半導体層２４２ｃを、半導体層２４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層２４２ａおよび半導体層２４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎおよび元素Ｍの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎおよび元素Ｍの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層２４２ａ、およびＩｎまたはＧａを含む半導体層２４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層２４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、５：１：７、４：２：３、または４：２：４．１などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層２４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層２４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層２４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層２４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上である酸化物半導体層をいう。
図２２に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図２２に例示するトランジスタ４２２は、半導体層２４２ａの上に半導体層２４２ｂが形成されている。トランジスタ４２２は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図２２（Ａ）はトランジスタ４２２の上面図である。図２２（Ｂ）は、図２２（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図２２（Ｃ）は、図２２（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
絶縁層２２９上に設けられた電極２２３は、絶縁層２２６、絶縁層２２８、および絶縁層２２９に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２４６と電気的に接続されている。よって、電極２２３と電極２４６には、同じ電位が供給される。また、開口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場合は、電極２２３と電極２４６に異なる電位を供給することができる。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの積層により構成される半導体層２４２の機能およびその効果について、図２８（Ａ）および図２８（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図２８（Ａ）は、図２１（Ｂ）にＤ１−Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図２８（Ａ）は、トランジスタ４５０のチャネル形成領域のエネルギーバンド構造を示している。
図２８（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層２７２、半導体層２４２ａ、半導体層２４２ｂ、半導体層２４２ｃ、絶縁層２２６の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層２７２と絶縁層２２６は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、半導体層２４２ａと半導体層２４２ｂとの界面近傍、および、半導体層２４２ｂと半導体層２４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層２４２ｂを主として移動することになる。そのため、半導体層２４２ａと絶縁層２７２との界面、または、半導体層２４２ｃと絶縁層２２６との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層２４２ａと半導体層２４２ｂとの界面、および半導体層２４２ｃと半導体層２４２ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ４５０は、高い電界効果移動度を実現することができる。
なお、図２８（Ａ）に示すように、半導体層２４２ａと絶縁層２７２の界面、および半導体層２４２ｃと絶縁層２２６の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、半導体層２４２ａ、および半導体層２４２ｃがあることにより、半導体層２４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ４５０は、半導体層２４２ｂの上面と側面が半導体層２４２ｃと接し、半導体層２４２ｂの下面が半導体層２４２ａと接して形成されている。このように、半導体層２４２ｂを半導体層２４２ａと半導体層２４２ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場合、半導体層２４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、半導体層２４２ａ、および半導体層２４２ｃのバンドギャップは、半導体層２４２ｂのバンドギャップよりも広いほうが好ましい。
図２８（Ｂ）は、図２２（Ｂ）にＤ３−Ｄ４の一点鎖線で示す部位のエネルギーバンド構造図である。図２８（Ｂ）は、トランジスタ４２２のチャネル形成領域のエネルギーバンド構造を示している。
図２８（Ｂ）中、Ｅｃ３８７は、絶縁層２２８の伝導帯下端のエネルギーを示している。半導体層２４２を半導体層２４２ａと半導体層２４２ｂの２層とすることで、トランジスタの生産性を高めることができる。なお、半導体層２４２ｃを設けない分、トラップ準位３９０の影響を受けやすくなるが、半導体層２４２を単層構造とした場合よりも高い電界効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが２ｅＶ以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図２１に示すトランジスタ４５０の説明にもどる。絶縁層２７２に設けた凸部上に半導体層２４２ｂを設けることによって、半導体層２４２ｂの側面も電極２４６で覆うことができる。すなわち、トランジスタ４５０は、電極２４６の電界によって、半導体層２４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ−ｃｈａｎｎｅｌ構造では、半導体層２４２ｂの全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極２４６の電界によって、半導体層２４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層２７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層２４２ｂの形成時に、露出する半導体層２４２ａを除去してもよい。この場合、半導体層２４２ａと半導体層２４２ｂの側面が揃う場合がある。
また、図２３に示すトランジスタ４５１のように、半導体層２４２の下方に、絶縁層を介して電極２２３を設けてもよい。図２３（Ａ）はトランジスタ４５１の上面図である。図２３（Ｂ）は、図２３（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図２３（Ｃ）は、図２３（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
また、図２４に示すトランジスタ４５２のように、電極２４６の上方に絶縁層２７５を設け、絶縁層２７５上に層２１４を設けてもよい。図２４（Ａ）はトランジスタ４５２の上面図である。図２４（Ｂ）は、図２４（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図２４（Ｃ）は、図２４（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
なお、図２４では、層２１４を絶縁層２７５上に設けているが、絶縁層２２８上、または絶縁層２２９上に設けてもよい。層２１４を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層２１４を少なくとも半導体層２４２ｂよりも大きく形成し、層２１４で半導体層２４２ｂを覆うことで、上記の効果を高めることができる。層２１４は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層２１４を導電性材料で作製した場合、層２１４に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態としてもよい。
図２５に、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図２５に例示するトランジスタ４４８は、前述したトランジスタ４４７とほぼ同様の構成を有する。トランジスタ４４８は、絶縁層２７２が有する凸部の上に半導体層２４２が形成されている。トランジスタ４４８はバックゲート電極を有するトップゲート型のトランジスタの一種である。図２５（Ａ）はトランジスタ４４８の上面図である。図２５（Ｂ）は、図２５（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図２５（Ｃ）は、図２５（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
図２５では、トランジスタ４４８を構成する半導体層２４２にシリコンなどの無機半導体層を用いる場合を例示する。図２５において、半導体層２４２は、ゲート電極と重なる領域に半導体層２４２ｉと、２つの半導体層２４２ｔと、２つの半導体層２４２ｕとを有する。半導体層２４２ｉは、２つの半導体層２４２ｔの間に配置されている。また、半導体層２４２ｉと２つの半導体層２４２ｔは、２つの半導体層２４２ｕの間に配置されている。
トランジスタ４４８がオン状態の時に半導体層２４２ｉにチャネルが形成される。よって、半導体層２４２ｉはチャネル形成領域として機能する。また、半導体層２４２ｔは低濃度不純物領域（ＬＤＤ）として機能する。また、半導体層２４２ｕは高濃度不純物領域として機能する。なお、２つの半導体層２４２ｔのうち、一方または両方の半導体層２４２ｔを設けなくてもよい。また、２つの半導体層２４２ｕのうち、一方の半導体層２４２ｕはソース領域として機能し、他方の半導体層２４２ｕはドレイン領域として機能する。
絶縁層２２９上に設けられた電極２４４ａは、絶縁層２２６、絶縁層２２８、および絶縁層２２９に設けられた開口２４７ｃにおいて、半導体層２４２ｕの一方と電気的に接続されている。また、絶縁層２２９上に設けられた電極２４４ｂは、絶縁層２２６、絶縁層２２８、および絶縁層２２９に設けられた開口２４７ｄにおいて、半導体層２４２ｕの他方と電気的に接続されている。
絶縁層２２６上に設けられた電極２４６は、絶縁層２２６、および絶縁層２７２に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２２３と電気的に接続されている。よって、電極２４６と電極２２３には、同じ電位が供給される。また、開口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場合は、電極２２３と電極２４６に異なる電位を供給することができる。
図２６（Ａ）および図２６（Ｂ）にｓ−ｃｈａｎｎｅｌ型トランジスタの他の一例を示す。図２６（Ａ）は、トランジスタ４７３の平面図である。また、図２６（Ｂ）は、図２６（Ａ）にＬ１−Ｌ２の一点鎖線で示す部位と、Ｗ１−Ｗ２の一点鎖線で示す部位の断面図である。図２６（Ｂ）において、Ｌ１−Ｌ２はトランジスタ４７３のチャネル長方向の断面図であり、Ｗ１−Ｗ２はトランジスタ４７３のチャネル幅方向の断面図である。
トランジスタ４７３は半導体層２４２、絶縁層２２６、電極２４６、電極２４４ａ、および電極２４４ｂを有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として機能できる。電極２４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極２４４ｂは、ソース電極またはドレイン電極の他方として機能できる。また、トランジスタ４７３は、基板２７１上に、絶縁層２７３および絶縁層２７２を介して設けられている。
図２６（Ｂ）において、基板２７１上に絶縁層２７３が設けられ、絶縁層２７３上に絶縁層２７２が設けられている。絶縁層２７２は凸部を有し、該凸部上に島状の半導体層２４２ａと島状の半導体層２４２ｂが設けられている。また、半導体層２４２ｂ上に電極２４４ａ、および電極２４４ｂが設けられている。半導体層２４２ｂの電極２４４ａと重なる領域が、トランジスタ４７３のソースまたはドレインの一方として機能できる。半導体層２４２ｂの電極２４４ｂと重なる領域が、トランジスタ４７３のソースまたはドレインの他方として機能できる。よって、半導体層２４２ｂの、電極２４４ａと電極２４４ｂに挟まれた領域２６９が、チャネル形成領域として機能できる。
また、電極２４４ａ、および電極２４４ｂ上に酸化物半導体層２７４が設けられ、酸化物半導体層２７４上に絶縁層２７５が設けられている。また、酸化物半導体層２７４と絶縁層２７５の領域２６９と重なる領域に開口が設けられ、該開口の側面および底面に沿って半導体層２４２ｃが設けられている。また、該開口内に、半導体層２４２ｃを介して、かつ、該開口の側面および底面に沿って、絶縁層２２６が設けられている。また、該開口内に、半導体層２４２ｃおよび絶縁層２２６を介して、かつ、該開口の側面および底面に沿って、電極２４６が設けられている。
なお、該開口は、チャネル幅方向の断面において、半導体層２４２ａおよび半導体層２４２ｂよりも大きく設けられている。よって、領域２６９において、半導体層２４２ａおよび半導体層２４２ｂの側面は、半導体層２４２ｃに覆われている。領域２６９以外の半導体層２４２ａおよび半導体層２４２ｂの側面は、酸化物半導体層２７４に覆われている。
また、絶縁層２７５上に絶縁層２７６が設けられ、絶縁層２７６上に絶縁層２７７が設けられている。また、絶縁層２７７上に電極２８９ａ、電極２８９ｂ、および電極２８９ｃが設けられている。電極２８９ａは、絶縁層２７７、絶縁層２７６、絶縁層２７５、および酸化物半導体層２７４の一部を除去して形成した開口において、コンタクトプラグ２８８ａを介して電極２４４ａと電気的に接続されている。また、電極２８９ｂは、絶縁層２７７、絶縁層２７６、絶縁層２７５、および酸化物半導体層２７４の一部を除去して形成した開口において、コンタクトプラグ２８８ｂを介して電極２４４ｂと電気的に接続されている。また、電極２８９ｃは、絶縁層２７７および絶縁層２７６の一部を除去して形成した開口において、コンタクトプラグ２８８ｃを介して電極２４６と電気的に接続されている。
また、図２６（Ｂ）に示すように、トランジスタ４７３は、チャネル幅方向において、電極２４６が半導体層２４２ｂを覆っている。また、絶縁層２７２が凸部を有することによって、半導体層２４２ｂの側面も電極２４６で覆うことができる。
図２７（Ａ）および図２７（Ｂ）に示すトランジスタ４７４は、絶縁層２７３と絶縁層２７２の間にバックゲート電極として機能する電極２２３を設けた点がトランジスタ４７３と異なる。図２７（Ａ）は、トランジスタ４７４の平面図である。図２７（Ｂ）は、図２７（Ａ）にＬ１−Ｌ２の一点鎖線で示す部位と、Ｗ１−Ｗ２の一点鎖線で示す部位の断面図である。なお、電極２２３は、基板２７１と絶縁層２７３の間に設けても構わない。
電極２４６および電極２２３は、どちらもゲート電極として機能することができる。よって、絶縁層２７２、および絶縁層２２６は、それぞれがゲート絶縁層として機能することができる。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４７４のオン電流が大きくなると共に、電界効果移動度が高くなる。
また、例えば、図２７（Ｃ）に示すように、電極２２３上に絶縁層２８１を形成し、絶縁層２８１上に絶縁層２８２を形成し、絶縁層２８２上に絶縁層２７２を形成してもよい。絶縁層２８１および絶縁層２８２は、絶縁層２７２と同様の材料および方法で形成することができる。
なお、絶縁層２８２を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケートなどで形成することで、絶縁層２８２を電荷捕獲層として機能させることができる。絶縁層２８２に電子を注入することで、トランジスタのしきい値電圧を変動させることが可能である。絶縁層２８２への電子の注入は、例えば、トンネル効果を利用すればよい。電極２２３に正の電圧を印加することによって、トンネル電子を絶縁層２８２に注入することができる。
＜成膜方法について＞
本明細書等に示す電極などの導電層、絶縁層、および半導体層は、ＣＶＤ法、蒸着法、またはスパッタリング法などを用いて形成することができる。一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタや半導体装置の生産性を高めることができる場合がある。
＜基板＞
基板２７１として用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、基板２７１として、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アラミド、エポキシ樹脂、アクリル樹脂などを用いることができる。
基板２７１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板２７１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
＜絶縁層＞
絶縁層２７２、絶縁層２７３、絶縁層２７６、絶縁層２７７、絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に絶縁層２７２および絶縁層２２９は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。また、絶縁層２７２または絶縁層２２９として、絶縁性の高い酸化インジウム錫亜鉛（Ｉｎ−Ｓｎ−Ｚｎ酸化物）などを用いてもよい。
絶縁層２７２に不純物が透過しにくい絶縁性材料を用いることで、基板２７１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層２２９に不純物が透過しにくい絶縁性材料を用いることで、絶縁層２２９側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
絶縁層２７２、絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９として、これらの材料で形成される絶縁層を複数積層して用いてもよい。絶縁層２７２、絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９の形成方法は特に限定されず、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法、スピンコート法などの各種形成方法を用いることができる。
例えば、熱ＣＶＤ法を用いて、酸化アルミニウムを成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、半導体層２４２として酸化物半導体を用いる場合、半導体層２４２中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層２４２と接する絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、半導体層２４２中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。特に、半導体層２４２と接する絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
なお、ＳＩＭＳ分析によって測定された濃度は、プラスマイナス４０％の変動を含む場合がある。
また、半導体層２４２として酸化物半導体を用いる場合、絶縁層は、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。特に、半導体層２４２と接する絶縁層は、過剰酸素を含む絶縁層とすることが好ましい。例えば、当該絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ分析において、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、より好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いるとよい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、絶縁層を、酸素を含む雰囲気中でスパッタリング法により成膜することで、被形成層に酸素を導入することができる。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、トンネル効果などに起因して、二つの電極間に意図せずに流れる電流（以下、「リーク電流」ともいう。）が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、容量素子として機能する（以下、「ゲート容量」ともいう。）。なお、半導体層の、ゲート絶縁層を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル形成領域が、容量素子の二つの電極として機能する。また、ゲート絶縁層が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくするためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすい。
そこで、誘電体として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いると、誘電体を厚くしても、容量素子の容量値を十分確保することが可能となる。
例えば、誘電体として誘電率が大きいｈｉｇｈ−ｋ材料を用いると、誘電体を厚くしても、誘電体として酸化シリコンを用いた場合と同等の容量値を実現できるため、容量素子を形成する二つの電極間に生じるリーク電流を低減できる。なお、誘電体をｈｉｇｈ−ｋ材料と、他の絶縁材料との積層構造としてもよい。
また、絶縁層２７５は、平坦な表面を有する絶縁層である。絶縁層２７５としては、上記絶縁性材料のほかに、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層２７５の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。
また、試料表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
＜半導体層＞
半導体層２４２としては、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体などを用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層２４２として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、前述した通り、酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層２４２に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。また、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、信頼性の良好な表示装置や半導体装置などを提供できる。
本実施の形態では、半導体層２４２として酸化物半導体を用いる場合について説明する。半導体層２４２に用いる酸化物半導体は、例えば、インジウム（Ｉｎ）を含む酸化物半導体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。そのほかの元素Ｍに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体層２４２に用いる酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
例えば、半導体層２４２として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、半導体層２４２として、ＡＬＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、前述した通り、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比を、例えば、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、５：１：７、４：２：４．１などとすればよい。
なお、酸化物半導体をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物半導体が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
また、ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物及び酸素欠損を低減して高純度真性化し、半導体層２４２を真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層２４２中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
また、半導体層２４２に酸化物半導体を用いる場合は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部を有する酸化物半導体の一つである。
また、半導体層２４２に用いる酸化物半導体層は、ＣＡＡＣでない領域が当該酸化物半導体層全体の２０％未満であることが好ましい。
ＣＡＡＣ−ＯＳは誘電率異方性を有する。具体的には、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率よりも、ｃ軸方向の誘電率が大きい。チャネルが形成される半導体層にＣＡＡＣ−ＯＳを用いて、ゲート電極をｃ軸方向に配置したトランジスタは、ｃ軸方向の誘電率が大きいため、ゲート電極から生じる電界がＣＡＡＣ−ＯＳ全体に届きやすい。よって、サブスレッショルドスイング値（Ｓ値）を小さくすることができる。また、半導体層にＣＡＡＣ−ＯＳを用いたトランジスタは、微細化によるＳ値の増大が生じにくい。
また、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率が小さいため、ソースとドレイン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレイン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が生じやすい。
酸化物半導体層の形成後、酸素ドープ処理を行ってもよい。また、酸化物半導体層に含まれる水分または水素などの不純物をさらに低減して、酸化物半導体層を高純度化するために、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層２２６に含まれる酸素を酸化物半導体層中に拡散させ、当該酸化物半導体層に含まれる酸素欠損を低減することができる。なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸化物半導体層の形成後であればいつ行ってもよい。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
＜電極＞
電極２４６、電極２２３、電極２４４ａ、電極２４４ｂ、電極２８７、電極２９７、電極２８９ａ、電極２８９ｂ、電極２９２ａ、電極２９２ｂを形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される電気伝導度が高い半導体を用いてもよい。また、電気伝導度が高い酸化物半導体や、電気伝導度が高い窒化物半導体を用いてもよい。また、ニッケルシリサイドなどのシリサイドなどを用いてもよい。これらの材料で形成される導電層を複数積層して用いてもよい。
また、電極２４６、電極２２３、電極２４４ａ、電極２４４ｂ、電極２８７、電極２９７、電極２８９ａ、電極２８９ｂ、電極２９２ａ、電極２９２ｂを形成するための導電性材料に、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用することもできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法などの各種形成方法を用いることができる。
＜コンタクトプラグ＞
コンタクトプラグ２８８ａ、コンタクトプラグ２８８ｂ、コンタクトプラグ２８８ｃ、コンタクトプラグ２９８ａ、およびコンタクトプラグ２９８ｂとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、当該材料の側面および底面を、チタン層、窒化チタン層またはこれらの積層からなるバリア層（拡散防止層）で覆ってもよい。この場合、バリア層も含めてコンタクトプラグという場合がある。
本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
上記実施の形態に示したトランジスタを用いて、トランジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記実施の形態に示したトランジスタを用いることが可能な表示装置の構成例について、図２９乃至図３１を用いて説明する。
表示装置の一例として、ＥＬ素子を用いた表示装置について説明する。図２９（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図２９（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路４００３、走査線駆動回路４００４、検知回路４００７、および制御回路４００９が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、検知回路４００７、制御回路４００９または画素部４００２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。また、周辺駆動回路に用いられる駆動信号の一部は制御回路４００９からも供給される。
図２９（Ｂ）及び図２９（Ｃ）において、基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図２９（Ｂ）及び図２９（Ｃ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路４００３、検知回路４００７、および制御回路４００９が実装されている。
図２９（Ｂ）では、画素部４００２とＦＰＣ４０１８の間の基板４００１上に、信号線駆動回路４００３、検知回路４００７、および制御回路４００９が実装されている。また、図２９（Ｃ）では、ＦＰＣ４０１８上に信号線駆動回路４００３、検知回路４００７、および制御回路４００９が実装されている。
また図２９（Ｂ）及び図２９（Ｃ）においては、信号線駆動回路４００３、検知回路４００７、および制御回路４００９を別途形成し、基板４００１またはＦＰＣ４０１８に実装している例を示しているが、本発明の一態様はこの構成に限定されない。例えば、信号線駆動回路４００３、検知回路４００７、および制御回路４００９のそれぞれを構成する回路の一部を基板４００１上のシール材４００５によって囲まれている領域に設けてもよい。また、例えば、信号線駆動回路４００３、検知回路４００７、および制御回路４００９のそれぞれを構成する回路の一部をＦＰＣ４０１８に接して設けてもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図２９（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図２９（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、図２９（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図３０は、図２９（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図３０に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。図３０は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。
電極４０１５は、電極４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図３０では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１と、を例示している。図３０では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０が設けられている。また、絶縁層４１１２の上に隔壁４５１０が形成されている。
トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極４０１７を有し、電極４０１７上に絶縁層４１０３が形成されている。
電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。上記実施の形態で例示したトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、本発明の一態様の表示装置を信頼性の高い表示装置とすることができる。
なお、図３０では、トランジスタ４０１０およびトランジスタ４０１１として、上記実施の形態に示したトランジスタ４５１と同様の構造を有するトランジスタを用いる場合について例示している。
また、図３０に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のソース電極またはドレイン電極の一方の一部と、電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極４０１７と同じ導電層で形成されている。
なお、トランジスタ４０１０およびトランジスタ４０１１としてＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
一般に、表示装置に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を低減することができる。また、表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子から発せられる光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、電極４０３０、発光層４５１１、電極４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、電極４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、基板４００１、基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
例えば、電極４０３０、および電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、例えば、電極４０３０、および電極４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、例えば、電極４０３０、および電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
発光素子４５１３をトップエミッション構造とする場合は、電極４０３０を光の反射率の高い導電性材料を用いて形成する。このような材料としては、例えば、ＡｌやＡｇなどを含む材料が挙げられる。また、光の反射率の高い導電性材料と透光性を有する導電性材料の積層であってもよい。また、電極４０３１を透光性を有する導電性材料で形成すればよい。
また、発光素子４５１３をボトムエミッション構造とする場合は、電極４０３０を透光性を有する導電性材料で形成し、電極４０３１を光の反射率の高い導電性材料で形成すればよい。
また、発光素子４５１３をデュアルエミッション構造とする場合は、電極４０３０と電極４０３１を、透光性を有する導電性材料で形成すればよい。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
表示装置の他の一例として、図３１に、一つの画素にＥＬ素子と液晶素子を有する表示装置の断面構成例を示す。なお、説明の繰り返しを防ぐため、主に図３０に示した表示装置と異なる部分について説明する。
図３１に示す表示装置は、絶縁層４１０２上にトランジスタ４０１０ａ、トランジスタ４０１０ｂ、容量素子４０２０ａ、および容量素子４０２０ｂを有する。トランジスタ４０１０ａ、およびトランジスタ４０１０ｂは、トランジスタ４０１０と同様の構成を有する。また、容量素子４０２０ａ、および容量素子４０２０ｂは、容量素子４０２０と同様の構成を有する。トランジスタ４０１０ａは発光素子４５１３を駆動する機能を有し、トランジスタ４０１０ｂは液晶素子４０１３を駆動する機能を有する。
また、図３１に示す表示装置は、絶縁層４１０２の下方に反射電極４１３０、絶縁層４１０１、電極４１３１、配向膜４０３２、液晶層４００８、配向膜４０３３、スペーサ４０３５、電極４１３２、オーバーコート層４１３３、着色層４１３４、基板４００１、および偏光板４１３５を有する。
図３１に示す表示装置では、電極４０１５が絶縁層４１０１、絶縁層４１０２、および絶縁層４１０３に形成された開口において配線４０１４と電気的に接続されている。
液晶素子４０１３は、電極４１３１、電極４１３２、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜４０３２、および配向膜４０３３が設けられている。電極４１３１と電極４１３２は液晶層４００８を介して重畳する。また、電極４１３１は反射電極４１３０と重なる領域を有する。また、電極４１３１は反射電極４１３０を介してトランジスタ４０１０ｂのソースまたはドレインの一方と電気的に接続される。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、電極４１３１と電極４１３２との間隔（セルギャップ）を制御するために設けられている。なお、スペーサ４０３５として球状のスペーサを用いていても良い。
図３１に示す表示装置は、ボトムエミッション構造の発光表示装置としての機能と、反射型の液晶表示装置としての機能を有する。発光素子４５１３で発生した光４５２０は、基板４００１側から射出される。また、基板４００１側から入射した光４５２１は、反射電極４１３０で反射され、基板４００１側から射出される。なお、光４５２１は着色層４１３４を透過する際に特定の波長域が吸収され、光４５２１とは異なる波長域を有する光４５２２となる。ただし、入射する光４５２１の波長域が、着色層４１３４が透過する波長域よりも内側にあれば、光４５２２の波長域は光４５２１とほぼ変わらない。
基板４００１、および基板４００６は、基板２７１と同様の材料を用いることができる。絶縁層４１１２は、絶縁層２７５と同様の材料および方法で形成することができる。絶縁層４１１１は、絶縁層２２９と同様の材料および方法で形成することができる。絶縁層４１１０は、絶縁層２２８と同様の材料および方法で形成することができる。絶縁層４１０３は、絶縁層２７２と同様の材料および方法で形成することができる。絶縁層４１０１および絶縁層４１０２は、絶縁層２８１と同様の材料および方法で形成することができる。
反射電極４１３０、電極４１３１、および電極４１３２は、電極４０３０または電極４０３１と同様の材料および方法で形成することができる。ただし、図３１に示す表示装置では、反射電極４１３０を光の反射率の高い導電性材料で形成し、電極４１３１、および電極４１３２を透光性を有する導電性材料で形成する。
オーバーコート層４１３３としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁層を用いることができる。オーバーコート層４１３３を形成することによって、例えば、着色層４１３４中に含まれる不純物等をトランジスタや表示素子などに拡散することを抑制することができる。ただし、オーバーコート層４１３３は、必ずしも設ける必要はなく、オーバーコート層４１３３を形成しない構造としてもよい。
〔表示モジュール〕
上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図３２に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本明細書等に開示した半導体装置などを用いた電子機器の一例について説明する。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、非水系二次電池からの電力を用いた電動機や、燃料を用いたエンジンにより推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図３３（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作スイッチ２９０７等を有する。また、携帯型ゲーム機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図３３（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図３３（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図３３（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図３３（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図３３（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図３３（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図３３（Ｇ）に家庭用電気製品の一例として電気冷蔵庫を示す。電気冷蔵庫２９７０は、筐体２９７１、冷蔵室用扉２９７２、冷凍室用扉２９７３、および表示部２９７４等を有する。
図３３（Ｈ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
本実施の形態に示す電子機器には、本発明の一態様の半導体装置が搭載されている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳの構成について説明する。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅと定義する。
つまり、ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
〔試料の構成と作製方法〕
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
〔Ｘ線回折による解析〕
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図３４にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図３４において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。
図３４に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。
また、図３４に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
〔電子顕微鏡による解析〕
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図３５（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図３５（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
〔電子線回折パターンの解析〕
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
図３５（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図３５（Ｃ）、黒点ａ２の結果を図３５（Ｄ）、黒点ａ３の結果を図３５（Ｅ）、黒点ａ４の結果を図３５（Ｆ）、および黒点ａ５の結果を図３５（Ｇ）に示す。
図３５（Ｃ）、図３５（Ｄ）、図３５（Ｅ）、図３５（Ｆ）、および図３５（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図３５（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図３５（Ｈ）、黒点ｂ２の結果を図３５（Ｉ）、黒点ｂ３の結果を図３５（Ｊ）、黒点ｂ４の結果を図３５（Ｋ）、および黒点ｂ５の結果を図３５（Ｌ）に示す。
図３５（Ｈ）、図３５（Ｉ）、図３５（Ｊ）、図３５（Ｋ）、および図３５（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
〔元素分析〕
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
図３６には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図３６（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図３６（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図３６（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図３６（Ａ）、図３６（Ｂ）、および図３６（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図３６に示すＥＤＸマッピングの倍率は７２０万倍である。
図３６（Ａ）、図３６（Ｂ）、および図３６（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図３６（Ａ）、図３６（Ｂ）、および図３６（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。
図３６（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図３６（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図３６（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図３６（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
また、図３６（Ａ）、図３６（Ｂ）、および図３６（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。
また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図３６（Ａ）、図３６（Ｂ）、および図３６（Ｃ）より、ＧａＯＸ３などが主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 半導体装置
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１１６ トランジスタ
１１７ 容量素子
１２１ 配線
１２２ 配線
１２３ 配線
１２４ 配線
１２５ 配線
１２６ 配線
１２７ 配線
１２８ 配線
１２９ 配線
１３０ 配線
１３１ 配線
１３３ 配線
１４０ 回路
１４１ 電流源
１４２ トランジスタ
１４３ 配線
１５１ 期間
１５２ 期間
１５３ 期間
１５４ 期間
１５５ 期間
１５６ 期間
１５７ 期間
１５８ 期間
１６１ 期間
１６２ 期間
１６３ 期間
１７１ 期間
１７２ 期間
１７３ 期間
１７４ 期間
２１４ 層
２１６ 絶縁層
２２３ 電極
２２５ 絶縁層
２２６ 絶縁層
２２７ 絶縁層
２２８ 絶縁層
２２９ 絶縁層
２４２ 半導体層
２４６ 電極
２５５ 不純物
２６９ 領域
２７１ 基板
２７２ 絶縁層
２７３ 絶縁層
２７４ 酸化物半導体層
２７５ 絶縁層
２７６ 絶縁層
２７７ 絶縁層
２７８ ウェル
２８１ 絶縁層
２８２ 絶縁層
２８３ チャネル形成領域
２８４ ｎ型不純物領域
２８５ ｎ型不純物領域
２８６ 側壁絶縁層
２８７ 電極
２９１ トランジスタ
２９３ チャネル形成領域
２９４ ｐ型不純物領域
２９５ ｐ型不純物領域
２９６ 側壁絶縁層
２９７ 電極
２９９ 素子分離領域
３８２ Ｅｃ
３８６ Ｅｃ
３８７ Ｅｃ
３９０ トラップ準位
４１０ トランジスタ
４１１ トランジスタ
４２０ トランジスタ
４２１ トランジスタ
４２２ トランジスタ
４２５ トランジスタ
４２６ 発光素子
４３０ トランジスタ
４３１ トランジスタ
４３２ 液晶素子
４３３ 容量素子
４４０ トランジスタ
４４１ トランジスタ
４４２ トランジスタ
４４３ トランジスタ
４４４ トランジスタ
４４５ トランジスタ
４４６ トランジスタ
４４７ トランジスタ
４４８ トランジスタ
４５０ トランジスタ
４５１ トランジスタ
４５２ トランジスタ
４６１ トランジスタ
４６３ 容量素子
４６４ トランジスタ
４６５ ノード
４６６ ノード
４６７ ノード
４６８ トランジスタ
４７１ トランジスタ
４７２ トランジスタ
４７３ トランジスタ
４７４ トランジスタ
５００ 表示装置
５１１ 駆動回路
５１３ 検知回路
５１４ 制御回路
５２１ モニタ回路
５３１ 表示領域
５３２ 画素
５３４ 画素回路
５３５ 配線
５３６ 配線
５３７ 配線
２９００ 携帯型ゲーム機
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロホン
２９０６ スピーカ
２９０７ 操作スイッチ
２９０８ スタイラス
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９７０ 電気冷蔵庫
２９７１ 筐体
２９７２ 冷蔵室用扉
２９７３ 冷凍室用扉
２９７４ 表示部
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００７ 検知回路
４００８ 液晶層
４００９ 制御回路
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 電極
４０１７ 電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 容量素子
４０２１ 電極
４０３０ 電極
４０３１ 電極
４０３２ 配向膜
４０３３ 配向膜
４０３５ スペーサ
４１０１ 絶縁層
４１０２ 絶縁層
４１０３ 絶縁層
４１１０ 絶縁層
４１１１ 絶縁層
４１１２ 絶縁層
４１３０ 反射電極
４１３１ 電極
４１３２ 電極
４１３３ オーバーコート層
４１３４ 着色層
４１３５ 偏光板
４５１０ 隔壁
４５１１ 発光層
４５１３ 発光素子
４５１４ 充填材
４５２０ 光
４５２１ 光
４５２２ 光
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチセンサ
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリ
１００ａ 半導体装置
１１１ｓ スイッチ
１１６ｓ スイッチ
１５４ａ 期間
２４２ａ 半導体層
２４２ｂ 半導体層
２４２ｃ 半導体層
２４２ｉ 半導体層
２４２ｔ 半導体層
２４２ｕ 半導体層
２４４ａ 電極
２４４ｂ 電極
２４７ａ 開口
２４７ｂ 開口
２４７ｃ 開口
２４７ｄ 開口
２８８ａ コンタクトプラグ
２８８ｂ コンタクトプラグ
２８８ｃ コンタクトプラグ
２８９ａ 電極
２８９ｂ 電極
２８９ｃ 電極
２９２ａ 電極
２９２ｂ 電極
２９８ａ コンタクトプラグ
２９８ｂ コンタクトプラグ
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
４０１０ａ トランジスタ
４０１０ｂ トランジスタ
４０１８ｂ ＦＰＣ
４０２０ａ 容量素子
４０２０ｂ 容量素子
５１２ａ 駆動回路
５１２ｂ 駆動回路
５３４ａ 画素回路
５３４ｂ 画素回路

Claims (5)

  1. 第１トランジスタ乃至第６トランジスタと、容量素子と、を有し、
    前記第１トランジスタのソースまたはドレインの一方は第１配線と電気的に接続され、
    前記第１トランジスタのソースまたはドレインの他方は第１ノードと電気的に接続され、
    前記第１トランジスタのゲートは第２配線と電気的に接続され、
    前記第２トランジスタのソースまたはドレインの一方は前記第１ノードと電気的に接続され、
    前記第２トランジスタのソースまたはドレインの他方は第３配線と電気的に接続され、
    前記第２トランジスタのゲートは第４配線と電気的に接続され、
    前記第３トランジスタのソースまたはドレインの一方は第５配線と電気的に接続され、
    前記第３トランジスタのソースまたはドレインの他方は第２ノードと電気的に接続され、
    前記第３トランジスタのゲートは前記第１ノードと電気的に接続され、
    前記第４トランジスタのソースまたはドレインの一方は前記第２ノードと電気的に接続され、
    前記第４トランジスタのソースまたはドレインの他方は第６配線と電気的に接続され、
    前記第４トランジスタのゲートは第７配線と電気的に接続され、
    前記第５トランジスタのソースまたはドレインの一方は第８配線と電気的に接続され、
    前記第５トランジスタのソースまたはドレインの他方は第９配線と電気的に接続され、
    前記第５トランジスタのゲートは前記第２ノードと電気的に接続され、
    前記第６トランジスタのソースまたはドレインの一方は第９配線と電気的に接続され、
    前記第６トランジスタのソースまたはドレインの他方は第１０配線と電気的に接続され、
    前記第６トランジスタのゲートは前記第２ノードと電気的に接続され、
    前記容量素子は前記第１ノードと電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１トランジスタ乃至前記第６トランジスタの少なくとも一つは、酸化物半導体を含むことを特徴とする半導体装置。
  3. 第１トランジスタ乃至第７トランジスタと、容量素子と、電流源と、を有し、
    前記第１トランジスタのソースまたはドレインの一方は第１配線と電気的に接続され、
    前記第１トランジスタのソースまたはドレインの他方は第１ノードと電気的に接続され、
    前記第１トランジスタのゲートは第２配線と電気的に接続され、
    前記第２トランジスタのソースまたはドレインの一方は前記第１ノードと電気的に接続され、
    前記第２トランジスタのソースまたはドレインの他方は第３配線と電気的に接続され、
    前記第２トランジスタのゲートは第４配線と電気的に接続され、
    前記第３トランジスタのソースまたはドレインの一方は第５配線と電気的に接続され、
    前記第３トランジスタのソースまたはドレインの他方は第２ノードと電気的に接続され、
    前記第３トランジスタのゲートは前記第１ノードと電気的に接続され、
    前記第４トランジスタのソースまたはドレインの一方は前記第２ノードと電気的に接続され、
    前記第４トランジスタのソースまたはドレインの他方は第６配線と電気的に接続され、
    前記第４トランジスタのゲートは第７配線と電気的に接続され、
    前記第５トランジスタのソースまたはドレインの一方は第８配線と電気的に接続され、
    前記第５トランジスタのソースまたはドレインの他方は第９配線と電気的に接続され、
    前記第５トランジスタのゲートは前記第２ノードと電気的に接続され、
    前記第６トランジスタのソースまたはドレインの一方は第９配線と電気的に接続され、
    前記第６トランジスタのソースまたはドレインの他方は第１０配線と電気的に接続され、
    前記第６トランジスタのゲートは前記第２ノードと電気的に接続され、
    前記容量素子は前記第１ノードと電気的に接続され、
    前記第７トランジスタのソースまたはドレインの一方は前記電流源と電気的に接続され、
    前記第７トランジスタのソースまたはドレインの他方は前記第１ノードと電気的に接続され、
    前記第７トランジスタのゲートは第１１配線と電気的に接続されていることを特徴とする半導体装置。
  4. 請求項３において、
    前記第１トランジスタ乃至前記第７トランジスタの少なくとも一つは、酸化物半導体を含むことを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項に記載の半導体装置と、
    アンテナ、バッテリ、筐体、スピーカ、マイク、または操作スイッチと、を有する電子機器。
JP2016153729A 2015-08-07 2016-08-04 半導体装置および電子機器 Withdrawn JP2018005206A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015157174 2015-08-07
JP2015157174 2015-08-07
JP2016124397 2016-06-23
JP2016124397 2016-06-23

Publications (2)

Publication Number Publication Date
JP2018005206A true JP2018005206A (ja) 2018-01-11
JP2018005206A5 JP2018005206A5 (ja) 2019-09-05

Family

ID=58053041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016153729A Withdrawn JP2018005206A (ja) 2015-08-07 2016-08-04 半導体装置および電子機器

Country Status (2)

Country Link
US (1) US9704893B2 (ja)
JP (1) JP2018005206A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022106943A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031620A (ko) * 2015-09-11 2017-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US11133359B2 (en) * 2016-09-27 2021-09-28 Inuru Gmbh Integrated layered electronic display sheets for placement on product packaging and in printed media
CN112639944A (zh) 2018-09-12 2021-04-09 株式会社半导体能源研究所 显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120889A1 (en) 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP2003150107A (ja) 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP4350463B2 (ja) * 2002-09-02 2009-10-21 キヤノン株式会社 入力回路及び表示装置及び情報表示装置
US7961160B2 (en) 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP4501785B2 (ja) * 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
KR100739318B1 (ko) * 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100635500B1 (ko) * 2005-05-24 2006-10-17 삼성에스디아이 주식회사 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치
US7468485B1 (en) 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
EP1796070A1 (en) 2005-12-08 2007-06-13 Thomson Licensing Luminous display and method for controlling the same
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8058675B2 (en) 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5242152B2 (ja) 2007-12-21 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP2009265459A (ja) 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
JP5933160B2 (ja) 2008-12-04 2016-06-08 株式会社半導体エネルギー研究所 表示装置、電子機器及び移動体
JP2010266492A (ja) 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
TWI424412B (zh) 2010-10-28 2014-01-21 Au Optronics Corp 有機發光二極體之像素驅動電路
JP6018409B2 (ja) 2011-05-13 2016-11-02 株式会社半導体エネルギー研究所 発光装置
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
KR102358737B1 (ko) 2011-10-18 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI441138B (zh) 2011-12-30 2014-06-11 Au Optronics Corp 發光二極體電路，驅動發光二極體電路之方法及發光二極體顯示器
CN104170001B (zh) 2012-03-13 2017-03-01 株式会社半导体能源研究所 发光装置及其驱动方法
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101992665B1 (ko) 2012-12-26 2019-06-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102061554B1 (ko) 2013-05-28 2020-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
JP6633346B2 (ja) 2014-10-31 2020-01-22 株式会社半導体エネルギー研究所 表示装置
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022106943A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器

Also Published As

Publication number Publication date
US9704893B2 (en) 2017-07-11
US20170040344A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP7364715B2 (ja) 半導体装置
JP7427067B2 (ja) 半導体装置
US9953695B2 (en) Semiconductor device, electronic device, and semiconductor wafer
JP7217314B2 (ja) ヘッドマウントディスプレイ
US20240006418A1 (en) Transistor and method for manufacturing the same
JP2017130647A (ja) トランジスタ、半導体装置、および電子機器
JP2017112374A (ja) トランジスタ、半導体装置、および電子機器
JP2017130190A (ja) 電子機器、表示システム
US9704893B2 (en) Semiconductor device and electronic device
JP2020115659A (ja) 半導体装置
JP2017204637A (ja) トランジスタおよびその作製方法
US10290573B2 (en) Semiconductor device and electronic device
WO2017085598A1 (ja) 半導体装置、電子機器
JP2017204636A (ja) トランジスタ、およびその作製方法
JP2016173571A (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201001

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201125