JP2017513344A5

JP2017513344A5 -

Info

Publication number: JP2017513344A5
Application number: JP2016557627A
Authority: JP
Filing date: 2015-03-09
Publication date: 2017-09-21
Anticipated expiration: 2035-03-09

Claims

基板上の第１の領域内の複数の微細加工超音波トランスデューサセルと、前記基板上の第２の領域内の複数の相互接続部と、を含むデバイスを製造する方法であって、前記方法は、
前記基板上に誘電層スタックを形成するステップであって、前記誘電層スタックが、前記第１の領域内の前記微細加工超音波トランスデューサセルの各膜を画定する、ステップと、
前記第２の領域内の前記誘電層スタックを部分的にエッチング除去することによって前記第２の領域内の前記誘電層スタックの厚さを低減するステップと、
前記誘電層スタックの低減された厚さ部分に複数のトレンチをエッチングするステップであって、前記トレンチのそれぞれが前記第２の領域内の導電性コンタクトを露出させる、ステップと、
前記トレンチを導電性材料で少なくとも裏張りするステップと、
を含む、方法。
前記第２の領域内の前記誘電層スタックの厚さを低減する前記ステップが、前記誘電層スタック上にレジスト層を堆積させるステップと、リソグラフィマスクを介して前記レジスト層を現像するステップと、前記第２の領域から前記レジストを除去するステップと、を含む、請求項１に記載の方法。
前記第２の領域内の前記誘電層スタックの厚さを低減する前記ステップが、前記誘電層スタック上にハードマスクを堆積させるステップと、前記第２の領域を露出させるために前記ハードマスクをパターニングするステップと、を含む、請求項１に記載の方法。
前記基板上に誘電層スタックを形成する前記ステップが、前記第２の領域内の前記スタック内にエッチストップ層を形成するステップを更に含み、
前記第２の領域内の前記誘電層スタックを部分的にエッチング除去する前記ステップが、前記エッチストップ層上で前記エッチングステップを終了するステップを含む、
請求項１乃至３の何れか一項に記載の方法。
前記エッチストップ層を除去するステップを更に含む、請求項４に記載の方法。
前記基板上の前記第１の領域内に複数の第１の電極を形成するステップと、
前記第１の電極それぞれの上に犠牲材料層部分を形成するステップと、
前記犠牲材料層部分上に前記誘電層スタックの第１の誘電層を形成するステップと、
前記犠牲材料層部分それぞれの上の前記第１の誘電層上に各第２の電極を形成するステップと、
得られた構造を前記誘電層スタックの少なくとも１つの更なる誘電層によって被覆するステップと、
前記第１の誘電層及び前記少なくとも１つの更なる誘電層に複数の開口を形成するステップであって、各開口が前記犠牲材料部分の１つへのアクセスを提供する、ステップと、
前記開口を介して前記犠牲材料部分を除去するステップと、
前記第１の誘電層上に前記誘電層スタックの少なくとも第２の更なる誘電層を形成するステップであって、前記第２の更なる誘電層が前記開口を封止する、ステップと、
を更に含む、請求項１乃至５の何れか一項に記載の方法。
前記複数の第１の電極を形成する前記ステップが、前記基板上に第１の金属層を堆積させるステップと、前記第１の金属層をパターニングするステップと、を含み、前記パターニングするステップが、前記第２の領域内に前記導電性コンタクトを形成するステップを更に含む、請求項６に記載の方法。
前記第２の電極を形成する前記ステップが、前記第１の誘電層上に第２の金属層を堆積させるステップと、前記第２の金属層をパターニングするステップと、を含み、前記パターニングするステップが、前記第２の領域内に前記導電性コンタクトを形成するステップを更に含む、請求項６に記載の方法。
前記基板が平坦化スタック及び不動態化スタックの少なくとも１つを担持し、前記導電性コンタクトが前記平坦化スタック及び／又は前記不動態化スタックの下に配置される、請求項１乃至８の何れか一項に記載の方法。
基板上の第１の領域内の複数の微細加工超音波トランスデューサセルと、前記基板上の各導電性コンタクトへの接続を設けるための、前記基板上の第２の領域内の複数の相互接続部と、を含むデバイスであって、
前記第１の領域内の前記微細加工超音波トランスデューサセルの各膜を画定する、前記基板上の誘電層スタックを更に含み、
前記スタックが前記第２の領域において凹設される階段状の外形を前記誘電層スタックが有するように、前記複数の相互接続部が前記第２の領域内の前記誘電層スタック内に延び、前記誘電層スタックの一部が前記第２の領域から除去される、
デバイス。
前記スタックが前記第２の領域において少なくとも２ミクロン凹設されている、請求項１０に記載のデバイス。
前記膜がそれぞれ、少なくとも１００ミクロンの直径及び／又は少なくとも３ミクロンの厚さを有する、請求項１０又は１１に記載のデバイス。
前記第２の領域が前記デバイスの周辺領域である、請求項１０乃至１２の何れか一項に記載のデバイス。
各微細加工超音波トランスデューサセルが、空洞部によって第２の電極から分離される第１の電極を含み、前記第２の電極が前記誘電層スタックの第１の誘電層によって前記空洞部から分離されるように各第２の電極が前記膜に埋設されており、前記膜が、前記第２の電極上の前記誘電層スタックの少なくとも１つの更なる誘電層を更に含み、前記少なくとも１つの更なる誘電層が前記第１の誘電層よりも厚い、請求項１０乃至１３の何れか一項に記載のデバイス。
請求項１０乃至１４の何れか一項に記載のデバイスを含む、装置。