JP2017510902A5 - - Google Patents

Claims (10)

1. デバイスからアドレスを示すRead命令をキャッシュにおいて受信するステップと、
   前記キャッシュにおいて、前記デバイスに対応するマスター識別情報を調べるステップと、
   前記マスター識別情報に応じて、前記アドレスと関連するキャッシュラインが、前記キャッシュから前記キャッシュラインを追い出すときにメモリに書き込まれないことを示すために前記キャッシュにおいてNo-Writebackビットをセットするステップと
   を含む、方法。
2. No-Writebackビットがセットされていない他のキャッシュラインを追い出す前に、置換ポリシーに応答して前記キャッシュラインを追い出すステップ
   をさらに含む、請求項1に記載の方法。
3. デバイスによって、トランザクション属性にフラグをセットするステップであって、前記デバイスが、キャッシュの前記キャッシュラインを読み取るものである、ステップと、
   前記キャッシュラインが前記メモリに書き込まれないように、前記キャッシュラインと関連する前記No-Writebackビットを前記フラグに応答してキャッシュコントローラによってセットするステップと
   をさらに含む、請求項1または2に記載の方法。
4. キャッシュラインと関連するデータを記憶するためのストレージであって、各キャッシュラインが対応するNo-Writebackビットを有する、ストレージと、
   前記ストレージに結合されるコントローラであって、
   アドレスを示すリード命令をキャッシュにおいて受信することと、
   デバイスに対応するマスター識別情報を調べることと、
   前記マスター識別情報に応じて、前記アドレスと関連するキャッシュラインが前記キャッシュから前記キャッシュラインを追い出すときにメモリに書き込まれないことを示すために、前記キャッシュラインに対応するNo-Writebackビットをセットすることと
   を行うように構成される、コントローラと
   を含む、キャッシュ。
5. 前記コントローラが、No-Writebackビットがセットされていない他のキャッシュラインを追い出す前に、置換ポリシーに応答して前記キャッシュラインを追い出すようにさらに構成される、請求項4に記載のキャッシュ。
6. 装置であって、
   前記装置が、セルラーフォン、タブレット、およびコンピュータシステムからなるグループから選択され、
   前記装置が、請求項4または5に記載のキャッシュを備える、
   装置。
7. メモリと、
   デバイスと、
   前記デバイスに結合されるキャッシュであって、
   前記キャッシュは、前記キャッシュに記憶されたキャッシュラインのアドレスを示す、前記デバイスからのRead命令を受信するように構成され、
   前記キャッシュラインが、対応するNo-Writebackビットを有し、
   前記キャッシュは、前記デバイスに対応するマスター識別情報を調べるように構成され、
   前記キャッシュは、前記マスター識別情報に応じて、前記キャッシュラインが前記キャッシュから前記キャッシュラインを追い出すときに前記メモリに書き込まれないことを示すために、前記No-Writebackビットをセットするように構成される、
   キャッシュと
   を含む、システム。
8. 前記キャッシュが、No-Writebackビットがセットされていない他のキャッシュラインを追い出す前に、置換ポリシーに応答して前記キャッシュラインを追い出すようにさらに構成される、請求項7に記載のシステム。
9. 前記デバイスが、前記キャッシュの前記キャッシュラインを読み取るためにトランザクション属性にフラグをセットするように構成され、
   前記キャッシュが、前記フラグがセットされるのに応答して、前記キャッシュラインが前記メモリに書き込まれないように、前記No-Writebackビットをセットするように構成される、
   請求項7または8に記載のシステム。
10. 前記デバイスがディスプレイである、請求項7に記載のシステム。