DE69622079T2 - Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem - Google Patents

Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem

Info

Publication number
DE69622079T2
DE69622079T2 DE69622079T DE69622079T DE69622079T2 DE 69622079 T2 DE69622079 T2 DE 69622079T2 DE 69622079 T DE69622079 T DE 69622079T DE 69622079 T DE69622079 T DE 69622079T DE 69622079 T2 DE69622079 T2 DE 69622079T2
Authority
DE
Germany
Prior art keywords
cache
multiprocessor system
memory accesses
rapid initiation
coherent multiprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69622079T
Other languages
English (en)
Other versions
DE69622079D1 (de
Inventor
Statyanarayana Mishtala
Zahir Ebrahim
Loo William C Van
Raymond Ng
Iii Louis F Coffin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of DE69622079D1 publication Critical patent/DE69622079D1/de
Application granted granted Critical
Publication of DE69622079T2 publication Critical patent/DE69622079T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/0822—Copy directories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0884—Parallel mode, e.g. in parallel with main memory or CPU
DE69622079T 1995-03-31 1996-03-15 Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem Expired - Fee Related DE69622079T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41492195A 1995-03-31 1995-03-31

Publications (2)

Publication Number Publication Date
DE69622079D1 DE69622079D1 (de) 2002-08-08
DE69622079T2 true DE69622079T2 (de) 2002-10-31

Family

ID=23643589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69622079T Expired - Fee Related DE69622079T2 (de) 1995-03-31 1996-03-15 Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem

Country Status (5)

Country Link
US (1) US5987579A (de)
EP (1) EP0738977B1 (de)
JP (1) JPH0926930A (de)
DE (1) DE69622079T2 (de)
SG (2) SG103243A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327640B1 (en) * 1997-03-07 2001-12-04 Advanced Micro Devices, Inc. Overlapping peripheral chip select space with DRAM on a microcontroller with an integrated DRAM controller
DE69717124T2 (de) * 1997-12-11 2003-07-17 Bull Sa Verfahren zum Lesen von Daten auf einem gemeinsamen Speicher in einem Multiprozessor-Rechnersystem
US6266716B1 (en) 1998-01-26 2001-07-24 International Business Machines Corporation Method and system for controlling data acquisition over an information bus
US6098115A (en) * 1998-04-08 2000-08-01 International Business Machines Corporation System for reducing storage access latency with accessing main storage and data bus simultaneously
JP2000330965A (ja) * 1999-03-17 2000-11-30 Hitachi Ltd マルチプロセッサシステム及びそのメモリアクセストランザクションの転送方法
KR100287190B1 (ko) * 1999-04-07 2001-04-16 윤종용 선택되는 메모리 모듈만을 데이터 라인에 연결하는 메모리 모듈 시스템 및 이를 이용한 데이터 입출력 방법
JP2001167077A (ja) 1999-12-09 2001-06-22 Nec Kofu Ltd ネットワークシステムにおけるデータアクセス方法、ネットワークシステムおよび記録媒体
US6681320B1 (en) 1999-12-29 2004-01-20 Intel Corporation Causality-based memory ordering in a multiprocessing environment
US20030093632A1 (en) * 2001-11-12 2003-05-15 Intel Corporation Method and apparatus for sideband read return header in memory interconnect
US7310709B1 (en) * 2005-04-06 2007-12-18 Sun Microsystems, Inc. Method and apparatus for primary cache tag error handling
US20070186052A1 (en) * 2006-02-07 2007-08-09 International Business Machines Corporation Methods and apparatus for reducing command processing latency while maintaining coherence
US8209458B1 (en) * 2006-02-15 2012-06-26 Marvell Israel (M.I.S.L.) Ltd. System and method for DRAM bank assignment
US20150293847A1 (en) * 2014-04-13 2015-10-15 Qualcomm Incorporated Method and apparatus for lowering bandwidth and power in a cache using read with invalidate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858111A (en) * 1983-07-29 1989-08-15 Hewlett-Packard Company Write-back cache system using concurrent address transfers to setup requested address in main memory before dirty miss signal from cache
US4847758A (en) * 1987-10-30 1989-07-11 Zenith Electronics Corporation Main memory access in a microprocessor system with a cache memory
JPH02205963A (ja) * 1989-01-27 1990-08-15 Digital Equip Corp <Dec> 読取中断処理
EP0380842A3 (de) * 1989-02-03 1991-06-12 Digital Equipment Corporation Verfahren und Vorrichtung zur Schnittstellenbildung zwischen einer Systemsteuereinheit für ein Multiprozessorsystem und den zentralen Verarbeitungseinheiten
US5210848A (en) * 1989-02-22 1993-05-11 International Business Machines Corporation Multi-processor caches with large granularity exclusivity locking
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JPH04233642A (ja) * 1990-07-27 1992-08-21 Dell Usa Corp キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法
US5278801A (en) * 1992-08-31 1994-01-11 Hewlett-Packard Company Flexible addressing for drams
US5396619A (en) * 1993-07-26 1995-03-07 International Business Machines Corporation System and method for testing and remapping base memory for memory diagnostics
US5553270A (en) * 1993-09-01 1996-09-03 Digital Equipment Corporation Apparatus for providing improved memory access in page mode access systems with pipelined cache access and main memory address replay

Also Published As

Publication number Publication date
SG40847A1 (en) 1997-06-14
JPH0926930A (ja) 1997-01-28
EP0738977A1 (de) 1996-10-23
EP0738977B1 (de) 2002-07-03
DE69622079D1 (de) 2002-08-08
US5987579A (en) 1999-11-16
SG103243A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
DE69617509T2 (de) Vorrichtung und Verfahren zur Feststellung von Objekttypen in einem verteilten Objektsystem
DE19782177T1 (de) Verfahren und Einrichtung zur Durchführung von TLB-Shootdown-Operationen in einem Multiprozessorsystem
DE69414784T2 (de) Vorrichtung und Verfahren zur Formmodellierung
DE69636438D1 (de) Verfahren und vorrichtung zur gestaltung von gefässprothesen
DE69606885D1 (de) Verfahren und vorrichtung zur durchführung von bereichserweiterten tcas
DE69604291T2 (de) Vorrichtung und verfahren zur informationsverarbeitung mit einem mechanismus zur erzeugung und entfernung von speicherzugriffsaufforderungen
ATE230541T1 (de) Vorrichtung und verfahren zur maskierung von latenzeffekten in einem nachrichtenverteilungssystem
DE69620994T2 (de) Verfahren und vorrichtung zum durchführen von elektronischem handel
DE69611927T2 (de) Vorrichtung und verfahren zum bestimmen des standorts von objekten
DE69522595T2 (de) Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem
DE69634460D1 (de) Vorrichtung und Verfahren zum Verwalten der Datenbankzugriffe
DE69600392D1 (de) Vorrichtung und verfahren zum gestalten von bahndefiniertenkurven
DE69628087D1 (de) Vorrichtung und Verfahren zur Verwaltung von Rechnerprozessen
DE69627604D1 (de) Verfahren und vorrichtung zum verarbeiten von e/a-anforderungen
DE69616142D1 (de) Verfahren und Vorrichtung zur Flüssigentwicklung und Übertragung
DE69628073D1 (de) Vorrichtung und Verfahren zur Verwaltung von Objektsammlungen
DE69623879T2 (de) Vorrichtung und Verfahren zur Volumenermittlung
DE69628494D1 (de) Vorrichtung und Verfahren zur Koordinateneingabe
DE69622079T2 (de) Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem
DE69025524T2 (de) Vorrichtung und Verfahren zur Steuerung von Speicherzugriffsanforderungen in einem digitalen Datenverarbeitungssystem
DE69624693T2 (de) Verfahren und vorrichtung zur ausführung eines anwendungsprogramms
DE69402217T2 (de) Vorrichtung und Verfahren zur Wärmespeicherung
DE69605122D1 (de) Verfahren und vorrichtung zur prüfung von gewindeverbindungen und gewindeteilen
DE69606154T2 (de) Verfahren und Vorrichtung zur Vorbehandlung von Oberflächen
DE69503519D1 (de) Verfahren und vorrichtung zum einwickeln von kugelförmigen gegenständen

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee