JPH0354649A - バッファ記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、計算機のバッファ記憶装置の制御方式に係り
、特にバッファ記憶装置における主記憶装置への書き戻
し方式のなかのストアイン方式を改善したものに関する
。

［従来の技術］ 情報処理システムにおいて、第５図に示すように、主記
憶装置５１に記憶する情報に対する演算装置５３からの
アクセス速度を実質的に高速化する手段として、高速で
小容量のバッファ記憶装置（キャッシュメモリともいう
）５２を設ける方式が採用されている。

この方式においては、アクセスした主記憶装置上の情報
の写をバッファ記憶装置に保持する。その後の主記憶ア
クセス要求において、目的の情報の写がバッファ記憶装
置にある場合には、主記憶装置にアクセスすることなく
、バッファ記憶装置上の情報を使用する。これにより、
実質上バッファ記憶装置のアクセス速度て“主記憶装置
の情報を得ることができる。

上記のアクセス高速化方式は、バッファ記憶装置内に写
のある情報に対して書き込みが行われた場合の制御方式
で２つに分けられる。１つは書き込みのたびにバッファ
記憶装置と主記憶装置の両方の情報を更新する方法であ
る。もう１つは書き込み時点ではバッファ記憶装置内の
情報のみを更新し、かつ更新が行われたことを記録して
おくだけで、その情報の追い出しが必要になるまで主記
憶装置への書き戻しを遅らせる方法である。前者をスト
アスル一方式、後者をストアイン方式（またはスワップ
方式）と呼ぶ。ストアイン方式は、主記憶装置へのアク
セス回数を減少させる利点がある。

［発明が解決しようとする課Ｍ］ 上述したようにストアイン方式はバッファ記憶装置上だ
けで書き込みを完了させてしまう方式であり、その代わ
り情報を追い出すときには、その内容を主記憶装置上に
書き戻す必要がある。

しかし、従来のものでは、バッファ記憶装置から情報を
追い出すときに、その内容を一律ないし機械的に主記憶
装置に書き戻していたので、実際には主記憶装置に書き
戻す必要のない情報まで書き戻すという欠点があった。

例えばミニコンピュータやユニックスで主に用いられる
コンパイラ言語の一種であるＣ言語のようなコンパイラ
言語を用いた場合、手続き呼び出しのたびに、戻り番地
を保存するためのレジスタの退避域や演算レジスタの内
容を保存するための一時変数域等がスタック中に確保さ
れる。この領域は手続実行中は有効な情報を保持するが
、手続から復帰した時点で意味を失う。このことはＣ言
語の他にＦＯＲＴＲＡＮやＰＡＳＣＡＬなどコンパイラ
が記憶領域管理するものについて共通にいえることであ
る。

このように従来のストアイン方式のバッファ記憶装置で
は、スタック中への書き込みが行われると、手続からの
復帰後もその情報が残るため、追い出しが必要になった
場合に、不要な書き戻しが発生していた。

本発明の目的は、バッファ記憶装置に記憶される情報に
主記憶装置への書き戻しの要／不要情報を付することに
よって、上述した従来技術の欠点を解消して、ストアイ
ン方式のバッファ記憶装置において発生する主記憶装置
への不要な書き戻しをなくすようにしたバッファ記憶制
御方式を提供することにある。

［課題を解決するための手段］ 本発明のバッファ記憶制御方式は、目的の情報の写がバ
ッファ記憶装置中に存在しない読み出しミス時には主記
憶装置にアクセスして目的の情報をバッファ記憶装置に
格納し、主記憶装置中の情報の写がバッファ記憶装置中
に存在するとき行われる写に対する書込み時にはバッフ
ァ記憶装置内の情報のみを更新し、情報をバッファ記憶
装置から追い出す時にその情報を主記憶装置に書き戻す
ように構或されている。

このような構成のバッファ記憶制御方式において、バッ
ファ記憶装置中の情報の最小アクセス単位毎に該当する
情報が廃棄可能かどうかを記録する手段を備えている。

また、廃棄可能かどうかの記録を イ．読み出しミス時には真に初期化し ロ．書き込み時には偽にし 八〇廃棄指示が行われたときには真にし二，その他の場
合は状態を保持する ように制御する手段を備えている。

そしてさらに、バッファ記憶装置から情報を追い出す際
に、該当する廃棄指示記録が真であったら、主記憶装置
への書き戻しを抑止する手段と、命令中において、バッ
ファ記憶装置の読み出し参照後、その情報について上記
廃棄指示を行なう方法を持つ命令セットとを備えて構成
されたものである． ［作用コ バッファ記憶装置中の情報がアクセスされると、制御手
段により次のように廃棄可能かどうかの判断がなされ、
その結果が記録手段に記録される。

まず、バッファ記憶装置からの読み出しミス時にはその
情報についての廃棄可能かどうかの判断記録は“真”に
初期化され、書き込み時には“偽”にされる。読み出し
ミス時に“真′゜にして廃棄可能とするのは、その情報
が主記憶装置の情報と同じだからである。また、書込み
時に“偽”とするのは、その情報が主記憶装置の情報と
異なるものとなり、書き戻しが必要となるからである。

次に、手続きが呼び出されるような場合においては、ス
タック中に確保されて手続き実行中に有効となる情報が
手続き復帰後は意味を失うことが、予め命令セットによ
って把握されるため、このような意味を失う情報につい
ての記録は廃棄指示が行われる。

そして、その他の場合は廃棄可能かどうかの記録が更新
されることなく保持される。

従って、バッファ記憶装置から情報の追い出しが必要に
なった場合に、追い出し情報についての廃棄可能かどう
かの記録が抑止手段によってチェックされ、記録が真で
あれば書き戻しが抑止される。このため、主記憶装置へ
の不要な書き戻しが発生することがない。

［実施例］ 以下、マッピング方式としてダイレクトマッピング方式
を採用したストアイン方式のバッファ記憶装置を例とし
て本発明の実施例を第ｌ図〜第４図を用いて説明する． この例においては、バッファ記憶装置のブロックサイズ
を１６バイト、最小アクセス単位をバイト、バッファ記
憶装置と情報処理装置の間での転送単位を４バイト（１
ワード）とする。

第２図はバッファ記憶装置５２の構成をブロック図で示
したものである。バッファ記憶装置５２は、目的とする
情報がバッファ記憶装置内にある確率を高めるために、
主記憶装置から情報を読み出すときに目的の情報だけで
なく、その前後の情報も一緒に読み出してこれを記憶す
る（この単位をブロックと呼び、既述したように本実施
例ではこのブロックサイズが１６バイトである）。

バッファ記憶装置５２は大きく分けて、ディレクトリ部
２１、制御部２２、データ部２３の３つの要素で構成さ
れる。

データ部２３は主記憶装置の情報の写を記憶する。デー
タ部２３とディレクトリ部２１はそれぞれブロックに分
割され、ブロック毎に１対１に対応する。ディレクトリ
部２１はデータ部２３の各ブロック対応に制御情報を保
持する。制御部２２は与えられたアドレス、ディレクト
リ部２１の情報を用いて、バッファ記憶装置５２のヒッ
ト／ミスの判定（バッファ記憶装置内に目的の情報が見
付かるか、見付からないかの判定〉、情報の置き換え、
ディレクトリ情報の更新等を制御する。

このように楕戒されているバッファ記憶装置において、
本実施例では、特にディレクトリ部２１において保持す
る情報と、書き戻し制御の方法とに特徴を持たせている
。

第１図に本実施例の特徴となる部分の詳細構戒を示す。

本構成では、ディレクトリ部２１はページ番号１２、有
効（Ｖａｌｉｄ）ビット１３（有効のとき“１”無効と
き“”ｏ”＞、廃棄ビット１４（ｄ１５〜ｄＯ）から成
る。この廃棄ビット１４が本発明の廃棄可能かどうかを
記録する手段となる。

廃棄ビット１４は第３図にも示すように、ブロックの１
バイト毎に１ビット存在し、１ブロックで１６ビットあ
る。これらのビットはブロックを追い出す際に、主記憶
装置への書き戻しが必要がどうかを指示する。このビッ
トが“１”のとき、ブロック中の対応するバイトは書き
戻す必要がない。

廃棄指示ビット１４は以下のような状況のとき第２図の
制御部２２によって更新される。この制御部２２が本発
明の記録を制御する手段となる。

■目的の情報にアクセスする場合に、その情報がバッフ
ァ記憶装置中になければ主記憶装置にアクセスして目的
のデータを含むブロックで読み出してバッファ記憶装置
中に格納するとき、即ち主記憶装置からバッファ記憶装
置へ新たに写を取るとき、 （ａ）アクセスが読み出しの場合は全て“１”。

バッファ記憶装置に写した情報は新たなものであり、こ
の情報を読み出す分には情報内容に変化はなく主記憶装
置の情報と同じであるから、廃棄しても構わないことに
よる。

（ｂ）アクセスが書き込みの場合は、書き込み位置に対
応するビットのみ′゛０”とする。本来′゛１”とする
べきであるが、（ａ＞で説明したように読みだし時に′
゛１”に更新されるから、むしろ次の■の書き込み時と
の整合を図るため゛０”としている。他は゛゜１”とす
る。

■目的の情報にアクセスする場合に、その写しが既にバ
ッファ記憶装置中にあり、その写しを更新する時、即ち
バッファ記憶装置でヒットした書き込み時、 書き込み位置に対応するビットを“０′゜とする。

主記憶装置内の情報は古いままだから、最新の情報を主
記憶装置へ写す必要があることによる。他は変更しない
。

■目的の情報にアクセスする場合に、その写しが既にバ
ッファ記憶装置中にあり、その写しを読み出す時、即ち
バッファ記憶装置でヒットした読み出し時で、廃棄指示
があった場合、 読み出し位置に対応するビットを“１″とする．他は変
更しない。

以上の結果、真に主記憶装置への書き戻しが必要な場合
のみ、該当するブロックのバイトの廃棄指示ビットが“
０”となっていることになる。従って、ブロックの追い
出しを行なう際に、主記憶装置への書き戻しをするかど
うかを決定する論理は次のようになる。

ＷｒｉｔｅＢａｃｋ　＝　（Ｖａｌｉｄ　　−　Ｓａｍ
ｅＰａａｅ＊　）　　−　　（ｄｌ５・・・・・ｄＯ＊
） ＊印は負論理を示す． ここで各信号は第ｌ図の符号と次のように対応する。

２　６　：　ＷｒｉｔｅＢａｃｋ　．主記憶装置へ書き
戻すことを指示する。゛１”のとき書き戻す。

２　２　：　ＳａｍｅＰａｇｅ　　：与えられたアドレ
スのページ番号１０とディレクトリ部２１のページ番号
１２との比較結果を示す。“０”のとき一致している。

２３：Ｖａｌｉｄ　　　　；該当ブロックの情報が有効
か無効かを示す。“１”の時有効。

２４：ｄｌ５・・・ｄＯ：バイト毎の廃棄指示ビット．
１１　１　１＋の時書き戻し不要。

以上の論理により、有効な情報の格納されたブロックを
追い出す必要があるとき、前記情報が廃棄指示されてい
たならば主記憶装置への書き戻しが抑止されることにな
る。

さて、第１図をさらに具体的に説明する。

アドレスの下位ビットに設けたエントリ番号１１により
ディレクトリ部２１のブロックの１つが選択されるよう
になっている。ディレクトリ部２１のページ番号１２は
アドレスの上位ビットに設けたページ番号１０と比較す
べく比較器１５に入力される。また１６ビット構戒の廃
棄ビット１４はこれらビットのいずれかが“０”のとき
非廃棄出力、即ち“１”出力を出すＮＡＮＤ回路１６に
入力される。このＮＡＮＤ囲路ｌ６の出力と有効ビット
１３とは、ＡＮＤ回！１ｔ　１　７に入力され、そして
比較器１５の出力は反転した上で同じ＜ＡＮＤ回路１７
に入力され、これら入力がすべて“１”のときＷｒｉｔ
ｅＢａＣｋ信号“１”を出力するようになっている。

上記比較器１５，ＮＡＮＤ回路１６．ＡＮＤ回ｌｉｔ　
ｉ　７で、本発明の書き戻しを抑止する手段を構威して
いる。

さて、上記のような構戒において、与えられたアドレス
の下位ビットであるエントリ番号１１によってディレク
トリ部２１の１ブロックが選ばれる。ディレクトリ部２
１からは選ばれたブロックのページ番号１２．有効ビッ
ト１３，廃棄ビット１４がディレクトリ部２ｌから出力
される。ブロックのページ番号１２はアドレスの上位ビ
ットであるページ番号１０と比較器１５により比較され
る。もし一致してＳａｍｅＰａＱｅ信号２２が“０″と
なれば、Ｖａｌｉｄ信号２３が１１　１　１＋である場
合に、ＡＮＤ回路１７からＮＡＮＤ回路１６の出力を叶
ｉｔｅＢａｃｋ信号２６として出力する。即ち、有効な
情報の格納されたブロックをバッファ記憶装置から追い
出す必要があるとき、前記情報が廃棄指示されていたな
らば、換言すると追い出されるブロックの全ての廃棄指
示ビット信号２４がオール″“１”であれば、主記憶装
置への書き戻しが抑止される。

これに対し廃棄指示ビット信号２４の少なくとも一つが
゛０”であれば、書き戻しが必要であるとして主記憶装
置への書き戻しが実行される。

一方、比較器ｌ５の比較結果が一致していない場合には
、バッファ記憶装置中に目的とする情報が格納されてい
ないため、主記憶装置から目的とする情報を読み出す。

この場合、アドレスの上位ビットであるページ番号１０
と主記憶装置から読み出してきた情報を、バッファ記憶
装置の対応したブロックに前記廃棄指示ビットも含めて
書き込む。

次に、第４図（ａ）（ｂ）を用いて本実施例の作動をコ
ンパイラによる書き戻し制御を含めて説明する。

第４図（ａ）においてバッファ記憶装置からの目的の情
報の読み出しミス時には、廃棄ビットを真、即ち“ｌ”
に初期化し（ステップ４０１，４０２，４０５）、書き
込み時には偽、即ち゛Ｏ′”にする（ステップ４０１，
４０４）。

そして、コンパイラにより廃棄指示が行われたときには
廃棄ビットを゛Ｉ　Ｉ１にし（ステップ４０３．４０６
）、その他の場合は状態を保持する（ステップ４０７〉
。

第４図（ｂ）において、バッファ記憶装置のブロックを
追い出す際に、該当する廃棄指示記録が全て゛１”か、
あるいは“″０″が一つでも含まれるかを判断する（ス
テップ５０ｌ〉。廃棄指示記録が全て“Ｉ　ＩＩであっ
たら、主記憶装置への書き戻しを抑止する（ステップ５
０２〉。逆に“゜０”が一つでも含まれていれば、主記
憶装置への書き戻しを行う（ステップ５０３）。

ここで、コンパイラによる廃棄指示について説明する。

コンパイラは、実行時における情報の記憶領域割り付け
及びその操作方法を指示する。

この記憶領域管理の方法は、Ｃ言語にあっては動的割り
付け方法がとられる。即ち、プログラム実行時に記憶領
域を管理する。このためにスタック技法を使用して、記
憶領域はスタック上にとられ、ブロックの入口／出口で
割り付け／解放がなされる． 従って、手続き呼び出しのたびにスタック中に確保され
るレジスタの退避域．一時変数域等については、その割
り付け／解放を予めコンパイラがこれを知ることができ
、そのような手続きの場合には、廃棄指示ビットに゛゜
１”を立てるよう指示することが可能となる。このよう
に命令中において、記憶装置の読み出し参照後、その情
報の廃棄指示を行なう方法を持つ命令セットを用意する
。

その結果、手続き呼び出しのたびにスタック中に確保さ
れた領域への書き込みが行われ、手続きからの復帰後に
その情報が残っていても、追い出しが必要になった場合
に、必要なもののみ書き戻すことが可能となる。

なお、本実施例では、主記憶装置とバッファ記憶装置と
のブロックの対応付けであるマッピング方式をダイレク
トマッピング方式とした場合について説明したが、本発
明はフルソシアティブ方式やセットアソシアティブ方式
等他の方式にも適用できる。

［発明の効果］ 以上説明したように本発明によれば、スタックの情報の
ように、その後意味を失うような書き戻し不要な情報に
ついては、更新が行われても主記憶装置への書き戻しは
行なわれなくなる。従って、追い出し時の処理が減り、
主記憶装置のバスのトラヒックが減少し、システム性能
を向上することができる。

【図面の簡単な説明】

第１図は本発明によるバッファ記憶制御方式を実施する
ための構或例を示すバッファ記憶装置のディレクトリ部
周りのブロック図、第２図はバッファ記憶装置の基本構
戒図、第３図はブロックにおける廃棄ビットの説明図、
第４図は本実施例の廃棄ビット・書き戻し制御の動作説
明図、第５図はバッファ記憶装置の原理図である。 ｌ４は情報が廃棄可能かどうかを記録する手段であるデ
ィレクトリに設けられた廃棄ビット、１５．１６．１７
は主記憶装置への書き戻しを抑止する手段を構戒する比
較器，ＮＡＮＤ回路，ＡＮＤ回路、２２は廃棄可能かど
うかの記録を制御する手段、５２はバッファ記憶装置、
５１は主記憶装置である。 ７’Ｕ７クにおける廃棄ヒ゛１トの説明図第３図 本実施例の廃棄Ｌ゛７ト制御の動作説明第４図（ａ） 本実施例の書き戻し制御の動作説明 第４図（ｂ）

Claims (1)

1. 【特許請求の範囲】 目的の情報の写がバッファ記憶装置中に存在しない読み
   出しミス時には主記憶装置にアクセスして目的の情報を
   バッファ記憶装置に格納し、主記憶装置中の情報の写が
   バッファ記憶装置中に存在するとき行われる写に対する
   書込み時にはバッファ記憶装置内の情報のみを更新し、 情報をバッファ記憶装置から追い出す時にその情報を主
   記憶装置に書き戻すようにしたバッファ記憶制御装置に
   おいて、 バッファ記憶装置中の情報の最小アクセス単位毎に該当
   する情報が廃棄可能かどうかを記録する手段と、 廃棄可能かどうかの記録を イ、読み出しミス時には真に初期化し ロ、書き込み時には偽にし ハ、廃棄指示が行われたときには真にし ニ、その他の場合は状態を保持する ように制御する手段と、 バッファ記憶装置から情報を追い出す際に、該当する廃
   棄指示記録が真であったら、主記憶装置への書き戻しを
   抑止する手段と、 命令中において、バッファ記憶装置の読み出し参照後、
   その情報について上記廃棄指示を行なう方法を持つ命令
   セットと を備えていることを特徴とするバッファ記憶制御方式。