JP2017228645A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017228645A
JP2017228645A JP2016123654A JP2016123654A JP2017228645A JP 2017228645 A JP2017228645 A JP 2017228645A JP 2016123654 A JP2016123654 A JP 2016123654A JP 2016123654 A JP2016123654 A JP 2016123654A JP 2017228645 A JP2017228645 A JP 2017228645A
Authority
JP
Japan
Prior art keywords
support
semiconductor chip
fixing sheet
sheet
temporary fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016123654A
Other languages
English (en)
Other versions
JP6769132B2 (ja
Inventor
増子 崇
Takashi Masuko
崇 増子
省吾 祖父江
Shogo Sobue
省吾 祖父江
敏央 野中
Toshinaka Nonaka
敏央 野中
鈴木 直也
Naoya Suzuki
直也 鈴木
高橋 宏
Hiroshi Takahashi
高橋  宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2016123654A priority Critical patent/JP6769132B2/ja
Publication of JP2017228645A publication Critical patent/JP2017228645A/ja
Application granted granted Critical
Publication of JP6769132B2 publication Critical patent/JP6769132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】半導体チップに対する応力を低減することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置10の製造方法は、樹脂組成物を有する仮固定シート2を支持体1に積層する工程と、仮固定シート2に半導体チップ3を仮固定する工程と、仮固定シート2に仮固定された半導体チップ3を覆う封止体4を形成する工程と、支持体1と反対側に位置する半導体チップ3の表面3aが露出するように封止体4を研削する工程と、封止体4から露出した半導体チップ3の表面に再配線5を形成する工程と、半導体チップ3から支持体1を剥離する工程と、を含む。支持体1を剥離する工程において、支持体1を通して仮固定シート2に放射エネルギー8を照射することにより、仮固定シート2の樹脂組成物を分解して支持体1を剥離する。【選択図】図3

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の製造方法として、支持体に仮固定された半導体チップを封止樹脂より封止し、続いて、支持体を剥離した後、得られた封止物を個片化して半導体装置を得る製造方法が知られている。このような製造方法において、封止樹脂が硬化して成る封止体を研削する技術が提案されている(例えば、特許文献1及び特許文献2を参照)。これによれば、半導体装置の薄型化を図ることができる。
特許第3420748号公報 特許第3666576号公報
研削後に再配線を形成するファンアウト型ウェハレベルパッケージ及びファンアウト型パネルレベルパッケージのような薄型かつ高密度の半導体装置の製造では、研削による薄型化に加えて、薄厚の半導体チップを適用することも重要な要素となる。したがって、半導体チップの割れ及び欠けなどの破損を抑制するために、半導体チップに加わる応力(ストレス)を低減することが可能な半導体装置の製造方法が求められている。
そこで本発明は、半導体チップの破損を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、樹脂組成物を有する仮固定シートを支持体に積層する工程と、仮固定シートに半導体チップを仮固定する工程と、仮固定シートに仮固定された半導体チップを覆う封止体を形成する工程と、支持体と反対側に位置する半導体チップの表面が露出するように封止体を研削する工程と、封止体から露出した半導体チップの表面に配線を形成する工程と、半導体チップから支持体を剥離する工程と、を含み、支持体を剥離する工程において、支持体を通して仮固定シートに放射エネルギーを照射することにより、樹脂組成物を分解して支持体を剥離する。
この半導体装置の製造方法では、半導体チップが仮固定シートにより支持体に仮固定された状態で種々の工程が行われる。このため、これらの工程において半導体チップに加わる応力を低減することができる。また、支持体の剥離は、支持体を通して仮固定シートに放射エネルギーを照射し、仮固定シートの樹脂組成物を熱分解することにより行われる。このため、支持体を容易に剥離することができ、剥離の際に半導体チップに加わる応力を低減することができる。よって、半導体チップの破損を抑制することが可能となる。
また、支持体を剥離する工程において、1064nmの波長の光を発生するYAGレーザーによって放射エネルギーを供給してもよい。この場合、仮固定シートにカーボンブラックなどの安価な光吸収剤(光熱変換成分)を添加することにより、支持体の剥離性を高めることができる。これにより、組み合わせる仮固定シートの設計が容易となる。
また、仮固定シートとして、光熱変換成分を有する樹脂シートを用いてもよい。この場合、放射エネルギーの照射により仮固定シートの温度が上昇するので、樹脂組成物の熱分解を促進できる。
本発明によれば、半導体チップに対する応力を低減することが可能な半導体装置の製造方法を提供することができる。
本実施形態に係る半導体装置の製造方法を説明する概略断面図である。 本実施形態に係る半導体装置の製造方法を説明する概略断面図である。 本実施形態に係る半導体装置の製造方法を説明する概略断面図である。
以下、添付図面を参照しながら本発明の好適な実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明は省略する。図面の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
図1(a)〜図1(d)、図2(a)〜図2(c)、及び図3(a)〜図3(c)は、本実施形態に係る半導体装置の製造方法を説明する概略断面図である。本実施形態に係る半導体装置10(図3(c)を参照)の製造方法は、第1工程〜第9工程を含んでいる。以下では、図1(a)〜図1(d)、図2(a)〜図2(c)、及び図3(a)〜図3(c)を参照しながら、これらの各工程について説明する。
図1(a)に示すように、まず、第1工程では、支持体1を準備する。支持体1は、後述する放射エネルギー8(図3(a)を参照)を透過し、後述する仮固定シート2(図1(b)を参照)への放射エネルギーの照射を妨げないものである。支持体1の放射エネルギー8の透過率は、例えば50%以上である。支持体1は、例えば光透過性を有する支持体(すなわち光透過性支持体)である。
支持体1は、後述する封止体4(図1(d)を参照)の研削作業時に、被研削体となる封止体4の反りを防止し、封止体4を平坦な状態に維持するために用いられる。支持体1は、このために十分な剛性を有することが望ましい。また、支持体1は、研削作業時及び搬送作業時に破損しない材料で構成されることが望ましい。支持体1として、例えばガラス板及びアクリル板などが挙げられる。支持体1の形状及び大きさについては、限定されるものではなく、例えばウェハ状、又はパネル(スクエア)状などであってもよい。
次に、図1(b)に示すように、第2工程では、支持体1上に、樹脂組成物を有する仮固定シート2を積層する。仮固定シート2は、後述する半導体チップ3(図1(c)を参照)を支持体1上に仮固定する機能を有するシートである。仮固定シート2は、例えば真空ラミネータなどの装置を使用し、加熱加圧状態で対応する面上に貼り合せることによって積層される。
仮固定シート2として、光吸収剤及び樹脂組成物を有する樹脂シートを用いる。仮固定シート2は、例えば、適当な溶剤に光吸収剤及び樹脂組成物を分散、溶解させてワニスを調製し、このワニスを塗工してシート状にして得ることができる。
仮固定シート2の光吸収剤は、後述する放射エネルギー8(図3(a)を参照)を吸収し、熱エネルギーに変換する光熱変換成分である。光吸収剤としては、例えば、カーボンブラック、カーボンファイバー、グライファイト粉の他、鉄、アルミニウム、銅、ニッケルなどの微粒子金属粉末、又は黒色酸化チタンなどの金属酸化物粉末が挙げられる。光吸収剤は、カーボンブラックであってもよい。カーボンブラックを用いる場合、放射エネルギー8の照射後に、仮固定シート2から支持体1を剥離するために要する力を有意に低下させることができる。これにより、仮固定シート2に対する支持体1の分離性が促進される。
仮固定シート2の厚さは、支持体1との分離を可能にする限り制限はないが、例えば1μm以上50μm以下である。仮固定シート2の厚さは、5μm以上25μm以下であってもよい。仮固定シート2の厚さが1μmを下回ると、十分な光吸収に必要とされる光吸収剤の量を確保するために、仮固定シート2における光吸収剤の濃度が高くなる。このため、仮固定シート2の製膜性が悪くなり、結果として支持体1及び後述する半導体チップ(図1(c)を参照)との接着不良を起こすおそれがある。仮固定シート2の厚さが50μmを超えると、支持体1を仮固定シート2から剥離する際の剥離強度が増し、剥離が困難となるおそれがある。
仮固定シート2中の光吸収剤の濃度は、光吸収剤の種類、粒子形態、及び分散度などによっても異なる。光吸収剤として粒径5nm以上500nm以下程度の一般的なカーボンブラックが用いられる場合、当該光吸収剤の濃度は、通常、5体積%以上70体積%以下であり、好ましくは10体積%以上60体積%以下であり、より好ましくは20体積%以上55体積%以下である。
光吸収剤の濃度が5体積%未満の場合、仮固定シート2の発熱が樹脂組成物の熱分解のために十分でないおそれがある。光吸収剤の濃度が70体積%を超えると、仮固定シート2の製膜性が悪くなり、支持体1及び半導体チップ3との接着不良を起こすおそれがある。光吸収剤の粒径は、仮固定シートを600℃のオーブンで2時間加熱し、樹脂成分を分解及び揮発させ、残存物(例えば無機フィラーなど)をSEMで観察する方法、又はレーザー回折散乱式粒度分布測定装置を用いて測定する方法により導き出すことができる。
仮固定シート2の樹脂組成物としては、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、又はフッ素樹脂などが使用できる。これらの樹脂組成物は、単独、又は二種以上を混合して使用してもよい。樹脂組成物の分子量は、例えば、10000以上1000000以下であることが望ましい。分子量が10000以上であることにより、仮固定シート2は、後述する再配線5(図2(b)を参照)が形成される際の高温熱履歴に対する耐熱性を有する。また、後述する放射エネルギー8(図3(a)参照)が照射される際、例えば、仮固定シート2において、熱分解されて崩壊する部分を支持体1との界面側の部分に留めることができる。分子量が1000000以下であることにより、樹脂組成物の流動温度、すなわち、後述のガラス転移温度が高くなりすぎない。
上記樹脂組成物のガラス転移温度(Tg)は、20℃以上100℃以下であることが望ましい。この場合、当該樹脂組成物は、後述する放射エネルギー8(図3(a)を参照)による熱分解後に冷却した際に、分離した亀裂部同士が再接着(融着)することを防止できると共に、後述する封止体の研削工程に耐え得る硬度を保持できる。一方、上記樹脂組成物のTgが100℃を超える場合、仮固定シート2を支持体1へ貼り合せるときの温度が高くなりすぎ、支持体1が反りを起こす可能性が高くなってしまうおそれがある。樹脂組成物のTgは、TG−DTA(示差熱熱重量同時測定装置)、DSC(示差走査熱量分析装置)、又はフィルム化したサンプルに対してレオメトリック・サイエンティフィック・エフ・イー株式会社製粘弾性アナライザーRSA−2を用いて算出する。粘弾性アナライザーRSA−2を用いる場合、例えば35mm×10mm×40μm厚のサンプルを用いて、昇温速度5℃/min、周波数1Hz、測定温度−150℃以上300℃以下の条件で測定したときの主分散ピーク温度(tanδピークが最大となる温度)をTgとする。
剥離性を高めるために、上記樹脂組成物に離型剤を添加してもよい。具体例としては、離型剤として長鎖アルキル系離型剤、シリコーン系離型剤、又はフッ素系離型剤を使用できる。これらの離型剤は、単独、又は二種以上を混合して使用してもよい。
次に、図1(c)に示すように、第3工程では、仮固定シート2上に複数の半導体チップ3を仮固定する。仮固定は、所定条件(例えば室温(20℃)、又は加熱状態)で複数の半導体チップ3を個別に圧着して行う。半導体チップ3の仮固定後、必要に応じて仮固定シート2を所定条件で熱硬化してもよい。複数の半導体チップ3のそれぞれは、予め、半導体ウェハを所定サイズに切断してチップ状に個片化したものである。半導体チップ3の厚さは、半導体装置(図3(c)を参照)の小型化、薄型化に加えて、搬送時若しくは圧着工程時などにおける割れ抑制の観点から、1μm以上1000μm以下が好ましく、10μm以上500μm以下がより好ましく、50μm以上200μm以下がさらに好ましい。
次に、図1(d)に示すように、第4工程では、仮固定された複数の半導体チップ3を覆う封止体4を形成する。封止体4は、例えば封止シートを用いて形成される。半導体チップ3を封止する封止体4の形成には、例えばコンプレッション封止成形機、又は真空ラミネート装置が用いられる。例えば、上記装置を使用して、40℃以上180℃以下(好ましくは60℃以上150℃以下)、0.1MPa以上10MPa以下(好ましくは0.5MPa以上8MPa以下)、かつ0.5分間以上10分間以下の条件で熱溶融させた封止シートにて半導体チップ3を覆い、封止体4を形成する。封止シートは、ポリエチレンテレフタレート(PET)フィルムなどの剥離ライナー上に積層された状態で準備されてもよい。この場合、封止シートが半導体チップ3側に配置されて半導体チップ3を埋め込んだ後、剥離ライナーを剥離することにより封止体4を形成する。
封止シートの厚さは、封止体4の厚さを半導体チップ3の厚さ以上とするものであれば、特に限定されない。この場合、封止シートの厚さは、半導体チップ3の厚さを鑑み、50μm以上2000μm以下、好ましくは70μm以上1500μm以下、より好ましくは100μm以上1000μm以下である。封止シートの厚さが50μm未満であると、使用する半導体チップ3の厚さも薄くする必要がある。この場合、半導体チップ3を仮固定シート2上に仮固定して配置する際、もしくは封止シートで半導体チップ3を埋め込み封止する際に当該半導体チップ3が割れ易くなる傾向にある。封止シートの厚さが2000μmを超えると、その後の工程に時間がかかる傾向にある。
封止シートの製造方法は、特に限定されない。例えば、下記樹脂組成物の混練物を調製し、得られた混練物を塗工して封止シートを形成する方法、あるいは得られた混練物をシート状に塑性加工して形成する方法が挙げられる。
封止シートを構成する樹脂組成物は、熱硬化性樹脂組成物又は熱可塑性樹脂組成物のいずれかでもよい。樹脂組成物は、耐熱性、その他の信頼性の観点から、熱硬化性樹脂組成物が好ましい。この場合、上記装置を使用して好適に封止体4を形成できる。また、封止体4にて半導体チップ3を覆った後、所定の条件で熱硬化を目的とした加熱処理を行うことができる。この場合、半導体チップ3を覆う封止体4の全体を加熱する。熱硬化処理の条件として、加熱温度は100℃以上、好ましくは120℃以上である。一方、加熱温度の上限は200℃以下、好ましくは180℃以下である。加熱時間は10分間以上、好ましくは120分間以下である。
次に、図2(a)に示すように、第5工程では、埋め込んだ半導体チップ3の表面3aが露出するように、封止体4を研削する。封止体4を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。なお、半導体チップ3の表面3aとは、支持体1と反対側の面である。
次に、図2(b)に示すように、第6工程では、封止体4から露出した半導体チップ3の表面3aに再配線(配線)5を形成する。再配線5の形成方法としては、例えば、露出している半導体チップ3上へ真空成膜法などの公知の方法を利用して金属シード層を形成した後、セミアディティブ法などの公知の方法により、再配線5を形成する方法が挙げられる。再配線5を形成した後、再配線5及び封止体4上へポリイミド又はPBO(ポリベンゾオキサゾール)などの絶縁層を形成してもよい。セミアディティブ法とは、金属シード層を形成し、所望のパターンを有するレジストを金属シード層上に形成し、金属シード層における露出した部分を電解めっき法などにより厚膜化し、レジストを除去した後、薄い金属シード層をエッチングして配線を得る方法である。
上述のように、仮固定シート2は、再配線5が形成される際の高温熱履歴に対する耐熱性を有する。したがって、仮固定シート2は、この工程においては熱分解されない。このため、半導体チップ3は、仮固定シート2により支持体1上に仮固定された状態に保たれる。なお、仮固定シート2の代わりに低分子量成分を主体とするシートを用いた場合、この工程において熱分解が促進され、半導体チップ3から支持体1が剥離してしまうおそれがある。
次に、図2(c)に示すように、第7工程では、形成した再配線5上にバンプ6を形成するバンピング加工を行う。バンピング加工は、半田ボール又は半田メッキなどを用いた公知の方法で行うことができる。以下では、仮固定シート2が接着されると共に、再配線5及びバンプ6が形成された半導体チップ3と研削された封止体4との集合体をデバイス形成体7とも呼称する。
次に、図3(a)及び図3(b)に示すように、第8工程では、半導体チップ3から支持体1を剥離する。具体的には、半導体チップ3に圧着された仮固定シート2から支持体1を剥離する。この工程では、支持体1側から支持体1を通して仮固定シート2に放射エネルギー8を照射することにより、仮固定シート2の樹脂組成物を分解して支持体1を剥離する。樹脂組成物の分解及び支持体1の剥離は、詳細には、以下のようにして行われる。
まず、仮固定シート2に含まれる光吸収剤によって放射エネルギー8が吸収される。放射エネルギー8は光吸収剤にて熱エネルギーに変換される。発生した熱エネルギーが仮固定シート2の温度を急激に上昇させる。急激な温度上昇により、仮固定シート2を構成する樹脂組成物が熱分解する。これにより、仮固定シート2内(特に、仮固定シート2と支持体1との界面付近の仮固定シート2内)でボイド(空隙)が生成し、仮固定シート2の一部が崩壊する。この結果、支持体1が仮固定シート2から分離する。
放射エネルギー8は、仮固定シート2の光吸収剤が吸収する光の波長を出力し、かつ、仮固定シート2が熱溶融あるいは熱分解して、支持体1と仮固定シート2とを分離するのに十分なエネルギーの光を出力できるレーザー光によって供給される。レーザー光の具体例としては、1064nmの波長の光を発生するYAGレーザー、532nmの波長の光を発生する2倍高階調YAGレーザー、又は780nm以上1300nm以下の波長の光を発生する半導体レーザーが挙げられる。本実施形態では、レーザー照射装置の規模、汎用性、コストの観点から、1064nmの波長の光を発生するYAGレーザーによって放射エネルギー8を供給する。レーザー照射条件については、支持体1と仮固定シート2とを分離する出力と、半導体チップ3及び封止体4などへのダメージを軽減でき、かつ、隣接領域への漏れエネルギーを低減できる出力とのバランスを考慮して設定される。
最後に、図3(c)に示すように、第9工程では、仮固定シート2、半導体チップ3、封止体4、再配線5、及びバンプ6などの要素からなるデバイス形成体7のダイシングを行う。具体的には、隣接する半導体チップ3の間に位置する封止体4をダイシングすることにより、再配線5及びバンプ6が設けられた半導体チップ3を個片化する。これにより、チップ領域の外側に配線を引き出した半導体装置10を得ることができる。
以上説明したように、本実施形態に係る半導体装置10の製造方法では、半導体チップ3が仮固定シート2により支持体1に仮固定された状態で第4工程から第7工程までが行われる。このため、これらの工程において、半導体チップ3に加わる応力を低減することができる。特に、仮固定シート2は耐熱性を有しているため、例えば、第6工程における高温熱履歴によっても熱分解せず、半導体チップ3は、支持体1上に仮固定された状態に保たれる。また、支持体1の剥離は、第8工程において、支持体1を通して仮固定シート2に放射エネルギー8を照射し、仮固定シート2の樹脂組成物を熱分解することにより行われる。このため、支持体1を容易に剥離することができ、剥離の際に半導体チップ3に加わる応力を低減することができる。以上のことから、本実施形態によれば、半導体チップ3の破損を抑制することが可能となる。
例えば、ファンアウト型ウェハレベルパッケージ及びファンアウト型パネルレベルパッケージのような薄型かつ高密度の半導体装置10の製造では、封止体4を研削する第4工程に加えて、薄厚の半導体チップ3を適用することも重要な要素となる。この場合であっても、本実施形態によれば、半導体チップ3に対する応力を低減することができるので、半導体装置10の製造効率を向上することができる。また、支持体1の大面積化にも対応が可能であるため、半導体装置10の製造効率を更に向上することができる。
また、支持体1を剥離する第8工程において、1064nmの波長の光を発生するYAGレーザーによって放射エネルギー8を供給する。このため、仮固定シート2にカーボンブラックなどの安価な光吸収剤(光熱変換成分)を添加することにより、支持体1の剥離性を高めることができる。これにより、組み合わせる仮固定シート2の設計が容易となる。また、1064nmの波長の光を発生するYAGレーザーは広く一般的に用いられていることから、低コストで仮固定シートに放射エネルギーを供給できる。
また、仮固定シート2として、光熱変換成分を有する樹脂シートを用いる。このため、放射エネルギーの照射により仮固定シートの温度が上昇するので、樹脂組成物の熱分解を促進できる。
以下、本発明に関し、実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
<支持体の準備(第1工程)>
まず、支持体として厚さ1.0mm、9インチサイズの無アルカリガラス板を準備した。
<仮固定シートの製造>
アクリルゴム(ナガセケムテックス株式会社製HTR−860P−DR3、分子量80万)100質量部、クレゾールノボラック型エポキシ樹脂(DIC株式会社製YDCN−700−10)115質量部、硬化剤としてのフェノールアラルキル樹脂(三井化学株式会社製XLC−LL)87質量部、硬化促進剤(四国化成工業株式会社製2PZ−CN)1質量部、カーボンブラック(ライオン株式会社製 ケッチェンブラックEC600JD)15質量部、及びシクロヘキサノン200質量部を秤量、及び撹拌し、仮固定シートの樹脂組成物を調製した。次に、調製した樹脂組成物を、離型処理した厚さ50μmのポリエチレンテレフタレート(PET)フィルム上に塗布し、90℃で10分間、次いで120℃で30分間加熱乾燥して、基材フィルム付き20μm厚の仮固定シートを得た。
<支持体上への仮固定シートの形成(第2工程)>
まず、仮固定シートを支持体上に載置し、仮固定シートの基材フィルムと反対側の面を支持体と対向させた。次に、支持体と仮固定シートとをロールラミネーターで80℃にてラミネートすることにより、支持体上に仮固定シートを形成した。続いて、仮固定シートの基材フィルムを剥離した。
<半導体チップの実装(仮固定)(第3工程)>
7.3mm×7.3mmに加工した200μm厚の半導体チップを裏面が仮固定シートに貼り合わされるように実装(仮固定)した。実装にはフリップチップボンダーを用いた。
<封止シートの形成>
以下に示すように熱硬化性樹脂組成物を調製し、封止シートを形成した。具体的には、エポキシ樹脂としてのクレゾールノボラック型エポキシ樹脂(DIC株式会社製、製品名:エピクロンN660)70質量部、硬化剤としてのフェノキシ樹脂(新日鐵化学株式会社製、製品名:YP−55)100質量部、メラミン変性フェノールノボラック樹脂(DIC株式会社製、製品名:LA7054)30質量部、及び、無機フィラー成分としての硫酸バリウム200質量部を、直径1.0mmのジルコニアビーズを用いたスターミルLMZ(アシザワファインテック株式会社製、「スターミル」は登録商標)で、周速12m/sにて3時間分散して熱硬化性樹脂組成物を調製した。
無機フィラー成分としては、平均粒径が300nmの硫酸バリウムを用いた。熱硬化性樹脂組成物における無機フィラーの分散状態は、動的光散乱式ナノトラック粒度分布計「UPA−EX150」(日機装株式会社製)、及びレーザー回折散乱式マイクロトラック粒度分布計「MT−3100」(日機装株式会社製)を用いて測定し、当該無機フィラーの最大粒径が2μm以下となっていることを確認した。
上述のようにして得た熱硬化性樹脂組成物の溶液を支持層である16μm厚のポリエチレンテレフタレートフィルム(帝人株式会社製、商品名:G2−16)上に均一に塗布することにより、熱硬化性樹脂組成物層を形成した。その後、熱風対流式乾燥機を用いて熱硬化性樹脂組成物層を100℃で約10分間乾燥することによって、支持層上に膜厚が50μmの封止フィルムを得た。
次いで、封止フィルムに埃などが付着しないように、支持層と接している側とは反対側の表面上にポリエチレンフィルム(タマポリ株式会社製、商品名:NF−15)を保護フィルムとして貼り合せ、封止シートを形成した。
<コンプレッション封止(第4工程)>
得られた封止シートを6インチサイズに加工し、仮固定シート上に仮固定した半導体チップ上に、封止シートを形成した。詳細には、まず、上記熱硬化性樹脂組成物からなる熱硬化性樹脂フィルムの保護フィルムのみを剥がし、半導体チップ上に封止シートを載置した。次に、プレス式真空ラミネータ(株式会社名機製作所製MVLP−500)を用いて半導体素子上に封止シートを積層し、ポリエチレンテレフタレート(PET)フィルムを剥離した。プレス条件は、プレス熱盤温度80℃、真空引き時間20秒間、ラミネートプレス時間30秒間、気圧4kPa以下、圧着圧力0.4MPaとした。コンプレッション封止後の封止シートの厚みが350μmとなるように、繰返し封止シートを積層した。次いで、コンプレッション封止設備(アピックヤマダ株式会社製WCM−300MS)を用いて半導体素子搭載面を8インチサイズにコンプレッション封止した。封止温度140℃、封止圧力4.8MPa、封止時間10分間の条件で封止した。次いで、クリーンオーブンで150℃、1時間の条件で加熱硬化した。
<封止体の研削(第5工程)>
グラインダーを用いて封止体を研削した。封止体を徐々に研削し、半導体チップの能動面(表面)が露出するまで研削した。
<再配線層の形成(第6工程)>
半導体チップの能動面(表面)側に再配線層を形成した。具体的には、まずスピンコーターで感光性材料を塗布し、露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気下(酸素濃度50ppm以下)にて、1時間加熱し、感光性材料を硬化した。次いで、スパッタ法により、Tiを100nm蒸着し、連続してCuを300nm蒸着し、シード層を形成した。次いで、ドライフィルムレジスト(日立化成株式会社製、商品名:Photec RY−3525)をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製EXM−1201型露光機を使用して、100mJ/cmのエネルギー量で露光を行った。次いで、30℃の1重量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、ドライフィルムレジストを開口させた。次いで、電解銅メッキ法により、シード層上に、厚さ7μmの銅メッキを形成した。次いで、剥離液により、ドライフィルムレジストを剥離した。次いで、シード層をエッチング液により除去した。次いで、スピンコーターで再度、感光性材料を塗布し、露光・現像処理を行った。次いで、所定温度200℃で窒素雰囲気下(酸素濃度50ppm以下)にて、1時間加熱し、感光性材料を硬化した。
<バンプ搭載(第7工程)>
まず、市販の無電解ニッケル/金めっき液を用いて、ニッケルめっき厚2μm、金めっき厚0.1μmとなるようにめっき処理を行い、銅メッキ上にニッケル/金層を形成した。次いで、リフロー装置を用いて、窒素雰囲気下(酸素濃度100ppm以下)ではんだボールをニッケル/金層上に搭載した。これにより、再配線及びはんだバンプが形成された半導体チップと封止体との集合であるデバイス形成体を形成した。
<支持体の分離(剥離)(第8工程)>
上記のようにして得た、デバイス形成体から、支持体を分離するため、支持体側から支持体を通して、レーザー出力10W、周波数30MHz、レーザースキャン速度4000m/s、レーザースキャン幅0.3mmの条件で、1064nmの波長の光を発生するYAGレーザーによる放射エネルギーを照射した。この後、支持体を仮固定シートから手動で剥離した。
<個片化(第9工程)>
最後に、デバイス形成体の封止体をダイシングすることによってパッケージサイズが9.6mm×9.6mmの半導体装置を支障なく得ることができた。
1…支持体、2…仮固定シート、3…半導体チップ、3a…表面、4…封止体、5…再配線、6…バンプ、7…デバイス形成体、8…放射エネルギー、10…半導体装置。

Claims (3)

  1. 樹脂組成物を有する仮固定シートを支持体に積層する工程と、
    前記仮固定シートに半導体チップを仮固定する工程と、
    前記仮固定シートに仮固定された前記半導体チップを覆う封止体を形成する工程と、
    前記支持体と反対側に位置する前記半導体チップの表面が露出するように前記封止体を研削する工程と、
    前記封止体から露出した前記半導体チップの前記表面に配線を形成する工程と、
    前記半導体チップから前記支持体を剥離する工程と、を含み、
    前記支持体を剥離する工程において、前記支持体を通して前記仮固定シートに放射エネルギーを照射することにより、前記樹脂組成物を分解して前記支持体を剥離する、半導体装置の製造方法。
  2. 前記支持体を剥離する工程において、1064nmの波長の光を発生するYAGレーザーによって前記放射エネルギーを供給する、請求項1記載の半導体装置の製造方法。
  3. 前記仮固定シートとして、光熱変換成分を有する樹脂シートを用いる、請求項1又は2記載の半導体装置の製造方法。
JP2016123654A 2016-06-22 2016-06-22 半導体装置の製造方法 Active JP6769132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016123654A JP6769132B2 (ja) 2016-06-22 2016-06-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016123654A JP6769132B2 (ja) 2016-06-22 2016-06-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017228645A true JP2017228645A (ja) 2017-12-28
JP6769132B2 JP6769132B2 (ja) 2020-10-14

Family

ID=60891764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016123654A Active JP6769132B2 (ja) 2016-06-22 2016-06-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6769132B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート

Also Published As

Publication number Publication date
JP6769132B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
JP6634795B2 (ja) 半導体装置の製造方法
US6911720B2 (en) Semiconductor device adhesive sheet with conductor bodies buried therein
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
TWI360888B (en) Production method of semiconductor chip
TWI414579B (zh) 帶有切割片的膠黏薄膜及其製造方法
US20120108012A1 (en) Film for semiconductor and semiconductor device manufacturing method
US20150017434A1 (en) Apparatus, hybrid laminated body, method, and materials for temporary substrate support
US9184083B2 (en) Apparatus, hybrid laminated body, method and materials for temporary substrate support
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
JP2011018804A (ja) 半導体用フィルムおよび半導体装置の製造方法
KR20140116204A (ko) 플립 칩형 반도체 장치의 제조 방법
JP5976073B2 (ja) 半導体装置の製造方法
JP6769132B2 (ja) 半導体装置の製造方法
TWI415198B (zh) 半導體裝置之製造方法
JP2012054293A (ja) 半導体装置の製造方法
JP2022033064A (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2019171467A1 (ja) 半導体装置及びその製造方法
JPWO2020067054A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JPWO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
TW202336173A (zh) 光熱轉換層油墨組成物及層壓體
JP2014068007A (ja) 半導体装置の製造方法
JP2022044991A (ja) ダイボンディングフィルム、接着シート、並びに半導体装置及びその製造方法
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法
JP2014107321A (ja) 接着層付き基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R151 Written notification of patent or utility model registration

Ref document number: 6769132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350