JP2017224711A5

JP2017224711A5 -

Info

Publication number: JP2017224711A5
Application number: JP2016118868A
Authority: JP
Filing date: 2016-06-15
Publication date: 2019-01-24
Anticipated expiration: 2036-06-15

Claims

シリコンよりもバンドギャップの大きな半導体材料を含む半導体チップと、
前記半導体チップを封止する封止部材と、
を備える、半導体装置であって、
前記半導体チップは、側面視において、半導体基板の表面上に形成され、かつ、前記封止部材よりも絶縁破壊電界強度の大きな絶縁部材を有し、
前記半導体チップの側面は、
第１角を含む第１領域と、
第２角を含む第２領域と、
前記第１領域と前記第２領域とに挟まれた第３領域と、
から構成され、
前記第３領域における前記絶縁部材の最小膜厚をｔ１とし、
前記第１領域における前記絶縁部材の最大膜厚をｔ２とする場合、
ｔ２＜ｔ１の関係が成立する、半導体装置。
請求項１に記載の半導体装置において、
０．５×ｔ１≦ｔ２＜ｔ１の関係が成立する、半導体装置。
請求項１に記載の半導体装置において、
ｔ２≦１２０μｍの関係が成立する、半導体装置。
請求項１に記載の半導体装置において、
前記絶縁部材は、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、ポリエーテルアミド樹脂のいずれかを含み、
前記封止部材は、シリコーンゲルからなる、半導体装置。
請求項１に記載の半導体装置において、
前記半導体材料は、炭化シリコン、窒化ガリウム、ダイヤモンドのいずれかである、半導体装置。
請求項１に記載の半導体チップを複数備える、半導体モジュール。
請求項６に記載の半導体モジュールを複数備える、電力変換装置。
（ａ）シリコンよりもバンドギャップの大きな半導体材料を含み、かつ、表面を有する半導体ウェハを準備する工程、
（ｂ）前記表面の第１方向に沿ってペースト状態の絶縁材料を第１塗布領域および第２塗布領域に塗布する工程、
（ｃ）前記表面において、前記第１方向と交差する第２方向に沿ってペースト状態の前記絶縁材料を前記第１塗布領域および第３塗布領域に塗布する工程、
を備える、半導体装置の製造方法であって、
前記（ｂ）工程では、前記第１塗布領域における前記絶縁材料の塗布量を、前記第２塗布領域における前記絶縁材料の塗布量よりも少なくする、半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１塗布領域における前記絶縁材料の塗布量を、前記第３塗布領域における前記絶縁材料の塗布量よりも少なくする、半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
前記（ｂ）工程では、ディスペンサを使用して、前記絶縁材料を塗布し、
前記（ｂ）工程では、前記第１塗布領域おける前記ディスペンサの移動速度を、前記第２塗布領域における前記ディスペンサの移動速度よりも速くする、半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
前記（ｂ）工程では、ディスペンサを使用して、前記絶縁材料を塗布し、
前記（ｂ）工程では、前記第２塗布領域おいて、前記ディスペンサから前記絶縁材料を吐出するための圧力を第１圧力にする一方、前記第１塗布領域において、前記ディスペンサから前記絶縁材料を吐出するための圧力を前記第１圧力よりも低い第２圧力にする、半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
（ｄ）前記（ｃ）工程の後、前記半導体ウェハをダイシングして半導体チップを取得する工程を有する、半導体装置の製造方法。
請求項１２に記載の半導体装置の製造方法において、
（ｅ）前記（ｄ）工程の後、前記半導体チップを封止部材で封止する工程を有する、半導体装置の製造方法。
（ａ）シリコンよりもバンドギャップの大きな半導体材料を含み、かつ、表面を有する半導体ウェハを準備する工程、
（ｂ）前記表面の第１方向に沿ってペースト状態の絶縁材料を、第１塗布領域を跨いで第２塗布領域に塗布する工程、
（ｃ）前記表面において、前記第１方向と交差する第２方向に沿ってペースト状態の前記絶縁材料を前記第１塗布領域および第３塗布領域に塗布する工程、
を備え、
前記（ｂ）工程では、前記第１塗布領域には、ペースト状態の前記絶縁材料を塗布しない、半導体装置の製造方法。