JP2017212381A - Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board - Google Patents
Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board Download PDFInfo
- Publication number
- JP2017212381A JP2017212381A JP2016105847A JP2016105847A JP2017212381A JP 2017212381 A JP2017212381 A JP 2017212381A JP 2016105847 A JP2016105847 A JP 2016105847A JP 2016105847 A JP2016105847 A JP 2016105847A JP 2017212381 A JP2017212381 A JP 2017212381A
- Authority
- JP
- Japan
- Prior art keywords
- data
- correction
- correction function
- pattern
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
本発明は、データ補正装置、配線パターン形成システム、データ補正方法及び配線基板の製造方法に関するものであり、特には電子機器等に用いられる微細回路を有する配線基板の製造に用いられるデータ補正装置、配線パターン形成システム、データ補正方法及び配線基板の製造方法に関するものである。 The present invention relates to a data correction apparatus, a wiring pattern forming system, a data correction method, and a method for manufacturing a wiring board, and in particular, a data correction apparatus used for manufacturing a wiring board having a fine circuit used in an electronic device or the like, The present invention relates to a wiring pattern forming system, a data correction method, and a wiring board manufacturing method.
電子機器の高機能化、小型化の動向から、電子機器に用いられる配線基板に対しても、配線パターンの細線化による高密度化が求められている。 Due to the trend toward higher functionality and miniaturization of electronic devices, higher density is also required for wiring boards used in electronic devices by thinning the wiring pattern.
このような配線パターンの細線化による高密度化に対応するための配線パターン形成方法としては、感光性レジストに露光パターンをレーザー光やＵＶ−ＬＥＤ光などで直接照射する直接描画式の露光装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）と、エッチング等で実際に形成された実パターンを反射光で読み取って元データ（設計データ）との比較を行う光学式の検査装置（ＡＯＩ：：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）を組み合わせて、エッチング後の実際の仕上りのデータを検査装置（ＡＯＩ）に取り込み、このデータに基づいて、露光装置（ＤＩ）で用いる露光データを補正する方法が考えられている（特許文献１〜４）。 As a wiring pattern forming method to cope with such high density by thinning of the wiring pattern, a direct drawing type exposure apparatus (directly irradiating a photosensitive resist with laser light, UV-LED light, etc.) DI: Direct Imaging) and an optical inspection device (AOI :: Automatic Optical Inspection) that reads an actual pattern actually formed by etching or the like with reflected light and compares it with original data (design data). A method has been considered in which data of actual finishing after etching is taken into an inspection apparatus (AOI) and exposure data used in the exposure apparatus (DI) is corrected based on this data (Patent Documents 1 to 4).
これらの従来の方法は、図１に示すような、エッチングにより回路形成を行っただけの状態での配線パターン（回路形成後の配線パターン１２ａ）に対して、光学式の検査装置で検査を行った検査データを基に、露光装置で用いる露光データを補正する。しかし、実際の配線基板の製造方法においては、回路形成された配線パターン１２ａが内層の配線パターンであれば、回路形成工程（図１）の後の積層工程（図２）において、積層される絶縁層１３との密着性を確保するための積層前処理が施される。この場合、配線基板としての最終的な配線パターンは、積層前処理後の配線パターン１２ｂとなる。また、回路形成された配線パターン１２ａが外層の配線パターンであれば、回路形成工程（図１）の後のソルダーレジスト工程（図３）において、ソルダーレジスト１５との密着性確保のためのソルダーレジスト前処理が施されるか、または、回路形成工程（図１）の後の保護めっき工程（図４）において、保護めっき１６との密着性確保のためのめっき前処理と錆びの進行を抑制してはんだ付け性を確保するための保護めっき処理が施される。この場合、配線基板としての最終的な配線パターンは、ソルダーレジスト前処理後の配線パターン１２ｃ（図３）、又は保護めっき処理後の配線パターン１２ｅ（図４）となる。 In these conventional methods, as shown in FIG. 1, a wiring pattern (wiring pattern 12a after circuit formation) just formed by etching is inspected by an optical inspection device. The exposure data used in the exposure apparatus is corrected based on the inspection data. However, in an actual wiring board manufacturing method, if the circuit-formed wiring pattern 12a is an inner-layer wiring pattern, the insulating layer to be stacked in the stacking step (FIG. 2) after the circuit forming step (FIG. 1). A pre-lamination process is performed to ensure adhesion with the layer 13. In this case, the final wiring pattern as the wiring board is the wiring pattern 12b after the pre-stacking process. If the circuit-formed wiring pattern 12a is an outer-layer wiring pattern, a solder resist for ensuring adhesion to the solder resist 15 in the solder resist process (FIG. 3) after the circuit forming process (FIG. 1). In the protective plating process (FIG. 4) after the pre-treatment or after the circuit formation process (FIG. 1), the pre-plating process for ensuring adhesion with the protective plating 16 and the progress of rust are suppressed. Protective plating is performed to ensure solderability. In this case, the final wiring pattern as the wiring board is the wiring pattern 12c after the solder resist pretreatment (FIG. 3) or the wiring pattern 12e after the protective plating treatment (FIG. 4).
積層前処理及びソルダーレジスト前処理は、エッチング直後の配線パターンに対して、さらにソフトエッチング等を伴った処理を行うことで表面形状を変化させるものであり、また、保護めっき処理は、エッチング直後の配線パターンに対して、めっきを伴った処理で保護めっき層を形成する。このため、回路形成工程後の配線パターンが、そのまま最終製品としての配線基板の配線パターンとなるわけではなく、回路形成後の製造プロセスにおいても、配線パターンの仕上り寸法の変化が生じる。 Lamination pre-treatment and solder resist pre-treatment are to change the surface shape by performing a process involving soft etching etc. on the wiring pattern immediately after etching, and the protective plating treatment is performed immediately after etching. A protective plating layer is formed on the wiring pattern by a process involving plating. For this reason, the wiring pattern after the circuit formation process does not directly become the wiring pattern of the wiring substrate as the final product, and the finished dimension of the wiring pattern also changes in the manufacturing process after the circuit formation.
また、回路形成工程後の配線パターンが、外層の配線パターンである場合、ソルダーレジスト工程と、その後に保護めっき工程を有することが多く、この場合は、ソルダーレジストが形成される領域と、保護めっきが形成される領域が混在する。上述したとおり、ソルダーレジスト工程と保護めっき工程は、配線パターンに対する処理が異なるため、同じ回路形成工程で形成された配線パターンであっても、ソルダーレジストが形成される領域と、保護めっきが形成される領域とでは、仕上り寸法の差異が生じる。より詳細には、ソルダーレジスト前処理は、ソフトエッチングや研磨を用いた処理であるため、回路形成工程後の配線パターンに比べて、０．１〜３μｍ程度、パターン幅が細くなる傾向があるが、保護めっき処理では、めっき前処理でのソフトエッチングで０．１〜３μｍ程度、さらにパターン幅が細くなるが、その後で、１〜１０μｍの保護めっき（例えば、ニッケルめっきと金めっき）が形成されるため、逆に、回路形成工程後の配線パターンに比べて、パターン幅が太くなる傾向がある。このような、回路形成工程の後の配線パターンのパターン幅の変化は０．１〜１０μｍ程度であるものの、ライン／スペースが３０μｍ／３０μｍ以下の微細な配線パターンにおいては、影響が大きい。このため、回路形成工程後でパターン幅が仕様を満足していても、ソルダーレジスト工程、保護めっき工程の後では、配線基板内のソルダーレジストが形成される領域では配線パターンの細りが、同じ配線基板内の保護めっきが形成される領域では配線パターンの間隙不足が生じる可能性がある。 In addition, when the wiring pattern after the circuit forming process is an outer layer wiring pattern, it often has a solder resist process and a protective plating process after that, and in this case, a region where the solder resist is formed, and protective plating The area where the As described above, since the solder resist process and the protective plating process are different from each other for the wiring pattern, the area where the solder resist is formed and the protective plating are formed even in the wiring pattern formed in the same circuit forming process. There is a difference in the finished dimensions from the area to be processed. More specifically, since the solder resist pretreatment is a treatment using soft etching or polishing, the pattern width tends to be narrower by about 0.1 to 3 μm than the wiring pattern after the circuit formation step. In the protective plating process, the pattern width is further reduced by about 0.1 to 3 μm by soft etching in the pre-plating process, but after that, protective plating of 1 to 10 μm (for example, nickel plating and gold plating) is formed. Therefore, conversely, the pattern width tends to be thicker than the wiring pattern after the circuit formation step. Although the change in the pattern width of the wiring pattern after the circuit forming step is about 0.1 to 10 μm, the influence is large in a fine wiring pattern having a line / space of 30 μm / 30 μm or less. For this reason, even if the pattern width satisfies the specifications after the circuit formation process, after the solder resist process and protective plating process, the wiring pattern is thin in the area where the solder resist is formed in the wiring board. There is a possibility that the gap of the wiring pattern is insufficient in the region where the protective plating is formed in the substrate.
エッチングによる回路形成後の配線パターンの仕上り寸法を設計値に近づけることは重要ではあるものの、配線パターンの高密度化や高周波対応の進行に伴い、最終製品としての配線基板の配線パターンの仕上り寸法精度に対する要求が厳しくなっており、このような回路形成後の工程における配線パターンの仕上り寸法変化や、配線基板内の領域における仕上り寸法の変動が問題にされるようになった。 Although it is important to make the finished dimensions of the wiring pattern after circuit formation by etching close to the design value, the finished dimension accuracy of the wiring pattern of the wiring board as the final product as the density of the wiring pattern increases and the progress of high frequency support Therefore, the change in the finished dimension of the wiring pattern in the process after the circuit formation and the variation in the finished dimension in the region in the wiring board have become problems.
本発明は、上記問題点に鑑みてなされたものであり、最終製品としての配線基板の配線パターンの仕上り寸法精度を改善することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to improve the finished dimensional accuracy of a wiring pattern of a wiring board as a final product.
本発明は、以下に関する。
（１）目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成し（Ｃ−１）、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成（Ｃ−２）し、前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正装置であって、前記補正関数を作成する際（Ｃ−２）には、回路形成工程よりも後の工程にける実パターン基板を用いて作成された後工程補正関数を作成する、データ補正装置。
（２） 目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成し（Ｃ−１）、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成し（Ｃ−２ａ）、この第１の補正関数に基づいて第２の補正関数を作成し（Ｃ−２ｂ）、前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正装置であって、前記第１の補正関数を作成する際（Ｃ−２ａ）には、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、前記第２の補正関数を作成する際（Ｃ−２ｂ）には、前記第１の補正関数の回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数の後工程補正関数を作成する、データ補正装置。
（３） 前記回路形成工程よりも後の工程が、積層工程における、前記実パターンと絶縁層との密着性確保のための積層前処理、ソルダーレジスト工程における、前記実パターンとソルダーレジストとの密着性確保のためのソルダーレジスト前処理、保護めっき工程における、前記実パターン表面を保護するための保護めっき処理、の何れかを含む、項１又は２に記載のデータ補正装置。
（４） 前記第２の補正関数を作成する際（Ｃ−２ｂ）には、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との差分を、前記回路形成工程補正関数に加算又は減算することにより、第２の補正関数を作成する、項１から３の何れか１項に記載のデータ補正装置。
（５） 前記第２の補正関数を作成する際（Ｃ−２ｂ）には、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との比率を求め、この比率を用いて、前記回路形成工程補正関数から第２の補正関数を作成する、項１から３の何れか１項に記載のデータ補正装置。
（６） 項１から５の何れか１項に記載のデータ補正装置と、前記データ補正装置により補正された元データから作成された露光データ又は前記データ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置と、前記露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置と、前記現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置と、前記実パターンから実パターンデータを作成する実パターンデータ作成装置と、を有する配線パターン形成システム。
（７） 項１から５の何れか１項に記載のデータ補正装置を用いる、配線パターンの元データ又は露光データのデータ補正方法であって、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成する工程（Ｃ−２）と、前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−３）と、を有し、前記補正関数を作成する工程（Ｃ−２）では、回路形成工程よりも後の工程における実パターン基板を用いて作成された後工程補正関数を作成する、データ補正方法。
（８） 項１から５の何れか１項に記載のデータ補正装置を用いる、配線パターンの元データ又は露光データのデータ補正方法であって、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成する工程（Ｃ−２ａ）と、この第１の補正関数に基づいて第２の補正関数を作成する工程（Ｃ−２ｂ）と、前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正方法であって、前記第１の補正関数を作成する工程（Ｃ−２ａ）には、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、
前記第２の補正関数を作成する工程（Ｃ−２ｂ）には、前記回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数を作成する、データ補正方法。
（９） 項１から５の何れか１項に記載のデータ補正装置を用いる、配線基板の製造方法であって、目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）と、この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）と、前記元データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）と、を有し、前記補正データを作成する工程（Ｃ）が、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成する工程（Ｃ−２）と、前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−３）と、を有し、前記補正関数を作成する工程（Ｃ−２）では、回路形成工程よりも後の工程にける実パターン基板を用いて作成された後工程補正関数を作成する、配線基板の製造方法。
（１０） 項１から５の何れか１項に記載のデータ補正装置を用いる、配線基板の製造方法であって、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成する工程（Ｃ−２ａ）と、この第１の補正関数に基づいて第２の補正関数を作成する工程（Ｃ−２ｂ）と、前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正方法であって、前記第１の補正関数を作成する工程（Ｃ−２ａ）には、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、前記第２の補正関数を作成する工程（Ｃ−２ｂ）には、前記回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数を作成する、配線基板の製造方法。
（１１） 前記回路形成工程よりも後の工程が、積層工程における、前記実パターンと絶縁層との密着性確保のための積層前処理、ソルダーレジスト工程における、前記実パターンとソルダーレジストとの密着性確保のためのソルダーレジスト前処理、保護めっき工程における、前記実パターン表面を保護するための保護めっき処理、の何れかを含む、項９又は１０に記載の配線基板の製造方法。
（１２） 前記第２の補正関数を作成する工程（Ｃ−２ｂ）では、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との差分を、前記回路形成工程補正関数に加算又は減算することにより、第２の補正関数を作成する、請求項９から１１の何れか１項に記載の配線基板の製造方法。
（１３） 前記第２の補正関数を作成する工程（Ｃ−２ｂ）では、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との比率を求め、この比率を用いて、前記回路形成工程補正関数から第２の補正関数を作成する、項９から１１の何れか１項に記載の配線基板の製造方法。
The present invention relates to the following.
(1) Create difference data from the difference between the original data of the target wiring pattern or the exposure data created based on this original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C-1) From the relationship between the difference data and the factor causing the difference, the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference A correction function that defines the relationship of the above-described relationship is created (C-2), and correction data of the wiring pattern original data or exposure data corrected using the correction function is created (C-3). When the correction function is created (C-2), a data correction device that creates a post-process correction function created using an actual pattern substrate in a process subsequent to the circuit formation process. .
(2) Create difference data from the difference between the original data of the target wiring pattern or the exposure data created based on this original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C-1) From the relationship between the difference data and the factor causing the difference, the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference Is created (C-2a), a second correction function is created based on the first correction function (C-2b), and the second correction function is used. The correction data of the original data of the wiring pattern or the exposure data corrected in step (C-3) is generated. When the first correction function is generated (C-2a), a circuit is used. After the forming process A circuit formation process correction function created using an actual pattern substrate and a post-process correction function created using an actual pattern substrate in a process subsequent to the circuit formation process are created, and the second correction is performed. When the function is created (C-2b), a data correction process for creating a post-process correction function of the second correction function based on the circuit formation process correction function and the post-process correction function of the first correction function. apparatus.
(3) The process after the circuit forming process is a pre-stacking process for ensuring adhesion between the actual pattern and the insulating layer in the stacking process, and the close contact between the actual pattern and the solder resist in the solder resist process.
(4) At the time of creating the second correction function (C-2b), a circuit forming process correction function created using an actual pattern substrate immediately after the circuit forming process and the circuit forming process The second correction function is created by adding or subtracting a difference from a post-process correction function created using a real pattern substrate in a subsequent process to the circuit formation process correction function. The data correction apparatus according to any one of the above items.
(5) When creating the second correction function (C-2b), a circuit formation process correction function created using an actual pattern substrate immediately after the circuit formation process and the circuit formation process The ratio of the post-process correction function created using the actual pattern substrate of the subsequent process is obtained, and the second correction function is created from the circuit formation process correction function using the ratio, The data correction apparatus according to any one of the above items.
(6) Based on the data correction apparatus according to any one of items 1 to 5, and exposure data created from original data corrected by the data correction apparatus or exposure data corrected by the data correction apparatus A pattern exposure device that exposes an exposure pattern to a photosensitive resist disposed on a substrate, a development pattern forming device that develops the photosensitive resist exposed to the exposure pattern to form a development pattern, and the development pattern A wiring pattern forming system comprising: an actual pattern forming apparatus that forms a real pattern by performing circuit processing on the substrate on which the circuit pattern is formed; and an actual pattern data generating apparatus that generates actual pattern data from the actual pattern.
(7) A data correction method for wiring pattern original data or exposure data using the data correction apparatus according to any one of items 1 to 5, wherein the target wiring pattern original data or the original data is A step (C-1) of creating difference data from the difference between the exposure data created based on the actual pattern data created from the actual pattern substrate formed using the exposure data, and the difference data and the difference A step of creating a correction function that defines the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference from the relationship with the factor to be generated (C- 2) and a step (C-3) of creating correction data of the original data of the wiring pattern or exposure data corrected using the correction function, and generating the correction function In the step (C-2), a data correction method for creating a post-process correction function created using an actual pattern substrate in a step after the circuit formation step.
(8) A data correction method for wiring pattern original data or exposure data using the data correction apparatus according to any one of items 1 to 5, wherein the target wiring pattern original data or the original data is A step (C-1) of creating difference data from the difference between the exposure data created based on the actual pattern data created from the actual pattern substrate formed using the exposure data, and the difference data and the difference A step of creating a first correction function that defines a relationship between a factor causing the difference and a correction amount of the original data or a correction amount of the exposure data for suppressing the difference from a relationship with the factor to be generated. (C-2a), a step (C-2b) of creating a second correction function based on the first correction function, and an original pattern of the wiring pattern corrected using the second correction function Data or exposure data correction data (C-3), which is a data correction method, in the step of generating the first correction function (C-2a), an actual pattern substrate after the circuit formation step Creating a circuit forming process correction function created using a post-process correcting function created using an actual pattern substrate in a process subsequent to the circuit forming process,
A data correction method in which, in the step of creating the second correction function (C-2b), a second correction function is created based on the circuit formation step correction function and the post-step correction function.
(9) A method of manufacturing a wiring board using the data correction apparatus according to any one of items 1 to 5, wherein the exposure data is created based on original data of a target wiring pattern (A) And (B) creating actual pattern data from the actual pattern substrate formed using the exposure data, and correcting the original data or the exposure data correction data based on the difference between the original data and the actual pattern data. A step (C) for creating, and the step (C) for creating the correction data includes original data of a target wiring pattern or exposure data created based on the original data, and the exposure data. From the relationship between the step (C-1) for creating difference data from the difference between the actual pattern data created from the actual pattern substrate formed using the difference data and the factor that causes the difference. (C-2) creating a correction function defining a relationship between a factor causing the difference and a correction amount of the original data or a correction amount of the exposure data for suppressing the difference; and the correction function A step (C-3) of creating correction data of the original data of the wiring pattern or the exposure data corrected by using the method, and in the step of creating the correction function (C-2), from the circuit formation step A method for manufacturing a wiring board, wherein a post-process correction function created using an actual pattern substrate in a later process is created.
(10) A method of manufacturing a wiring board using the data correction apparatus according to any one of items 1 to 5, wherein the original data of the target wiring pattern or exposure data created based on the original data And the step (C-1) of creating difference data from the difference between the actual pattern data created from the actual pattern substrate formed using the exposure data, and the relationship between the difference data and the factor causing the difference Creating a first correction function (C-2a) that defines a relationship between a factor causing the difference and a correction amount of the original data or a correction amount of the exposure data for suppressing the difference; A step (C-2b) of creating a second correction function based on the first correction function, and correcting the original data of the wiring pattern or the correction data of the exposure data corrected using the second correction function. (C-3), a data correction method, in which the first correction function is created (C-2a), in which a circuit formation step created using an actual pattern substrate after the circuit formation step A step (C-2b) of creating a correction function and a post-step correction function created using a real pattern substrate in a step after the circuit forming step and creating the second correction function A method of manufacturing a wiring board, wherein a second correction function is created based on the circuit forming process correction function and the post-process correction function.
(11) The step after the circuit forming step is a pre-lamination process for ensuring adhesion between the actual pattern and the insulating layer in the laminating step, and the adhesion between the actual pattern and the solder resist in the solder resist step. Item 11. The method for manufacturing a wiring board according to Item 9 or 10, comprising any one of a solder resist pretreatment for ensuring the safety and a protective plating treatment for protecting the actual pattern surface in the protective plating step.
(12) In the step (C-2b) of creating the second correction function, a circuit formation step correction function created using an actual pattern substrate immediately after the circuit formation step and a step after the circuit formation step The second correction function is created by adding or subtracting a difference from a post-process correction function created using the actual pattern substrate of the process to the circuit formation process correction function. The manufacturing method of the wiring board of any one of Claims 1.
(13) In the step (C-2b) of creating the second correction function, a circuit formation step correction function created using an actual pattern substrate immediately after the circuit formation step, and a step after the circuit formation step Any one of Items 9 to 11, wherein a ratio with a post-process correction function created using the actual pattern substrate of the process is obtained, and a second correction function is created from the circuit formation process correction function using this ratio. A method for manufacturing a wiring board according to claim 1.
本発明によれば、最終製品としての配線基板の配線パターンの仕上り寸法精度を改善することができる。 ADVANTAGE OF THE INVENTION According to this invention, the finishing dimensional accuracy of the wiring pattern of the wiring board as a final product can be improved.
（第１の実施形態）
＜＜工程（Ａ）＞＞
本発明の第１の実施形態を説明する。図５に示すように、本実施の形態は、まず、目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）を有している。目標とする配線パターンとは、回路加工後の実パターンとして形成しようとする配線パターンをいい、配線基板として機能させるための製品パターン及び後述する補正関数を作成するためのテストパターンを含む。また、実パターンとは、実際に形成された実パターン基板の配線パターンをいう。目標とする配線パターンには特に限定はなく、任意の配線パターンを用いることができる。
(First embodiment)
<<< Process (A) >>>
A first embodiment of the present invention will be described. As shown in FIG. 5, the present embodiment first includes a step (A) of creating exposure data based on the original data of the target wiring pattern. The target wiring pattern is a wiring pattern to be formed as an actual pattern after circuit processing, and includes a product pattern for functioning as a wiring board and a test pattern for creating a correction function described later. The actual pattern refers to a wiring pattern of an actual pattern substrate that is actually formed. The target wiring pattern is not particularly limited, and any wiring pattern can be used.
配線パターンの元データとは、目標とする配線パターンの設計データのことをいい、形成しようとする目標の配線パターンを数値化し、例えば、座標とパターン幅、座標とパターン間隙の数値で表すものである。露光に必要な情報を付加されたデータを有していてもよい。元データは、設計データを作成する装置（ＣＡＤ：Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）等を用いて作成される。 The original data of the wiring pattern is the design data of the target wiring pattern, and the target wiring pattern to be formed is quantified and expressed by, for example, numerical values of coordinates and pattern widths and coordinates and pattern gaps. is there. You may have the data to which the information required for exposure was added. The original data is created using a device (CAD: Computer Aided Design) that creates design data.
露光データとは、配線パターンに対応する露光パターンを、レーザ光又はＵＶ光等を用いた直線描画装置等のパターン露光手段によって、感光性レジストを感光させて形成するためのデータをいう。露光データは、元データに基づいて露光データを作成する装置（ＣＡＭ：Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ）等を用いて作成される。 The exposure data refers to data for forming an exposure pattern corresponding to a wiring pattern by exposing a photosensitive resist to pattern exposure means such as a linear drawing apparatus using laser light or UV light. The exposure data is created using an apparatus (CAM: Computer Aided Manufacturing) that creates exposure data based on the original data.
＜＜工程（Ｂ）＞＞
次に、図５に示すように、本実施の形態は、この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）を有しており、実パターンデータを作成する工程（Ｂ）は、パターン露光工程（Ｂ−１）、現像パターン形成工程（Ｂ−２）、実パターン形成工程（Ｂ−３）、パターン検査工程（Ｂ−４）を有している。
<<< Process (B) >>>
Next, as shown in FIG. 5, this embodiment has a step (B) of creating actual pattern data from the actual pattern substrate formed using this exposure data, and creates actual pattern data. The step (B) includes a pattern exposure step (B-1), a development pattern formation step (B-2), an actual pattern formation step (B-3), and a pattern inspection step (B-4).
＜工程（Ｂ−１）＞
パターン露光工程（Ｂ−１）では、露光データを用いて、配線パターンに対応する露光パターンを、レーザ光又はＵＶ光等を用いた直線描画装置等のパターン露光装置によって、感光性レジストを感光させて形成する。ここで、パターン露光装置とは、露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光する露光装置のことをいう。パターン露光装置としては、レーザ光又はＵＶ−ＬＥＤ光を用いて、直接感光性レジストに露光パターンを露光させる直接描画装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）等が挙げられる。また、感光性レジストとは、フォトリソ法によって、銅箔等の金属箔をエッチングしたり、銅等の金属をめっきすることにより、配線パターンを形成する際に用いるエッチングレジスト又はめっきレジストのことをいう。露光パターンとは、露光データに基づいて、感光性レジストに露光されたパターンをいい、その後の現像によって形成される現像パターンに対応するものである。
<Process (B-1)>
In the pattern exposure step (B-1), using the exposure data, the exposure resist corresponding to the wiring pattern is exposed to a photosensitive resist by a pattern exposure apparatus such as a linear drawing apparatus using laser light or UV light. Form. Here, the pattern exposure apparatus refers to an exposure apparatus that exposes an exposure pattern to a photosensitive resist disposed on a substrate based on exposure data. Examples of the pattern exposure apparatus include a direct drawing apparatus (DI: Direct Imaging) that directly exposes an exposure pattern onto a photosensitive resist using laser light or UV-LED light. The photosensitive resist refers to an etching resist or a plating resist used for forming a wiring pattern by etching a metal foil such as a copper foil or plating a metal such as copper by a photolithography method. . An exposure pattern refers to a pattern exposed to a photosensitive resist based on exposure data, and corresponds to a development pattern formed by subsequent development.
＜工程（Ｂ−２）＞
現像パターン形成工程（Ｂ−２）では、パターン露光によって形成された、実パターン形成に必要な露光パターンを残して、感光性レジストを除去する。ここで、現像パターンとは、露光後の感光性レジストを現像することによって現れるパターンをいう。現像パターン形成装置によって形成することができ、現像パターン形成装置としては、露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像装置が挙げられる。
<Process (B-2)>
In the development pattern formation step (B-2), the photosensitive resist is removed while leaving an exposure pattern formed by pattern exposure and necessary for the actual pattern formation. Here, the development pattern refers to a pattern that appears by developing the photosensitive resist after exposure. The developing pattern forming apparatus may be a developing apparatus that develops a photosensitive resist having an exposed exposure pattern to form a developing pattern.
＜工程（Ｂ−３）＞
実パターン形成工程（Ｂ−３）では、回路加工を行って実パターンを有する実パターン基板を作製する。実パターンとは、回路加工を行って実際に形成される導体パターンをいい、回路形成工程のエッチング処理、積層工程の積層前処理、ソルダーレジスト工程のソルダーレジスト前処理、保護めっき工程の保護めっき処理等の配線パターンの仕上り寸法を変化させるような処理を行なって形成することができる。このため、実パターン形成工程（Ｂ−３）には、回路形成工程（Ｂ−３ａ）、積層工程（Ｂ−３ｂ）、ソルダーレジスト工程（Ｂ−３ｃ）、保護めっき工程（Ｂ−３ｄ）が含まれる。ここで、回路形成工程（Ｂ−３ａ）とは、回路加工によって配線パターンを形成する工程をいい、例えば、金属箔をエッチングして形成することができる。積層工程（Ｂ−３ｂ）とは、配線パターン上に絶縁層と導体層とを積層して多層化する工程をいい、例えば、内層の配線パターンの表面に絶縁層との密着を確保するための積層前処理を行った後に、プリプレグと金属箔を積み重ねて、熱プレスを用いて加熱加圧することで実現できる。積層前処理としては、ソフトエッチンフ液等を用いて配線パターン表面を粗化する方法を用いることができる。ソルダーレジスト工程（Ｂ−３ｃ）とは、配線パターン上にソルダーレジストを形成する工程をいい、例えば、外層の配線パターンの表面に、ソルダーレジストとの密着を確保するためのソルダーレジスト前処理を行なった後に、液状又はフィルム状のソルダーレジスト材料を印刷又はラミネート等によって配置し、フォトリソグラフ法でパターンを有するソルダーレジストを形成できる。ソルダーレジスト前処理としては、ソフトエッチンフ液等を用いて配線パターン表面を粗化する方法を用いることができる。保護めっき工程（Ｂ−３ｄ）とは、配線パターン上に配線パターンの錆びを抑制したり、はんだ付け性を維持するために保護めっきを形成する工程をいい、例えば、外層の配線パターンの表面の酸化皮膜等をソフトエッチング液で除去した後、ニッケルめっき及び金めっきを施すことで形成できる。
<Process (B-3)>
In the actual pattern forming step (B-3), circuit processing is performed to manufacture an actual pattern substrate having an actual pattern. The actual pattern is a conductor pattern that is actually formed by circuit processing. Etching process in the circuit forming process, pre-lamination process in the laminating process, solder resist pre-process in the solder resist process, protective plating process in the protective plating process It can be formed by performing processing such as changing the finished dimension of the wiring pattern. Therefore, the actual pattern forming step (B-3) includes a circuit forming step (B-3a), a stacking step (B-3b), a solder resist step (B-3c), and a protective plating step (B-3d). included. Here, the circuit formation step (B-3a) refers to a step of forming a wiring pattern by circuit processing, and can be formed, for example, by etching a metal foil. The lamination step (B-3b) refers to a step of laminating an insulating layer and a conductor layer on a wiring pattern to form a multilayer, for example, for ensuring close contact with the insulating layer on the surface of the inner wiring pattern. This can be realized by stacking the prepreg and the metal foil after the lamination pretreatment, and applying heat and pressure using a hot press. As the lamination pretreatment, a method of roughening the surface of the wiring pattern using a soft etch solution or the like can be used. The solder resist process (B-3c) refers to a process of forming a solder resist on the wiring pattern. For example, a solder resist pretreatment is performed on the surface of the outer wiring pattern to ensure adhesion with the solder resist. Thereafter, a solder resist material in a liquid or film form is arranged by printing or laminating, and a solder resist having a pattern can be formed by a photolithographic method. As the solder resist pretreatment, a method of roughening the surface of the wiring pattern using a soft etch solution or the like can be used. The protective plating step (B-3d) refers to a step of forming protective plating on the wiring pattern in order to suppress rusting of the wiring pattern or to maintain solderability. After removing the oxide film or the like with a soft etching solution, it can be formed by applying nickel plating and gold plating.
＜工程（Ｂ−４）＞
後工程の検査工程（Ｂ−４）では、実パターン基板の実パターンから実パターンデータを取得する。ここで用いる実パターン基板とは、回路形成工程（Ｂ−３ａ）よりも後の工程、即ち、積層工程（Ｂ−３ｂ）、ソルダーレジスト工程（Ｂ−３ｃ）、保護めっき工程（Ｂ−３ｄ）の何れかで得られた実パターン基板である。また、実パターンデータとは、光学式外観検査装置（ＡＯＩ：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）、測定顕微鏡等を用いて実パターンから得られる仕上りのデータをいう。光学式外観検査装置とは、一般に実パターンの上面（トップ）から反射する光を検出してそのパターンを数値化し、座標とパターン幅やパターン間隙等の数値で表されたデータとするものである。一方、測定顕微鏡とは、本実施の形態においては、実パターンの上面（トップ）と実パターンの底面（ボトム）の両方の線幅を測定してデータ化するのに用いることができるものである。
<Process (B-4)>
In the post-inspection step (B-4), actual pattern data is acquired from the actual pattern on the actual pattern substrate. The actual pattern substrate used here is a step after the circuit formation step (B-3a), that is, a lamination step (B-3b), a solder resist step (B-3c), and a protective plating step (B-3d). It is the actual pattern board | substrate obtained by either. The actual pattern data refers to finished data obtained from an actual pattern using an optical appearance inspection apparatus (AOI: Automatic Optical Inspection), a measurement microscope, or the like. The optical appearance inspection apparatus generally detects light reflected from the upper surface (top) of an actual pattern, digitizes the pattern, and sets the data as numerical values such as coordinates, pattern width, and pattern gap. . On the other hand, the measurement microscope in this embodiment can be used to measure and convert the line width of both the upper surface (top) of the actual pattern and the bottom surface (bottom) of the actual pattern. .
＜＜工程（Ｃ）＞＞
次に、本実施の形態は、元データ又は露光データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）を有している。ここで、元データ又は露光データの補正データとは、補正を行なった後の元データ又は露光データ、つまり補正した元データ又は露光データのことをいう。また、図５に示すように、この補正データを作成する工程（Ｃ）には、実パターンデータと元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した補正関数を作成する工程（Ｃ−２）と、補正関数を用いて配線パターンの元データ又は露光データを補正する工程（Ｃ−３）を有している。
<< Step (C) >>
Next, the present embodiment includes a step (C) of creating correction data of the original data or exposure data based on the difference between the original data or exposure data and the actual pattern data. Here, the correction data of the original data or exposure data refers to original data or exposure data after correction, that is, corrected original data or exposure data. Further, as shown in FIG. 5, the step (C) for creating the correction data includes the step (C-1) for creating difference data from the difference between the actual pattern data and the original data or exposure data, and the difference. A step of creating a correction function that defines the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference from the relationship between the data and the factor causing the difference (C- 2) and a step (C-3) of correcting the original data or exposure data of the wiring pattern using the correction function.
本実施の形態は、補正関数を作成する工程（Ｃ−２）では、回路形成工程よりも後の工程にける実パターン基板を用いて作成された後工程補正関数を作成する。回路形成工程よりも後の工程とは、例えば、積層工程、ソルダーレジスト工程、保護めっき工程をいい、より具体的には、積層工程の積層前処理の後、ソルダーレジスト工程のソルダーレジスト前処理の後、保護めっき工程の保護めっき処理後、の段階である。これらの段階であれば、実パターンである配線パターンが露出しているため、光学式の検査装置（ＡＯＩ）を用いて、実パターンデータを取得することができる。また、これらの回路形成工程よりも後の工程では、何れも、配線パターンの寸法変化を伴う処理施されるので、回路形成工程の後であっても、配線パターンの寸法が変動する。このように回路形成工程よりも後工程で寸法変化した状態の配線パターンの寸法が、最終製品としての配線基板の仕上り寸法となる。このため、この段階での実パターンデータを用いて補正関数を作成し、これを用いて元データ又は露光データを補正することにより、回路形成工程の後の工程における配線パターンの寸法変動に対しても、適正な補正が可能である。したがって、最終製品としての配線基板の配線パターンの仕上り寸法精度を改善することができる。 In this embodiment, in the step (C-2) of creating a correction function, a post-step correction function created using an actual pattern substrate in a step after the circuit formation step is created. The process after the circuit forming process refers to, for example, a laminating process, a solder resist process, and a protective plating process. More specifically, after the pre-lamination process of the laminating process, the solder resist pre-process of the solder resist process. Thereafter, after the protective plating process in the protective plating step. At these stages, since the actual wiring pattern is exposed, the actual pattern data can be obtained using an optical inspection apparatus (AOI). In addition, since the process with the dimensional change of the wiring pattern is performed in any process after the circuit forming process, the dimension of the wiring pattern varies even after the circuit forming process. Thus, the dimension of the wiring pattern in a state where the dimension is changed in a later process than the circuit forming process becomes the finished dimension of the wiring board as the final product. For this reason, a correction function is created using the actual pattern data at this stage, and the original data or exposure data is corrected using the correction function, thereby preventing the dimensional variation of the wiring pattern in the subsequent process of the circuit formation process. However, proper correction is possible. Therefore, the finished dimensional accuracy of the wiring pattern of the wiring board as the final product can be improved.
また、回路形成工程後の配線パターンが、外層の配線パターンである場合、ソルダーレジスト工程と、その後に保護めっき工程を有することが多く、この場合は、ソルダーレジストが形成される領域と、保護めっきが形成される領域が混在する。上述したとおり、ソルダーレジスト工程と保護めっき工程は、配線パターンに対する処理が異なるため、同じ回路形成工程で形成された配線パターンであっても、ソルダーレジストが形成される領域と、保護めっきが形成される領域とでは、仕上り寸法の差異が生じる。より詳細には、ソルダーレジスト前処理は、ソフトエッチングや研磨を用いた処理であるため、回路形成工程後の配線パターンに比べて、パターン幅が細くなる傾向があるが、保護めっき処理では、逆に、回路形成工程後の配線パターンに比べて、パターン幅が太くなる傾向がある。このため、この段階での実パターンデータを用いて補正関数を作成し、これを用いて元データ又は露光データを補正することにより、配線基板内の領域における仕上り寸法の変動も抑制することができ、ソルダーレジスト工程や保護めっき工程の後においても、配線基板内のソルダーレジストが形成される領域での配線パターンの細りや、同じ配線基板内の保護めっきが形成される領域での配線パターンの間隙不足が生じるのを抑制できる。 In addition, when the wiring pattern after the circuit forming process is an outer layer wiring pattern, it often has a solder resist process and a protective plating process after that, and in this case, a region where the solder resist is formed, and protective plating The area where the As described above, since the solder resist process and the protective plating process are different from each other for the wiring pattern, the area where the solder resist is formed and the protective plating are formed even in the wiring pattern formed in the same circuit forming process. There is a difference in the finished dimensions from the area to be processed. More specifically, since the solder resist pretreatment is a process using soft etching or polishing, the pattern width tends to be narrower than the wiring pattern after the circuit formation process. Furthermore, the pattern width tends to be thicker than the wiring pattern after the circuit formation step. For this reason, by creating a correction function using the actual pattern data at this stage and using this to correct the original data or exposure data, fluctuations in the finished dimensions in the area within the wiring board can also be suppressed. Even after the solder resist process and the protective plating process, the wiring pattern is thinned in the area where the solder resist is formed in the wiring board, and the gap between the wiring patterns is formed in the area where the protective plating is formed in the same wiring board. The shortage can be suppressed.
エッチングによる回路加工では、実パターン基板の表裏面のそれぞれで、エッチング液の当たり方が異なるので、エッチング処理の傾向が変化する。したがって、実パターン基板の表裏面のそれぞれについて、補正関数を作成するのが望ましい。これにより、実パターン基板の表裏面における面の違いによる実パターンのライン幅等の仕上り値の変動を抑制することが可能になる。 In circuit processing by etching, the manner of contact with the etching solution differs between the front and back surfaces of the actual pattern substrate, so that the tendency of the etching process changes. Therefore, it is desirable to create a correction function for each of the front and back surfaces of the actual pattern substrate. This makes it possible to suppress variations in the finished value such as the line width of the actual pattern due to the difference between the front and back surfaces of the actual pattern substrate.
また、エッチングによる回路加工においては、実パターン基板の表裏面の一方の面内においても、配線パターンの方向によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理に方向性やエッチング量のむらが生じる傾向がある。このため、実パターン基板に配置される配線パターンの方向によっても、エッチング処理の傾向が変化する。したがって、実パターン基板に配置される縦方向と横方向の配線パターンのそれぞれについて補正関数を作成するのが望ましい。これにより、配線パターンの方向による実パターンのライン幅等の仕上り値の変動を抑制することが可能になる。 In addition, in circuit processing by etching, even in one of the front and back surfaces of the actual pattern board, the relationship with the direction of the wiring pattern changes with the direction of transport of the actual pattern board, the direction of contact with the etching solution, etc. There is a tendency that unevenness in directionality and etching amount occurs in the etching process. For this reason, the tendency of an etching process changes also with the direction of the wiring pattern arrange | positioned on a real pattern board | substrate. Therefore, it is desirable to create a correction function for each of the vertical and horizontal wiring patterns arranged on the actual pattern substrate. This makes it possible to suppress variations in the finished value such as the line width of the actual pattern depending on the direction of the wiring pattern.
また、エッチングによる回路加工においては、実パターン基板の表裏面の一方の面内においても、配線パターンの配置された位置によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理に方向性やエッチング量のむらが生じる傾向がある。このため、実パターン基板の面内を複数の領域に分け、これらの領域のそれぞれについて、補正関数を作成するのが望ましい。また、特に実パターン基板の端部周辺部では、エッチング処理のむらに加えて、めっき厚さの変動による銅箔の厚さのむら等も加わるため、実パターン基板の中央部に比べて、端部周辺部では、より領域を細かく分けて、領域毎に補正関数を作成するのが望ましい。これにより、実パターン基板の面内の位置による実パターンのライン幅等の仕上り値の変動を抑制することが可能になる。 Also, in circuit processing by etching, the relationship between the transfer direction of the actual pattern substrate and the direction in which the etching solution hits changes depending on the position of the wiring pattern, even within one of the front and back surfaces of the actual pattern substrate. Therefore, the etching process tends to have uneven directionality and etching amount. For this reason, it is desirable to divide the in-plane of the actual pattern substrate into a plurality of regions and create a correction function for each of these regions. In particular, in the periphery of the edge of the actual pattern substrate, in addition to the unevenness of the etching process, unevenness in the thickness of the copper foil due to variations in the plating thickness is also added. In the section, it is desirable to divide the area more finely and create a correction function for each area. As a result, it is possible to suppress variations in the finished value such as the line width of the actual pattern due to the position in the plane of the actual pattern substrate.
＜工程（Ｃ−１）＞
実パターンデータと元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）では、パターン検査工程（Ｂ−４）で得られた実パターンデータと元データ又は露光データとの比較から、差分データを作成する。ここで、実パターンデータと実パターンの元データ又は露光データとの差分とは、具体的には、同一の座標における実パターンデータと実パターンの元データ又は露光データとのパターン間隙、パターン幅等の差異をいう。また、同一の座標とは、元データ（設計データ）における同一の座標であり、同一の座標においてはパターン間隙等は同一の設計値となる。このため、同一の座標におけるパターン間隙等の差異は、配線パターンのうち、同一の設計値を有する個所同士を比較して求めた差異であることを示す。差分データとは、この差分を座標とパターン間隙、パターン幅等で表したデータをいう。差分データは、実パターンデータと実パターンの元データ又は露光データとの差分から、コンピュータを用いて作成することができる。
<Process (C-1)>
In the step (C-1) of creating difference data from the difference between the actual pattern data and the original data or exposure data, the actual pattern data obtained in the pattern inspection step (B-4) is compared with the original data or exposure data. From this, differential data is created. Here, the difference between the actual pattern data and the original data or exposure data of the actual pattern is specifically the pattern gap, pattern width, etc. between the actual pattern data and the actual pattern original data or exposure data at the same coordinates. The difference. The same coordinates are the same coordinates in the original data (design data), and the pattern gaps and the like are the same design values at the same coordinates. For this reason, a difference in pattern gaps or the like at the same coordinates indicates a difference obtained by comparing portions having the same design value in the wiring pattern. The difference data refers to data representing this difference by coordinates, pattern gaps, pattern widths, and the like. The difference data can be created using a computer from the difference between the actual pattern data and the original data of the actual pattern or the exposure data.
＜工程（Ｃ−２）＞
複数の補正関数を作成する工程（Ｃ−２）では、差分データと前記差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した複数の補正関数を作成する。ここで、実パターンデータと元データ又は露光データとの差分を生じさせる因子とは、元データ又は露光データの配線パターン仕様の中で、それが変動することによって、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子をいう。このような因子として、例えば、実パターンの元データ又は露光データのパターン間隙、パターン幅、パターンサイズ、パターン厚さ、パターン位置の何れか又は何れか２以上の組み合せが挙げられる。また、差分を抑制するための元データの補正量又は露光データの補正量としては、例えば、実パターンデータと実パターンの元データ又は露光データとの差分そのものを用いることができる。これは、実パターンデータと実パターンの元データ又は露光データとの差分を、現在の元データ又は露光データに加える又は差し引くといった補正を行えば、実パターンデータが元データ又は露光データの数値に近づくことによるものである。
<Process (C-2)>
In the step (C-2) of creating a plurality of correction functions, from the relationship between the difference data and the factor causing the difference, the correction amount of the original data or the exposure data for suppressing the difference and the factor causing the difference A plurality of correction functions that define the relationship with the correction amount are created. Here, the factor causing the difference between the actual pattern data and the original data or the exposure data is that the actual pattern data and the original data or the exposure are changed by the fluctuation in the wiring pattern specification of the original data or the exposure data. A factor that causes a change in the difference from data. As such factors, for example, the original data of the actual pattern or the pattern gap of the exposure data, the pattern width, the pattern size, the pattern thickness, the pattern position, or any combination of two or more thereof can be cited. Further, as the correction amount of the original data or the exposure data for suppressing the difference, for example, the difference itself between the actual pattern data and the original data or exposure data of the actual pattern can be used. This is because if the correction is made such that the difference between the actual pattern data and the original data or exposure data of the actual pattern is added to or subtracted from the current original data or exposure data, the actual pattern data approaches the value of the original data or exposure data. It is because.
補正関数とは、差分を生じさせる因子と差分データとの関係から、差分を生じさせる因子と差分を抑制するための元データ又は露光データの補正量との関係を規定したものである。また、補正関数は、差分を生じさせる因子と差分データとの関係から、差分を生じさせる因子と差分を抑制するための元データ又は露光データの補正量との関係を求める演算機能を備えたコンピュータにより作成することができる。補正関数の一例として、図６に、実パターンデータと元データ又は露光データとの差分を生じさせる因子として、実パターン基板の配線パターンのパターン間隙を用いて補正関数を作成した例を示す。即ち、図１１の補正関数は、横軸を実パターン基板の配線パターンのパターン間隙、縦軸を補正量としている。 The correction function defines the relationship between the factor causing the difference and the correction amount of the original data or exposure data for suppressing the difference from the relationship between the factor causing the difference and the difference data. The correction function is a computer having a calculation function for obtaining a relationship between a factor causing a difference and a correction amount of the original data or exposure data for suppressing the difference from a relationship between the factor causing the difference and the difference data. Can be created. As an example of the correction function, FIG. 6 shows an example in which the correction function is created using the pattern gap of the wiring pattern of the actual pattern substrate as a factor that causes the difference between the actual pattern data and the original data or the exposure data. That is, in the correction function of FIG. 11, the horizontal axis represents the pattern gap of the wiring pattern of the actual pattern substrate, and the vertical axis represents the correction amount.
補正関数における、実パターンデータと元データ又は露光データとの差分を生じさせる因子として、実パターン基板の配線パターンの元データ又は露光データのパターン間隙、パターンサイズ、パターン厚さ、パターン位置の何れか又は何れか２以上の組み合せに対応する実パターンデータを用いるのが望ましい。 As a factor that causes the difference between the actual pattern data and the original data or exposure data in the correction function, any of the pattern gap, pattern size, pattern thickness, and pattern position of the original data or exposure data of the wiring pattern of the actual pattern substrate Alternatively, it is desirable to use actual pattern data corresponding to any combination of two or more.
これについて、以下、図１１の補正関数の例を用いて説明する。図１１の補正関数では、横軸を、実パターン基板の配線パターンのパターン間隙としているが、このパターン間隙の数値として用いるデータの例としては、実パターン基板の配線パターンの元データ、露光データ、実パターンデータが考えられる。これらのうち、元データ又は露光データを用いる場合、補正関数はパターン間隙の元データ又は露光データと元データ又は露光データに対する補正量との関係を示すこととなり、補正量は実パターンデータと元データ又は露光データとの差分データに基づいているため、この場合でも、パターン間隙の元データ又は露光データに対してある程度正確な補正量を求めることができる。 This will be described below using an example of the correction function shown in FIG. In the correction function of FIG. 11, the horizontal axis represents the pattern gap of the wiring pattern of the actual pattern substrate. Examples of data used as the numerical value of this pattern gap include the original data of the wiring pattern of the actual pattern substrate, the exposure data, Real pattern data can be considered. Among these, when using original data or exposure data, the correction function indicates the relationship between the original data or exposure data of the pattern gap and the correction amount for the original data or exposure data, and the correction amount is the actual pattern data and the original data. Alternatively, since it is based on the difference data with the exposure data, even in this case, it is possible to obtain a correction amount that is somewhat accurate with respect to the original data or exposure data of the pattern gap.
しかし、この場合は、元データ又は露光データに対する補正量は、元データ（設計値）とは異なる実パターンデータ（仕上り値）となる場合の差分データに基づいていることになり、実際に求められるのは、元データ（設計値）のとおりに実パターンデータ（仕上り値）が仕上がること、つまり、元データ（設計値）と実パターンデータ（仕上り値）が一致するための補正量であるため、このような元データ（設計値）とは異なる実パターンデータ（仕上り値）となる場合の差分データに基づいた補正量とは、ずれが生じることが考えられる。 However, in this case, the correction amount with respect to the original data or the exposure data is based on the difference data when the actual pattern data (finished value) is different from the original data (design value), and is actually obtained. Since the actual pattern data (finished value) is finished as the original data (design value), that is, the correction amount for matching the original data (design value) and the actual pattern data (finished value) It is conceivable that there is a deviation from the correction amount based on the difference data when the actual pattern data (finished value) is different from the original data (design value).
一方、図１１の補正関数の横軸に用いる実パターン基板の配線パターンのパターン間隙の数値として、実パターンデータ（実測値）を用いる場合、補正関数は、パターン間隙の実パターンデータ（実測値）と元データ又は露光データに対する補正量との関係を示すこととなる。この横軸の元データ（設計値）又は露光データに対応する実パターンデータ（実測値）を、目標とする元データ（設計値）又は露光データであるとみなすことができ、実パターンデータ（実測値）の補正量が、目標とする元データ（設計値）又は露光データとするための補正量であることになる。これにより、実パターンデータ（実測値）が、目標である元データ（設計値）又は露光データのとおりに仕上がる場合に必要な元データ（設計値）又は露光データの補正量をより正確に設定することが可能になる。 On the other hand, when the actual pattern data (actual measurement value) is used as the numerical value of the pattern gap of the wiring pattern of the actual pattern substrate used on the horizontal axis of the correction function in FIG. 11, the correction function is the actual pattern data (actual measurement value) of the pattern gap. And the correction amount with respect to the original data or exposure data. The original data (design value) on the horizontal axis or the actual pattern data (measured value) corresponding to the exposure data can be regarded as the target original data (design value) or exposure data. Value) is a correction amount for obtaining target original data (design value) or exposure data. Thereby, the correction amount of the original data (design value) or the exposure data required when the actual pattern data (actual measurement value) is finished according to the target original data (design value) or the exposure data is set more accurately. It becomes possible.
また、補正関数は、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子である、パターン間隙、パターン幅、パターンサイズ、パターン厚さ、パターン位置等を変化させた配線パターンを有する複数の実パターン基板を用いて作成することができる。補正関数を作成するのに用いる配線パターンとしては、配線基板の製品として用いられる配線パターンを用いることもできるが、図７に示すような、差分を生じさせる因子（図７では、パターン間隙、パターン幅、パターン形状、パターンサイズ）を変化させたテストパターンを用いると、必要なデータを得やすく、より高精度な補正関数を作成できる点で望ましい。 The correction function is a factor that causes a change in the difference between the actual pattern data and the original data or the exposure data, which is a wiring pattern in which the pattern gap, pattern width, pattern size, pattern thickness, pattern position, etc. are changed. It can create using the some real pattern board | substrate which has. As a wiring pattern used to create the correction function, a wiring pattern used as a product of a wiring board can be used. However, as shown in FIG. 7, factors that cause a difference (in FIG. 7, a pattern gap, a pattern It is desirable to use a test pattern in which the width, pattern shape, and pattern size) are changed, because necessary data can be easily obtained and a correction function with higher accuracy can be created.
また、図８に示すように、同一の配線パターンを有する比較的小面積のテストパターンの一単位が、実パターン基板内に多数配置されるような実パターン基板（以下、テストパターン基板）を用いると、実パターン基板内全体に亘って同じ配線パターン仕様に関するデータを取得でき、実パターン基板内のばらつきに関するデータも取得できる点で望ましい。 Further, as shown in FIG. 8, an actual pattern substrate (hereinafter referred to as a test pattern substrate) in which a large number of units of a relatively small area test pattern having the same wiring pattern are arranged in the actual pattern substrate is used. In addition, it is desirable in that data relating to the same wiring pattern specification can be acquired over the entire actual pattern substrate, and data relating to variations in the actual pattern substrate can also be acquired.
＜工程（Ｃ−３）＞
合成した補正関数を用いて配線パターンの元データ又は露光データを補正する工程（Ｃ−３）では、作成した補正関数を用いて、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子である、パターン間隙、パターン幅等に対応する補正量を算出し、得られた補正量を元データ又は露光データに加えたり、差し引いたりすることで、配線パターンの元データ又は露光データを補正する。
<Process (C-3)>
In the step (C-3) of correcting the original data or exposure data of the wiring pattern using the combined correction function, the difference between the actual pattern data and the original data or exposure data is changed using the generated correction function. By calculating the correction amount corresponding to the pattern gap, pattern width, etc., which are factors to be added, and adding or subtracting the obtained correction amount to the original data or exposure data, the original data or exposure data of the wiring pattern is obtained. to correct.
本実施の形態では、元データ又は露光データを補正する工程（Ｃ−３）では、回路形成工程よりも後の工程における実パターン基板を用いて作成された後工程補正関数を用いて、実パターン基板の配線パターンの元データ又は露光データを補正する。 In the present embodiment, in the step (C-3) of correcting the original data or the exposure data, the actual pattern is obtained by using the post-process correction function created by using the real pattern substrate in the step after the circuit formation step. The original data or exposure data of the wiring pattern of the board is corrected.
（作用・効果）
本実施の形態によれば、最終製品としての配線基板の仕上り寸法となる回路形成工程よりも後工程での実パターン基板を用いて後工程補正関数を作成し、この後工程補正関数によって、配線パターンの元データ又は露光データを補正して、補正データを作成するので、回路形成工程の後の工程における配線パターンの寸法変動に対しても、適正な補正が可能である。また、配線基板内のソルダーレジストが形成される領域での配線パターンの細りや、同じ配線基板内の保護めっきが形成される領域での配線パターンの間隙不足が生じるのを抑制できる。したがって、最終製品としての配線基板の配線パターンの仕上り寸法精度を改善することができる。
(Action / Effect)
According to the present embodiment, the post-process correction function is created using the actual pattern substrate in the post-process rather than the circuit formation process that becomes the finished size of the wiring board as a final product, and the post-process correction function Since correction data is created by correcting the original data or exposure data of the pattern, it is possible to appropriately correct the dimensional variation of the wiring pattern in the process after the circuit forming process. Further, it is possible to suppress the thinning of the wiring pattern in the area where the solder resist is formed in the wiring board and the shortage of the gap in the wiring pattern in the area where the protective plating is formed in the same wiring board. Therefore, the finished dimensional accuracy of the wiring pattern of the wiring board as the final product can be improved.
（第２の実施形態）
本発明の第２の実施形態を説明する。なお、本実施の形態については、主に第１の実施形態と異なる点を説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In addition, about this Embodiment, a different point from 1st Embodiment is mainly demonstrated.
＜工程（Ａ）、（Ｂ）、（Ｃ−１）＞
図６に示すように、本実施の形態においては、実施形態１と同様にして、まず、工程（Ａ）を行い、露光データを作成する。
<Process (A), (B), (C-1)>
As shown in FIG. 6, in the present embodiment, as in the first embodiment, first, step (A) is performed to create exposure data.
次に、実パターンデータを作成する工程（Ｂ）では、回路形成工程（Ｂ−２）で回路形成工程の検査工程（Ｂ−４ａ）を行って、実パターンデータを作成し、さらに、積層工程（Ｂ−３ｂ）の積層前処理、ソルダーレジスト工程（Ｂ−３ｃ）のソルダーレジスト前処理、保護めっき工程（Ｂ−３ｄ）の保護めっき処理の何れかを行なった段階で、後工程の検査工程（Ｂ−４ａ）を行なって実パターンデータを作成する。 Next, in the step (B) of creating actual pattern data, the circuit forming step (B-2) is performed by performing the inspection step (B-4a) of the circuit forming step to create actual pattern data. (B-3b) Lamination pre-treatment, Solder resist pre-treatment (B-3c) Solder resist pre-treatment, Protective plating step (B-3d) Protective plating treatment Any of the following steps is performed. (B-4a) is performed to create actual pattern data.
次に、（Ｃ−１）までを行い、それぞれの実パターンデータと元データとの差分から差分データを作成する。 Next, (C-1) is performed, and difference data is created from the difference between each actual pattern data and the original data.
＜工程（Ｃ−２）＞
複数の補正関数を作成する工程（Ｃ−２）は、差分データと差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した第１の補正関数を作成する工程（Ｃ−２ａ）と、この第１の補正関数に基づいて第２の補正関数を作成する工程（Ｃ−２ｂ）と、を有する。
<Process (C-2)>
The step (C-2) of creating a plurality of correction functions is based on the relationship between the difference data and the factor causing the difference, and the correction amount of the original data or the correction of the exposure data for suppressing the difference. A step (C-2a) for creating a first correction function that defines a relationship with the amount, and a step (C-2b) for creating a second correction function based on the first correction function. .
ここで、第１の補正関数とは、後述する第２の補正関数を作成するための基準となる補正関数をいう。第１の補正関数を作成する工程（Ｃ−２ａ）では、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成する。例えば、実パターン基板として、図８の実パターン基板Ａ４ａ（テスト基板）を用いて、回路形成工程のエッチング処理を行なった段階での実パターン基板から得られた実パターンデータにより、図１２（ａ）に示すように、第１の補正関数として、回路形成工程補正関数を作成する。次に、積層工程の積層前処理、ソルダーレジスト工程のソルダーレジスト前処理、保護めっき工程の保護めっき処理等の配線パターンの仕上り寸法を変化させるような処理を行なった段階での実パターン基板から得られた実パターンデータによって、図１２（ｂ）に示すように、第１の補正関数として、後工程補正関数を作成する。ここで得られた第１の補正関数としての、回路形成工程補正関数と後工程補正関数との関係（例えば、差分、比率）を求めておく。 Here, the first correction function refers to a correction function serving as a reference for creating a second correction function to be described later. In the step (C-2a) of creating the first correction function, a circuit formation step correction function created using the actual pattern substrate after the circuit formation step and an actual pattern substrate in a step after the circuit formation step And a post-process correction function created using For example, as the actual pattern substrate, the actual pattern substrate A4a (test substrate) in FIG. 8 is used, and the actual pattern data obtained from the actual pattern substrate at the stage of performing the etching process in the circuit forming step is used as shown in FIG. As shown in (1), a circuit formation process correction function is created as the first correction function. Next, it is obtained from the actual pattern substrate at the stage where the processing to change the finished dimensions of the wiring pattern, such as lamination pretreatment in the lamination step, solder resist pretreatment in the solder resist step, protective plating treatment in the protective plating step, etc. Based on the obtained actual pattern data, a post-process correction function is created as a first correction function, as shown in FIG. The relationship (for example, difference, ratio) between the circuit formation process correction function and the post-process correction function is obtained as the first correction function obtained here.
第２の補正関数とは、第１の補正関数に基づいて作成されるものである。第２の補正関数を作成する工程（Ｃ−２ｂ）では、回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数を作成する。例えば、図９に示す製品パターン領域６以外にテストパターン１を配置した実パターン基板Ｂ４ｂが、製品基板に先行して処理されるテスト板であり、図１０に示す実パターン基板Ｃ４ｃが製品基板である場合に、まず、図９のテスト板を先行して、図１２（ｂ）に示すように、回路形成工程補正関数を作成する。次に、第１の補正関数としての、回路形成工程補正関数と後工程補正関数との関係（例えば、差分、比率）に基づいて、第２の補正関数としての回路形成工程補正関数から、第２の補正関数を作成する。 The second correction function is created based on the first correction function. In the step of creating the second correction function (C-2b), the second correction function is created based on the circuit formation step correction function and the post-step correction function. For example, the actual pattern board B4b in which the test pattern 1 is arranged in the area other than the product pattern area 6 shown in FIG. 9 is a test board processed prior to the product board, and the actual pattern board C4c shown in FIG. In some cases, first, a circuit forming process correction function is created as shown in FIG. Next, based on the relationship (for example, difference, ratio) between the circuit formation process correction function and the post-process correction function as the first correction function, from the circuit formation process correction function as the second correction function, 2 correction function is created.
前記第２の補正関数を作成する工程（Ｃ−２ｂ）では、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との差分を、前記回路形成工程補正関数に加算又は減算することにより、第２の補正関数を作成してもよい。 In the step (C-2b) of creating the second correction function, a circuit formation step correction function created using an actual pattern substrate immediately after the circuit formation step, and a step subsequent to the circuit formation step The second correction function may be created by adding or subtracting the difference from the post-process correction function created using the actual pattern substrate to the circuit forming process correction function.
また、前記第２の補正関数を作成する工程（Ｃ−２ｂ）では、前記回路形成工程の直後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数との比率を求め、この比率を用いて、前記回路形成工程補正関数から第２の補正関数を作成してもよい。 Further, in the step (C-2b) of creating the second correction function, a circuit formation step correction function created using an actual pattern substrate immediately after the circuit formation step, and a step after the circuit formation step A ratio with a post-process correction function created using the actual pattern substrate of the process may be obtained, and a second correction function may be created from the circuit formation process correction function using this ratio.
＜工程（Ｃ−３）＞
次に、第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）。このようにして得られた補正データを用いて、例えば、図１０に示す実パターン基板Ｃ４ｃ（製品基板）を処理する。
<Process (C-3)>
Next, the original data of the wiring pattern or the correction data of the exposure data corrected using the second correction function is created (C-3). For example, the actual pattern substrate C4c (product substrate) shown in FIG. 10 is processed using the correction data thus obtained.
（作用・効果）
本実施の形態によれば、第１の実施形態の作用・効果に加えて、製品基板の処理とは別に作成した補正関数を基準として、製品基板を処理する際の製造プロセスの状況を反映した補正関数を作成することが可能になる。
(Action / Effect)
According to the present embodiment, in addition to the operations and effects of the first embodiment, the state of the manufacturing process when the product substrate is processed is reflected on the basis of the correction function created separately from the processing of the product substrate. A correction function can be created.
（データ補正装置）
本実施の形態で用いるデータ補正装置を説明する。図１３に示すように、本実施の形態で用いるデータ補正装置は、コンピュータを用いており、コンピュータは、処理部（プロセッサ）、表示部、入力部、記憶部、通信部、及び、これらの各構成部品を接続するバスを備えている。表示部はコンピュータにおいて実行されるプログラムによって出力される画像を表示する。入力部は入力を受け付けるものであり、例えば、キーボードやマウスである。記憶部は不揮発性メモリや揮発性メモリ、ハードディスク等の情報を格納できるものである。記憶部には、元データ、露光データ、実パターンデータ、差分データ、補正関数、補正データ等のデータと、元データ又は露光データを補正するまでの工程（図５、図６の補正データ作成工程（Ｃ））を実行するための補正プログラムが格納される。通信部は、無線通信やＵＳＢケーブル等を用いた有線通信を行う。通信部を介して、元データ、露光データ、実パターンデータ、差分データ等を取得してもよい。補正プログラムが実行されると、処理部（プロセッサ）は元データ又は露光データ補正のための工程（図５、図６の補正データ作成工程（Ｃ））を実行する。データ補正装置は、汎用コンピュータである必要はなく、各工程のすべて又は一部を実行するためのハードウェアとこれと協働して動作するソフトウェアによって実現されてもよい。
(Data correction device)
A data correction apparatus used in this embodiment will be described. As shown in FIG. 13, the data correction apparatus used in the present embodiment uses a computer, and the computer is a processing unit (processor), a display unit, an input unit, a storage unit, a communication unit, and each of these. A bus for connecting the components is provided. The display unit displays an image output by a program executed on the computer. The input unit accepts input, and is, for example, a keyboard or a mouse. The storage unit can store information such as a nonvolatile memory, a volatile memory, and a hard disk. The storage unit stores data such as original data, exposure data, actual pattern data, difference data, correction function, correction data, and the process up to correcting the original data or exposure data (correction data creation process in FIGS. 5 and 6). A correction program for executing (C)) is stored. The communication unit performs wireless communication or wired communication using a USB cable or the like. Original data, exposure data, actual pattern data, difference data, and the like may be acquired via the communication unit. When the correction program is executed, the processing unit (processor) executes a process for correcting the original data or exposure data (correction data creation process (C) in FIGS. 5 and 6). The data correction apparatus does not need to be a general-purpose computer, and may be realized by hardware for executing all or a part of each process and software operating in cooperation therewith.
（配線パターン形成システム）
本実施の形態で用いる配線パターン形成システムを説明する。図１４に示すように、本実施の形態で用いる配線パターン形成システムは、まず、データ補正装置を有している。データ補正装置としては、コンピュータを用いており、コンピュータは、処理部（プロセッサ）、表示部、入力部、記憶部、通信部、及び、これらの各構成部品を接続するバスを備えている。
(Wiring pattern forming system)
A wiring pattern forming system used in this embodiment will be described. As shown in FIG. 14, the wiring pattern forming system used in this embodiment first has a data correction device. A computer is used as the data correction apparatus, and the computer includes a processing unit (processor), a display unit, an input unit, a storage unit, a communication unit, and a bus for connecting these components.
次に、データ補正装置により補正された元データから作成された露光データ又はデータ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置を有する。本実施の形態において、基板とは、ガラスエポキシ等の絶縁層上に銅箔や銅めっき等の金属箔を有するものをいい、銅張積層板等が挙げられる。パターン露光装置とは、露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光する露光装置のことをいう。レーザ光又はＵＶ−ＬＥＤ光を用いて、直接感光性レジストに露光パターンを露光させる直接描画装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）等が挙げられる。 Next, pattern exposure for exposing the exposure pattern to the photosensitive resist arranged on the substrate based on the exposure data created from the original data corrected by the data correction device or the exposure data corrected by the data correction device Have the device. In the present embodiment, the substrate means a substrate having a metal foil such as copper foil or copper plating on an insulating layer such as glass epoxy, and examples thereof include a copper clad laminate. A pattern exposure apparatus refers to an exposure apparatus that exposes an exposure pattern to a photosensitive resist disposed on a substrate based on exposure data. Examples thereof include a direct drawing apparatus (DI: Direct Imaging) that directly exposes an exposure pattern to a photosensitive resist using laser light or UV-LED light.
次に、露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置を有する。現像パターン形成装置としては、フォトリソグラフィで用いられる現像装置が挙げられる。 Next, the image forming apparatus includes a development pattern forming apparatus that develops the photosensitive resist exposed with the exposure pattern to form a development pattern. An example of the development pattern forming apparatus is a development apparatus used in photolithography.
次に、現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置を有する。実パターン形成装置としては、配線基板の回路加工で用いられるエッチング装置、めっき装置が挙げられる。 Next, an actual pattern forming apparatus that forms a real pattern by performing circuit processing on the substrate on which the development pattern is formed is provided. Examples of the actual pattern forming apparatus include an etching apparatus and a plating apparatus used in circuit processing of a wiring board.
次に、実パターンから実パターンデータを作成する実パターンデータ作成装置を有する。
実パターンデータ作成装置としては、光学式外観検査装置（ＡＯＩ：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）、測定顕微鏡等が挙げられる。光学式外観検査装置は、実パターンの上面（トップ）から反射する光を検出してそのパターンを数値化し、座標とパターン幅やパターン間隙等の数値で表されたデータとするものである。一方、測定顕微鏡は、実パターンの上面（トップ）又は下面（ボトム）の何れについても、線幅を測定してデータ化するのに用いることができる。
Next, an actual pattern data creation device for creating actual pattern data from the actual pattern is provided.
Examples of the actual pattern data creation device include an optical appearance inspection device (AOI: Automatic Optical Inspection), a measurement microscope, and the like. The optical appearance inspection apparatus detects light reflected from the upper surface (top) of an actual pattern, digitizes the pattern, and sets the data as numerical values such as coordinates, pattern width, and pattern gap. On the other hand, the measurement microscope can be used to measure the line width and convert it into data for either the upper surface (top) or the lower surface (bottom) of the actual pattern.
本実施の形態で用いる配線パターン形成システムにおいては、データ補正装置が、実パターンデータ作成装置から実パターンデータを受取り、図１に示すように、この実パターンデータと元データ又は露光データとの差分から差分データを作成し（Ｃ−１）、差分とこの差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した複数の補正関数を作成し（Ｃ−２）、この複数の補正関数を合成した補正関数を作成し（Ｃ−３）、合成した補正関数を用いて配線パターンの元データ又は露光データを補正する（Ｃ−４）。 In the wiring pattern forming system used in the present embodiment, the data correction device receives actual pattern data from the actual pattern data creation device, and as shown in FIG. 1, the difference between the actual pattern data and the original data or exposure data. Difference data is created from (C-1), and from the relationship between the difference and the factor causing the difference, the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference A plurality of correction functions that define the relationship are created (C-2), a correction function that combines the plurality of correction functions is generated (C-3), and the original data of the wiring pattern or exposure is generated using the combined correction function. The data is corrected (C-4).
１：テストパターン
２：パターン間隙
３：パターン
４：実パターン基板
４ａ：実パターン基板Ａ（テスト基板）
４ｂ：実パターン基板Ｂ（テスト基板）
４ｃ：実パターン基板Ｃ（製品基板）
５：基材又は絶縁基板
６：製品パターン領域
７：製品パターン
８：データ補正装置
９：バス
１０：配線パターン形成システム
１１：絶縁基板又はコア材
１２ａ：回路形成後の配線パターン
１２ｂ：積層前処理後の配線パターン
１２ｃ：ソルダーレジスト前処理後の配線パターン
１２ｄ：めっき前処理後の配線パターン
１２ｅ：保護めっき処理後の配線パターン
１３：絶縁層又はプリプレグ
１４：導体層又は金属箔
１５：ソルダーレジスト
１６：保護めっき(ニッケル及び金めっき)
1: Test pattern 2: Pattern gap 3: Pattern 4: Real pattern substrate 4a: Real pattern substrate A (test substrate)
4b: Actual pattern substrate B (test substrate)
4c: Actual pattern substrate C (product substrate)
5: Base material or insulating substrate 6: Product pattern area 7: Product pattern 8: Data correction device 9: Bus 10: Wiring pattern forming system 11: Insulating substrate or core material 12a: Wiring pattern 12b after circuit formation: Pre-lamination processing Subsequent wiring pattern 12c: Wiring pattern 12d after solder resist pre-treatment: Wiring pattern 12e after pre-plating treatment: Wiring pattern 13 after protective plating treatment: Insulating layer or prepreg 14: Conductive layer or metal foil 15: Solder resist 16 : Protective plating (nickel and gold plating)
Claims (13)
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成（Ｃ−２）し、
前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正装置であって、
前記補正関数を作成する際（Ｃ−２）には、回路形成工程よりも後の工程にける実パターン基板を用いて作成された後工程補正関数を作成する、データ補正装置。 Difference data is created from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C -1),
From the relationship between the difference data and the factor causing the difference, a correction function defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference (C-2)
A correction data for the original data of the wiring pattern or the exposure data corrected using the correction function is created (C-3).
A data correction apparatus for creating a post-process correction function created using an actual pattern substrate in a process after the circuit formation process when the correction function is created (C-2).
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成し（Ｃ−２ａ）、
この第１の補正関数に基づいて第２の補正関数を作成し（Ｃ−２ｂ）、
前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正装置であって、
前記第１の補正関数を作成する際（Ｃ−２ａ）には、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、
前記第２の補正関数を作成する際（Ｃ−２ｂ）には、前記第１の補正関数の回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数の後工程補正関数を作成する、データ補正装置。 Difference data is created from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C -1),
Based on the relationship between the difference data and the factor causing the difference, the first defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference. (C-2a)
A second correction function is created based on the first correction function (C-2b),
A data correction device that creates correction data of original data or exposure data of the wiring pattern corrected using the second correction function (C-3),
When the first correction function is created (C-2a), a circuit formation process correction function created using the actual pattern substrate after the circuit formation process and an actual process after the circuit formation process are performed. Create a post-process correction function created using the pattern substrate,
When creating the second correction function (C-2b), a post-process correction function of the second correction function is set based on the circuit-forming process correction function and the post-process correction function of the first correction function. Data correction device to create.
前記データ補正装置により補正された元データから作成された露光データ又は前記データ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置と、
前記露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置と、
前記現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置と、
前記実パターンから実パターンデータを作成する実パターンデータ作成装置と、を有する配線パターン形成システム。 A data correction device according to any one of claims 1 to 5,
A pattern exposure apparatus that exposes an exposure pattern to a photosensitive resist arranged on a substrate based on exposure data created from original data corrected by the data correction apparatus or exposure data corrected by the data correction apparatus When,
A development pattern forming apparatus for developing a photosensitive resist exposed with the exposure pattern to form a development pattern;
An actual pattern forming apparatus that forms a real pattern by performing circuit processing on the substrate on which the development pattern is formed;
A wiring pattern forming system comprising: an actual pattern data creating device that creates actual pattern data from the actual pattern.
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成する工程（Ｃ−２）と、
前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−３）と、を有し、
前記補正関数を作成する工程（Ｃ−２）では、回路形成工程よりも後の工程における実パターン基板を用いて作成された後工程補正関数を作成する、データ補正方法。 A data correction method for original data of a wiring pattern or exposure data using the data correction device according to any one of claims 1 to 5,
A step of creating difference data from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data ( C-1),
From the relationship between the difference data and the factor causing the difference, a correction function defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference (C-2) for creating
And (C-3) creating correction data of the original data of the wiring pattern or the exposure data corrected using the correction function,
In the step (C-2) for creating the correction function, a data correction method for creating a post-process correction function created using an actual pattern substrate in a step after the circuit formation step.
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成する工程（Ｃ−２ａ）と、
この第１の補正関数に基づいて第２の補正関数を作成する工程（Ｃ−２ｂ）と、
前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正方法であって、
前記第１の補正関数を作成する工程（Ｃ−２ａ）には、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、
前記第２の補正関数を作成する工程（Ｃ−２ｂ）には、前記回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数を作成する、データ補正方法。 A data correction method for original data of a wiring pattern or exposure data using the data correction device according to any one of claims 1 to 5,
A step of creating difference data from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data ( C-1),
Based on the relationship between the difference data and the factor causing the difference, the first defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference. (C-2a) for creating a correction function of
A step (C-2b) of creating a second correction function based on the first correction function;
A data correction method for creating correction data of original data or exposure data of the wiring pattern corrected using the second correction function (C-3),
The step (C-2a) of creating the first correction function includes a circuit formation step correction function created using the actual pattern substrate after the circuit formation step, and a step after the circuit formation step. Create a post-process correction function created using the pattern substrate,
A data correction method in which, in the step of creating the second correction function (C-2b), a second correction function is created based on the circuit formation step correction function and the post-step correction function.
目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）と、
この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）と、
前記元データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）と、を有し、
前記補正データを作成する工程（Ｃ）が、
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した補正関数を作成する工程（Ｃ−２）と、
前記補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−３）と、を有し、
前記補正関数を作成する工程（Ｃ−２）では、回路形成工程よりも後の工程における実パターン基板を用いて作成された後工程補正関数を作成する、配線基板の製造方法。 A method for manufacturing a wiring board using the data correction device according to any one of claims 1 to 5,
A step (A) of creating exposure data based on the original data of the target wiring pattern;
A step (B) of creating actual pattern data from the actual pattern substrate formed using the exposure data;
And (C) creating correction data of the original data or exposure data based on the difference between the original data and the actual pattern data,
The step (C) of creating the correction data includes
A step of creating difference data from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data ( C-1),
From the relationship between the difference data and the factor causing the difference, a correction function defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference (C-2) for creating
And (C-3) creating correction data of the original data of the wiring pattern or the exposure data corrected using the correction function,
In the step (C-2) of creating the correction function, a post-process correction function created using an actual pattern substrate in a step after the circuit formation step is created.
目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）と、
この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）と、
前記元データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）と、を有し、
実パターンデータを作成する工程（Ｂ）が、
回路形成工程（Ｂ−２）で行なう回路形成工程の検査工程（Ｂ−４ａ）と、
積層工程（Ｂ−３ｂ）、ソルダーレジスト工程（Ｂ−３ｃ）、保護めっき工程（Ｂ−３ｄ）の何れかで行なう後工程の検査工程（Ｂ−４ａ）とを有し、
前記補正データを作成する工程（Ｃ）が、
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した第１の補正関数を作成する工程（Ｃ−２ａ）と、
この第１の補正関数に基づいて第２の補正関数を作成する工程（Ｃ−２ｂ）と、
前記第２の補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する（Ｃ−３）、データ補正方法であって、
前記第１の補正関数を作成する工程（Ｃ−２ａ）では、回路形成工程後の実パターン基板を用いて作成された回路形成工程補正関数と、前記回路形成工程よりも後の工程の実パターン基板を用いて作成された後工程補正関数と、を作成し、
前記第２の補正関数を作成する工程（Ｃ−２ｂ）では、前記回路形成工程補正関数と後工程補正関数に基づいて、第２の補正関数を作成する、配線基板の製造方法。 A method for manufacturing a wiring board using the data correction device according to any one of claims 1 to 5,
A step (A) of creating exposure data based on the original data of the target wiring pattern;
A step (B) of creating actual pattern data from the actual pattern substrate formed using the exposure data;
And (C) creating correction data of the original data or exposure data based on the difference between the original data and the actual pattern data,
The process (B) of creating actual pattern data is
An inspection step (B-4a) of the circuit formation step performed in the circuit formation step (B-2);
A post-inspection step (B-4a) performed in any of the lamination step (B-3b), the solder resist step (B-3c), and the protective plating step (B-3d),
The step (C) of creating the correction data includes
A step of creating difference data from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data ( C-1),
Based on the relationship between the difference data and the factor causing the difference, the first defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference. (C-2a) for creating a correction function of
A step (C-2b) of creating a second correction function based on the first correction function;
A data correction method for creating correction data of original data or exposure data of the wiring pattern corrected using the second correction function (C-3),
In the step (C-2a) of creating the first correction function, a circuit formation step correction function created using a real pattern substrate after the circuit formation step, and an actual pattern of the step after the circuit formation step A post-process correction function created using the substrate, and
In the step (C-2b) of creating the second correction function, the second correction function is created based on the circuit formation step correction function and the post-step correction function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016105847A JP2017212381A (en) | 2016-05-27 | 2016-05-27 | Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016105847A JP2017212381A (en) | 2016-05-27 | 2016-05-27 | Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017212381A true JP2017212381A (en) | 2017-11-30 |
Family
ID=60476277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016105847A Pending JP2017212381A (en) | 2016-05-27 | 2016-05-27 | Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017212381A (en) |
-
2016
- 2016-05-27 JP JP2016105847A patent/JP2017212381A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5865734B2 (en) | Area classification apparatus, program therefor, board inspection apparatus, and area classification method | |
| CN110267437B (en) | Printed circuit board expansion and shrinkage control method and device | |
| CN105764270A (en) | Manufacturing method of PCB possessing entire board electrolytic gold and golden finger surface processing | |
| CN105430944B (en) | The production method and multilayer board of multilayer board | |
| JP2014192287A (en) | Manufacturing apparatus and manufacturing method of electronic component | |
| JP5082902B2 (en) | Photomask manufacturing method, photomask manufacturing apparatus, and photomask | |
| JP5173701B2 (en) | Method for forming wiring pattern of printed wiring board and method for manufacturing printed wiring board | |
| CN103717014B (en) | Method for manufacturing substrate structure | |
| JP2017212381A (en) | Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board | |
| JP6610210B2 (en) | Wiring pattern forming system | |
| WO2016084978A1 (en) | Wiring-board production method, data correction device, wiring-pattern formation system, and data correction method | |
| CN107850855B (en) | Exposure data correction device, wiring pattern forming system, and method for manufacturing wiring substrate | |
| JP2017181613A (en) | Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method | |
| KR20100088874A (en) | A method of exposing a pcb and a method of manufacturing a pcb comprising the same | |
| JP4930073B2 (en) | Manufacturing method of build-up board | |
| JP2017130603A (en) | Glass panel for wiring board and method of manufacturing wiring board | |
| TWI772188B (en) | Perforation forming method of a multilayer circuit board, manufacturing method of a multilayer circuit board, multilayer circuit board and multilayer circuit board manufacturing system | |
| JP4589163B2 (en) | Image processing apparatus, substrate wiring exposure system, and substrate wiring forming system | |
| JP5744998B2 (en) | Exposure image compensation method | |
| JP2013033805A (en) | Rolled copper foil for flexible printed wiring board | |
| TWI785814B (en) | Perforation forming method of a multilayer circuit board, manufacturing method of a multilayer circuit board, multilayer circuit board and multilayer circuit board manufacturing system | |
| CN113490342A (en) | Hyperfine FPC circuit manufacturing process suitable for thin copper | |
| TW202028757A (en) | Method for improving precision of print circuit board electroplating layer | |
| CN111382487A (en) | Method for improving thickness accuracy of circuit board coating | |
| KR20130125618A (en) | Method for aligning layer with via hole in printed circuit board |