KR20100088874A - A method of exposing a pcb and a method of manufacturing a pcb comprising the same - Google Patents
A method of exposing a pcb and a method of manufacturing a pcb comprising the same Download PDFInfo
- Publication number
- KR20100088874A KR20100088874A KR1020090008007A KR20090008007A KR20100088874A KR 20100088874 A KR20100088874 A KR 20100088874A KR 1020090008007 A KR1020090008007 A KR 1020090008007A KR 20090008007 A KR20090008007 A KR 20090008007A KR 20100088874 A KR20100088874 A KR 20100088874A
- Authority
- KR
- South Korea
- Prior art keywords
- base substrate
- printed circuit
- circuit board
- exposure
- alignment marks
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
Abstract
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to an exposure method of a printed circuit board and a method of manufacturing a printed circuit board including the same.
전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 역시 소형화 되어야 하며, 이에 따라 회로 패턴의 고밀도화가 요구되고 있다.With the development of the electronic industry, the demand for high functionalization and miniaturization of electronic components is increasing rapidly. In order to cope with this trend, printed circuit boards must also be miniaturized, and accordingly, a high density of circuit patterns is required.
이러한 소형 고밀도 인쇄회로기판의 요구를 만족하고자 인쇄회로기판은 다층화되어 왔으며, 다층 인쇄회로기판은 각 층간을 전기적으로 연결하는 비아에 의해 전기적으로 연결되게 된다. 비아는 절연층을 관통하여 형성되며 각 회로층의 특정회로패턴과 전기적으로 접속한다.Printed circuit boards have been multilayered to satisfy the needs of such small high density printed circuit boards, and the multilayer printed circuit boards are electrically connected by vias that electrically connect the respective layers. The via is formed through the insulating layer and is electrically connected to the specific circuit pattern of each circuit layer.
이때, 상하로 배열된 회로층이 비아라는 연결통로를 통해 전기적으로 접속하기 위해서는 상층 및 하층 회로층의 정합이 정밀하게 이루어져야 한다. 정합 오차가 큰 경우에는 비아가 회로층과 접속하지 않는 등의 불량이 발생하게 된다.At this time, in order for the circuit layers arranged up and down to be electrically connected through the connection passages called vias, the matching of the upper and lower circuit layers must be precise. If the matching error is large, defects such as the via not connecting to the circuit layer occur.
이는 비단 회로층과 비아와의 정합 문제 뿐만 아니라 인쇄회로기판 최외각에 형성되는 접속 패드와 이를 노출하는 솔더 레지스트층의 개구부의 정합 문제 등을 포함하는 인쇄회로기판의 층간 정합문제가 고밀도 집적회로의 제조에서 커다란 문제로 부각되고 있다. This is because the problem of interlayer matching of printed circuit boards, which includes not only the problem of matching the circuit layer with the vias but also the problem of matching the connection pads formed in the outermost part of the printed circuit board and the opening of the solder resist layer exposing the same, It is a big problem in manufacturing.
이러한 문제점은 인쇄회로기판에 형성되는 제 구성을 패터닝하기 위한 노광공정과 밀접하게 연결된다. 노광 공정이란 인쇄회로기판에 형성되는 회로패턴, 비아, 및 개방홀을 특정한 패턴을 갖도록 성형하기 위한 공정 중 하나로, 감광성의 소재에 선택적으로 광을 조사하여 광이 조사된 부분을 경화 상태를 광이 조사되지 않은 부분과 다르게 변화시키는 공정이다. 실질적으로 인쇄회로기판에 형성되는 회로패턴, 비아, 및 개방홀 등의 위치는 이 노광공정에서 결정되게 되기 때문에 노광공정에서의 정밀한 정합이 요구되어 진다.This problem is intimately connected with the exposure process for patterning the components formed on the printed circuit board. The exposure process is one of the processes for forming circuit patterns, vias, and open holes formed on a printed circuit board to have a specific pattern. It is a process that changes from the unirradiated part. Since the positions of circuit patterns, vias, opening holes, etc., which are substantially formed in the printed circuit board are determined in this exposure process, precise matching in the exposure process is required.
이러한 노광 오차를 줄이기 위한 노력이 계속되고 있으나, 노광장비가 등의 정밀한 제어가 이루어진다 하여도 인쇄회로기판은 제조공정 중에 그 형태의 변형이 일어나는 특성상 노광공정 오차를 줄이는데 한계가 있었다.Efforts have been made to reduce such exposure errors, but even if the exposure equipment is precisely controlled, the printed circuit board has a limit in reducing the exposure process error due to the deformation of its shape during the manufacturing process.
도 1 내지 도 2는 종래기술에 따라 인쇄회로기판의 제조공정에서 발생한 변형량을 고려하여 노광 공정을 수행하는 공정을 개략적으로 도시하는 도면이다.1 to 2 schematically illustrate a process of performing an exposure process in consideration of the amount of deformation generated in the manufacturing process of a printed circuit board according to the prior art.
도 1을 참조하면, 제1 내지 제4 얼라인 마크(11, 13, 15, 17)가 형성되어 있는 인쇄회로기판(10)이 제공된다. 이러한 얼라인 마크(11, 13, 15, 17)는 인쇄회로기판(10)의 외측 가장자리에 형성되어 있으며 인쇄회로기판(10)의 외형 변화를 측정하는데 이용된다. 예를 들면, 인쇄회로기판(10)에 절연층 적층 공정 수행 전의 얼라인 마크들(11, 13, 15, 17)의 거리와 적층 공정 이후의 얼라인 마크들(11, 13, 15, 17) 간의 거리를 비교하여 변화량을 인쇄회로기판(10)의 개략적인 변화량을 측정할 수 있다.Referring to FIG. 1, a printed
인쇄회로기판(10)의 변화량이 측정되면 도 2에 도시된 바와 같이, 인쇄회로기판에 발생한 변화량을 노광 공정에 이용되는 마스크(20)에 반영한다. 즉, 마스크(20)에 형성된 얼라인 마크(21, 23, 25, 27)가 인쇄회로기판의 얼라인 마크(11, 13, 15, 17)와 대응하도록 마스크(20)를 스케일 변경한다.When the change amount of the printed
이후 CCD(30)에 의해 마스크(20)와 인쇄회로기판(10)의 얼라인 마크를 정렬하고 노광공정을 진행하게 된다.Thereafter, the alignment marks of the
하지만, 인쇄회로기판의 변형은 열적, 물리적, 화학적 요인 등 다양한 원인에 의해서 발생하기 때문에 그 변형이 비선형적이어서 인쇄회로기판에 발생한 변형량을 외측 가장자리에 형성된 얼라인 마크만 변형량을 측정하면 이를 노광 마스크에 반영하더라도 그 오차가 너무 크다는 문제점이 있었다.However, since the deformation of the printed circuit board is caused by various factors such as thermal, physical, and chemical factors, the deformation is nonlinear, and when only the alignment mark formed on the outer edge of the printed circuit board is measured, the exposure mask is measured. Even if reflected in the error was too large a problem.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 제조 공정 중에 인쇄회로기판에 발생한 변형량을 보다 정밀하게 측정하여 노광 마스크의 스케일 변경에 반영할 수 있는 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법을 제안한다.The present invention was created to solve the problems of the prior art as described above, an exposure method that can accurately measure the amount of deformation generated in the printed circuit board during the manufacturing process to reflect the change in the scale of the exposure mask and the printing comprising the same We propose a method for manufacturing a circuit board.
본 발명에 따른 인쇄회로기판의 노광방법은, (A) 외측 모서리 부분에 형성된 복수의 외측 얼라인 마크 및 서로 인접하는 상기 외측 얼라인 마크를 직선 연결한 가상의 폐루프 내측에 형성된 내측 얼라인 마크를 갖는 베이스기판을 제공하는 단계; (B) 상기 외측 얼라인 마크 간의 상대위치 및 상기 각각의 외측 얼라인 마크와 상기 내측 얼라인 마크 간의 상대 위치를 변형전 기준 데이터와 비교하여 상기 베이스기판의 변형량을 산출하는 단계; (C) 상기 베이스기판의 변형량을 적용하여 변형된 스케일을 갖는 노광 마스크를 제공하는 단계; 및 (D) 상기 노광 마스크를 이용하여 상기 베이스기판에 노광공정을 수행하는 단계;를 포함하는 것을 특징으로 한다.The exposure method of the printed circuit board according to the present invention includes (A) an inner alignment mark formed inside a virtual closed loop in which a plurality of outer alignment marks formed on an outer edge portion and the outer alignment marks adjacent to each other are linearly connected. Providing a base substrate having a; (B) calculating a deformation amount of the base substrate by comparing the relative position between the outer alignment marks and the relative position between each of the outer alignment marks and the inner alignment marks with reference data before deformation; (C) applying an amount of deformation of the base substrate to provide an exposure mask having a deformed scale; And (D) performing an exposure process on the base substrate using the exposure mask.
본 발명의 바람직한 한 특징으로서, 상기 노광 마스크는 거버데이터(Gerber data)인 것에 있다.As a preferable feature of the present invention, the exposure mask is one of Gerber data.
본 발명에 따른 인쇄회로기판의 방법은, 상술한 노광공정을 포함하는 것을 특징으로 한다.The method of a printed circuit board according to the present invention is characterized by including the exposure process described above.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
본 발명에 따른 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법에 의하면, 인쇄회로기판을 제조하기 위한 베이스기판의 외측 모서리 부분에 형성된 외측 얼라인 마크와 베이스기판 내측에 형성된 내측 얼라인 마크를 포함하며, 노광 마스크 역시 베이스기판에 형성된 얼라인 마크와 대응하는 얼라인 마크들을 포함하여, 베이스기판에 발생한 변형량의 정확한 측정 및 반영이 가능하기 때문에 노광 공정의 공정 오차를 크게 줄일 수 있는 장점이 있다.According to the exposure method of the printed circuit board and the manufacturing method of the printed circuit board including the same according to the present invention, the outer alignment mark formed on the outer edge portion of the base substrate for manufacturing the printed circuit board and the inner aligning formed inside the base substrate Including the mark, the exposure mask also includes alignment marks corresponding to the alignment mark formed on the base substrate, it is possible to accurately measure and reflect the amount of deformation occurred in the base substrate, which can greatly reduce the process error of the exposure process There is an advantage.
이하, 본 발명에 따른 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of an exposure method of a printed circuit board and a method of manufacturing a printed circuit board including the same according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.3 to 5 are views illustrating a method of exposing a printed circuit board and a method of manufacturing a printed circuit board including the same according to a preferred embodiment of the present invention in the order of process.
먼저, 도 3에 도시된 바와 같이, 외측 모서리 부분에 형성된 복수의 외측 얼라인 마크(110, 130, 150, 170) 및 서로 인접하는 외측 얼라인 마크(110, 130, 150, 170)를 직선 연결한 가상의 폐루프 내측에 형성된 내측 얼라인 마크(200)를 갖는 베이스기판(100)을 제공하는 단계이다.First, as shown in FIG. 3, the plurality of
인쇄회로기판은 전자기기의 부품실장 및 배선에 사용되는 것으로, 절연층 상에 금속을 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성한 일반적인 인쇄회로기판(Printed Circuit Board; PCB)이다. 회로기판은 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판; Multi Layered Board)가 될 수 있다.Printed circuit boards are used for component mounting and wiring of electronic devices. A printed circuit board is formed by etching metal on the insulating layer according to the wiring pattern (removing it by leaving only the circuit on the wire and removing it). ; PCB). The circuit board may be a single-sided PCB in which wiring is formed only on one side of the insulating board, a double-sided PCB in which wiring is formed on both sides, and an MLB (Multi Layered Board) that is wired in multiple layers.
이러한 인쇄회로기판을 제조함에 있어서 예를 들면, 비아홀 가공, 금속 에칭 또는 도금 공정, 절연층 또는 금속박 적층 공정 등 기계적(물리적) 및 화학적 공정이 수반되며, 이들 공정에서 발생하는 열적, 물리적 및 화학적 작용에 의해 재료로 사용된 원판(100a; 도 4 참조)은 제조공정 중에 변형되게 된다.In manufacturing such printed circuit boards, for example, mechanical (physical) and chemical processes such as via hole processing, metal etching or plating processes, insulating layers or metal foil lamination processes are involved, and thermal, physical and chemical actions occurring in these processes The
본 명세서에서 베이스기판(100)의 용어는 상술한 것과 같은 인쇄회로기판 제조의 중간 단계에서 발생하는 중간 생성물을 의미하는 것으로 사용된다. 즉, 베이 스기판(100)은 상술한 일련의 인쇄회로기판 제조공정 중 어느 하나의 공정이 수행되어 변형이 발생한 기판을 의미하는 것으로 사용된다. 베이스기판(100)은 아직 회로패턴이 형성되지 않은 절연층이 될 수 있으며, 또는 이미 회로층이 형성된 단면, 양면 또는 다층 인쇄회로기판이 될 수 있다.The
도 4에는 도 3에 도시된 베이스기판(100)이 변형되기 이전 상태의 원판(100a)이 도시된다. 여기서 원판(100a)이란 베이스기판(100)이 제공되기 이전 단계의 상태를 일컫는 용어로 사용되며, 인쇄회로기판 제조의 시작 단계 및 중간 단계에서 발생하는 생성물을 의미한다. 원판(100a) 역시 절연수지로 이루어진 절연층, 단면 또는 양면동박적층판(CCL), 또는 단면, 양면 또는 다층 인쇄회로기판이 될 수 있다. 도 4에 도시된 바와 같이, 원판(100a)에는 추후 진행될 비아홀 가공, 노광/현상, 적층, 및 회로층 형성 공정의 기준위치를 지시하는 얼라인 마크가 형성되어 있다.FIG. 4 illustrates a
이러한 원판(100a)에 인쇄회로기판 제조 공정 중 어느 하나 또는 둘 이상의 공정이 수행되어 베이스기판(100)이 제공되는데, 이때 상술한 바와 같이, 원판(100a)에 비아홀 가공, 에칭, 또는 절연층 적층 등의 공정이 수행되면 원판(100a)에 형태 변형이 발생하여 원판(100a)과 베이스기판(100)의 형태 및 이에 포함된 각 구성의 위치가 완전히 일치하지 않게 된다.Any one or two or more processes of a printed circuit board manufacturing process are performed on the
본 실시예에 따른 베이스기판(100)은 베이스기판(100)의 외측 모서리 부분에 형성된 복수의 외측 얼라인 마크(110, 130, 150, 170) 및 서로 인접하는 외측 얼라인 마크(110, 130, 150, 170)를 직선 연결한 가상의 폐루프 내측에 형성된 내측 얼 라인 마크(200)를 포함한다. 여기서, 외측 얼라인 마크(110, 130, 150, 170) 및 내측 얼라인 마크(200)는 원판(100a)에 형성된 관통홀, 금속패턴, 홈부, 돌출부 등이 될 수 있다. The
한편, 도 3에는 외측 얼라인 마크(110, 130, 150, 170)가 베이스기판(100)의 모서리 꼭지점 부분에만 도시되었으나 본 발명이 이에 제한되는 것은 아니고 베이스기판(100)의 외측 모서리를 이루는 변의 중앙 부분에도 외측 얼라인 마크(110, 130, 150, 170)가 형성될 수 있음을 이해하여야 한다. 또한, 본 실시예에서는 베이스기판(100) 중심부에 형성된 하나의 내측 얼라인 마크(200)를 예로 들어 서술하지만 내측 얼라인 마크(200)는 둘 이상이 될 수 있으며 베이스기판(100)의 정 중앙에 위치하여야 하는 것은 아니다.Meanwhile, in FIG. 3, the
다음, 베이스기판(100)에 형성된 외측 얼라인 마크(110, 130, 150, 170) 간의 상대위치 및 각각의 외측 얼라인 마크(110, 130, 150, 170)와 내측 얼라인 마크(200) 사이의 상대위치를 변형전 기준 데이터와 비교하여 베이스기판(100)의 변형량을 산출하는 단계이다.Next, relative positions between the
원판(100a)에 형성된 얼라인 마크 간의 상대 위치와 비교하여 베이스기판(100)에 형성된 얼라인 마크 간의 상대 위치의 변화를 측정하여 베이스기판(100)에 발생한 변화량을 파악할 수 있다. 예를 들면, 원판(100a)에 형성된 얼라인 마크 간의 상대위치는 외측 얼라인 마크와 외측 얼라인 마크 간의 거리(a,b, c, d), 외측 얼라인 마크와 내측 얼라인 마크 간의 거리(α, β, γ, ω), 및 두 개의 얼라인 마크를 잇는 선이 이루는 각도(θ) 등의 데이터로 컴퓨터 등의 저장매체에 기록 되어져 있다. 따라서, 베이스기판(100)에 형성된 얼라인 마크 간의 상대위치, 즉 예를 들면 외측 얼라인 마크와 외측 얼라인 마크 간의 거리(a',b', c', d'), 외측 얼라인 마크와 내측 얼라인 마크 간의 거리(α', β', γ', ω'), 및 두 개의 얼라인 마크를 잇는 선이 이루는 각도(θ') 등을 측정하여 원판(100a)의 데이터와 비교하는 것으로 변화의 양상을 보다 명확하게 알 수 있다.The change in the relative position between the alignment marks formed on the
원판(100a)과 대비할 때 베이스기판(100)에 발생한 형태 변화는 방향성이 없이 불규칙한 것이어서 베이스기판(100) 전면적에 걸쳐 발생한 변화를 정확히 측정하는 것은 불가능한 것이지만, 본 실시예에 따른 베이스기판(100)은 내측 얼라인 마크(200)를 추가로 구비하기 때문에 베이스기판(100) 내부에 발생한 변형량을 보다 정밀하게 측정할 수 있다.In contrast to the original plate (100a), the change in the shape of the
다음, 도 5에 도시된 바와 같이, 베이스기판(100)의 변형량을 적용하여 변형된 스케일을 갖는 노광 마스크(300)를 제공하는 단계이다.Next, as shown in FIG. 5, a step of providing an
여기서 노광 마스크(300)는 광 차단 패턴을 갖는 유리마스크, 또는 광투과홀이 형성된 드라이필름 등이 될 수 있으며, 또는 LDI(Laser Direct Imaging) 노광 장치에서 노광 마스크(300)로 작용하는 거버(Gerber) 데이터가 될 수 있다. LDI 노광장치는 레이저 다이오드(Laser Diode)를 광원으로 사용하여 기판 위의 피노광층을 지정된 경로를 따라 직접 노광하는 장치이다. 따라서, LDI 노광장치에서는 레이저 다이오드의 경로대로 노광이 이루어지기 때문에 이러한 경로 정보를 담은 거버 데이터가 노광 마스크(300)로 지칭될 수 있다.Here, the
이러한 노광 마스크(300)는 베이스기판(100)에 형성된 피노광층, 예를 들면, 감광성 드라이 필름, 감광성 절연재, 감광성 솔더 레지스트층 등에 노광공정을 수행하는데 사용되기 때문에 베이스기판(100)에 발생한 변형량 만큼 보정된 스케일을 갖는 것이 중요하다. 본 실시예에 따른 노광 마스크(300)는 원판(100a) 및 베이스기판(100)에 형성된 외측 얼라인 마크(110, 130, 150, 170)에 대응하는 외측 얼라인 마크(310, 330, 350, 370) 및 원판(100a) 및 베이스기판(100)에 형성된 내측 얼라인 마크(200)와 대응하는 내측 얼라인 마크(400)를 구비하며 베이스기판(100)에 발생한 변형량 만큼 보정된다. 즉, 원판(100a)을 기준으로 설계된 노광 마스크(300)를 베이스기판(100)에 발생한 변형량으로 보정하여 본 실시예에서 사용하는 노광 마스크(300)가 제공될 수 있다. 본 실시예에서는 노광 마스크(300)가 내측 얼라인 마크(400)를 추가로 구비하기 때문에 베이스기판(100)과 보다 정밀하게 정합하는 노광 마스크(300)를 제공하는 것이 가능하다. 이때, 노광 마스크(300)가 거버 데이터인 경우 노광 마스크(300)에 형성된 얼라인 마크 역시 얼라인 마크의 위치를 정의하는 데이터 값이 될 수 있다.Since the
다음, 노광 마스크(300)를 이용하여 베이스기판(100)에 노광공정을 수행하는 단계이다. 노광 마스크(300)가 제공되면 베이스기판(100)의 얼라인 마크와 노광 마스크(300)의 얼라인 마크가 정합하도록 노광 마스크(300)를 베이스기판(100) 상부에 위치하고 노광을 수행한다. 얼라인 마크의 배치는 예를 들면, CCD(500) 등의 영상 장치 및 적외선 센서 등의 센서 및 이들의 조합에 의해 이루어질 수 있다.Next, an exposure process is performed on the
노광 공정이 완료되면 현상 공정 등의 추후 공정이 진행되며 인쇄회로기판을 완성할 수 있다. 이는 공지의 방식으로 수행되므로 여기에서는 상세한 설명을 생략 한다.After the exposure process is completed, further processes such as a development process may be performed to complete the printed circuit board. This is done in a known manner, so detailed description thereof will be omitted here.
본 발명에 따른 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법에 의하면, 인쇄회로기판을 제조하기 위한 베이스기판(100)의 외측 모서리 부분에 형성된 외측 얼라인 마크(110, 130, 150, 170)와 베이스기판(100) 내측에 형성된 내측 얼라인 마크(200)를 포함하며, 노광 마스크(300) 역시 베이스기판(100)에 형성된 얼라인 마크와 대응하는 얼라인 마크들을 포함하여, 베이스기판(100)에 발생한 변형량의 정확한 측정 및 반영이 가능하기 때문에 노광 공정의 공정 오차를 크게 줄일 수 있는 장점이 있다.According to the exposure method of the printed circuit board and the manufacturing method of the printed circuit board including the same according to the present invention, the outer alignment marks 110, 130, formed on the outer edge portion of the
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.
도 1 내지 도 2는 종래기술에 따라 인쇄회로기판의 제조공정에서 발생한 변형량을 고려하여 노광 공정을 수행하는 공정을 개략적으로 도시하는 도면이다.1 to 2 schematically illustrate a process of performing an exposure process in consideration of the amount of deformation generated in the manufacturing process of a printed circuit board according to the prior art.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.3 to 5 are views illustrating a method of exposing a printed circuit board and a method of manufacturing a printed circuit board including the same according to a preferred embodiment of the present invention in the order of process.
< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>
100 베이스기판 100a 원판100
300 노광 마스크 500 CCD300
200 베이스기판의 내측 얼라인 마크Inside alignment mark on the 200 base substrate
400 노광 마스크의 내측 얼라인 마크Inside alignment mark of 400 exposure mask
110, 130, 150, 170 베이스기판의 외측 얼라인 마크Outer alignment mark on 110, 130, 150, 170 base board
310, 330, 350, 370 노광 마스크의 외측 얼라인 마크Outside alignment mark of 310, 330, 350, 370 exposure mask
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090008007A KR20100088874A (en) | 2009-02-02 | 2009-02-02 | A method of exposing a pcb and a method of manufacturing a pcb comprising the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090008007A KR20100088874A (en) | 2009-02-02 | 2009-02-02 | A method of exposing a pcb and a method of manufacturing a pcb comprising the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100088874A true KR20100088874A (en) | 2010-08-11 |
Family
ID=42754904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090008007A KR20100088874A (en) | 2009-02-02 | 2009-02-02 | A method of exposing a pcb and a method of manufacturing a pcb comprising the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100088874A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120087021A (en) * | 2011-01-27 | 2012-08-06 | 현대중공업 주식회사 | substrate for solar cell with alignment hole and method for alignment of substrate using the same |
KR101418867B1 (en) * | 2013-06-20 | 2014-08-13 | 주식회사 플렉스컴 | Methode for manufacturing Multi-Layer FPCB |
JP2019145796A (en) * | 2018-02-22 | 2019-08-29 | エーティーアンドエス オーストリア テクノロジー アンド システムテクニック アクツィエンゲゼルシャフト | Alignment with physical alignment mark and virtual alignment mark |
KR20210128562A (en) * | 2020-04-16 | 2021-10-27 | 주식회사 디에이피 | Method for testing break point and working film for the same |
-
2009
- 2009-02-02 KR KR1020090008007A patent/KR20100088874A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120087021A (en) * | 2011-01-27 | 2012-08-06 | 현대중공업 주식회사 | substrate for solar cell with alignment hole and method for alignment of substrate using the same |
KR101418867B1 (en) * | 2013-06-20 | 2014-08-13 | 주식회사 플렉스컴 | Methode for manufacturing Multi-Layer FPCB |
JP2019145796A (en) * | 2018-02-22 | 2019-08-29 | エーティーアンドエス オーストリア テクノロジー アンド システムテクニック アクツィエンゲゼルシャフト | Alignment with physical alignment mark and virtual alignment mark |
KR20210128562A (en) * | 2020-04-16 | 2021-10-27 | 주식회사 디에이피 | Method for testing break point and working film for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7886433B2 (en) | Method of manufacturing a component-embedded PCB | |
KR100853736B1 (en) | Circuit board with identifiable information and method for fabricating the same | |
JP2006165494A (en) | Manufacturing method of printed circuit board and thin printed circuit board | |
TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
US20070045790A1 (en) | Tape Carrier For TAB And Method Of Manufacturing The Same | |
JP2007123902A (en) | Method of manufacturing rigid flexible printed circuit board | |
JP2010087168A (en) | Method for manufacturing multilayer printed circuit board | |
KR20100088874A (en) | A method of exposing a pcb and a method of manufacturing a pcb comprising the same | |
JPH10163630A (en) | Multi-layer printed circuit board and its manufacturing method | |
JP3908610B2 (en) | Manufacturing method of multilayer wiring board | |
JP4881376B2 (en) | Wiring board manufacturing method | |
CN114158195A (en) | Method for manufacturing precise circuit with assistance of laser | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
CN105517373B (en) | A kind of production method of PCB backboards outer-layer circuit figure | |
JP5067048B2 (en) | Printed wiring board | |
JP2004022729A (en) | Mounting board and manufacturing method thereof | |
JP2002190674A (en) | Method for manufacturing multilayer flexible circuit board | |
KR100975924B1 (en) | Manufacturing method of printed circuit board and manufacturing apparatus for the same | |
KR20150009671A (en) | Printed circuit board substrate having metal post and the method of manufacturing the same | |
US11706873B2 (en) | Method for manufacturing multilayer wiring substrate | |
TWI772188B (en) | Perforation forming method of a multilayer circuit board, manufacturing method of a multilayer circuit board, multilayer circuit board and multilayer circuit board manufacturing system | |
TWI361029B (en) | Multilayer printed circuit boards, method for manu | |
JPH10163631A (en) | Multi-layer printed circuit board and its manufacturing method | |
KR101194461B1 (en) | Printed circuit board and method for manufacturing the same | |
JP2005129617A (en) | Multilayer printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |