JP6610210B2 - Wiring pattern forming system - Google Patents
Wiring pattern forming system Download PDFInfo
- Publication number
- JP6610210B2 JP6610210B2 JP2015233273A JP2015233273A JP6610210B2 JP 6610210 B2 JP6610210 B2 JP 6610210B2 JP 2015233273 A JP2015233273 A JP 2015233273A JP 2015233273 A JP2015233273 A JP 2015233273A JP 6610210 B2 JP6610210 B2 JP 6610210B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- difference
- exposure
- correction function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 161
- 239000000758 substrate Substances 0.000 claims description 48
- 238000012360 testing method Methods 0.000 claims description 29
- 238000011161 development Methods 0.000 claims description 25
- 230000018109 developmental process Effects 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 17
- 230000007261 regionalization Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 28
- 238000013461 design Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000007689 inspection Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明は、配線パターン形成システムに関するものであり、特には電子機器に用いられる配線基板の配線パターン形成システムに関するものである。 The present invention relates to a wiring pattern forming system, and more particularly to a wiring pattern forming system for a wiring board used in electronic equipment.
電子機器の高機能化、小型化の動向から、電子機器に用いられる配線基板に対しても、配線パターンの細線化による高密度化が求められている。 Due to the trend toward higher functionality and miniaturization of electronic devices, higher density is also required for wiring boards used in electronic devices by thinning the wiring pattern.
このような配線パターンの細線化による高密度化に対応するための配線パターン形成方法としては、感光性レジストに露光パターンをレーザ光や紫外線LED光(UV−LED、UV:Ultraviolet、LED:Light Emitting Diode)で直接照射する直接描画式の露光装置(DI:Direct Imaging)と、エッチング等で実際に形成された実パターンを反射光で読み取って元データ(設計データ)との比較を行う光学式の検査装置(AOI:Automatic Optical Inspection)を組み合わせて、エッチング後の実際の仕上りのデータを検査装置(AOI)に取り込み、露光装置(DI)にフィードバックする方法が考えられている(特許文献1〜3)。 As a wiring pattern forming method for dealing with such high density by thinning the wiring pattern, an exposure pattern is applied to a photosensitive resist with laser light or ultraviolet LED light (UV-LED, UV: Ultraviolet, LED: Light Emitting). A direct drawing type exposure apparatus (DI: Direct Imaging) that directly irradiates with a diode, and an optical type that compares an actual pattern actually formed by etching or the like with reflected light and compares it with original data (design data) A method is conceived in which an inspection apparatus (AOI: Automatic Optical Inspection) is combined, actual finishing data after etching is taken into the inspection apparatus (AOI), and fed back to the exposure apparatus (DI) (Patent Documents 1 to 3). ).
しかし、パターン幅の変動要因はいくつもあり、パターンの形状・粗密等による変動のように、製造ロットが変わっても、同じ配線パターンを有する製品では、ある程度一定になる要因もあれば、エッチング液の変動等のように、同じ製品であっても、製造ロット毎に変動する要因もある。このため、特許文献1〜3のような従来の配線パターン形成方法では、配線パターン幅の変動を抑制できない場合が考えられる。 However, there are a number of factors that change the pattern width. Even if the production lot changes, such as variations due to pattern shape, density, etc., there is a factor that remains constant to some extent for products with the same wiring pattern. There are also factors that vary from one production lot to another, even if the product is the same, such as fluctuations in. For this reason, the conventional wiring pattern formation method like patent documents 1-3 can consider the case where change of wiring pattern width cannot be controlled.
また、検査装置(AOI)のデータをきめ細かくフィードバックしようとすると、検査装置(AOI)のデータは膨大であるため、データの処理が間に合わない問題がある。このため、従来のように、検査装置(AOI)のデータをフィードバックする方法では、微細回路の精度向上に対してあまり有効とは言えない面があった。 In addition, if the data of the inspection apparatus (AOI) is to be finely fed back, the data of the inspection apparatus (AOI) is enormous, and there is a problem that the processing of the data is not in time. For this reason, the conventional method of feeding back data from an inspection apparatus (AOI) has not been very effective for improving the precision of a fine circuit.
本発明は、上記問題点に鑑みてなされたものであり、パターン間隙、パターンサイズ、パターン厚さ、パターン位置等による配線パターンのライン幅等の配線パターン仕様の変動に加え、感光性レジスト、現像液、エッチング液等の製造ラインの状態変化による配線パターンのライン幅の比較的早い変動に対しても、露光データを補正して対応可能とすることにより、微細回路形成時のライン幅精度を向上させることを目的とする。 The present invention has been made in view of the above problems, and in addition to variations in wiring pattern specifications such as line width of a wiring pattern due to pattern gap, pattern size, pattern thickness, pattern position, etc., photosensitive resist, development Improves line width accuracy when forming fine circuits by correcting exposure data to cope with relatively fast fluctuations in the line width of wiring patterns due to changes in the state of production lines such as liquids and etchants. The purpose is to let you.
本発明は、配線パターンAの元データAを作成する元データ作成手段と、前記元データAから露光データAを作成する露光データ作成手段と、前記露光データAに基づいて、基板上に配置された感光性レジストに、露光パターンAを露光するパターン露光手段と、前記露光パターンAが露光された感光性レジストを現像して現像パターンAを形成する現像パターン形成手段と、前記現像パターンAを形成した基板に対して回路加工を行ない実パターンAを形成する実パターン形成手段と、前記実パターンAから実パターンデータAを取得し、この実パターンデータAと前記実パターンAの元データAとの差分から、差分データAを作成する差分データ作成手段と、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と前記差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した一次補正関数を作成する一次補正関数作成手段と、を有する配線パターン形成システムである。 The present invention is arranged on a substrate based on the exposure data A, original data creation means for creating the original data A of the wiring pattern A, exposure data creation means for creating the exposure data A from the original data A, and A pattern exposure unit that exposes the exposure pattern A to the photosensitive resist, a development pattern formation unit that develops the photosensitive resist exposed to the exposure pattern A to form the development pattern A, and the development pattern A is formed. Real pattern forming means for forming a real pattern A by performing circuit processing on the substrate obtained, and obtaining real pattern data A from the real pattern A. The real pattern data A and the original data A of the real pattern A From the difference, the difference data creating means for creating the difference data A from the difference, the relationship between the factor causing the difference A and the difference data A, the difference A A primary correcting function creating means for creating a first order correction function that defines the relationship between the correction amount A of the exposure data A for factors that difference and suppressing the difference A, a wiring pattern forming system having a.
また、本発明は、上記において、前記一次補正関数に基づいて、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した二次補正関数を作成する二次補正関数作成手段と、を有する配線パターン形成システムである。 Further, the present invention provides the above-described method for suppressing the factor causing the difference A and the difference A from the relationship between the factor causing the difference A and the difference data A based on the primary correction function. It is a wiring pattern forming system having secondary correction function creating means for creating a secondary correction function that defines the relationship between the exposure data A and the correction amount A.
また、本発明は、上記において、前記二次補正関数が、前記差分Aを生じさせる因子と、前記一次補正関数に比べて、より少ない個所の差分データとの関係から作成される配線パターン形成システムである。 In the wiring pattern forming system according to the present invention, the secondary correction function is created from a relationship between a factor causing the difference A and difference data at a smaller number of locations than the primary correction function. It is.
また、本発明は、上記において、前記二次補正関数が、前記一次補正関数を平行移動することにより作成される配線パターン形成システムである。 In addition, the present invention is the wiring pattern forming system as described above, wherein the secondary correction function is created by translating the primary correction function.
また、本発明は、上記において、前記元データAと露光データAとの差分Aを生じさせる因子が、前記実パターンAの元データAのパターン間隙、パターンサイズ、パターン厚さ、パターン位置の何れか又は何れか2以上の組み合せである配線パターン形成システムである。 According to the present invention, in the above description, the factor causing the difference A between the original data A and the exposure data A is any of the pattern gap, pattern size, pattern thickness, and pattern position of the original data A of the actual pattern A. Or a combination of two or more wiring pattern forming systems.
また、本発明は、上記において、配線パターンBの元データBを作成する元データ作成手段と、前記元データBから露光データBを作成する露光データ作成手段と、前記二次補正関数に基づいて、前記露光データBに対する補正量Bを設定し、前記露光データBを補正して露光データB1を作成する露光データ補正手段と、前記露光データB1に基づいて、基板上に配置された感光性レジストに、露光パターンB1を露光するパターン露光手段と、前記露光パターンB1が露光された感光性レジストを現像して現像パターンB1を形成する現像パターン形成手段と、前記現像パターンB1を形成した基板に対して回路加工を行ない実パターンB1を形成する実パターン形成手段と、を有する配線パターン形成システムである。 In the above, the present invention is based on the original data creating means for creating the original data B of the wiring pattern B, the exposure data creating means for creating the exposure data B from the original data B, and the secondary correction function. Exposure data correction means for setting a correction amount B for the exposure data B, correcting the exposure data B to create exposure data B1, and a photosensitive resist disposed on the substrate based on the exposure data B1. A pattern exposure unit that exposes the exposure pattern B1, a development pattern formation unit that develops the photosensitive resist exposed to the exposure pattern B1 to form a development pattern B1, and a substrate on which the development pattern B1 is formed. An actual pattern forming means for performing circuit processing to form an actual pattern B1.
また、本発明は、上記において、前記配線パターンAが、差分Aを生じさせる因子を含むテストパターンであり、前記配線パターンBが、製品パターンである配線パターン形成システムである。 Further, the present invention is the wiring pattern forming system according to the above, wherein the wiring pattern A is a test pattern including a factor that causes the difference A, and the wiring pattern B is a product pattern.
本発明によれば、パターン間隙、パターンサイズ、パターン厚さ、パターン位置等による配線パターンのライン幅等の配線パターン仕様の変動に加え、感光性レジスト、現像液、エッチング液等の製造ラインの状態変化による配線パターンのライン幅の比較的早い変動に対しても、露光データを補正して対応可能とすることにより、微細回路形成時のライン幅精度を向上させることができる。 According to the present invention, in addition to variations in the wiring pattern specifications such as the line width of the wiring pattern due to the pattern gap, pattern size, pattern thickness, pattern position, etc., the state of the production line such as photosensitive resist, developer, etching solution, etc. It is possible to improve the line width accuracy when forming a fine circuit by correcting exposure data to cope with a relatively fast fluctuation of the line width of the wiring pattern due to the change.
(第1の実施形態)
本発明の第1の実施形態の配線パターン形成システムについて、図1〜図5を用いて説明する。
(First embodiment)
A wiring pattern forming system according to a first embodiment of the present invention will be described with reference to FIGS.
図1に示すように、本実施の形態の配線パターン形成システムは、配線パターンAの元データAを作成する元データ作成手段と、前記元データAから露光データAを作成する露光データ作成手段と、前記露光データAに基づいて、基板上に配置された感光性レジストに、露光パターンAを露光するパターン露光手段と、前記露光パターンAが露光された感光性レジストを現像して現像パターンAを形成する現像パターン形成手段と、前記現像パターンAを形成した基板に対して回路加工を行ない実パターンAを形成する実パターン形成手段と、前記実パターンAから実パターンデータAを取得し、この実パターンデータAと前記実パターンAの元データAとの差分から、差分データAを作成する差分データ作成手段と、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と前記差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した一次補正関数を作成する一次補正関数作成手段と、を有する配線パターン形成システムである。 As shown in FIG. 1, the wiring pattern forming system of the present embodiment includes original data creating means for creating original data A of wiring pattern A, and exposure data creating means for creating exposure data A from the original data A. Based on the exposure data A, pattern exposure means for exposing the exposure pattern A to the photosensitive resist arranged on the substrate, and developing the photosensitive resist exposed to the exposure pattern A to develop the development pattern A Development pattern forming means to be formed, real pattern forming means for forming a real pattern A by performing circuit processing on the substrate on which the development pattern A is formed, and real pattern data A is obtained from the real pattern A. From the difference between the pattern data A and the original data A of the actual pattern A, the difference data creating means for creating the difference data A and the difference A are generated. A primary correction function that creates a primary correction function that defines the relationship between the factor that causes the difference A and the correction amount A of the exposure data A for suppressing the difference A from the relationship between the factor and the difference data A A wiring pattern forming system having a creating means.
本実施の形態において、配線パターンAとは、配線パターン形成システムによって形成しようとする目標の配線パターンをいう。特に限定はなく、任意の配線パターンを用いることができる。後述するように、回路形成を行って実際に形成される実パターンデータAと元データAとの差分Aから、この差分Aを生じさせる因子と露光データAの補正量Aとの関係を規定する一次補正関数を求めるのに用いる配線パターンであるため、本実施の形態では、実パターンデータAと元データAとの差分Aを生じさせる因子を含む仕様のテストパターンとしている。 In the present embodiment, the wiring pattern A refers to a target wiring pattern to be formed by the wiring pattern forming system. There is no particular limitation, and any wiring pattern can be used. As will be described later, the relationship between the factor causing the difference A and the correction amount A of the exposure data A is defined from the difference A between the actual pattern data A and the original data A actually formed by forming the circuit. Since this wiring pattern is used for obtaining the primary correction function, in this embodiment, the test pattern has a specification including a factor that causes a difference A between the actual pattern data A and the original data A.
本実施の形態において、実パターンデータAと元データAとの差分Aを生じさせる因子とは、元データAの配線パターン仕様の中で、それが変動することによって、実パターンデータAと元データAとの差分Aに変化を生じさせる因子をいう。このような因子として、例えば、実パターンAの元データAのパターン間隙、パターンサイズ、パターン厚さ、パターン位置の何れか又は何れか2以上の組み合せが挙げられる。本実施の形態においては、実パターンデータAと元データAとの差分Aを生じさせる因子として、配線パターンAのパターン間隙(ここでは、ラインとラインの間隙)を用いる。 In the present embodiment, the factor causing the difference A between the actual pattern data A and the original data A is the fact that the actual pattern data A and the original data are changed in the wiring pattern specification of the original data A. A factor that causes a change in the difference A from A. As such factors, for example, the pattern gap, the pattern size, the pattern thickness, the pattern position of the original data A of the actual pattern A, or any combination of two or more thereof can be cited. In the present embodiment, the pattern gap of the wiring pattern A (here, the gap between lines) is used as a factor that causes the difference A between the actual pattern data A and the original data A.
本実施の形態において、配線パターンAの元データAとは、配線パターンAの設計データのことをいい、配線パターン形成システムによって形成しようとする目標の配線パターンAをデータ化し、座標と線幅で表すものである。元データ作成手段とは、設計データAを作成する装置をいい、CAD(Computer Aided Design)等が挙げられる。 In the present embodiment, the original data A of the wiring pattern A refers to the design data of the wiring pattern A. The target wiring pattern A to be formed by the wiring pattern forming system is converted into data, and the coordinates and the line width are used. It represents. The original data creation means refers to a device that creates design data A, and includes CAD (Computer Aided Design) and the like.
本実施の形態において、露光データAとは、配線パターンAに対応する露光パターンAを、レーザ光を用いた直線描画装置等のパターン露光手段によって、感光性レジストを感光させて形成するためのデータをいう。感光性レジストとは、フォトリソ法によって、銅箔等の金属箔をエッチングすることにより、配線パターンを形成する際に用いるエッチングレジストのことをいう。露光データ作成手段とは、元データAから露光データAを作成する装置をいい、CAM(Computer Aided Manufacturing)等が挙げられる。 In the present embodiment, the exposure data A is data for forming an exposure pattern A corresponding to the wiring pattern A by exposing a photosensitive resist to pattern exposure means such as a linear drawing device using laser light. Say. The photosensitive resist refers to an etching resist used for forming a wiring pattern by etching a metal foil such as a copper foil by a photolithography method. The exposure data creation means refers to a device that creates the exposure data A from the original data A, and includes CAM (Computer Aided Manufacturing).
本実施の形態において、パターン露光手段とは、露光データAに基づいて、基板上に配置された感光性レジストに、露光パターンAを露光する露光装置のことをいう。レーザ光又はUV−LED光を用いて、直接感光性レジストに露光パターンを露光させる直接描画装置(DI:Direct Imaging)等が挙げられる。 In the present embodiment, the pattern exposure means refers to an exposure apparatus that exposes an exposure pattern A to a photosensitive resist disposed on a substrate based on exposure data A. Examples thereof include a direct drawing apparatus (DI: Direct Imaging) that directly exposes an exposure pattern to a photosensitive resist using laser light or UV-LED light.
本実施の形態において、現像パターン形成手段とは、露光パターンAが露光された感光性レジストを現像して現像パターンAを形成する現像装置のことをいう。 In the present embodiment, the development pattern forming means refers to a developing device that develops the photosensitive resist exposed with the exposure pattern A to form the development pattern A.
本実施の形態において、実パターン形成手段とは、現像パターンAを形成した基板に対して回路加工を行ない実パターンAを形成する装置をいい、エッチング装置が挙げられる。 In the present embodiment, the actual pattern forming means refers to an apparatus that forms a real pattern A by performing circuit processing on the substrate on which the development pattern A is formed, and includes an etching apparatus.
本実施の形態において、差分データ作成手段とは、実パターンAから実パターンデータAを取得し、この実パターンデータAと実パターンAの元データAとの差分から、差分データAを作成する装置をいい、光学式の自動外観検査装置(AOI:Automatic
Optical Inspection)等が挙げられる。実パターンデータAと実パターンAの元データAとの差分とは、具体的には、同一の座標における実パターンデータAと実パターンAの元データAとの線幅の差異をいう。
In the present embodiment, the difference data creating means is an apparatus that obtains the actual pattern data A from the actual pattern A and creates the difference data A from the difference between the actual pattern data A and the original data A of the actual pattern A. Optical automatic visual inspection equipment (AOI: Automatic)
Optical Inspection) and the like. The difference between the actual pattern data A and the original data A of the actual pattern A specifically refers to the difference in line width between the actual pattern data A and the original data A of the actual pattern A at the same coordinates.
本実施の形態において、一次補正関数とは、差分Aを生じさせる因子と差分データAとの関係から、差分Aを生じさせる因子と差分Aを抑制するための露光データAの補正量Aとの関係を規定したものである。また、一次補正関数作成手段とは、この一次補正関数を作成する装置をいい、例えば、差分Aを生じさせる因子と差分データAとの関係から、差分Aを生じさせる因子と差分Aを抑制するための露光データAの補正量Aとの関係を求める演算機能を備えたコンピュータが挙げられる。 In the present embodiment, the primary correction function is a factor between the factor causing the difference A and the difference data A, and the correction amount A of the exposure data A for suppressing the difference A from the relationship between the factor causing the difference A. It defines the relationship. The primary correction function creating means refers to a device that creates this primary correction function. For example, the factor causing the difference A and the difference A are suppressed from the relationship between the factor causing the difference A and the difference data A. For example, a computer having a calculation function for obtaining the relationship with the correction amount A of the exposure data A for the above.
図4に示すように、本実施の形態においては、実パターンデータAと元データAとの差分Aを生じさせる因子として、配線パターンAに含まれる異なるパターン間隙(ここでは、ラインとラインの間隙を種々変化させたもの)を用いる。異なるパターン間隙毎に差分データAを求めて、このパターン間隙と差分データAとの関係から、パターン間隙(差分Aを生じさせる因子)と差分Aを抑制するための露光データAの補正量Aとの関係を、一次補正関数として作成する。 As shown in FIG. 4, in the present embodiment, as a factor causing the difference A between the actual pattern data A and the original data A, different pattern gaps included in the wiring pattern A (here, the gap between lines). Are used in various ways). Difference data A is obtained for each different pattern gap, and from the relationship between the pattern gap and the difference data A, a pattern gap (a factor causing the difference A) and an exposure data A correction amount A for suppressing the difference A Is created as a primary correction function.
本実施の形態によれば、作成した一次補正関数を用いることで、一次補正関数を作成するのに用いた配線パターンAとは異なる任意の配線パターン(例えば、配線パターンB)についても、予め適切な露光データの補正量を求めることができる。また、実際の製品を配線パターン形成システムに投入する直前に、配線パターンAをテストパターンとして投入し、一次補正関数を求めれば、この一次補正関数を用いて、一次補正関数を作成するのに用いた配線パターンAとは異なる実際の製品の配線パターン(例えば、配線パターンB)に対しても、そのときの配線パターン形成システムの状態変化(感光性レジスト、現像液、エッチング液等の状態変化)に対応した補正量Aを設定することができる。したがって、本実施の形態によれば、パターン間隙による配線パターンのライン幅の変動に加え、感光性レジスト、現像液、エッチング液等の製造ラインの状態変化による配線パターンのライン幅の比較的早い変動に対しても、露光データを補正して対応可能とすることにより、微細回路形成時のライン幅精度を向上させることができる。 According to the present embodiment, an appropriate wiring pattern (for example, wiring pattern B) different from the wiring pattern A used to create the primary correction function can be used in advance by using the created primary correction function. A correct amount of exposure data correction can be obtained. Also, just before the actual product is put into the wiring pattern forming system, if the wiring pattern A is put in as a test pattern and the primary correction function is obtained, this primary correction function is used to create the primary correction function. Change in the state of the wiring pattern forming system at that time (change in the state of the photosensitive resist, developer, etching solution, etc.) even with respect to the actual product wiring pattern (for example, wiring pattern B) different from the wiring pattern A Can be set. Therefore, according to the present embodiment, in addition to the fluctuation of the line width of the wiring pattern due to the pattern gap, the line width of the wiring pattern changes relatively quickly due to the change in the state of the production line such as the photosensitive resist, the developer, and the etching liquid. However, it is possible to improve the line width accuracy when forming a fine circuit by correcting the exposure data to make it possible to cope with it.
また、図2に示すように、本実施の形態は、さらに、前記一次補正関数に基づいて、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した二次補正関数を作成する二次補正関数作成手段と、を有する。 In addition, as shown in FIG. 2, the present embodiment further includes a factor that causes the difference A based on a relationship between the factor that causes the difference A and the difference data A based on the primary correction function. Secondary correction function creating means for creating a secondary correction function that defines a relationship with the correction amount A of the exposure data A for suppressing the difference A.
つまり、図2に示すように、前記一次補正関数作成手段が前記一次補正関数を作成した後に、再度、前記露光データAに基づいて、基板上に配置された感光性レジストに、露光パターンAを露光するパターン露光手段と、前記露光パターンAが露光された感光性レジストを現像して現像パターンAを形成する現像パターン形成手段と、前記現像パターンAを形成した基板に対して回路加工を行ない実パターンAを形成する実パターン形成手段と、前記実パターンAから実パターンデータAを取得し、この実パターンデータAと前記実パターンAの元データAとの差分Aから、差分データAを作成する差分データ作成手段と、前記一次補正関数に基づいて、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した二次補正関数を作成する二次補正関数作成手段と、を有している。 That is, as shown in FIG. 2, after the primary correction function creating means creates the primary correction function, the exposure pattern A is again applied to the photosensitive resist arranged on the substrate based on the exposure data A. Pattern exposure means for exposing; development pattern forming means for developing the photosensitive resist exposed with the exposure pattern A to form the development pattern A; and circuit processing on the substrate on which the development pattern A is formed. Real pattern forming means for forming a pattern A, real pattern data A is obtained from the real pattern A, and difference data A is created from the difference A between the real pattern data A and the original data A of the real pattern A Based on the difference data creation means and the primary correction function, the difference A is generated from the relationship between the factor causing the difference A and the difference data A. And a, a secondary correcting function creating means for creating a secondary correction function that defines the relationship between the correction amount A of the exposure data A for suppressing factors and difference A.
本実施の形態において、二次補正関数とは、前記一次補正関数に基づいて、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定したものである。また、二次補正関数作成手段とは、この二次補正関数を作成する装置をいい、例えば、差分Aを生じさせる因子と差分データAとの関係から、差分Aを生じさせる因子と差分Aを抑制するための露光データAの補正量Aとの関係を求める演算機能を備えたコンピュータが挙げられる。 In the present embodiment, the secondary correction function is based on the primary correction function and suppresses the factor causing the difference A and the difference A from the relationship between the factor causing the difference A and the difference data A. The relationship between the exposure data A and the correction amount A is defined. The secondary correction function creating means refers to a device that creates this secondary correction function. For example, the factor that produces the difference A and the difference A are calculated from the relationship between the factor that produces the difference A and the difference data A. A computer having a calculation function for obtaining the relationship with the correction amount A of the exposure data A for suppression can be mentioned.
図5に示すように、本実施の形態において、二次補正関数は、一次補正関数に基づいて、差分Aを生じさせる因子と差分データAとの関係から作成される。つまり、差分Aを生じさせる因子として、一次補正関数を作成する際と同様に、配線パターンAに含まれる異なるパターン間隙を用い、異なるパターン間隙毎に差分データAを求めて、このパターン間隙と差分データAとの関係から、一次補正関数に基づいて、パターン間隙(差分Aを生じさせる因子)と差分Aを抑制するための露光データAの補正量Aとの関係を二次補正関数として作成する。ここで、一次補正関数に基づいて作成する、というのは、一次補正関数を作成することによって、パターン間隙(差分Aを生じさせる因子)と差分Aを抑制するための露光データAの補正量Aとの関係は、既にその傾向が把握されていることから、二次補正関数を作成する際は、一次補正関数を平行移動したり、伸縮したり、傾けたりして二次補正関数とすることを表わす。 As shown in FIG. 5, in the present embodiment, the secondary correction function is created from the relationship between the factor causing the difference A and the difference data A based on the primary correction function. That is, as a factor for generating the difference A, as in the case of creating the primary correction function, using different pattern gaps included in the wiring pattern A, the difference data A is obtained for each different pattern gap, and this pattern gap and the difference are calculated. Based on the relationship with the data A, a relationship between the pattern gap (a factor causing the difference A) and the correction amount A of the exposure data A for suppressing the difference A is created as a secondary correction function based on the primary correction function. . Here, it is created based on the primary correction function because the pattern gap (factor causing the difference A) and the exposure data A correction amount A for suppressing the difference A are created by creating the primary correction function. Since the trend has already been grasped, when creating a secondary correction function, the primary correction function should be translated, stretched, or tilted to become a secondary correction function. Represents.
本実施の形態によれば、作成した一次補正関数を利用して、二次補正関数を作成できるので、実際の製品を配線パターン形成システムに投入する直前に、配線パターンAをテストパターンとして投入することで、一次補正関数に基づいて二次補正関数を素早く求めることができる。このため、この二次補正関数を用いて、一次補正関数及び二次補正関数を作成するのに用いた配線パターンAとは異なる実際の製品の配線パターン(例えば、配線パターンB)に対しても、そのときの配線パターン形成システムの状態変化(感光性レジスト、現像液、エッチング液等の状態変化)に対応した補正量Aを設定することができる。したがって、本実施の形態によれば、パターン間隙による配線パターンのライン幅の変動に加え、感光性レジスト、現像液、エッチング液等の製造ラインの状態変化による配線パターンのライン幅の比較的早い変動に対しても、露光データを補正して対応可能とすることにより、微細回路形成時のライン幅精度を向上させることができる。 According to the present embodiment, since the secondary correction function can be created using the created primary correction function, the wiring pattern A is input as a test pattern immediately before the actual product is input to the wiring pattern forming system. Thus, the secondary correction function can be quickly obtained based on the primary correction function. For this reason, the secondary correction function is used for an actual product wiring pattern (for example, wiring pattern B) different from the wiring pattern A used to create the primary correction function and the secondary correction function. The correction amount A corresponding to the state change of the wiring pattern forming system at that time (the state change of the photosensitive resist, the developing solution, the etching solution, etc.) can be set. Therefore, according to the present embodiment, in addition to the fluctuation of the line width of the wiring pattern due to the pattern gap, the line width of the wiring pattern changes relatively quickly due to the change in the state of the production line such as the photosensitive resist, the developer, and the etching liquid However, it is possible to improve the line width accuracy when forming a fine circuit by correcting the exposure data to make it possible to cope with it.
本実施の形態において、前記二次補正関数が、前記差分Aを生じさせる因子と、前記一次補正関数に比べて、より少ない個所の差分データとの関係から作成される。つまり、一次補正関数を作成することによって、パターン間隙(差分Aを生じさせる因子)と差分Aを抑制するための露光データAの補正量Aとの関係は、既にその傾向が把握されていることから、二次補正関数を作成する際は、一次補正関数を作成する際よりも、少ない個所の差分データを用いて作成する。これにより、二次補正関数作成手段における演算処理速度が速くなり、そのときの配線パターン形成システムの状態変化(感光性レジスト、現像液、エッチング液等の状態変化)に対応した補正量Aを即座に設定することができる。 In the present embodiment, the secondary correction function is created from the relationship between the factor that causes the difference A and the difference data at a smaller number of locations than the primary correction function. That is, the tendency of the relationship between the pattern gap (a factor causing the difference A) and the correction amount A of the exposure data A for suppressing the difference A is already known by creating the primary correction function. Therefore, when the secondary correction function is created, it is created using the difference data at a smaller number of places than when the primary correction function is created. As a result, the calculation processing speed in the secondary correction function creating means is increased, and the correction amount A corresponding to the change in the state of the wiring pattern forming system at that time (the change in the state of the photosensitive resist, developer, etching solution, etc.) is immediately applied. Can be set to
本実施の形態において、前記二次補正関数が、前記一次補正関数を平行移動することにより作成される。これにより、二次補正関数を作成する際は、数か所のパターン間隙(差分Aを生じさせる因子)について、差分データを取得するだけで済み、よりそのときの配線パターン形成システムの状態変化(感光性レジスト、現像液、エッチング液等の状態変化)に対応した補正量Aを即座に設定することができる。 In the present embodiment, the secondary correction function is created by translating the primary correction function. As a result, when creating the secondary correction function, it is only necessary to acquire difference data for several pattern gaps (factors causing the difference A), and the state change of the wiring pattern forming system at that time ( The correction amount A corresponding to the state change of the photosensitive resist, developer, etching solution, etc.) can be set immediately.
図3に示すように、本実施の形態の配線パターン形成システムは、さらに、配線パターンBの元データBを作成する元データ作成手段と、前記元データBから露光データBを作成する露光データ作成手段と、前記二次補正関数に基づいて、前記露光データBに対する補正量Bを設定し、前記露光データBを補正して露光データB1を作成する露光データ補正手段と、前記露光データB1に基づいて、基板上に配置された感光性レジストに、露光パターンB1を露光するパターン露光手段と、前記露光パターンB1が露光された感光性レジストを現像して現像パターンB1を形成する現像パターン形成手段と、前記現像パターンB1を形成した基板に対して回路加工を行ない実パターンB1を形成する実パターン形成手段と、を有する。 As shown in FIG. 3, the wiring pattern forming system of the present embodiment further includes original data generating means for generating original data B of the wiring pattern B, and exposure data generating for generating exposure data B from the original data B. An exposure data correction unit that sets a correction amount B for the exposure data B based on the secondary correction function, corrects the exposure data B to create exposure data B1, and the exposure data B1. Pattern exposure means for exposing the exposure pattern B1 to the photosensitive resist disposed on the substrate, and development pattern forming means for developing the photosensitive resist exposed to the exposure pattern B1 to form the development pattern B1. Real pattern forming means for forming a real pattern B1 by performing circuit processing on the substrate on which the development pattern B1 is formed.
本実施の形態において、配線パターンBとは、配線パターンAとは異なる配線パターンであって、配線パターン形成システムによって形成しようとする目標の配線パターンをいう。特に限定はなく、任意の配線パターンを用いることができる。本実施の形態では、配線パターンAに含まれる実パターンデータAと元データAとの差分を生じさせる因子を有する仕様の製品パターン(製品用の配線パターン)を用いる。つまり、本実施の形態においては、前記配線パターンAが、差分Aを生じさせる因子を含むテストパターンであり、前記配線パターンBが、製品パターンである。 In the present embodiment, the wiring pattern B is a wiring pattern different from the wiring pattern A and is a target wiring pattern to be formed by the wiring pattern forming system. There is no particular limitation, and any wiring pattern can be used. In the present embodiment, a product pattern (a product wiring pattern) having specifications that cause a difference between the actual pattern data A included in the wiring pattern A and the original data A is used. That is, in the present embodiment, the wiring pattern A is a test pattern including a factor that causes the difference A, and the wiring pattern B is a product pattern.
一次補正関数及び二次補正関数を作成するのに用いる配線パターンAと、製品パターンである配線パターンBとが異なる配線パターンであることにより、多数の品種の製品パターンに対しても、共通の配線パターンを用いて一次補正関数及び二次補正関数を作成することができ、しかも、予め一次補正関数及び二次補正関数を作成しておくことができるので、新しい品種の製品パターンに対しても適正な露光データへの補正量を即座に設定することが可能になる。 Since the wiring pattern A used to create the primary correction function and the secondary correction function is different from the wiring pattern B which is a product pattern, a common wiring can be used for many types of product patterns. It is possible to create a primary correction function and a secondary correction function using a pattern, and it is also possible to create a primary correction function and a secondary correction function in advance, so that it is appropriate for product patterns of new varieties. It is possible to immediately set a correction amount to correct exposure data.
本実施の形態において、配線パターンAと配線パターンBとが、同一の基板上に配置されてもよい。これにより、配線パターンAと配線パターンBとが同時に配線パターン形成システムに投入されるので、配線パターンAがテストパターンであり、配線パターンBが製品パターンである場合には、テストパターンである配線パターンAについて、実パターンAと元データAとの差分を監視することにより、リアルタイムに、感光性レジスト、現像液、エッチング液等の製造ラインの状態変化による配線パターンのライン幅の比較的早い変動を捉えることが可能になり、二次補正関数を逐次更新することで、これらの製造ラインの状態変化に即座に対応することが可能になる。 In the present embodiment, the wiring pattern A and the wiring pattern B may be arranged on the same substrate. Thereby, since the wiring pattern A and the wiring pattern B are simultaneously input to the wiring pattern forming system, when the wiring pattern A is a test pattern and the wiring pattern B is a product pattern, the wiring pattern which is a test pattern For A, by monitoring the difference between the actual pattern A and the original data A, relatively fast fluctuations in the line width of the wiring pattern due to changes in the state of the production line such as photosensitive resist, developer, etching solution, etc. in real time It becomes possible to capture the change in the state of these production lines by updating the secondary correction function sequentially.
(第2の実施形態)
本発明の第2の実施形態の配線パターン形成システムについて、図6、図7を用いて説明する。
(Second Embodiment)
A wiring pattern forming system according to a second embodiment of the present invention will be described with reference to FIGS.
図6及び図7に示すように、本実施の形態の配線パターン形成システムは、実パターンデータAと元データAとの差分Aを生じさせる因子として、パターンサイズ(ここでは円形ランドの直径)を用いる。これ以外は、図1〜図3に示すように、第1の実施形態と同様にして、種々のパターンサイズの配線パターンA(ここでは、何れも円形ランド)を用いて、一次補正関数及び二次補正関数を作成し、製品パターンである配線パターンBの実パターンB1を作成する。図1〜図3の説明は重複するため省略する。 As shown in FIGS. 6 and 7, the wiring pattern forming system according to the present embodiment uses a pattern size (here, the diameter of a circular land) as a factor that causes a difference A between the actual pattern data A and the original data A. Use. Other than this, as shown in FIGS. 1 to 3, using the wiring pattern A of various pattern sizes (here, all are circular lands), the primary correction function and the second correction function are used in the same manner as in the first embodiment. A next correction function is created, and an actual pattern B1 of the wiring pattern B, which is a product pattern, is created. The description of FIGS. 1 to 3 is omitted because it overlaps.
このように、実パターンデータAと元データAとの差分Aを生じさせる因子として、パターンサイズを用いる場合においても、第1の実施形態と同様の効果を得ることができる。 As described above, even when the pattern size is used as a factor that causes the difference A between the actual pattern data A and the original data A, the same effect as that of the first embodiment can be obtained.
(第3の実施形態)
本発明の第3の実施形態の配線パターン形成システムについて、図8、図9を用いて説明する。
(Third embodiment)
A wiring pattern forming system according to a third embodiment of the present invention will be described with reference to FIGS.
図8及び図9に示すように、本実施の形態の配線パターン形成システムは、実パターンデータAと元データAとの差分Aを生じさせる因子として、パターン厚さ(実際にエッチングされる導体の厚さ)を用いる。これ以外は、図1〜図3に示すように、第1の実施形態と同様にして、種々のパターン厚さの配線パターンAを用いて、一次補正関数及び二次補正関数を作成し、製品パターンである配線パターンBの実パターンB1を作成する。図1〜図3の説明は重複するため省略する。 As shown in FIGS. 8 and 9, the wiring pattern forming system of the present embodiment has a pattern thickness (of the conductor to be actually etched) as a factor that causes the difference A between the actual pattern data A and the original data A. Thickness). Other than this, as shown in FIG. 1 to FIG. 3, in the same manner as in the first embodiment, a primary correction function and a secondary correction function are created using the wiring pattern A of various pattern thicknesses, and the product An actual pattern B1 of the wiring pattern B which is a pattern is created. The description of FIGS. 1 to 3 is omitted because it overlaps.
このように、実パターンデータAと元データAとの差分Aを生じさせる因子として、パターン厚さを用いる場合においても、第1の実施形態と同様の効果を得ることができる。 As described above, even when the pattern thickness is used as a factor causing the difference A between the actual pattern data A and the original data A, the same effect as that of the first embodiment can be obtained.
<一次補正関数の作成>
まず、一次補正関数を作成するため、図10のテストパターン1と製品パターン(図示しない。)とを配置した、図11の実パターン基板C4cを作製するための基板として、絶縁層の表裏に5μmの銅箔を有した厚さ0.22mm、縦440mm、横510mmのMCL−E−700G(日立化成株式会社製 商品名、「MCL」は登録商標。)の銅張積層板の銅箔上に電気銅めっきで約9μmのめっきを施し、表裏面のそれぞれの面の全体の銅厚を約14μmとしたものを準備した。次に、表裏面の銅箔上に感光性のエッチングレジストを貼り合せ、製品パターンと図10のテストパターン1を露光し、水平搬送型のエッチング装置を用いてエッチングによる回路形成を行い、図11に示すような実パターン基板C4cを、9枚作製した。図10に示したテストパターンの元データ(設計値)は、パターン幅(パターン3の幅)を100μmで固定し、パターン間隙2を14〜150μmの範囲で24段階に変化させた線状の配線パターンを、表裏面のそれぞれについて、縦方向及び横方向に配置したものであり、この元データに基づいて作成した当初の露光データも元データ(設計値)と同じである。図11は実パターン基板C4cの概要を示したものであり、本実施例では実際には、製品パターン以外に、縦方向に11個、横方向に11個、全部で121個のテストパターン1を、実パターン基板C4cの表裏面のそれぞれの面内に均等に配置した。
<Create primary correction function>
First, in order to create a primary correction function, a substrate for producing the actual pattern substrate C4c of FIG. 11 in which the test pattern 1 and the product pattern (not shown) of FIG. On a copper foil of a copper clad laminate of MCL-E-700G (trade name, “MCL” is a registered trademark) manufactured by Hitachi Chemical Co., Ltd.) having a thickness of 0.22 mm, a length of 440 mm, and a width of 510 mm. About 9 μm of plating was applied by electrolytic copper plating, and the total copper thickness of each of the front and back surfaces was set to about 14 μm. Next, a photosensitive etching resist is bonded onto the copper foils on the front and back surfaces, the product pattern and the test pattern 1 in FIG. 10 are exposed, and a circuit is formed by etching using a horizontal conveyance type etching apparatus. Nine real pattern substrates C4c as shown in FIG. The original data (design value) of the test pattern shown in FIG. 10 is a linear wiring in which the pattern width (pattern 3 width) is fixed at 100 μm, and the
実パターン基板C4cに対して、光学式自動外観検査装置を用いて実パターンデータ(仕上り値)を取得した。このときの測定ポイント数は、各テストパターン毎に縦方向と横方向の線状の配線パターンについて各1か所ずつであり、このため、実パターン基板C4cの表裏面のそれぞれの面内で、縦方向及び横方向の線状の配線パターンについて各121ポイント、9枚の合計では縦方向及び横方向の線状の配線パターンについて、面毎に各1089ポイントである。次に、テストパターン1の同一の座標、つまり、パターン間隙が同一の設計値を有する個所同士で、各設計値におけるパターン間隙毎に、実パターンデータ(仕上り値)と元データ(設計値)との差分データを作成した。ここで、実パターンデータ(仕上り値)は、24段階のパターン間隙のそれぞれについて、面毎に1089ポイント(1枚当り121ポイント)の実パターンデータ(仕上り値)を取得し、同じ位置のポイント毎に(121のポイント毎に)平均した値である。 Actual pattern data (finished value) was obtained for the actual pattern substrate C4c using an optical automatic visual inspection apparatus. The number of measurement points at this time is one for each of the vertical and horizontal linear wiring patterns for each test pattern. For this reason, in each of the front and back surfaces of the actual pattern substrate C4c, 121 points each for the linear wiring patterns in the vertical direction and the horizontal direction, and a total of 9 points is 1089 points for each surface for the linear wiring patterns in the vertical direction and the horizontal direction. Next, the actual pattern data (finished value) and the original data (design value) for each pattern gap at the same coordinates of the test pattern 1, that is, where the pattern gap has the same design value, The difference data was created. Here, the actual pattern data (finished value) is obtained as 1089 points (121 points per sheet) of actual pattern data (finished value) for each surface for each of the 24 pattern gaps. (For every 121 points).
エッチングによる回路加工においては、実パターン基板の表裏面の一方の面内においても、配線パターンの配置された位置によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理に方向性やエッチング量のむらが生じる傾向がある。また、特に実パターン基板の端部周辺部では、エッチング処理のむらに加えて、めっき厚さの変動による銅箔(導体)の厚さのむら等も加わるため、さらにこの傾向が強い。このため、本実施例では、実パターン基板の面内を銅箔(導体)の厚さの分布に基づいて複数の領域に分け、しかも、実パターン基板の中央部に比べて、銅箔(導体)の厚さのばらつきが大きい端部周辺部では、より領域を細かく分けて、これらの領域毎に一次補正関数を作成した。 In circuit processing by etching, even in one of the front and back surfaces of the actual pattern substrate, the relationship with the transport direction of the actual pattern substrate, the direction of contact with the etching solution, etc. changes depending on the position of the wiring pattern. In the etching process, the directionality and the etching amount tend to be uneven. In particular, in the peripheral portion of the end portion of the actual pattern substrate, in addition to the unevenness of the etching process, the unevenness of the thickness of the copper foil (conductor) due to the variation of the plating thickness is also added, so this tendency is further strong. For this reason, in this embodiment, the in-plane of the actual pattern substrate is divided into a plurality of regions based on the distribution of the thickness of the copper foil (conductor), and the copper foil (conductor) is compared with the central portion of the actual pattern substrate. In the peripheral portion of the end where the thickness variation is large, the regions are divided more finely and a primary correction function is created for each of these regions.
具体的には、図12に示すように、実パターン基板C4cの面内に均等に配置された121ポイントの実パターンデータのうち、実パターン基板C4cの中央部から2ポイント、端部周辺部から40ポイントの合計42ポイントを選択して、これらの各ポイント毎に一次補正関数を作成した。また、実パターン基板C4c内に配置された製品パターン(図示しない。)の元データ又は露光データの補正に用いる一次補正関数は、それぞれの製品パターンと位置関係が最も近いテストパターン1を用いて作成した一次補正関数を用いることとした。なお、図12では、製品パターンを省略し、テストパターンのみを図示した。以下では、42ポイントのうち、実パターン基板の中央部の1ポイントを用いて説明する。 Specifically, as shown in FIG. 12, out of 121 points of actual pattern data arranged evenly in the plane of the actual pattern substrate C4c, 2 points from the center of the actual pattern substrate C4c, and from the peripheral portion of the end A total of 42 points of 40 points were selected, and a primary correction function was created for each of these points. Further, a primary correction function used for correcting the original data or exposure data of a product pattern (not shown) arranged on the actual pattern substrate C4c is created using the test pattern 1 having the closest positional relationship to each product pattern. The first-order correction function was used. In FIG. 12, the product pattern is omitted and only the test pattern is shown. Below, it demonstrates using 1 point of the center part of a real pattern board | substrate among 42 points.
また、エッチングによる回路加工では、実パターン基板の表裏面のそれぞれで、エッチング液の当たり方が異なるので、エッチング処理の傾向が変化する。このため、本実施例では、実パターン基板の表裏面のそれぞれについて、一次補正関数を作成したが、以下では、表面側(水平搬送でのエッチングによる回路形成時に、上側となった面)についてのみ説明し、裏面側については説明を省略する。 Further, in circuit processing by etching, the manner in which the etching solution hits differs between the front and back surfaces of the actual pattern substrate, so that the tendency of the etching process changes. For this reason, in this embodiment, a primary correction function was created for each of the front and back surfaces of the actual pattern substrate. However, in the following, only the front side (the upper side when forming a circuit by etching in horizontal conveyance) The explanation is omitted, and the explanation of the back side is omitted.
さらに、エッチングによる回路加工においては、実パターン基板の表裏面の一方の面内においても、配線パターンの方向によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理に方向性やエッチング量のむらが生じる傾向がある。このため、本実施例では、テストパターンの縦方向と横方向の線状の配線パターンのそれぞれについて、一次補正関数を作成した。が、以下では、横方向についてのみ説明し、縦方向については説明を省略する。 Furthermore, in circuit processing by etching, even in one of the front and back surfaces of the actual pattern substrate, the relationship with the direction of the wiring pattern, the direction of transport of the actual pattern substrate, the direction of contact with the etchant, etc. There is a tendency that unevenness in directionality and etching amount occurs in the etching process. For this reason, in this embodiment, a primary correction function is created for each of the linear wiring patterns in the vertical and horizontal directions of the test pattern. However, only the horizontal direction will be described below, and the description of the vertical direction will be omitted.
次に、この差分データと差分を生じさせる因子であるパターン間隙との関係を調べ、このパターン間隙と差分を抑制するための元データの補正量との関係として、図13に示すような一次補正関数を作成した。 Next, the relationship between the difference data and the pattern gap, which is a factor causing the difference, is examined, and the primary correction as shown in FIG. 13 is performed as the relationship between the pattern gap and the correction amount of the original data for suppressing the difference. Created a function.
図13の表に示したパターン間隙の設計値(単位はμm)は、テストパターンの元データのパターン間隙(差分を生じさせる因子)の数値である。パターン間隙の仕上り値(単位はμm)は、光学式自動外観検査装置を用いて実パターンデータから取得したパターン間隙の実測値である。片側補正量(単位はμm)は、パターン間隙の仕上り値と元データとの差分を抑制するための露光データの補正量であり、下式(1)によって求めた。ここで、片側補正量としているのは、露光データを補正する際に、パターン間隙の両側に同じ量の補正を行うためである。
片側補正量(μm)=(パターン間隙の仕上り値(μm)−設計値(μm))/2 …(1)
The design value (unit: μm) of the pattern gap shown in the table of FIG. 13 is a numerical value of the pattern gap (factor causing the difference) of the original data of the test pattern. The finished value (unit: μm) of the pattern gap is an actual measurement value of the pattern gap acquired from actual pattern data using an optical automatic visual inspection apparatus. The one-side correction amount (unit: μm) is the exposure data correction amount for suppressing the difference between the finished value of the pattern gap and the original data, and was obtained by the following equation (1). Here, the one-side correction amount is used to correct the same amount on both sides of the pattern gap when correcting the exposure data.
One-side correction amount (μm) = (finish value of pattern gap (μm) −design value (μm)) / 2 (1)
<一次補正関数を用いた露光データの補正>
一次補正関数を用いた製品パターン7の露光データへの補正処理は、例えば、製品パターン7の露光データにおいて、設計値が30μmの個所に対しては、図12の表のパターン間隙の仕上り値が28.5μm(片側補正量が4.3μm)と、仕上り値が33.2μm(片側補正量が5.6μm)の各データから、仕上り値が30μmである場合の片側補正量の値は、これらのデータ同士を結んだ直線上にあると仮定して計算により取得した。このようにして計算で取得したパターン間隙の仕上り値が30μmのときの片側補正量は4.7μmであり、露光データ(ここでは初期の露光データを意味し、元データと同じ。)に対して片側4.7μmずつパターン間隙を狭くする補正処理を行った。つまり、製品パターン7のパターン間隙の設計データ(設計値)が30μmの箇所については、パターン間隙の補正処理後の露光データは20.6μmとなるようにした。また、実パターン基板C4c内に配置された製品パターン(図示しない。)の元データ又は露光データの補正に用いる一次補正関数は、それぞれの製品パターンと位置関係が最も近いテストパターン1を用いて作成した一次補正関数を用いた。
<Exposure data correction using a primary correction function>
The correction processing to the exposure data of the product pattern 7 using the primary correction function is performed, for example, in the exposure data of the product pattern 7 where the finished value of the pattern gap in the table of FIG. From the data of 28.5 μm (one-side correction amount is 4.3 μm) and the finished value is 33.2 μm (one-side correction amount is 5.6 μm), the value of the one-side correction amount when the finished value is 30 μm is It was obtained by calculation on the assumption that it was on a straight line connecting the data. When the finished value of the pattern gap obtained in this way is 30 μm, the one-side correction amount is 4.7 μm, and is for exposure data (here, it means initial exposure data and is the same as the original data). Correction processing for narrowing the pattern gap by 4.7 μm on one side was performed. In other words, the exposure data after the pattern gap correction processing is set to 20.6 μm at the portion where the design data (design value) of the pattern gap of the product pattern 7 is 30 μm. Further, a primary correction function used for correcting the original data or exposure data of a product pattern (not shown) arranged on the actual pattern substrate C4c is created using the test pattern 1 having the closest positional relationship to each product pattern. The first order correction function was used.
このとき、製品パターン7の露光データ(ここでは初期の露光データを意味し、元データと同じ。)には、上記で作成した一次補正関数を用いて補正処理を施し、テストパターン1の露光データには補正処理を施さないようにした。テストパターン1については、常に一次補正関数を作成したときと同じ露光データを用いて実パターンを作製し、二次補正関数を作成するための実パターンデータを採取するためである。 At this time, the exposure data of the product pattern 7 (here, the initial exposure data means the same as the original data) is subjected to a correction process using the primary correction function created above, and the exposure data of the test pattern 1 The correction process was not applied to. For test pattern 1, an actual pattern is always created using the same exposure data as when the primary correction function was created, and actual pattern data for creating the secondary correction function is collected.
<仮の補正関数の作成>
次に、仮の補正関数を作成するため、一次補正関数を作製するときと同様の基板を準備し、図11に概略を示すようなテストパターン1と製品パターン(図示しない。)を混在させた実パターン基板C4cを、1枚作製した。テストパターン1は、一次補正関数を作製するときと同じ設計データを用いたものであり、製品パターンは、パターンの幅/パターン間隙の設計値が30μm/30μmである箇所を有する設計データのものである。図11は実パターン基板C4cの概要を示したものであり、本実施例では実際には、全部で42個のテストパターン1を、実パターン基板C4c内に配置した。なお、実パターン基板C4c内に配置した42個のテストパターン1の実パターン基板C4c内における位置は、図11に示した一次補正関数を作成するのに用いた実パターン基板C4c内の42ポイントのテストパターン1の位置と対応している。
<Creating a temporary correction function>
Next, in order to create a temporary correction function, a substrate similar to that used to create the primary correction function is prepared, and a test pattern 1 and a product pattern (not shown) as schematically shown in FIG. 11 are mixed. One actual pattern substrate C4c was produced. Test pattern 1 uses the same design data as that used to create the primary correction function, and the product pattern has design data having locations where the design value of the pattern width / pattern gap is 30 μm / 30 μm. is there. FIG. 11 shows an outline of the actual pattern substrate C4c. In the present embodiment, actually, a total of 42 test patterns 1 are arranged in the actual pattern substrate C4c. The positions of the 42 test patterns 1 arranged in the actual pattern substrate C4c in the actual pattern substrate C4c are 42 points in the actual pattern substrate C4c used for creating the primary correction function shown in FIG. This corresponds to the position of the test pattern 1.
次に、実パターン基板C4cに対して、光学式自動外観検査装置を用いて実パターンデータ(仕上り値)を取得した。このときの測定ポイント数は、42ポイントである。また、ここでは、図2のテストパターンのパターン間隙2を14〜150μmの範囲で24段階に変化させた線状の配線パターンのうち、図13の表に示すように、20、30、45、60、80、130μmの6段階についてのみ実パターンデータを取得した。次に、この6段階のパターン間隙のそれぞれについて、42のポイント毎に、実パターンデータを平均し、この平均した実パターンデータを用いて、一次補正関数を作成する場合と同様にして、図13に示すような仮の補正関数を作成した。
Next, actual pattern data (finished value) was obtained for the actual pattern substrate C4c using an optical automatic visual inspection apparatus. The number of measurement points at this time is 42 points. Further, here, among the linear wiring patterns in which the
<二次補正関数の作成>
次に、図14の表に示すように、各設計値について、仮の補正関数と一次補正関数との差異を、X方向(図13の横方向)及びY方向(図13の縦方向)について求め、さらに、X方向及びY方向のそれぞれについて平均値を求めた。
<Creation of secondary correction function>
Next, as shown in the table of FIG. 14, for each design value, the difference between the temporary correction function and the primary correction function is shown in the X direction (horizontal direction in FIG. 13) and Y direction (vertical direction in FIG. 13). Further, average values were obtained for each of the X direction and the Y direction.
次に、上記で求めたX方向及びY方向のそれぞれについての差異の平均値に基づいて、図12の一次補正関数のグラフを、図15に示すように平行移動することにより、二次補正関数を得た。これにより、取得する実パターンデータを少なくし、データ処理の負荷を軽減しつつ、製造プロセスの状態に合わせた、より適切な二次補正関数を設定することができた。 Next, based on the average value of the differences in the X direction and the Y direction obtained above, the primary correction function graph of FIG. 12 is translated as shown in FIG. Got. As a result, it is possible to set a more appropriate secondary correction function in accordance with the state of the manufacturing process while reducing the actual pattern data to be acquired and reducing the data processing load.
1:テストパターン
2:パターン間隙
3:パターン
4c:実パターン基板C
5:基材
1: Test pattern 2: Pattern gap 3: Pattern 4c: Actual pattern substrate C
5: Base material
Claims (4)
前記元データAから露光データAを作成する露光データ作成手段と、
前記露光データAに基づいて、基板上に配置された感光性レジストに、露光パターンAを露光するパターン露光手段と、
前記露光パターンAが露光された感光性レジストを現像して現像パターンAを形成する現像パターン形成手段と、
前記現像パターンAを形成した基板に対して回路加工を行ない実パターンAを形成する実パターン形成手段と、
前記実パターンAから実パターンデータAを取得し、この実パターンデータAと前記実パターンAの元データAとの差分Aから、差分データAを作成する差分データ作成手段と、
前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した一次補正関数を作成する一次補正関数作成手段と、
前記一次補正関数に基づいて、前記差分Aを生じさせる因子と前記差分データAとの関係から、前記差分Aを生じさせる因子と差分Aを抑制するための前記露光データAの補正量Aとの関係を規定した二次補正関数を作成する二次補正関数作成手段と、を有し、
前記二次補正関数作成手段は、前記差分Aを生じさせる因子と、前記一次補正関数に比べてより少ない個所の差分データとの関係から、前記一次補正関数を平行移動することにより前記二次補正関数を作成する配線パターン形成システム。 Original data creating means for creating the original data A of the wiring pattern A;
Exposure data creating means for creating exposure data A from the original data A;
Based on the exposure data A, pattern exposure means for exposing the exposure pattern A to the photosensitive resist disposed on the substrate;
Development pattern forming means for developing a photosensitive resist exposed to the exposure pattern A to form a development pattern A;
An actual pattern forming means for performing circuit processing on the substrate on which the development pattern A is formed to form an actual pattern A;
Real data A is obtained from the real pattern A, and difference data creating means for creating difference data A from the difference A between the real pattern data A and the original data A of the real pattern A;
A primary correction function defining a relationship between a factor causing the difference A and a correction amount A of the exposure data A for suppressing the difference A from a relationship between the factor causing the difference A and the difference data A. A primary correction function creation means to create;
Based on the primary correction function, from the relationship between the factor causing the difference A and the difference data A, the factor causing the difference A and the correction amount A of the exposure data A for suppressing the difference A A secondary correction function creating means for creating a secondary correction function defining the relationship ,
The secondary correction function creating means translates the secondary correction function by translating the primary correction function based on the relationship between the factor causing the difference A and the difference data at a smaller number of locations than the primary correction function. A wiring pattern formation system that creates functions .
前記元データBから露光データBを作成する露光データ作成手段と、
前記二次補正関数に基づいて、前記露光データBに対する補正量Bを設定し、前記露光データBを補正して露光データB1を作成する露光データ補正手段と、
前記露光データB1に基づいて、基板上に配置された感光性レジストに、露光パターンB1を露光するパターン露光手段と、
前記露光パターンB1が露光された感光性レジストを現像して現像パターンB1を形成する現像パターン形成手段と、
前記現像パターンB1を形成した基板に対して回路加工を行ない実パターンB1を形成する実パターン形成手段と、
を有する請求項1又は2記載の配線パターン形成システム。 Original data creating means for creating the original data B of the wiring pattern B;
Exposure data creating means for creating exposure data B from the original data B;
Exposure data correction means for setting a correction amount B for the exposure data B based on the secondary correction function and correcting the exposure data B to create exposure data B1;
Pattern exposure means for exposing an exposure pattern B1 to a photosensitive resist disposed on the substrate based on the exposure data B1,
Development pattern forming means for developing the photosensitive resist exposed to the exposure pattern B1 to form the development pattern B1,
An actual pattern forming means for performing circuit processing on the substrate on which the development pattern B1 is formed to form an actual pattern B1,
The wiring pattern forming system according to claim 1, comprising:
前記配線パターンBが、製品パターンである請求項3記載の配線パターン形成システム。 The wiring pattern A is a test pattern including a factor causing the difference A,
The wiring pattern forming system according to claim 3 , wherein the wiring pattern B is a product pattern.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241441 | 2014-11-28 | ||
JP2014241441 | 2014-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016110137A JP2016110137A (en) | 2016-06-20 |
JP6610210B2 true JP6610210B2 (en) | 2019-11-27 |
Family
ID=56124166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015233273A Expired - Fee Related JP6610210B2 (en) | 2014-11-28 | 2015-11-30 | Wiring pattern forming system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6610210B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114786347B (en) * | 2022-03-02 | 2024-06-28 | 深南电路股份有限公司 | Processing method of circuit board |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2685017B2 (en) * | 1995-03-31 | 1997-12-03 | 日本電気株式会社 | Manufacturing method of printed wiring board |
JP4274784B2 (en) * | 2002-05-28 | 2009-06-10 | 新光電気工業株式会社 | Wiring forming system and method thereof |
JP4515184B2 (en) * | 2003-07-31 | 2010-07-28 | 富士フイルム株式会社 | Pattern manufacturing system, exposure apparatus, and exposure method |
JP2005116929A (en) * | 2003-10-10 | 2005-04-28 | Fuji Photo Film Co Ltd | System for manufacturing pattern |
JP2006303229A (en) * | 2005-04-21 | 2006-11-02 | Toray Eng Co Ltd | Circuit forming system |
JP5224853B2 (en) * | 2008-02-29 | 2013-07-03 | 株式会社東芝 | Pattern prediction method, pattern correction method, semiconductor device manufacturing method, and program |
JP6039932B2 (en) * | 2012-06-22 | 2016-12-07 | キヤノン株式会社 | Exposure apparatus, exposure method, and article manufacturing method |
-
2015
- 2015-11-30 JP JP2015233273A patent/JP6610210B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016110137A (en) | 2016-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5673719B2 (en) | Electronic component manufacturing apparatus and manufacturing method thereof | |
CN110267437B (en) | Printed circuit board expansion and shrinkage control method and device | |
JP2019503065A5 (en) | ||
JP2014081472A (en) | Optical proximity effect correction method, processing unit, program, production method of mask, and production method of semiconductor device | |
KR20150083278A (en) | Multilayered substrate and method of manufacturing the same | |
JP6610210B2 (en) | Wiring pattern forming system | |
JP2009186841A (en) | Photomask manufacturing method and apparatus, and photomask | |
JP2006278683A (en) | Connecting member and its manufacturing method | |
WO2016084978A1 (en) | Wiring-board production method, data correction device, wiring-pattern formation system, and data correction method | |
JP2006303229A (en) | Circuit forming system | |
JP2017212381A (en) | Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board | |
JP6491974B2 (en) | EXPOSURE DATA CORRECTION DEVICE, WIRING PATTERN FORMING SYSTEM, AND WIRING BOARD MANUFACTURING METHOD | |
JP2017181613A (en) | Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method | |
US10203596B2 (en) | Method of filtering overlay data by field | |
JP2008302567A (en) | Metal mask for printing | |
JP5744998B2 (en) | Exposure image compensation method | |
JP2013033805A (en) | Rolled copper foil for flexible printed wiring board | |
TWI826105B (en) | Method for registering circuit board during measurement | |
CN115052422B (en) | Method for establishing circuit board impedance line compensation model, compensation method and device | |
CN113009776B (en) | Mask, mask system and preparation and photoetching methods | |
TWI587763B (en) | The use of gravure printing method to form conductive totem | |
JP4589163B2 (en) | Image processing apparatus, substrate wiring exposure system, and substrate wiring forming system | |
Hagos | Study and Evaluation of Multilayer PCB Manufacturing Inaccuracies on Malfunctioning of Circuits | |
JP6523434B2 (en) | Printed circuit board and layout method therefor | |
JP4941456B2 (en) | Processing method of strip substrate material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190829 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191014 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6610210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |