JP2017181613A - Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method - Google Patents

Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method Download PDF

Info

Publication number
JP2017181613A
JP2017181613A JP2016064902A JP2016064902A JP2017181613A JP 2017181613 A JP2017181613 A JP 2017181613A JP 2016064902 A JP2016064902 A JP 2016064902A JP 2016064902 A JP2016064902 A JP 2016064902A JP 2017181613 A JP2017181613 A JP 2017181613A
Authority
JP
Japan
Prior art keywords
data
correction
actual pattern
pattern
creating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016064902A
Other languages
Japanese (ja)
Inventor
哲平 山本
Teppei Yamamoto
哲平 山本
聡 磯田
Satoshi Isoda
聡 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2016064902A priority Critical patent/JP2017181613A/en
Publication of JP2017181613A publication Critical patent/JP2017181613A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve wire width accuracy upon forming fine circuit by realizing correction of original data or exposure data where a plurality of change factors in wire width are simultaneously taken into account so as to realize higher-accuracy correction of original data or exposure data even in a case where there are a plurality of change factors in wire width in parallel.SOLUTION: Based on difference between original data and actual pattern data, a step (C) creating corrected data of the original data or the exposure data comprises a step (C-1) creating difference data from difference between the actual pattern data and the original data, a step (C-2) creating a plurality of correction functions which defines relationship between factors providing the difference and correction volume in the original data or correction volume in the exposure data from relationship between the difference data and factors providing the difference, and a step (C-3) creating corrected functions to which the plurality of correction functions are reflected. In step (C-2) creating the plurality of correction functions, the plurality of correction functions are created for each conductor thickness of the actual pattern substrate each region on surface of the actual pattern substrate.SELECTED DRAWING: Figure 1

Description

本発明は、配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法に関するものであり、特には電子機器等に用いられる微細回路を有する配線基板の製造に用いられる配線基板の製造方法、データ補正装置、配線パターン形成システム及びデータ補正方法に関するものである。   The present invention relates to a method for manufacturing a wiring board, a data correction apparatus, a wiring pattern forming system, and a data correction method, and more particularly to manufacturing a wiring board used for manufacturing a wiring board having a fine circuit used in an electronic device or the like. The present invention relates to a method, a data correction apparatus, a wiring pattern forming system, and a data correction method.

電子機器の高機能化、小型化の動向から、電子機器に用いられる配線基板に対しても、配線パターンの細線化による高密度化が求められている。   Due to the trend toward higher functionality and miniaturization of electronic devices, higher density is also required for wiring boards used in electronic devices by thinning the wiring pattern.

このような配線パターンの細線化による高密度化に対応するための配線パターン形成方法としては、感光性レジストに露光パターンをレーザ光やＵＶ−ＬＥＤ光などで直接照射する直接描画式の露光装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）と、エッチング等で実際に形成された実パターンを反射光で読み取って元データ（設計データ）との比較を行う光学式の検査装置（ＡＯＩ：：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）を組み合わせて、エッチング後の実際の仕上りのデータを検査装置（ＡＯＩ）に取り込み、露光装置（ＤＩ）で用いる露光データにフィードバックして補正する方法が考えられている（特許文献１〜３）。   As a wiring pattern forming method to cope with such high density by thinning of the wiring pattern, a direct drawing type exposure apparatus (direct exposure type irradiation apparatus that directly irradiates a photosensitive resist with laser light, UV-LED light or the like ( DI: Direct Imaging) and an optical inspection device (AOI :: Automatic Optical Inspection) that reads an actual pattern actually formed by etching or the like with reflected light and compares it with original data (design data). A method has been considered in which actual finish data after etching is taken into an inspection apparatus (AOI) and fed back to exposure data used in the exposure apparatus (DI) for correction (Patent Documents 1 to 3).

また、回路形成する導体の厚さによる線幅の仕上がりのばらつきを考慮して、実パターンの銅箔の厚さと目標とする銅箔の厚さとの差に基づいて、目標とする線幅に近づくように、露光データ又は露光量を調整する方法（特許文献４）、複数種類の銅箔の厚さのテスト基板を用いて、銅厚、線幅、及び露光補正量の対応関係を示す補正テーブルを作成しておき、基板毎の銅厚に応じた露光補正量を補正テーブルから求めて、露光量を補正する方法（特許文献５）が考えられている。   Also, considering the variation in the finish of the line width due to the thickness of the conductor forming the circuit, the target line width is approached based on the difference between the thickness of the actual pattern copper foil and the target copper foil thickness. As described above, a method for adjusting exposure data or exposure amount (Patent Document 4), a correction table indicating the correspondence between copper thickness, line width, and exposure correction amount using a plurality of types of copper foil thickness test substrates A method of correcting the exposure amount by obtaining an exposure correction amount corresponding to the copper thickness for each substrate from a correction table is proposed (Patent Document 5).

また、基板上の位置の違いによるエッチング特性の差異を考慮して、設計データを複数の分割領域に対応する複数の分割データに分割し、各分割データを各分割領域のエッチング特性に基づいて補正する方法（特許文献６）が考えられている。   In addition, considering the difference in etching characteristics due to the difference in position on the substrate, the design data is divided into a plurality of divided data corresponding to a plurality of divided areas, and each divided data is corrected based on the etching characteristics of each divided area. (Patent Document 6) is considered.

特開２００５−１１６９２９号公報JP 2005-116929 A 特開２００６−３０３２２９号公報JP 2006-303229 A 特開２００７−０３３７６４号公報JP 2007-033764 A 特開２００５−１１６９２９号公報JP 2005-116929 A 特開２００７−０３３７６５号公報JP 2007-033765 A 特開２０１６−０２５２９５号公報Japanese Patent Laying-Open No. 2006-025295

特許文献１〜６の補正方法では、銅厚による線幅の変動（特許文献４、５）、基板上の位置（特許文献６）による線幅の変動、といった、線幅の変動要因の中の一つを考慮したものであり、これらの個々の変動要因に対してはある程度有効であった。しかし、実際のエッチング対象物には、線幅の変動要因はいくつもあり、これらの線幅の変動要因が複合的に影響するのが通常であるため、個々の変動要因を考慮するだけでは、充分な補正の精度が得られない問題があった。   In the correction methods of Patent Documents 1 to 6, among the line width variation factors such as the variation of the line width due to the copper thickness (Patent Documents 4 and 5) and the variation of the line width due to the position on the substrate (Patent Document 6). One was considered and was effective to some extent for these individual variables. However, in actual etching objects, there are many fluctuation factors of the line width, and these fluctuation factors of the line width usually have a combined effect, so just considering each fluctuation factor, There was a problem that sufficient correction accuracy could not be obtained.

例えば、銅厚による線幅の変動だけを考慮した場合（特許文献４、５）、エッチング対象である基板の銅厚だけが線幅変動の要因であって、基板全体のエッチング液の当たり方や銅厚が同じであれば、ある程度は有効であるが、実際のエッチングにおいては、基板内の位置によって、エッチング液の当たり方（エッチング量）や銅厚（銅箔と銅めっきを合わせた厚さ）が変動するのが一般的であるため、充分な精度が得られない。   For example, when considering only the line width variation due to the copper thickness (Patent Documents 4 and 5), only the copper thickness of the substrate to be etched is the cause of the line width variation. If the copper thickness is the same, it is effective to some extent, but in actual etching, depending on the position in the substrate, how to hit the etching solution (etching amount) and copper thickness (the combined thickness of copper foil and copper plating) ) Fluctuates in general, sufficient accuracy cannot be obtained.

また、基板上の位置による線幅の変動だけを考慮した場合（特許文献６）、エッチング液の当たり方による変動だけが線幅変動の要因であれば、同じエッチング装置を使う限り、同様の傾向を示すため、ある程度は有効であるが、実際のエッチングの対象となる基板は、比較的厚さの均一な銅箔だけでなく、基板毎に厚さのばらつきを有するめっきも含まれるため、この場合は充分な精度が得られない。   Further, when only the variation in the line width due to the position on the substrate is taken into consideration (Patent Document 6), if only the variation due to the contact with the etching solution is the cause of the variation in the line width, the same tendency as long as the same etching apparatus is used Although it is effective to some extent, the substrate to be actually etched includes not only a copper foil having a relatively uniform thickness but also plating having a thickness variation from substrate to substrate. In such a case, sufficient accuracy cannot be obtained.

本発明は、上記問題点に鑑みてなされたものであり、複数の線幅の変動要因を同時に考慮した元データ又は露光データの補正を可能とすることにより、複数の線幅の変動要因が並存する場合でも、元データ又は露光データをより高精度に補正することを可能とし、微細回路形成時の線幅精度を向上させることを目的とする。   The present invention has been made in view of the above problems, and by enabling correction of original data or exposure data that simultaneously considers a plurality of line width variation factors, a plurality of line width variation factors coexist. Even in this case, it is possible to correct the original data or the exposure data with higher accuracy, and to improve the line width accuracy when forming a fine circuit.

本発明は、以下に関する。
（１） 目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）と、この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）と、前記元データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）と、を有し、前記補正データを作成する工程（Ｃ）が、前記実パターンデータと前記元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成する工程（Ｃ−２）と、この複数の補正関数を複合した補正関数を作成する工程（Ｃ−３）と、前記複合した補正関数を用いて前記配線パターンの元データ又は露光データを補正する工程（Ｃ−４）と、を有し、前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる配線基板の製造方法。
（２） 前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる際に、前記他の実パターン基板の面内の導体厚さに対応する、導体厚さ毎に作成された補正関数がない場合は、前記他の実パターン基板の面内の導体厚さに最も近い前後の導体厚に対応する補正関数を２つ選択し、前記他の実パターン基板の面内の導体厚に基づいて、前記選択した２つの補正関数の合成比率を決定し合成することによって、前記他の実パターン基板の面内の導体厚さに対応する補正関数を作成する（１）に記載の配線基板の製造方法。
（３） 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域が、前記実パターン基板の面内の中央部よりも端部周辺部に多く配置される（１）又は（２）に記載の配線基板の製造方法。
（４） 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域の大きさが、前記実パターン基板の面内の中央部よりも端部周辺部で小さく設定される（１）から（３）の何れか１項に記載の配線基板の製造方法。
（５） 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域が、実パターン基板の導体厚さに基づいて設定される（１）から（４）の何れか１項に記載の配線基板の製造方法。
（６） 前記複数の補正関数を作成する工程（Ｃ−２）において、前記複数の補正関数を作成するのに用いた実パターン基板と、前記複合した補正関数を作成する工程（Ｃ−３）で前記複数の補正関数を複合した補正関数を作成する際に、導体厚さを基板の面内の領域毎に測定した、回路形成の対象となる他の実パターン基板とが、同一の配線パターンを有する、（１）から（５）の何れか１項に記載の配線基板の製造方法。
（７） 前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータ及びこの領域毎の導体厚さデータに基づく、複合した補正関数が、他の実パターン基板の製造ロット毎又は実パターン基板毎に作成される、（１）から（６）の何れか１項に記載の配線基板の製造方法。
（８） 前記実パターンデータと前記元データ又は露光データとの差分を生じさせる因子が、前記実パターン基板の配線パターンの元データ又は露光データのパターン間隙、パターン幅、パターンサイズ、パターン形状の何れか又は何れか２以上の組み合せである、（１）から（７）の何れか１項に記載の配線基板の製造方法。
（９） （１）から（８）の何れか１項に記載の配線基板の製造方法に用いる、配線パターンの元データ又は露光データのデータ補正装置であって、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成し（Ｃ−１）、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成し（Ｃ−２）、この複数の補正関数を複合した補正関数を作成し（Ｃ−３）、前記複数の補正関数を合成して作成した補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成し（Ｃ−４）、前記複数の補正関数を作成する際（Ｃ−２）には、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てるデータ補正装置。
（１０） （９）に記載のデータ補正装置と、前記データ補正装置により補正された元データから作成された露光データ又は前記データ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置と、前記露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置と、前記現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置と、前記実パターンから実パターンデータを作成する実パターンデータ作成装置と、を有する配線パターン形成システム。
（１１） （９）に記載のデータ補正装置を用いる、配線パターンの元データ又は露光データのデータ補正方法であって、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成する工程（Ｃ−２）と、この複数の補正関数を複合した補正関数を作成する工程（Ｃ−３）と、前記複数の補正関数を合成して作成した補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−４）と、を有し、前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てるデータ補正方法。 The present invention relates to the following.
(1) A step (A) of creating exposure data based on the original data of the target wiring pattern, a step (B) of creating actual pattern data from an actual pattern substrate formed using this exposure data, (C) creating correction data of the original data or exposure data based on the difference between the original data and the actual pattern data, and the step (C) of creating the correction data includes the actual pattern The factor and the difference that cause the difference are suppressed from the relationship between the step (C-1) for creating the difference data from the difference between the data and the original data or the exposure data, and the difference data and the factor that causes the difference. A step (C-2) of creating a plurality of correction functions defining the relationship between the correction amount of the original data or the correction amount of the exposure data for performing the correction, and a correction function combining the plurality of correction functions A step (C-3) of creating a number, and a step (C-4) of correcting the original data or exposure data of the wiring pattern using the combined correction function, and the plurality of correction functions In the creating step (C-2), a plurality of correction functions are created for each conductor thickness of the actual pattern substrate and for each region in the plane of the actual pattern substrate, and the composite correction function is created ( In C-3), based on the conductor thickness data for each region, the conductor thickness of the other actual pattern substrate that is the object of circuit formation is measured for each region in the plane of the other actual pattern substrate. A method of manufacturing a wiring board, wherein a plurality of correction functions created in the step (C-2) of creating a correction function are selected and assigned for each conductor thickness in the plane of the other actual pattern board and for each region.
(2) In the step (C-3) of creating the combined correction function, the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. Based on the conductor thickness data for each region, the plurality of correction functions created in the step (C-2) of creating the correction function are determined for each conductor thickness in the plane of the other actual pattern substrate and When there is no correction function created for each conductor thickness corresponding to the conductor thickness in the surface of the other actual pattern substrate when selecting and assigning each region, the surface of the other actual pattern substrate Two correction functions corresponding to the front and rear conductor thicknesses closest to the inner conductor thickness are selected, and the composite ratio of the two selected correction functions is determined based on the conductor thickness in the surface of the other actual pattern substrate. By determining and synthesizing, in-plane of the other actual pattern substrate The method for manufacturing a wiring board according to (1), wherein a correction function corresponding to the conductor thickness of the wiring board is created.
(3) In the step (C-2) of creating the plurality of correction functions, a region that is a unit in which the plurality of correction functions are created is located closer to the edge portion than the center portion in the plane of the actual pattern substrate. The manufacturing method of the wiring board as described in (1) or (2) arrange | positioned in large numbers.
(4) In the step (C-2) of creating the plurality of correction functions, the size of the region, which is a unit in which the plurality of correction functions are created, is an end portion than the central portion in the plane of the real pattern substrate. The method for manufacturing a wiring board according to any one of (1) to (3), wherein the wiring board is set to be small in a peripheral portion.
(5) In the step (C-2) of creating the plurality of correction functions, a region that is a unit in which the plurality of correction functions are created is set based on the conductor thickness of the actual pattern substrate. (4) The manufacturing method of the wiring board according to any one of (4).
(6) In the step (C-2) of creating the plurality of correction functions, a step (C-3) of creating an actual pattern substrate used to create the plurality of correction functions and the combined correction function When creating a correction function in which the plurality of correction functions are combined, the conductor thickness is measured for each region in the plane of the substrate, and the same wiring pattern is used as another actual pattern substrate to be a circuit formation target. The method for manufacturing a wiring board according to any one of (1) to (5), comprising:
(7) In the step (C-3) of creating the combined correction function, the conductor thickness of the other actual pattern substrate that is the object of circuit formation is measured for each region in the plane of the other actual pattern substrate. A composite correction function based on the conductor thickness data for each region and the conductor thickness data for each region is created for each production lot of another actual pattern substrate or for each actual pattern substrate. 6. A method for manufacturing a wiring board according to any one of 6).
(8) The factor causing the difference between the actual pattern data and the original data or exposure data is any of the pattern gap, pattern width, pattern size, and pattern shape of the original data or exposure data of the wiring pattern of the actual pattern substrate. Or a combination of two or more of any one of (1) to (7).
(9) A data correction apparatus for wiring pattern original data or exposure data used in the method for manufacturing a wiring board according to any one of (1) to (8), wherein the original data of the target wiring pattern Alternatively, difference data is created from the difference between the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C-1). Create a plurality of correction functions defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference from the relationship with the factor causing the difference (C-2), a correction function combining the plurality of correction functions is created (C-3), and the wiring pattern element corrected using the correction function created by combining the plurality of correction functions is generated. When data or exposure data correction data is created (C-4) and the plurality of correction functions are created (C-2), a plurality of correction functions are provided for each conductor thickness of the actual pattern substrate and In the step (C-3) of creating the combined correction function, which is created for each region in the plane of the actual pattern substrate, the conductor thickness of the other actual pattern substrate to be a circuit formation target is set to the other actual pattern. A plurality of correction functions created in the step (C-2) of creating the correction function based on the conductor thickness data for each area measured for each area in the plane of the board is used as the other actual pattern board. The data correction apparatus which selects and allocates for every conductor thickness in a surface, and for every area | region.
(10) The data correction device according to (9) and the exposure data created from the original data corrected by the data correction device or the exposure data corrected by the data correction device are arranged on the substrate. A pattern exposure device that exposes an exposure pattern to the exposed photosensitive resist, a development pattern forming device that develops the photosensitive resist exposed to the exposure pattern to form a development pattern, and a substrate on which the development pattern is formed A wiring pattern forming system comprising: an actual pattern forming apparatus that performs circuit processing to form an actual pattern; and an actual pattern data generating apparatus that generates actual pattern data from the actual pattern.
(11) A data correction method for wiring pattern original data or exposure data using the data correction apparatus according to (9), wherein the exposure is created based on the target wiring pattern original data or the original data. The step (C-1) of creating difference data from the difference between the data and the actual pattern data created from the actual pattern substrate formed using the exposure data, and the relationship between the difference data and the factor causing the difference A step (C-2) of creating a plurality of correction functions defining a relationship between a factor causing the difference and a correction amount of the original data or a correction amount of the exposure data for suppressing the difference; A step (C-3) of creating a correction function in which the plurality of correction functions are combined, and an element of the wiring pattern corrected using the correction function created by combining the plurality of correction functions And (C-4) creating correction data of data or exposure data, and in the step (C-2) creating the plurality of correction functions, the plurality of correction functions are conductors of the actual pattern substrate. In the step (C-3) of creating the combined correction function, which is created for each thickness and for each region in the surface of the actual pattern substrate, the conductor thickness of another actual pattern substrate to be a circuit formation target is determined. A plurality of correction functions created in the step (C-2) of creating the correction function based on conductor thickness data for each region measured for each region in the plane of the other actual pattern substrate, A data correction method for selecting and assigning for each conductor thickness in the plane of another actual pattern substrate and for each region.

本発明によれば、複数の線幅の変動要因を同時に考慮した元データ又は露光データの補正を可能とすることにより、複数の線幅の変動要因が並存する場合でも、元データ又は露光データをより高精度に補正することを可能とし、微細回路形成時の線幅精度を向上させることができる。   According to the present invention, by enabling correction of original data or exposure data considering a plurality of line width variation factors simultaneously, even when a plurality of line width variation factors coexist, Correction can be made with higher accuracy, and the line width accuracy when forming a fine circuit can be improved.

本発明の一実施形態の配線板の製造方法を示す。The manufacturing method of the wiring board of one Embodiment of this invention is shown. 本発明の一実施形態で用いる配線パターン（テストパターン）を示す。The wiring pattern (test pattern) used by one Embodiment of this invention is shown. 本発明の一実施形態で用いる実パターン基板Ａの概略図を示す。The schematic of the real pattern board | substrate A used by one Embodiment of this invention is shown. 本発明の一実施形態で用いる実パターン基板Ｂの概略図を示す。The schematic of the real pattern board | substrate B used by one Embodiment of this invention is shown. 本発明の一実施形態で用いる実パターン基板Ｃ（他の実パターン基板）の概略図を示す。The schematic of the real pattern board | substrate C (other real pattern board | substrate) used by one Embodiment of this invention is shown. 本発明の一実施形態で作成した補正関数を示す。5 shows a correction function created in an embodiment of the present invention. 本発明の一実施形態で作成した複数の補正関数を示す。5 shows a plurality of correction functions created in one embodiment of the present invention. 本発明の一実施形態で作成した複合した補正関数を示す。Fig. 5 shows a combined correction function created in one embodiment of the present invention. 本発明の他の実施形態で作成した複数の補正関数を示す。6 shows a plurality of correction functions created in another embodiment of the present invention. 本発明の他の実施形態で作成した複合した補正関数を示す。Fig. 5 shows a combined correction function created in another embodiment of the present invention. 従来の補正方法で作成した複数の補正関数を示す。The several correction function produced with the conventional correction method is shown. 従来の補正方法で作成した補正関数を示す。The correction function created with the conventional correction method is shown. 本発明の一実施形態のデータ補正装置の構成図を示す。The block diagram of the data correction apparatus of one Embodiment of this invention is shown. 本発明の一実施形態の配線パターン形成システムの概略図を表す。The schematic of the wiring pattern formation system of one Embodiment of this invention is represented. 本発明の一実施形態に用いる実パターン基板の概略図を示す。The schematic of the real pattern board | substrate used for one Embodiment of this invention is shown. 本発明の一実施形態に用いる実パターン基板の概略図を示す。The schematic of the real pattern board | substrate used for one Embodiment of this invention is shown.

（配線基板の製造方法：第１の実施形態）
＜＜工程（Ａ）＞＞
本発明の第１の実施形態の配線基板の製造方法を説明する。図１に示すように、本実施の形態の配線基板の製造方法は、まず、目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）を有している。目標とする配線パターンとは、回路加工後の実パターンとして形成しようとする配線パターンをいい、配線基板として機能させるための製品パターン及び後述する補正関数を作成するためのテストパターンを含む。また、実パターンとは、回路加工を行なって実際に形成された実パターン基板の配線パターンをいう。目標とする配線パターンには特に限定はなく、任意の配線パターンを用いることができる。 (Manufacturing method of wiring board: first embodiment)
<<< Process (A) >>>
A method for manufacturing a wiring board according to the first embodiment of the present invention will be described. As shown in FIG. 1, the method for manufacturing a wiring board according to the present embodiment first includes a step (A) of creating exposure data based on original data of a target wiring pattern. The target wiring pattern is a wiring pattern to be formed as an actual pattern after circuit processing, and includes a product pattern for functioning as a wiring board and a test pattern for creating a correction function described later. The actual pattern is a wiring pattern of an actual pattern substrate that is actually formed by performing circuit processing. The target wiring pattern is not particularly limited, and any wiring pattern can be used.

配線パターンの元データとは、目標とする配線パターンの設計データのことをいい、形成しようとする目標の配線パターンを数値化し、例えば、座標と線幅、座標とパターン間隙の数値で表すものである。露光に必要な情報を付加されたデータを有していてもよい。元データは、設計データを作成する装置（ＣＡＤ：Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）等を用いて作成される。   The original data of the wiring pattern refers to the design data of the target wiring pattern, and the target wiring pattern to be formed is digitized and expressed, for example, by coordinates and line widths, and coordinates and pattern gaps. is there. You may have the data to which the information required for exposure was added. The original data is created using a device (CAD: Computer Aided Design) that creates design data.

露光データとは、配線パターンに対応する露光パターンを、レーザ光又はＵＶ光等を用いた直線描画装置等のパターン露光手段によって、感光性レジストを感光させて形成するためのデータをいう。露光データは、元データに基づいて露光データを作成する装置（ＣＡＭ：Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ）等を用いて作成される。   The exposure data refers to data for forming an exposure pattern corresponding to a wiring pattern by exposing a photosensitive resist to pattern exposure means such as a linear drawing apparatus using laser light or UV light. The exposure data is created using an apparatus (CAM: Computer Aided Manufacturing) that creates exposure data based on the original data.

＜＜工程（Ｂ）＞＞
次に、図１に示すように、本実施の形態の配線基板の製造方法は、この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）を有しており、実パターンデータを作成する工程（Ｂ）は、パターン露光工程（Ｂ−１）、現像パターン形成工程（Ｂ−２）、実パターン形成工程（Ｂ−３）、パターン検査工程（Ｂ−４）を有している。 <<< Process (B) >>>
Next, as shown in FIG. 1, the method for manufacturing a wiring board according to the present embodiment includes a step (B) of creating actual pattern data from the actual pattern board formed using the exposure data. The process (B) for creating actual pattern data includes a pattern exposure process (B-1), a development pattern formation process (B-2), an actual pattern formation process (B-3), and a pattern inspection process (B-4). Have.

＜工程（Ｂ−１）＞
パターン露光工程（Ｂ−１）では、露光データを用いて、配線パターンに対応する露光パターンを、レーザ光又はＵＶ光等を用いた直線描画装置等のパターン露光装置によって、感光性レジストを感光させて形成する。ここで、パターン露光装置とは、露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光する露光装置のことをいう。パターン露光装置としては、レーザ光又はＵＶ−ＬＥＤ光を用いて、直接感光性レジストに露光パターンを露光させる直接描画装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）等が挙げられる。また、感光性レジストとは、フォトリソ法によって、銅箔等の金属箔をエッチングしたり、銅等の金属をめっきすることにより、配線パターンを形成する際に用いるエッチングレジスト又はめっきレジストのことをいう。露光パターンとは、露光データに基づいて、感光性レジストに露光されたパターンをいい、その後の現像によって形成される現像パターンに対応するものである。 <Process (B-1)>
In the pattern exposure step (B-1), using the exposure data, the exposure resist corresponding to the wiring pattern is exposed to a photosensitive resist by a pattern exposure apparatus such as a linear drawing apparatus using laser light or UV light. Form. Here, the pattern exposure apparatus refers to an exposure apparatus that exposes an exposure pattern to a photosensitive resist disposed on a substrate based on exposure data. Examples of the pattern exposure apparatus include a direct drawing apparatus (DI: Direct Imaging) that directly exposes an exposure pattern onto a photosensitive resist using laser light or UV-LED light. The photosensitive resist refers to an etching resist or a plating resist used for forming a wiring pattern by etching a metal foil such as a copper foil or plating a metal such as copper by a photolithography method. . An exposure pattern refers to a pattern exposed to a photosensitive resist based on exposure data, and corresponds to a development pattern formed by subsequent development.

＜工程（Ｂ−２）＞
現像パターン形成工程（Ｂ−２）では、パターン露光によって形成された、実パターン形成に必要な露光パターンを残して、感光性レジストを除去する。ここで、現像パターンとは、露光後の感光性レジストを現像することによって現れるパターンをいう。現像パターン形成装置によって形成することができ、現像パターン形成装置としては、露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像装置が挙げられる。 <Process (B-2)>
In the development pattern formation step (B-2), the photosensitive resist is removed while leaving an exposure pattern formed by pattern exposure and necessary for the actual pattern formation. Here, the development pattern refers to a pattern that appears by developing the photosensitive resist after exposure. The developing pattern forming apparatus may be a developing apparatus that develops a photosensitive resist having an exposed exposure pattern to form a developing pattern.

＜工程（Ｂ−３）＞
実パターン形成工程（Ｂ−３）では、回路加工を行って実パターンを有する実パターン基板を作製する。ここで、回路加工とは、実パターンを形成することをいい、例えば、サブトラクト法により金属箔をエッチングして導体パターンを形成することが挙げられる。実パターンとは、回路加工を行って実際に形成される導体パターンをいい、実パターン形成装置によって形成することができる。実パターン形成装置とは、現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する装置をいい、エッチング装置が挙げられる。 <Process (B-3)>
In the actual pattern forming step (B-3), circuit processing is performed to manufacture an actual pattern substrate having an actual pattern. Here, the circuit processing refers to forming an actual pattern, and includes, for example, forming a conductor pattern by etching a metal foil by a subtract method. The actual pattern refers to a conductor pattern that is actually formed by performing circuit processing, and can be formed by an actual pattern forming apparatus. The actual pattern forming apparatus refers to an apparatus that forms a real pattern by performing circuit processing on a substrate on which a development pattern is formed, and includes an etching apparatus.

＜工程（Ｂ−４）＞
パターン検査工程（Ｂ−４）では、実パターン基板の実パターンから実パターンデータを取得する。ここで、実パターン基板とは、回路加工を行って実際に形成された導体パターン（実パターン）を有する基板をいい、例えば、サブトラクト法により金属箔をエッチングして得られた導体パターンを有する基板が挙げられる。また、実パターンデータとは、光学式外観検査装置（ＡＯＩ：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）、測定顕微鏡等を用いて実パターンから得られる仕上りのデータをいう。光学式外観検査装置とは、一般に実パターンの上面（トップ）から反射する光を検出してそのパターンを数値化し、座標と線幅やパターン間隙等の数値で表されたデータとするものである。一方、測定顕微鏡とは、本実施の形態においては、実パターンの上面（トップ）と実パターンの底面（ボトム）の両方の線幅を測定してデータ化するのに用いることができるものである。 <Process (B-4)>
In the pattern inspection step (B-4), actual pattern data is acquired from the actual pattern on the actual pattern substrate. Here, the actual pattern substrate means a substrate having a conductor pattern (actual pattern) actually formed by performing circuit processing, for example, a substrate having a conductor pattern obtained by etching a metal foil by a subtract method. Is mentioned. The actual pattern data refers to finished data obtained from an actual pattern using an optical appearance inspection apparatus (AOI: Automatic Optical Inspection), a measurement microscope, or the like. An optical appearance inspection apparatus generally detects light reflected from the upper surface (top) of an actual pattern, digitizes the pattern, and sets it as data represented by numerical values such as coordinates, line width, and pattern gap. . On the other hand, the measurement microscope in this embodiment can be used to measure and convert the line width of both the upper surface (top) of the actual pattern and the bottom surface (bottom) of the actual pattern. .

＜＜工程（Ｃ）＞＞
次に、本実施の形態の配線パターンの形成方法は、元データ又は露光データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）を有している。ここで、元データ又は露光データの補正データとは、補正を行なった後の元データ又は露光データ、つまり補正した元データ又は露光データのことをいう。また、図１に示すように、この補正データを作成する工程（Ｃ）には、実パターンデータと元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した複数の補正関数を作成する工程（Ｃ−２）と、この複数の補正関数を複合した補正関数を作成する工程（Ｃ−３）と、合成した補正関数を用いて配線パターンの元データ又は露光データを補正する工程（Ｃ−４）を有している。 << Step (C) >>
Next, the wiring pattern forming method of the present embodiment includes a step (C) of creating correction data of the original data or exposure data based on the difference between the original data or exposure data and the actual pattern data. ing. Here, the correction data of the original data or exposure data refers to original data or exposure data after correction, that is, corrected original data or exposure data. Further, as shown in FIG. 1, in the step (C) for creating this correction data, the step (C-1) for creating difference data from the difference between the actual pattern data and the original data or exposure data, and this difference A step of creating a plurality of correction functions defining a relationship between a factor causing a difference and a correction amount of original data or a correction amount of exposure data for suppressing the difference from a relationship between the data and a factor causing the difference ( C-2), a step of creating a correction function that combines the plurality of correction functions (C-3), and a step of correcting the original data or exposure data of the wiring pattern using the combined correction function (C-4) )have.

エッチングによる回路加工では、実パターン基板の表裏面のそれぞれで、エッチング液の当たり方が異なるので、エッチング処理の傾向が変化する。したがって、実パターン基板の表裏面のそれぞれについて、補正関数を作成するのが望ましい。これにより、実パターン基板の表裏面における面の違いによる実パターンの線幅等の仕上り値の変動を抑制することが可能になる。   In circuit processing by etching, the manner of contact with the etching solution differs between the front and back surfaces of the actual pattern substrate, so that the tendency of the etching process changes. Therefore, it is desirable to create a correction function for each of the front and back surfaces of the actual pattern substrate. As a result, it is possible to suppress variations in the finished value such as the line width of the actual pattern due to the difference between the front and back surfaces of the actual pattern substrate.

また、エッチングによる回路加工においては、実パターン基板の表裏面の一方の面内においても、配線パターンの方向によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理に方向性やエッチング量のむらが生じる傾向がある。このため、実パターン基板に配置される配線パターンの方向によっても、エッチング処理の傾向が変化する。したがって、実パターン基板に配置される縦方向と横方向の配線パターンのそれぞれについて補正関数を作成するのが望ましい。これにより、配線パターンの方向による実パターンの線幅等の仕上り値の変動を抑制することが可能になる。   In addition, in circuit processing by etching, even in one of the front and back surfaces of the actual pattern board, the relationship with the direction of the wiring pattern changes with the direction of transport of the actual pattern board, the direction of contact with the etching solution, etc. There is a tendency that unevenness in directionality and etching amount occurs in the etching process. For this reason, the tendency of an etching process changes also with the direction of the wiring pattern arrange | positioned on a real pattern board | substrate. Therefore, it is desirable to create a correction function for each of the vertical and horizontal wiring patterns arranged on the actual pattern substrate. As a result, it is possible to suppress variations in the finished value such as the line width of the actual pattern depending on the direction of the wiring pattern.

＜工程（Ｃ−１）＞
実パターンデータと元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）では、パターン検査工程（Ｂ−４）で得られた実パターンデータと元データ又は露光データとの比較から、差分データを作成する。ここで、実パターンデータと実パターンの元データ又は露光データとの差分とは、具体的には、同一の座標における実パターンデータと実パターンの元データ又は露光データとのパターン間隙、線幅等の差異をいう。また、同一の座標とは、元データ（設計データ）における同一の座標であり、同一の座標においてはパターン間隙等は同一の設計値となる。このため、同一の座標におけるパターン間隙等の差異は、配線パターンのうち、同一の設計値を有する個所同士を比較して求めた差異であることを示す。差分データとは、この差分を座標とパターン間隙、線幅等で表したデータをいう。差分データは、実パターンデータと実パターンの元データ又は露光データとの差分から、コンピュータを用いて作成することができる。 <Process (C-1)>
In the step (C-1) of creating difference data from the difference between the actual pattern data and the original data or exposure data, the actual pattern data obtained in the pattern inspection step (B-4) is compared with the original data or exposure data. From this, differential data is created. Here, the difference between the actual pattern data and the original data or exposure data of the actual pattern is specifically the pattern gap, line width, etc. between the actual pattern data and the actual pattern original data or exposure data at the same coordinates. The difference. The same coordinates are the same coordinates in the original data (design data), and the pattern gaps and the like are the same design values at the same coordinates. For this reason, a difference in pattern gaps or the like at the same coordinates indicates a difference obtained by comparing portions having the same design value in the wiring pattern. The difference data refers to data representing this difference by coordinates, pattern gaps, line widths, and the like. The difference data can be created using a computer from the difference between the actual pattern data and the original data of the actual pattern or the exposure data.

＜工程（Ｃ−２）＞
複数の補正関数を作成する工程（Ｃ−２）では、差分データと前記差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した複数の補正関数を作成する。ここで、実パターンデータと元データ又は露光データとの差分を生じさせる因子とは、元データ又は露光データの配線パターン仕様の中で、それが変動することによって、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子をいう。このような因子として、例えば、実パターンの元データ又は露光データのパターン間隙、パターン幅（線幅）、パターンサイズ、パターン形状の何れか又は何れか２以上の組み合せが挙げられる。また、差分を抑制するための元データの補正量又は露光データの補正量としては、例えば、実パターンデータと実パターンの元データ又は露光データとの差分そのものを用いることができる。これは、実パターンデータと実パターンの元データ又は露光データとの差分を、現在の元データ又は露光データに加える又は差し引くといった補正を行えば、実パターンデータが元データ又は露光データの数値に近づくことによるものである。 <Process (C-2)>
In the step (C-2) of creating a plurality of correction functions, from the relationship between the difference data and the factor causing the difference, the correction amount of the original data or the exposure data for suppressing the difference and the factor causing the difference A plurality of correction functions that define the relationship with the correction amount are created. Here, the factor causing the difference between the actual pattern data and the original data or the exposure data is that the actual pattern data and the original data or the exposure are changed by the fluctuation in the wiring pattern specification of the original data or the exposure data. A factor that causes a change in the difference from data. Examples of such factors include the pattern gap, the pattern width (line width), the pattern size, and the pattern shape of the original data of the actual pattern or the exposure data, or any combination of two or more. Further, as the correction amount of the original data or the exposure data for suppressing the difference, for example, the difference itself between the actual pattern data and the original data or exposure data of the actual pattern can be used. This is because if the correction is made such that the difference between the actual pattern data and the original data or exposure data of the actual pattern is added to or subtracted from the current original data or exposure data, the actual pattern data approaches the value of the original data or exposure data. It is because.

複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数を、前記実パターン基板の導体厚さ毎及び実パターン基板の面内の領域毎に作成する。
エッチングによる回路加工においては、実パターン基板の表裏の面の違い、及び同一の面内であっても配線パターンの配置された位置によって、実パターン基板の搬送方向やエッチング液の当たる方向等との関係が変化するので、エッチング処理自体に方向性やエッチング量のむらが生じる傾向がある。
さらに、実パターン基板においては、エッチングの対象となる導体が銅箔だけで形成されるとは限らず、銅箔と銅めっき等で形成される場合が多いため、このような場合には、エッチング処理自体の変動に加えて、エッチングの対象となる導体の導体厚が、基板の表裏の面の違い、及び同一の面内であっても配線パターンの配置された位置によってばらついており、このばらつきは、製造ロット毎、基板毎に生じているのが一般的である。
つまり、単に、実パターン基板の領域毎に補正関数を作成するだけでは、このような導体厚の変動に対して、適切な補正関数を適用することとはならず、高精度な補正を行えないことから、特に微細回路においては充分な精度が得られない。 In the step (C-2) of creating a plurality of correction functions, a plurality of correction functions are created for each conductor thickness of the actual pattern substrate and for each region in the surface of the actual pattern substrate.
In circuit processing by etching, depending on the difference between the front and back surfaces of the actual pattern substrate and the position of the wiring pattern even within the same plane, the transfer direction of the actual pattern substrate, the direction of contact with the etching solution, etc. Since the relationship changes, the etching process itself tends to have uneven directionality and etching amount.
Furthermore, in an actual pattern substrate, the conductor to be etched is not necessarily formed only by copper foil, but is often formed by copper foil and copper plating. In addition to variations in the processing itself, the conductor thickness of the conductor to be etched varies depending on the difference between the front and back surfaces of the substrate and the position of the wiring pattern even within the same plane. Generally, this occurs for each production lot and each substrate.
In other words, simply creating a correction function for each area of the actual pattern substrate does not apply an appropriate correction function to such a variation in conductor thickness, and high-precision correction cannot be performed. Therefore, sufficient accuracy cannot be obtained particularly in a fine circuit.

例えば、まず、図１１に示すように、導体厚さの異なる実パターン基板（テストパターンのみ）のそれぞれについて、基板面内を領域に分けて、それぞれの導体厚さ毎、領域毎に補正関数（複数の補正関数）を作成する。基板の面内の数字と符号は、補正関数を区別するためのものである。次に、図１２の左図に示すように、製品パターン（テストパターンを含む）を形成するために用いる他の実パターン基板（回路形成前）について設定された導体厚さデータを取得する（左図）。ここで、設定された導体厚さとは、設計値、実測値等が考えられるが、何れも他の実パターン基板について変動が考慮されない場合は、１つの導体厚さデータを用いることになる。基板の面内の数字と符号は、補正関数を区別するためのものである。次に、図１２の右図に示すように、この１つの導体厚さデータに基づいて、この導体厚さに対応する補正関数を、図１１の中から選択し適用する（右図）。図１２の例では、設定された導体厚さが１６μｍであることから、導体厚さ１６μｍの場合（図１１の右図）の対応する領域の補正関数を全面に適当している。   For example, as shown in FIG. 11, first, for each of the actual pattern substrates (test patterns only) having different conductor thicknesses, the substrate surface is divided into regions, and the correction function ( Multiple correction functions). The numbers and signs in the plane of the substrate are for distinguishing the correction function. Next, as shown in the left diagram of FIG. 12, conductor thickness data set for another actual pattern substrate (before circuit formation) used for forming a product pattern (including a test pattern) is acquired (left Figure). Here, the set conductor thickness may be a design value, an actual measurement value, or the like. However, if no variation is considered for any other actual pattern substrate, one conductor thickness data is used. The numbers and signs in the plane of the substrate are for distinguishing the correction function. Next, as shown in the right diagram of FIG. 12, a correction function corresponding to this conductor thickness is selected and applied from FIG. 11 based on this one conductor thickness data (right diagram). In the example of FIG. 12, since the set conductor thickness is 16 μm, the correction function for the corresponding region in the case of the conductor thickness of 16 μm (the right diagram in FIG. 11) is appropriate for the entire surface.

しかし、図１２の左図の実際の導体厚さは、ばらつきを有するのが一般的であり、例えば、導体厚さが１２μｍの領域がある場合は、その領域に対しては、導体厚さ１２μｍの（図１１の左図）の対応する領域の補正関数を適当すべきにも関わらず、導体厚さ１６μｍの（図１１の右図）の対応する領域の補正関数を適用することになり、適切な補正関数を適用したとは言えない。
このため、本実施の形態では、回路形成の対象となる導体厚の異なる実パターン基板を準備し、これらの実パターン基板の面内を複数の領域に分け、これらの領域のそれぞれについて、複数の補正関数を作成する。つまり、実パターン基板の導体厚さ毎及び実パターン基板の面内の領域毎に補正関数を作成する。
これにより、実パターン基板の導体厚さに加え、実パターン基板の面内の位置による実パターンの線幅等の仕上り値の変動を抑制することが可能になる。領域を設定する方法は、特に限定はなく、縦方向と横方向に格子状に分ける方法等が挙げられる。領域の数も特に限定はなく、任意に分けることができる。具体例を、図１５、図１６に示す。 However, the actual conductor thickness in the left diagram of FIG. 12 generally has a variation. For example, when there is a region having a conductor thickness of 12 μm, the conductor thickness is 12 μm for that region. Although the correction function of the corresponding area of (left figure of FIG. 11) should be appropriate, the correction function of the corresponding area of the conductor thickness of 16 μm (right figure of FIG. 11) is applied. It cannot be said that an appropriate correction function is applied.
For this reason, in the present embodiment, real pattern substrates having different conductor thicknesses to be subjected to circuit formation are prepared, the plane of these real pattern substrates is divided into a plurality of regions, and a plurality of regions are respectively provided for these regions. Create a correction function. That is, a correction function is created for each conductor thickness of the actual pattern substrate and for each region within the surface of the actual pattern substrate.
Thereby, in addition to the conductor thickness of the actual pattern substrate, it is possible to suppress variations in the finished value such as the line width of the actual pattern due to the position within the surface of the actual pattern substrate. The method for setting the region is not particularly limited, and examples thereof include a method of dividing the region in the vertical direction and the horizontal direction. The number of regions is not particularly limited and can be arbitrarily divided. Specific examples are shown in FIGS. 15 and 16.

複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域の数を、実パターン基板の面内の中央部よりも端部周辺部に多く配分するのが望ましい（図１５の下図）。また、複数の補正関数が作成される単位である領域の大きさを、実パターン基板の面内の中央部よりも端部周辺部で小さくするのが望ましい（図１５の下図）。具体例を図１５に示すが、複数の補正関数が作成される領域（図示しない）の中に、テストパターン１が配置されており、複数の補正関数が作成される領域同士の境界は、テストパターン１とテストパターンの１間に位置する。境界を設ける位置は、例えば、テストパターン１とテストパターン１の中間に設定する。さらに、複数の補正関数が作成される単位である領域が、実パターン基板の導体厚さに基づいて設定されるのが望ましい。特に実パターン基板の端部周辺部では、エッチング処理のむらに加えて、めっき厚さの変動による導体厚のむら等も加わるため、実パターン基板の中央部に比べて実パターンの線幅等の仕上り値の変動が大きいが、これらの方法により、実パターン基板の面内の位置による実パターンの線幅等の仕上り値の変動を、より抑制することが可能になる。   In the step (C-2) of creating a plurality of correction functions, the number of regions, which are units in which a plurality of correction functions are created, is more distributed to the peripheral portion of the end portion than the central portion in the plane of the actual pattern substrate. Is desirable (the lower figure of FIG. 15). In addition, it is desirable that the size of the region, which is a unit for generating a plurality of correction functions, be smaller in the peripheral portion of the end portion than in the central portion in the plane of the actual pattern substrate (the lower diagram in FIG. 15). A specific example is shown in FIG. 15, in which a test pattern 1 is arranged in an area (not shown) in which a plurality of correction functions are created, and the boundary between the areas in which a plurality of correction functions are created is Located between pattern 1 and test pattern 1. The position where the boundary is provided is set, for example, between the test pattern 1 and the test pattern 1. Furthermore, it is desirable that the region, which is a unit for generating a plurality of correction functions, be set based on the conductor thickness of the actual pattern substrate. In particular, in the periphery of the edge of the actual pattern substrate, in addition to the unevenness of the etching process, conductor thickness unevenness due to variations in the plating thickness is also added, so the finished value such as the line width of the actual pattern compared to the central portion of the actual pattern substrate However, by these methods, it is possible to further suppress the fluctuation of the finished value such as the line width of the actual pattern due to the position in the plane of the actual pattern substrate.

補正関数とは、差分を生じさせる因子と差分データとの関係から、差分を生じさせる因子と差分を抑制するための元データ又は露光データの補正量との関係を規定したものである。また、補正関数は、差分を生じさせる因子と差分データとの関係から、差分を生じさせる因子と差分を抑制するための元データ又は露光データの補正量との関係を求める演算機能を備えたコンピュータにより作成することができる。補正関数の一例として、図６に、実パターンデータと元データ又は露光データとの差分を生じさせる因子として、実パターン基板の配線パターンのパターン間隙を用いて補正関数を作成した例を示す。即ち、図６の補正関数は、横軸を実パターン基板の配線パターンのパターン間隙、縦軸を補正量としている。   The correction function defines the relationship between the factor causing the difference and the correction amount of the original data or exposure data for suppressing the difference from the relationship between the factor causing the difference and the difference data. The correction function is a computer having a calculation function for obtaining a relationship between a factor causing a difference and a correction amount of the original data or exposure data for suppressing the difference from a relationship between the factor causing the difference and the difference data. Can be created. As an example of the correction function, FIG. 6 shows an example in which the correction function is created using the pattern gap of the wiring pattern of the actual pattern substrate as a factor that causes the difference between the actual pattern data and the original data or the exposure data. That is, in the correction function of FIG. 6, the horizontal axis represents the pattern gap of the wiring pattern of the actual pattern substrate, and the vertical axis represents the correction amount.

補正関数における、実パターンデータと元データ又は露光データとの差分を生じさせる因子として、実パターン基板の配線パターンの元データ又は露光データのパターン間隙、パターンサイズ、パターン厚さ、パターン位置の何れか又は何れか２以上の組み合せに対応する実パターンデータを用いるのが望ましい。   As a factor that causes the difference between the actual pattern data and the original data or exposure data in the correction function, any of the pattern gap, pattern size, pattern thickness, and pattern position of the original data or exposure data of the wiring pattern of the actual pattern substrate Alternatively, it is desirable to use actual pattern data corresponding to any combination of two or more.

これについて、以下、図６の補正関数の例を用いて説明する。図６の補正関数では、横軸を、実パターン基板の配線パターンのパターン間隙としているが、このパターン間隙の数値として用いるデータの例としては、実パターン基板の配線パターンの元データ、露光データ、実パターンデータが考えられる。これらのうち、元データ又は露光データを用いる場合、補正関数はパターン間隙の元データ又は露光データと元データ又は露光データに対する補正量との関係を示すこととなり、補正量は実パターンデータと元データ又は露光データとの差分データに基づいているため、この場合でも、パターン間隙の元データ又は露光データに対してある程度正確な補正量を求めることができる。   This will be described below using an example of the correction function shown in FIG. In the correction function of FIG. 6, the horizontal axis is the pattern gap of the wiring pattern of the actual pattern substrate. Examples of data used as the numerical value of the pattern gap include the original data of the wiring pattern of the actual pattern substrate, the exposure data, Real pattern data can be considered. Among these, when using original data or exposure data, the correction function indicates the relationship between the original data or exposure data of the pattern gap and the correction amount for the original data or exposure data, and the correction amount is the actual pattern data and the original data. Alternatively, since it is based on the difference data with the exposure data, even in this case, it is possible to obtain a correction amount that is somewhat accurate with respect to the original data or exposure data of the pattern gap.

しかし、この場合は、元データ又は露光データに対する補正量は、元データ（設計値）とは異なる実パターンデータ（仕上り値）となる場合の差分データに基づいていることになり、実際に求められるのは、元データ（設計値）のとおりに実パターンデータ（仕上り値）が仕上がること、つまり、元データ（設計値）と実パターンデータ（仕上り値）が一致するための補正量であるため、このような元データ（設計値）とは異なる実パターンデータ（仕上り値）となる場合の差分データに基づいた補正量とは、ずれが生じることが考えられる。   However, in this case, the correction amount with respect to the original data or the exposure data is based on the difference data when the actual pattern data (finished value) is different from the original data (design value), and is actually obtained. Since the actual pattern data (finished value) is finished as the original data (design value), that is, the correction amount for matching the original data (design value) and the actual pattern data (finished value) It is conceivable that there is a deviation from the correction amount based on the difference data when the actual pattern data (finished value) is different from the original data (design value).

一方、図６の補正関数の横軸に用いる実パターン基板の配線パターンのパターン間隙の数値として、実パターンデータ（実測値）を用いる場合、補正関数は、パターン間隙の実パターンデータ（実測値）と元データ又は露光データに対する補正量との関係を示すこととなる。この横軸の元データ（設計値）又は露光データに対応する実パターンデータ（実測値）を、目標とする元データ（設計値）又は露光データであるとみなすことができ、実パターンデータ（実測値）の補正量が、目標とする元データ（設計値）又は露光データとするための補正量であることになる。これにより、実パターンデータ（実測値）が、目標である元データ（設計値）又は露光データのとおりに仕上がる場合に必要な元データ（設計値）又は露光データの補正量をより正確に設定することが可能になる。   On the other hand, when the actual pattern data (actual measurement value) is used as the numerical value of the pattern gap of the wiring pattern of the actual pattern substrate used on the horizontal axis of the correction function in FIG. 6, the correction function is the actual pattern data (actual measurement value) of the pattern gap. And the correction amount with respect to the original data or exposure data. The original data (design value) on the horizontal axis or the actual pattern data (measured value) corresponding to the exposure data can be regarded as the target original data (design value) or exposure data. Value) is a correction amount for obtaining target original data (design value) or exposure data. Thereby, the correction amount of the original data (design value) or the exposure data required when the actual pattern data (actual measurement value) is finished according to the target original data (design value) or the exposure data is set more accurately. It becomes possible.

また、補正関数は、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子である、パターン間隙、パターン幅（線幅）、パターンサイズ、パターン形状等を変化させた配線パターンを有する複数の実パターン基板を用いて作成することができる。補正関数を作成するのに用いる配線パターンとしては、配線基板の製品として用いられる配線パターンを用いることもできるが、図２に示すような、差分を生じさせる因子（図２では、パターン間隙、パターン幅（線幅）、パターン形状、パターンサイズ）を変化させたテストパターンを用いると、必要なデータを得やすく、より高精度な補正関数を作成できる点で望ましい。   In addition, the correction function is a factor that causes a change in the difference between the actual pattern data and the original data or exposure data, which is a wiring pattern in which the pattern gap, pattern width (line width), pattern size, pattern shape, etc. are changed. It can create using the some real pattern board | substrate which has. As a wiring pattern used to create a correction function, a wiring pattern used as a product of a wiring board can be used. However, as shown in FIG. 2, factors that cause a difference (in FIG. 2, a pattern gap, a pattern It is desirable to use a test pattern in which the width (line width), pattern shape, and pattern size) is changed because it is easy to obtain necessary data and a more accurate correction function can be created.

また、図３に示すように、同一の配線パターンを有する比較的小面積のテストパターンの一単位が、実パターン基板内に多数配置されるような実パターン基板（以下、テストパターン基板）を用いると、実パターン基板内全体に亘って同じ配線パターン仕様に関するデータを取得でき、実パターン基板内のばらつきに関するデータも取得できる点で望ましい。   Further, as shown in FIG. 3, an actual pattern substrate (hereinafter referred to as a test pattern substrate) is used in which a large number of relatively small area test patterns having the same wiring pattern are arranged in the actual pattern substrate. In addition, it is desirable in that data relating to the same wiring pattern specification can be acquired over the entire actual pattern substrate, and data relating to variations in the actual pattern substrate can also be acquired.

＜工程（Ｃ−３）＞
複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる。
ここで、他の実パターン基板とは、複数の補正関数を作成する工程（Ｃ−２）において、複数の補正関数を作成するのに用いた実パターン基板とは別の実パターン基板であることをいう。このように、複数の補正関数と、この複数の補正関数を複合した補正関数とを別々に作成することにより、例えば、テストパターンを配置した実パターン基板を用いて、基準となる複数の補正関数を作成しておき、実際に作製する製品パターンを配置した他の実パターン基板を作製する際に、他の実パターン基板の導体厚さをその面内の領域毎に測定した領域毎の導体厚さデータを取得し、この領域毎の導体厚さデータに基づいて、先に作成した複数の補正関数の中から、他の実パターン基板の導体厚さ毎にかつ領域毎に選択して割り当て、複合した補正関数を作成できる。つまり、基準となる複数の補正関数をベースとして、実際に作製する他の実パターン基板の状態（導体厚さのばらつき等）や生産ラインの特性に応じて、より適切な複合した補正関数を得ることが可能になる。 <Process (C-3)>
In the step (C-3) of creating a combined correction function, the conductor thickness of another real pattern substrate that is the object of circuit formation is measured for each region in the plane of the other real pattern substrate. Based on the thickness data, a plurality of correction functions created in the step (C-2) of creating a correction function are selected and assigned for each conductor thickness in the plane of another actual pattern substrate and for each region. .
Here, the other actual pattern substrate is an actual pattern substrate different from the actual pattern substrate used to create the plurality of correction functions in the step (C-2) of creating a plurality of correction functions. Say. In this manner, by separately creating a plurality of correction functions and a correction function that combines the plurality of correction functions, for example, using a real pattern substrate on which a test pattern is arranged, a plurality of reference correction functions When manufacturing other actual pattern substrates on which product patterns to be actually manufactured were prepared, the conductor thickness of each actual pattern substrate was measured for each region in the plane. Data, and based on the conductor thickness data for each region, from among a plurality of correction functions created previously, select and assign to each conductor thickness of the other actual pattern substrate and for each region, A compound correction function can be created. In other words, based on a plurality of reference correction functions, a more appropriate combined correction function is obtained in accordance with the state of other actual pattern substrates actually manufactured (such as variations in conductor thickness) and the characteristics of the production line. It becomes possible.

複数の補正関数を作成する工程（Ｃ−２）において、複数の補正関数を作成するのに用いた実パターン基板と、複合した補正関数を作成する工程（Ｃ−３）で複数の補正関数を複合した補正関数を作成する際に、導体厚さを基板の面内の領域毎に測定した、回路形成の対象となる他の実パターン基板とが、同一の配線パターンを有するのが好ましい。
これにより、より補正関数の精度を高めることができる。例えば、テストパターンを配置した実パターン基板として、図３又は図４に示すような実パターン基板Ａ４ａ又はＢ４ｂを用い、実際に作製する製品パターンを配置した他の実パターン基板として、図５に示すような他の実パターン基板Ｃ４ｃを用いる。このように、実パターン基板Ａ（図３）及び実パターン基板Ｂ（図４）と、他の実パターン基板Ｃ（図５）とが、同一のテストパターン１を有することで、他の部分の配線パターン（製品パターン７）が変化しても、常に同一のテストパターンの部分を用いて補正関数を作成することが可能になる。 In the step (C-2) of creating a plurality of correction functions, the actual pattern substrate used to create the plurality of correction functions and the plurality of correction functions in the step (C-3) of creating a combined correction function When creating a combined correction function, it is preferable that another actual pattern substrate to be subjected to circuit formation, in which the conductor thickness is measured for each region in the plane of the substrate, has the same wiring pattern.
Thereby, the accuracy of the correction function can be further increased. For example, an actual pattern substrate A4a or B4b as shown in FIG. 3 or FIG. 4 is used as an actual pattern substrate on which a test pattern is arranged, and another actual pattern substrate on which a product pattern to be actually produced is arranged is shown in FIG. Such other actual pattern substrate C4c is used. In this way, the actual pattern substrate A (FIG. 3) and the actual pattern substrate B (FIG. 4) and the other actual pattern substrate C (FIG. 5) have the same test pattern 1, so that Even if the wiring pattern (product pattern 7) changes, a correction function can always be created using the same test pattern portion.

複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータ及びこの領域毎の導体厚さデータに基づく、複合した補正関数が、他の実パターン基板の製造ロット毎又は実パターン基板毎に作成されるのが望ましい。これにより、実際に生産する製品パターンを有する他の実パターン基板の導体厚の分布状態を反映した補正関数を作成することが可能になる。   In the step of creating a combined correction function (C-3), the conductor thickness of the other actual pattern substrate to be subjected to circuit formation is measured for each region in the plane of the other actual pattern substrate. It is desirable that a combined correction function based on the conductor thickness data and the conductor thickness data for each region is created for each production lot of other actual pattern substrates or for each actual pattern substrate. This makes it possible to create a correction function that reflects the distribution state of the conductor thickness of another actual pattern substrate having a product pattern that is actually produced.

本実施の形態では、複数の補正関数を複合した補正関数を、他の実パターン基板の導体厚さ毎にかつ領域毎に作成する。例えば、まず、図７に示すように、導体厚さの異なる実パターン基板（テストパターンのみ）のそれぞれについて、基板面内を領域に分けて、それぞれの導体厚さ毎、領域毎に補正関数（複数の補正関数）を作成する。基板の面内の数字と符号は、補正関数を区別するためのものである。次に、図８に示すように、製品パターン（テストパターンを含む）を形成するために用いる他の実パターン基板（回路形成前）の領域毎の導体厚さデータ（導体厚さの分布）を取得する（左図）。基板の面内の数値は、導体厚さ（μｍ）を示す。次に、図８に示すように、この領域毎の導体厚さデータに基づいて、複数の補正関数を、他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てることより、複合した補正関数を作成する（右図）。   In the present embodiment, a correction function in which a plurality of correction functions are combined is created for each conductor thickness of each other actual pattern substrate and for each region. For example, as shown in FIG. 7, for each actual pattern substrate (test pattern only) having different conductor thicknesses, the substrate surface is divided into regions, and a correction function ( Multiple correction functions). The numbers and signs in the plane of the substrate are for distinguishing the correction function. Next, as shown in FIG. 8, conductor thickness data (conductor thickness distribution) for each region of another actual pattern substrate (before circuit formation) used for forming a product pattern (including a test pattern) is obtained. Obtain (left figure). The numerical value in the plane of the substrate indicates the conductor thickness (μm). Next, as shown in FIG. 8, on the basis of the conductor thickness data for each region, a plurality of correction functions are selected and assigned for each conductor thickness in the surface of another actual pattern substrate and for each region. Thus, a composite correction function is created (right figure).

＜工程（Ｃ−４）＞
合成した補正関数を用いて配線パターンの元データ又は露光データを補正する工程（Ｃ−４）では、複合した補正関数を用いて、実パターンデータと元データ又は露光データとの差分に変化を生じさせる因子である、パターン間隙、パターン幅（線幅）等に対応する補正量を算出し、得られた補正量を元データ又は露光データに加えたり、差し引いたりすることで、他の実パターン基板の領域毎に配線パターンの元データ又は露光データを補正する。 <Process (C-4)>
In the step (C-4) of correcting the original data or exposure data of the wiring pattern using the combined correction function, the difference between the actual pattern data and the original data or exposure data is changed using the combined correction function. By calculating a correction amount corresponding to the pattern gap, pattern width (line width), etc., which are factors to be added, and adding or subtracting the obtained correction amount to the original data or exposure data, other actual pattern substrates The original data or exposure data of the wiring pattern is corrected for each area.

本実施の形態では、元データ又は露光データを補正する工程（Ｃ−４）では、複合した補正関数を用いて、他の実パターン基板の配線パターンの元データ又は露光データを補正する。   In the present embodiment, in the step (C-4) of correcting the original data or exposure data, the original data or exposure data of the wiring pattern of another actual pattern substrate is corrected using a combined correction function.

（作用・効果）
本実施の形態の配線基板の製造方法によれば、実パターン基板の導体厚さ毎及び領域毎に基本となる複数の補正関数を作成しておき、実際に製品パターンを作製する他の実パターン基板の領域毎の導体厚さ分布の状況に合わせて、複数の補正関数を複合することで、より適切な補正関数を作成することができる。このように、基板の領域と導体厚さの複数の線幅の変動要因を同時に考慮した元データ又は露光データの補正を可能とすることにより、複数の線幅の変動要因が並存する場合でも、元データ又は露光データをより高精度に補正することを可能とし、微細回路形成時の線幅精度を向上させることができる。 (Action / Effect)
According to the method for manufacturing a wiring board of the present embodiment, a plurality of basic correction functions are created for each conductor thickness and region of the actual pattern board, and other actual patterns for actually producing the product pattern. A more appropriate correction function can be created by combining a plurality of correction functions in accordance with the state of the conductor thickness distribution for each area of the substrate. In this way, by enabling correction of the original data or exposure data considering simultaneously the variation factors of the substrate area and the plurality of line widths of the conductor thickness, even when a plurality of variation factors of the line width coexist, The original data or exposure data can be corrected with higher accuracy, and the line width accuracy when forming a fine circuit can be improved.

（配線基板の製造方法：第２の実施形態）
本発明の第２の実施形態の配線基板の製造方法を説明する。なお、本実施の形態については、主に第１の実施形態と異なる点を説明する。 (Manufacturing method of wiring board: second embodiment)
A method for manufacturing a wiring board according to a second embodiment of the present invention will be described. In addition, about this Embodiment, a different point from 1st Embodiment is mainly demonstrated.

＜工程（Ａ）、（Ｂ）、（Ｃ−１）、（Ｃ−２）＞
本実施の形態においては、実施形態１と同様にして、まず、工程（Ａ）、（Ｂ）、（Ｃ−１）、（Ｃ−２）までを行い、実パターンデータと前記元データとの差分から差分データ及び複数の補正関数を作成する。 <Process (A), (B), (C-1), (C-2)>
In the present embodiment, as in the first embodiment, first, steps (A), (B), (C-1), and (C-2) are performed, and the actual pattern data and the original data are compared. Difference data and a plurality of correction functions are created from the difference.

＜工程（Ｃ−３）＞
複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる際に、他の実パターン基板の面内の導体厚さに対応する、導体厚さ毎に作成された補正関数がない場合は、他の実パターン基板の面内の導体厚さに最も近い前後の導体厚に対応する補正関数を２つ選択し、他の実パターン基板の面内の導体厚に基づいて、選択した２つの補正関数の合成比率を決定し合成することによって、他の実パターン基板の面内の導体厚さに対応する補正関数を作成する。 <Process (C-3)>
In the step of creating a combined correction function (C-3), the conductor thickness of the other actual pattern substrate to be subjected to circuit formation is measured for each region in the plane of the other actual pattern substrate. Based on the conductor thickness data, a plurality of correction functions created in the step (C-2) of creating a correction function are selected for each conductor thickness in the plane of another actual pattern substrate and for each region. When assigning, if there is no correction function created for each conductor thickness that corresponds to the conductor thickness in the plane of another actual pattern board, it is closest to the conductor thickness in the plane of another actual pattern board By selecting two correction functions corresponding to the front and rear conductor thicknesses, and determining and combining the combination ratio of the two selected correction functions based on the conductor thicknesses in the planes of the other actual pattern substrates, the other actual functions are obtained. Create a correction function corresponding to the conductor thickness in the plane of the pattern substrate

例えば、まず、図９に示すように、導体厚さの異なる実パターン基板（テストパターンのみ）のそれぞれについて、基板面内を領域に分けて、それぞれの導体厚さ毎、領域毎に補正関数（複数の補正関数）を作成する。基板の面内の数字と符号は、補正関数を区別するためのものである。次に、図１０に示すように、製品パターン（テストパターンを含む）を形成するために用いる他の実パターン基板（回路形成前）の領域毎の導体厚さデータ（導体厚さの分布）を取得する（左図）。基板の面内の数値は、導体厚さ（μｍ）を示す。次に、図１０に示すように、この領域毎の導体厚さデータに基づいて、複数の補正関数を、他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる際に、他の実パターン基板の面内の導体厚さに対応する、導体厚さ毎に作成された補正関数がない場合（図１０の左図の導体厚さが１７μｍ、１５μｍ、１３μｍの領域）は、他の実パターン基板の面内の導体厚さに最も近い前後の導体厚に対応する補正関数を２つ選択し（導体厚さ１７μｍの場合は、導体厚さ１６μｍと１８μｍに対応する補正関数）、他の実パターン基板の面内の導体厚に基づいて、選択した２つの補正関数の合成比率を決定し合成することによって、他の実パターン基板の面内の導体厚さに対応する補正関数を作成する（右図）。   For example, as shown in FIG. 9, first, for each of the actual pattern substrates having different conductor thicknesses (only test patterns), the substrate surface is divided into regions, and the correction function ( Multiple correction functions). The numbers and signs in the plane of the substrate are for distinguishing the correction function. Next, as shown in FIG. 10, the conductor thickness data (conductor thickness distribution) for each region of another actual pattern substrate (before circuit formation) used for forming a product pattern (including a test pattern) is obtained. Obtain (left figure). The numerical value in the plane of the substrate indicates the conductor thickness (μm). Next, as shown in FIG. 10, based on the conductor thickness data for each region, a plurality of correction functions are selected and assigned for each conductor thickness in the surface of another actual pattern substrate and for each region. When there is no correction function created for each conductor thickness corresponding to the conductor thickness in the surface of another actual pattern substrate (regions where the conductor thicknesses in the left diagram of FIG. 10 are 17 μm, 15 μm, and 13 μm) ) Selects two correction functions corresponding to the front and rear conductor thicknesses closest to the conductor thickness in the plane of the other actual pattern substrate (when the conductor thickness is 17 μm, it corresponds to the conductor thicknesses 16 μm and 18 μm). Correction function), based on the conductor thickness in the plane of the other actual pattern substrate, by determining and combining the composite ratio of the two selected correction functions, it corresponds to the conductor thickness in the plane of the other actual pattern substrate A correction function is created (right figure).

（作用・効果）
本実施の形態の配線基板の製造方法によれば、実パターン基板を用いて導体厚さ毎に作成した複数の補正関数の中に、実際に生産する製品パターンを有する他の実パターン基板の導体厚さに対応する補正関数がない場合でも、適切な補正関数を作成することができる。 (Action / Effect)
According to the method for manufacturing a wiring board of the present embodiment, a conductor of another actual pattern board having a product pattern to be actually produced among a plurality of correction functions created for each conductor thickness using the actual pattern board. Even when there is no correction function corresponding to the thickness, an appropriate correction function can be created.

（データ補正装置：第３の実施形態）
本発明の第３の実施形態であるデータ補正装置を説明する。図１３に示すように、本実施の形態のデータ補正装置は、コンピュータを用いており、コンピュータは、処理部（プロセッサ）、表示部、入力部、記憶部、通信部、及び、これらの各構成部品を接続するバスを備えている。表示部はコンピュータにおいて実行されるプログラムによって出力される画像を表示する。入力部は入力を受け付けるものであり、例えば、キーボードやマウスである。記憶部は不揮発性メモリや揮発性メモリ、ハードディスク等の情報を格納できるものである。記憶部には、元データ、露光データ、実パターンデータ、差分データ、補正関数、補正データ等のデータと、元データ又は露光データを補正するまでの工程（図１の補正データ作成工程（Ｃ））を実行するための補正プログラムが格納される。通信部は、無線通信やＵＳＢケーブル等を用いた有線通信を行う。通信部を介して、元データ、露光データ、実パターンデータ、差分データ等を取得してもよい。補正プログラムが実行されると、処理部（プロセッサ）は元データ又は露光データ補正のための工程（図１の補正データ作成工程（Ｃ））を実行する。データ補正装置は、汎用コンピュータである必要はなく、各工程のすべて又は一部を実行するためのハードウェアとこれと協働して動作するソフトウェアによって実現されてもよい。 (Data Correction Device: Third Embodiment)
A data correction apparatus according to the third embodiment of the present invention will be described. As shown in FIG. 13, the data correction apparatus according to the present embodiment uses a computer. The computer includes a processing unit (processor), a display unit, an input unit, a storage unit, a communication unit, and each of these components. It has a bus for connecting parts. The display unit displays an image output by a program executed on the computer. The input unit accepts input, and is, for example, a keyboard or a mouse. The storage unit can store information such as a nonvolatile memory, a volatile memory, and a hard disk. The storage unit stores data such as original data, exposure data, actual pattern data, difference data, correction function, correction data, and the process up to correcting the original data or exposure data (correction data creation process (C) in FIG. 1). ) Is stored. The communication unit performs wireless communication or wired communication using a USB cable or the like. Original data, exposure data, actual pattern data, difference data, and the like may be acquired via the communication unit. When the correction program is executed, the processing unit (processor) executes a process for correcting original data or exposure data (correction data creation process (C) in FIG. 1). The data correction apparatus does not need to be a general-purpose computer, and may be realized by hardware for executing all or a part of each process and software operating in cooperation therewith.

（配線パターン形成システム：第５の実施形態）
本発明の第５の実施形態である配線パターン形成システムを説明する。図１４に示すように、本実施の形態の配線パターン形成システムは、まず、データ補正装置を有している。データ補正装置としては、実施形態３又は４と同様に、コンピュータを用いており、コンピュータは、処理部（プロセッサ）、表示部、入力部、記憶部、通信部、及び、これらの各構成部品を接続するバスを備えている。 (Wiring pattern forming system: fifth embodiment)
A wiring pattern forming system according to a fifth embodiment of the present invention will be described. As shown in FIG. 14, the wiring pattern forming system of the present embodiment first has a data correction device. As in the third or fourth embodiment, a computer is used as the data correction apparatus. The computer includes a processing unit (processor), a display unit, an input unit, a storage unit, a communication unit, and each of these components. It has a bus to be connected.

次に、データ補正装置により補正された元データから作成された露光データ又はデータ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置を有する。本実施の形態において、基板とは、ガラスエポキシ等の絶縁層上に銅箔や銅めっき等の金属箔を有するものをいい、銅張積層板等が挙げられる。パターン露光装置とは、露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光する露光装置のことをいう。レーザ光又はＵＶ−ＬＥＤ光を用いて、直接感光性レジストに露光パターンを露光させる直接描画装置（ＤＩ：Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）等が挙げられる。   Next, pattern exposure for exposing the exposure pattern to the photosensitive resist arranged on the substrate based on the exposure data created from the original data corrected by the data correction device or the exposure data corrected by the data correction device Have the device. In the present embodiment, the substrate means a substrate having a metal foil such as copper foil or copper plating on an insulating layer such as glass epoxy, and examples thereof include a copper clad laminate. A pattern exposure apparatus refers to an exposure apparatus that exposes an exposure pattern to a photosensitive resist disposed on a substrate based on exposure data. Examples thereof include a direct drawing apparatus (DI: Direct Imaging) that directly exposes an exposure pattern to a photosensitive resist using laser light or UV-LED light.

次に、露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置を有する。現像パターン形成装置としては、フォトリソグラフィで用いられる現像装置が挙げられる。   Next, the image forming apparatus includes a development pattern forming apparatus that develops the photosensitive resist exposed with the exposure pattern to form a development pattern. An example of the development pattern forming apparatus is a development apparatus used in photolithography.

次に、現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置を有する。実パターン形成装置としては、配線基板の回路加工で用いられるエッチング装置、めっき装置が挙げられる。   Next, an actual pattern forming apparatus that forms a real pattern by performing circuit processing on the substrate on which the development pattern is formed is provided. Examples of the actual pattern forming apparatus include an etching apparatus and a plating apparatus used in circuit processing of a wiring board.

次に、実パターンから実パターンデータを作成する実パターンデータ作成装置を有する。
実パターンデータ作成装置としては、光学式外観検査装置（ＡＯＩ：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ）、測定顕微鏡等が挙げられる。光学式外観検査装置は、実パターンの上面（トップ）から反射する光を検出してそのパターンを数値化し、座標と線幅やパターン間隙等の数値で表されたデータとするものである。一方、測定顕微鏡は、実パターンの上面（トップ）又は下面（ボトム）の何れについても、線幅を測定してデータ化するのに用いることができる。 Next, an actual pattern data creation device for creating actual pattern data from the actual pattern is provided.
Examples of the actual pattern data creation device include an optical appearance inspection device (AOI: Automatic Optical Inspection), a measurement microscope, and the like. The optical appearance inspection apparatus detects light reflected from the upper surface (top) of an actual pattern and digitizes the pattern to obtain data represented by numerical values such as coordinates, line width, and pattern gap. On the other hand, the measurement microscope can be used to measure the line width and convert it into data for either the upper surface (top) or the lower surface (bottom) of the actual pattern.

本実施の形態の配線パターン形成システムにおいては、データ補正装置が、実パターンデータ作成装置から実パターンデータを受取り、図１に示すように、この実パターンデータと元データ又は露光データとの差分から差分データを作成し（Ｃ−１）、差分とこの差分を生じさせる因子との関係から、差分を生じさせる因子と差分を抑制するための元データの補正量又は露光データの補正量との関係を規定した複数の補正関数を領域毎に作成し（Ｃ−２）、この複数の補正関数を複合した補正関数を領域毎に作成し（Ｃ−３）、複合した補正関数を用いて配線パターンの元データ又は露光データを領域毎に補正する（Ｃ−４）。   In the wiring pattern forming system of the present embodiment, the data correction device receives the actual pattern data from the actual pattern data creation device, and as shown in FIG. 1, from the difference between the actual pattern data and the original data or exposure data. The difference data is created (C-1), and the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference from the relationship between the difference and the factor causing the difference. Are created for each region (C-2), a correction function that is a combination of the plurality of correction functions is created for each region (C-3), and a wiring pattern is created using the combined correction function. The original data or exposure data is corrected for each area (C-4).

（データ補正方法：第６の実施形態）
本発明の第６の実施形態であるデータ補正方法を説明する。本実施の形態のデータ補正方法は、図１０に示すデータ補正放置を用いるものであり、図１の（Ｃ）補正データ作成工程に示すように、目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を領域毎に作成する工程（Ｃ−２）と、この複数の補正関数を複合した補正関数を領域毎に作成する工程（Ｃ−３）と、前記複数の補正関数を複合して作成した補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを領域毎に作成する工程（Ｃ−４）と、を有する。 (Data Correction Method: Sixth Embodiment)
A data correction method according to the sixth embodiment of the present invention will be described. The data correction method of the present embodiment uses the data correction neglect shown in FIG. 10, and as shown in the correction data creation step of FIG. 1, the original data of the target wiring pattern or the original data A step (C-1) of creating difference data from the difference between the exposure data created based on the actual pattern data created from the actual pattern substrate formed using the exposure data, and the difference data and the difference A plurality of correction functions that define the relationship between the factor that causes the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference for each region. A step (C-2) for creating, a step (C-3) for creating a correction function that combines the plurality of correction functions for each region, and a correction function created by combining the plurality of correction functions are used. Having a step (C-4) for creating correction data of the original data or exposure data for each region of the corrected the wiring pattern.

１：テストパターン
２：パターン間隙
３：パターン
４：実パターン基板
４ａ：実パターン基板Ａ（テスト基板）
４ｂ：実パターン基板Ｂ（テスト基板）
４ｃ：実パターン基板Ｃ（製品基板）
５：基材
６：製品パターン領域
７：製品パターン
８：データ補正装置
９：バス
１０：配線パターン形成システム 1: Test pattern 2: Pattern gap 3: Pattern 4: Real pattern substrate 4a: Real pattern substrate A (test substrate)
4b: Actual pattern substrate B (test substrate)
4c: Actual pattern substrate C (product substrate)
5: Substrate 6: Product pattern area 7: Product pattern 8: Data correction device 9: Bus 10: Wiring pattern forming system

Claims (11)

目標とする配線パターンの元データに基づいて露光データを作成する工程（Ａ）と、
この露光データを用いて形成した実パターン基板から実パターンデータを作成する工程（Ｂ）と、
前記元データと実パターンデータとの差分に基づいて、前記元データ又は露光データの補正データを作成する工程（Ｃ）と、を有し、
前記補正データを作成する工程（Ｃ）が、
前記実パターンデータと前記元データ又は露光データとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成する工程（Ｃ−２）と、
この複数の補正関数を複合した補正関数を作成する工程（Ｃ−３）と、
前記複合した補正関数を用いて前記配線パターンの元データ又は露光データを補正する工程（Ｃ−４）と、を有し、
前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、
前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる配線基板の製造方法。 A step (A) of creating exposure data based on the original data of the target wiring pattern;
A step (B) of creating actual pattern data from the actual pattern substrate formed using the exposure data;
And (C) creating correction data of the original data or exposure data based on the difference between the original data and the actual pattern data,
The step (C) of creating the correction data includes
Creating difference data from the difference between the actual pattern data and the original data or exposure data (C-1);
From the relationship between the difference data and the factor causing the difference, a plurality of corrections defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference Creating a function (C-2);
A step (C-3) of creating a correction function combining the plurality of correction functions;
A step (C-4) of correcting the original data or exposure data of the wiring pattern using the combined correction function,
In the step (C-2) of creating the plurality of correction functions, a plurality of correction functions are created for each conductor thickness of the actual pattern substrate and for each region in the surface of the actual pattern substrate,
In the step of creating the combined correction function (C-3), the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. A plurality of correction functions created in the step (C-2) of creating the correction function based on the conductor thickness data of each other are determined for each conductor thickness in the plane of the other actual pattern substrate and for each region. Wiring board manufacturing method to select and assign. 前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てる際に、
前記他の実パターン基板の面内の導体厚さに対応する、導体厚さ毎に作成された補正関数がない場合は、
前記他の実パターン基板の面内の導体厚さに最も近い前後の導体厚に対応する補正関数を２つ選択し、前記他の実パターン基板の面内の導体厚に基づいて、前記選択した２つの補正関数の合成比率を決定し合成することによって、前記他の実パターン基板の面内の導体厚さに対応する補正関数を作成する請求項１に記載の配線基板の製造方法。 In the step of creating the combined correction function (C-3), the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. A plurality of correction functions created in the step (C-2) of creating the correction function based on the conductor thickness data of each other are determined for each conductor thickness in the plane of the other actual pattern substrate and for each region. When selecting and assigning,
When there is no correction function created for each conductor thickness corresponding to the conductor thickness in the surface of the other actual pattern substrate,
Two correction functions corresponding to the front and rear conductor thicknesses closest to the conductor thickness in the plane of the other actual pattern substrate are selected, and the selected based on the conductor thickness in the plane of the other actual pattern substrate is selected. The method of manufacturing a wiring board according to claim 1, wherein a correction function corresponding to a conductor thickness in the surface of the other actual pattern board is created by determining and synthesizing a synthesis ratio of two correction functions. 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域が、前記実パターン基板の面内の中央部よりも端部周辺部に多く配置される請求項１又は２に記載の配線基板の製造方法。   In the step (C-2) of creating the plurality of correction functions, a region that is a unit in which the plurality of correction functions are created is arranged more in the peripheral portion of the end portion than in the central portion in the plane of the actual pattern substrate. The manufacturing method of the wiring board of Claim 1 or 2. 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域の大きさが、前記実パターン基板の面内の中央部よりも端部周辺部で小さく設定される請求項１から３の何れか１項に記載の配線基板の製造方法。   In the step (C-2) of creating the plurality of correction functions, the size of the region, which is a unit in which the plurality of correction functions are created, is closer to the edge portion than the center portion in the plane of the actual pattern substrate. The method for manufacturing a wiring board according to any one of claims 1 to 3, wherein the wiring board is set to be small. 前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が作成される単位である領域が、実パターン基板の導体厚さに基づいて設定される請求項１から４の何れか１項に記載の配線基板の製造方法。   5. The step (C-2) of creating a plurality of correction functions, wherein a region that is a unit for creating a plurality of correction functions is set based on a conductor thickness of an actual pattern substrate. A method for manufacturing a wiring board according to claim 1. 前記複数の補正関数を作成する工程（Ｃ−２）において、前記複数の補正関数を作成するのに用いた実パターン基板と、前記複合した補正関数を作成する工程（Ｃ−３）で前記複数の補正関数を複合した補正関数を作成する際に、導体厚さを基板の面内の領域毎に測定した、回路形成の対象となる他の実パターン基板とが、同一の配線パターンを有する、請求項１から５の何れか１項に記載の配線基板の製造方法。   In the step (C-2) of creating the plurality of correction functions, the plurality of the actual pattern substrates used to create the plurality of correction functions and the plurality of the correction functions in the step (C-3) of creating the combined correction function. When creating a correction function that combines the correction functions of, the conductor thickness was measured for each region in the plane of the substrate, and the other actual pattern substrate that is the object of circuit formation has the same wiring pattern, The manufacturing method of the wiring board of any one of Claim 1 to 5. 前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータ及びこの領域毎の導体厚さデータに基づく、複合した補正関数が、他の実パターン基板の製造ロット毎又は実パターン基板毎に作成される、請求項１から６の何れか１項に記載の配線基板の製造方法。   In the step of creating the combined correction function (C-3), the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. 7. The composite correction function based on the conductor thickness data of each of the regions and the conductor thickness data for each region is created for each production lot of another actual pattern substrate or for each actual pattern substrate. The manufacturing method of the wiring board of 1 item | term. 前記実パターンデータと前記元データ又は露光データとの差分を生じさせる因子が、前記実パターン基板の配線パターンの元データ又は露光データのパターン間隙、パターン幅、パターンサイズ、パターン形状の何れか又は何れか２以上の組み合せである、請求項１から７の何れか１項に記載の配線基板の製造方法。   The factor causing the difference between the actual pattern data and the original data or the exposure data is any one or any of the pattern gap, the pattern width, the pattern size, and the pattern shape of the original data or the exposure data of the wiring pattern of the actual pattern substrate. The method for manufacturing a wiring board according to any one of claims 1 to 7, which is a combination of two or more. 請求項１から８の何れか１項に記載の配線基板の製造方法に用いる、配線パターンの元データ又は露光データのデータ補正装置であって、
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成し（Ｃ−１）、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成し（Ｃ−２）、
この複数の補正関数を複合した補正関数を作成し（Ｃ−３）、
前記複数の補正関数を合成して作成した補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成し（Ｃ−４）、
前記複数の補正関数を作成する際（Ｃ−２）には、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、
前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てるデータ補正装置。 A data correction apparatus for wiring pattern original data or exposure data used in the method for manufacturing a wiring board according to any one of claims 1 to 8,
Difference data is created from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data (C -1),
From the relationship between the difference data and the factor causing the difference, a plurality of factors defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference Create a correction function (C-2),
A correction function that combines the plurality of correction functions is created (C-3),
A correction data of the original data of the wiring pattern or the exposure data corrected using a correction function generated by combining the plurality of correction functions is created (C-4),
When creating the plurality of correction functions (C-2), a plurality of correction functions are created for each conductor thickness of the actual pattern substrate and for each region in the surface of the actual pattern substrate,
In the step of creating the combined correction function (C-3), the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. A plurality of correction functions created in the step (C-2) of creating the correction function based on the conductor thickness data of each other are determined for each conductor thickness in the plane of the other actual pattern substrate and for each region. Data correction device to select and assign. 請求項９に記載のデータ補正装置と、
前記データ補正装置により補正された元データから作成された露光データ又は前記データ補正装置により補正された露光データに基づいて、基板上に配置された感光性レジストに、露光パターンを露光するパターン露光装置と、
前記露光パターンが露光された感光性レジストを現像して現像パターンを形成する現像パターン形成装置と、
前記現像パターンを形成した基板に対して回路加工を行ない実パターンを形成する実パターン形成装置と、
前記実パターンから実パターンデータを作成する実パターンデータ作成装置と、を有する配線パターン形成システム。 A data correction device according to claim 9,
A pattern exposure apparatus that exposes an exposure pattern to a photosensitive resist arranged on a substrate based on exposure data created from original data corrected by the data correction apparatus or exposure data corrected by the data correction apparatus When,
A development pattern forming apparatus for developing a photosensitive resist exposed with the exposure pattern to form a development pattern;
An actual pattern forming apparatus that forms a real pattern by performing circuit processing on the substrate on which the development pattern is formed;
A wiring pattern forming system comprising: an actual pattern data creating device that creates actual pattern data from the actual pattern. 請求項９に記載のデータ補正装置を用いる、配線パターンの元データ又は露光データのデータ補正方法であって、
目標とする配線パターンの元データ又はこの元データに基づいて作成された露光データと、前記露光データを用いて形成した実パターン基板から作成した実パターンデータとの差分から差分データを作成する工程（Ｃ−１）と、
この差分データと前記差分を生じさせる因子との関係から、前記差分を生じさせる因子と前記差分を抑制するための前記元データの補正量又は前記露光データの補正量との関係を規定した複数の補正関数を作成する工程（Ｃ−２）と、
この複数の補正関数を複合した補正関数を作成する工程（Ｃ−３）と、
前記複数の補正関数を合成して作成した補正関数を用いて補正した前記配線パターンの元データ又は露光データの補正データを作成する工程（Ｃ−４）と、を有し、
前記複数の補正関数を作成する工程（Ｃ−２）では、複数の補正関数が、前記実パターン基板の導体厚さ毎及び前記実パターン基板の面内の領域毎に作成され、
前記複合した補正関数を作成する工程（Ｃ−３）では、回路形成の対象となる他の実パターン基板の導体厚さを前記他の実パターン基板の面内の領域毎に測定した、領域毎の導体厚さデータに基づいて、前記補正関数を作成する工程（Ｃ−２）において作成された複数の補正関数を、前記他の実パターン基板の面内の導体厚さ毎にかつ領域毎に選択して割り当てるデータ補正方法。 A data correction method for wiring pattern original data or exposure data using the data correction apparatus according to claim 9,
A step of creating difference data from the difference between the original data of the target wiring pattern or the exposure data created based on the original data and the actual pattern data created from the actual pattern substrate formed using the exposure data ( C-1),
From the relationship between the difference data and the factor causing the difference, a plurality of factors defining the relationship between the factor causing the difference and the correction amount of the original data or the correction amount of the exposure data for suppressing the difference A step of creating a correction function (C-2);
A step (C-3) of creating a correction function combining the plurality of correction functions;
A step (C-4) of creating correction data of the original data of the wiring pattern or the exposure data corrected using the correction function generated by combining the plurality of correction functions,
In the step (C-2) of creating the plurality of correction functions, a plurality of correction functions are created for each conductor thickness of the actual pattern substrate and for each region in the surface of the actual pattern substrate,
In the step of creating the combined correction function (C-3), the conductor thickness of another actual pattern substrate to be a circuit formation target is measured for each region in the plane of the other actual pattern substrate. A plurality of correction functions created in the step (C-2) of creating the correction function based on the conductor thickness data of each other are determined for each conductor thickness in the plane of the other actual pattern substrate and for each region. Data correction method to select and assign.
JP2016064902A 2016-03-29 2016-03-29 Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method Pending JP2017181613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016064902A JP2017181613A (en) 2016-03-29 2016-03-29 Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016064902A JP2017181613A (en) 2016-03-29 2016-03-29 Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method

Publications (1)

Publication Number Publication Date
JP2017181613A true JP2017181613A (en) 2017-10-05

Family

ID=60004305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016064902A Pending JP2017181613A (en) 2016-03-29 2016-03-29 Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method

Country Status (1)

Country Link
JP (1) JP2017181613A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115135043A (en) * 2022-07-18 2022-09-30 东莞市国盈电子有限公司 Sensor circuit board and manufacturing process thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115135043A (en) * 2022-07-18 2022-09-30 东莞市国盈电子有限公司 Sensor circuit board and manufacturing process thereof
CN115135043B (en) * 2022-07-18 2023-03-07 东莞市国盈电子有限公司 Sensor circuit board and manufacturing process thereof

Similar Documents

Publication Publication Date Title
JP4068541B2 (en) Integrated circuit pattern verification apparatus and verification method
JP2006209629A (en) Structural analysis method using finite element method
JP2010034402A (en) Method of estimating pattern form
JP5865734B2 (en) Area classification apparatus, program therefor, board inspection apparatus, and area classification method
US20190340326A1 (en) Preventing corner violations in fill region of layout using exclusion layer
CN109884862A (en) The compensation device and method of alignment deviation in three-dimensional storage exposure system
CN114419282A (en) Circuit board model file generation method, visualization method, module, device and medium
JP2017181613A (en) Producing method for circuit board, data correction apparatus, wiring pattern forming system and data correction method
JP2010066460A (en) Method for correcting pattern and program for correcting pattern
JP6690204B2 (en) Wiring board manufacturing method, data correction device, wiring pattern forming system, and data correction method
JP2002110801A (en) Wiring resistance compensation method
JP6491974B2 (en) EXPOSURE DATA CORRECTION DEVICE, WIRING PATTERN FORMING SYSTEM, AND WIRING BOARD MANUFACTURING METHOD
KR20180108565A (en) How to determine dose correction to be applied to IC manufacturing process by matching procedure
US9086634B2 (en) Production method and evaluation apparatus for mask layout
JP2017212381A (en) Data correction device, wiring pattern formation system, data correction method, and manufacturing method for wiring board
JP6610210B2 (en) Wiring pattern forming system
JP4551937B2 (en) Pattern formation method
CN117311080B (en) Method, device and medium for splitting layout pattern
JP4589163B2 (en) Image processing apparatus, substrate wiring exposure system, and substrate wiring forming system
JP5744998B2 (en) Exposure image compensation method
JP2006041087A (en) Both-surface printed board and pattern forming method therefor
TW583564B (en) Layout pattern producing system, layout pattern producing method, and the program making computer implementing the same
JP2002334124A (en) Device and method for adjusting wiring width in printed wiring board
TW202249133A (en) Alignment error compensation method and system thereof which comprises a data acquisition step and a compensation parameter calculation step
US20100288548A1 (en) Circuit layout method and circuit board fabricated by the same