JP2017211550A - マッハツェンダ変調器、マッハツェンダ変調器を作製する方法 - Google Patents

Abstract

【課題】電気信号に係る導波路構造と、電気信号に関わらない導波路構造とを有するマッハツェンダ変調器を提供する。【解決手段】マッハツェンダ変調器１１は、主面１３ａを備える支持基板１３と、主面１３ａの第１エリア１３ｂ及び第２エリア１３ｃ上にそれぞれ設けられた第１半導体メサ１５ａ及び第２半導体メサ１５ｂを含み主面１３ａ上に設けられた第１構造１５と、主面１３ａの第２エリア１３ｃ及び第３エリア１３ｄ上にそれぞれ設けられた第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂ並びに第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄを含み支持基板１３の主面１３ａと第１構造１５との間に設けられた第２構造１７を備える。第２エリア１３ｃにおいて、第１ストライプ状半導体領域１７ａは、第２半導体メサ１５ｂと支持基板１３との間に設けられる。【選択図】図１

Description

本発明は、マッハツェンダ変調器、マッハツェンダ変調器を作製する方法に関する。

特許文献１は、マッハツェンダ変調器を開示する。

特許第４２３５１５４号

マッハツェンダ変調器は、変調のための電気信号を受けるアーム導波路を備える。アーム導波路は、光閉じ込めのための積層構造を有し、積層構造は、クラッドのための半導体層とこれらの半導体層間に設けられコア層とを含む。コア層に電気信号を印加するために、アーム導波路内のクラッド半導体層は、それぞれ、ｐ型及びｎ型ドーパントで添加されて、導電性を有する。このように、電気信号の印加が、アーム導波路内の半導体層には不可避である。

マッハツェンダ変調器は、電気信号を受ける光導波路だけでなく、電気信号を受けない光導波路も含む。発明者の検討によれば、後者の光導波路は、電気信号の印加に制約されない構造を有することができる。望まれていることは、電気信号の印加に制約されない光導波路に、電気信号の印加に制約される光導波路と異なる構造を与えることである。

本発明の一側面は、電気信号の印加に関わる導波路構造と、電気信号の印加に関わらない導波路構造とを有するマッハツェンダ変調器を提供することを目的とし、また、本発明の別の側面は、このマッハツェンダ変調器を作製する方法を提供することを目的とする。

本発明の一側面に係るマッハツェンダ変調器は、第１エリア、第２エリア、及び第３エリアを含む主面を備える支持基板と、前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１半導体メサ及び第２半導体メサを含み、前記支持基板の前記主面上に設けられた第１構造と、前記第２エリア及び前記第３エリア上にそれぞれ設けられた第１ストライプ状半導体領域及び第２ストライプ状半導体領域と、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域を規定する第１ストライプ状ボイド及び第２ストライプ状ボイドとを含み、前記支持基板の前記主面と前記第１構造との間に設けられた第２構造と、前記第１エリアにおいて前記第１半導体メサ上に設けられ、前記第１半導体メサに接続される第１電極と、を備え、前記第２エリアにおいて、前記第２構造の前記第１ストライプ状半導体領域は、前記第１構造の前記第２半導体メサと前記支持基板との間に設けられており、前記第２構造は、前記第２ストライプ状半導体領域の表面を覆う絶縁層を含み、前記第１半導体メサ、前記第２半導体メサ、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、当該マッハツェンダ変調器の第１アーム導波路に含まれる。

本発明の別の側面に係るマッハツェンダ変調器を作製する方法は、上部導波路構造のための半導体積層、及び該半導体積層の第１面上に設けられ下部導波路構造のための半導体厚膜を含む積層体と、該積層体を搭載する基板とを含むエピタキシャル基板を準備する工程と、第１ストライプ溝及び第２ストライプ溝を前記半導体厚膜に形成して、半導体生産物を形成する工程と、前記半導体生産物上に第１絶縁膜を成長する工程と、第１エリア、第２エリア、及び第３エリアを含む主面を備え、支持体と該支持体の前記主面上に設けられた第２絶縁膜とを含む支持基板を準備する工程と、前記半導体生産物の前記第１絶縁膜と前記支持部材の前記第２絶縁膜との貼り合わせを行って、基板生産物を作製する工程と、前記基板生産物から前記基板を除去して、前記半導体積層の第２面を露出させる工程と、前記半導体積層を露出させた後に、前記半導体積層を加工して前記上部導波路構造のための第１半導体メサ及び第２半導体メサを形成する工程と、を備え、前記基板生産物は、前記貼り合わせにより前記第１ストライプ溝及び前記第２ストライプ溝からそれぞれ形成された第１ストライプ状ボイド及び第２ストライプ状ボイドを含み、前記基板生産物は、前記第１ストライプ状ボイド及び前記第２ストライプ状ボイドによって規定され前記下部導波路構造のための第１ストライプ状半導体領域及び第２ストライプ状半導体領域を含み、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、それぞれ、前記第２エリア及び前記第３エリア上に設けられ、前記第１半導体メサ及び前記第２半導体メサは、それぞれ、前記第１エリア及び前記第２エリア上にそれぞれ設けられ、前記基板生産物の前記第２エリアにおいて、前記第１ストライプ状半導体領域は、前記第２半導体メサと前記支持基板との間に設けられる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、電気信号に係る導波路構造と、電気信号に関わらない導波路構造とを有するマッハツェンダ変調器が提供される。また、本発明の別の側面によれば、このマッハツェンダ変調器を作製する方法が提供される。

図１は、本実施形態に係るマッハツェンダ変調器を概略的に示す図面である。 図２は、本実施形態に係るマッハツェンダ変調器の第１アーム導波路及び第２アーム導波路のための配線金属層を示す図面である。 図３は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図４は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図５は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図６は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図７は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図８は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図９は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図１０は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図１１は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図１２は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。 図１３は、本実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を模式的に示す図面である。

引き続きいくつかの具体例を説明する。

具体例に係るマッハツェンダ変調器は、（ａ）第１エリア、第２エリア、及び第３エリアを含む主面を備える支持基板と、（ｂ）前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１半導体メサ及び第２半導体メサを含み、前記支持基板の前記主面上に設けられた第１構造と、（ｃ）前記第２エリア及び前記第３エリア上にそれぞれ設けられた第１ストライプ状半導体領域及び第２ストライプ状半導体領域と、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域を規定する第１ストライプ状ボイド及び第２ストライプ状ボイドとを含み、前記支持基板の前記主面と前記第１構造との間に設けられた第２構造と、（ｄ）前記第１エリアにおいて前記第１半導体メサ上に設けられ、前記第１半導体メサに接続される第１電極と、を備え、前記第２エリアにおいて、前記第２構造の前記第１ストライプ状半導体領域は、前記第１構造の前記第２半導体メサと前記支持基板との間に設けられており、前記第２構造は、前記第２ストライプ状半導体領域の表面を覆う絶縁層を含み、前記第１半導体メサ、前記第２半導体メサ、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、当該マッハツェンダ変調器の第１アーム導波路に含まれる。

マッハツェンダ変調器によれば、第１エリアにおいて、第１アーム導波路の第１半導体メサは、第１電極からの変調信号に応答して導波光を変調できる。第２エリアにおいては、第１ストライプ状半導体領域は第２半導体メサと基板との間に設けられて、第１ストライプ状半導体領域及び第２半導体メサの積み重ねは、第１ストライプ状半導体領域及び第２半導体メサの一方から他方への光遷移を可能にする。第３エリアにおいては、第１アーム導波路は、絶縁層で覆われた表面を有する第２ストライプ状半導体領域を含み、絶縁層及び第２ストライプ状半導体領域の組み合わせは、第２ストライプ状半導体領域と該第２ストライプ状半導体領域を囲う絶縁体との比屈折率差を大きくできる。第２ストライプ状半導体領域における高い比屈折率差は、導波光を第２ストライプ状半導体領域に閉じ込めることを可能にし、導波光の広がりに起因する光損失を低減できる。

具体例に係るマッハツェンダ変調器では、前記第１半導体メサ及び前記第２半導体メサの各々は、第１導電型半導体クラッド層、コア層及び第２導電型半導体クラッド層を含み、前記第２導電型半導体クラッド層、前記コア層及び前記第１導電型半導体クラッド層は、前記支持基板の前記主面に交差する方向に順に配列されており、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、高比抵抗半導体を備え、前記高比抵抗半導体は前記第１導電型半導体クラッド層の比抵抗より大きい比抵抗を有し、前記第１電極は、前記第１導電型半導体クラッド層に接続され、当該マッハツェンダ変調器は、前記第３エリアにおいて前記第２構造の前記第２ストライプ状半導体領域上を通過する配線金属層を更に備える。

マッハツェンダ変調器によれば、第２構造の第２ストライプ状半導体領域は高比抵抗半導体を備え、配線金属層は、第３エリアにおいて第２構造上を通過する。

具体例に係るマッハツェンダ変調器では、前記高比抵抗半導体は、遷移金属ドープの半導体及びアンドープ半導体の少なくともいずれかを備える。

マッハツェンダ変調器によれば、遷移金属ドープの半導体及びアンドープ半導体の少なくともいずれかを備える高比抵抗半導体は、小さい光吸収を示す。

具体例に係るマッハツェンダ変調器では、前記第１構造は、前記第１エリア及び前記第２エリア上にそれぞれ設けられた第３半導体メサ及び第４半導体メサを含み、前記第２構造は、前記第２エリア及び前記第３エリア上にそれぞれ設けられた第３ストライプ状半導体領域及び第４ストライプ状半導体領域と、前記第３ストライプ状半導体領域及び前記第４ストライプ状半導体領域を規定する第３ストライプ状ボイド及び第４ストライプ状ボイドと、前記第３エリア上に設けられ前記第２ストライプ状半導体領域及び前記第４ストライプ状半導体領域を合流させる分岐導波路とを含む。

マッハツェンダ変調器によれば、分岐導波路が第２構造内に設けられる。

具体例に係るマッハツェンダ変調器は、当該マッハツェンダ変調器の第２アーム導波路に接続された第２電極と、前記第１電極に接続される第１配線導体と、前記第２電極に接続される第２配線導体と、を更に備え、前記第２配線導体は、前記第３エリアにおいて前記第２構造の前記第２ストライプ状半導体領域上を通過し、前記第２アーム導波路は、前記第３半導体メサ、前記第４半導体メサ、前記第３ストライプ状半導体領域及び前記第４ストライプ状半導体領域を含む。

マッハツェンダ変調器によれば、第２構造の第２ストライプ状半導体領域は高比抵抗半導体を備え、第２配線導体は、第３エリアにおいて第２ストライプ状半導体領域上を通過する。

具体例に係るマッハツェンダ変調器を作製する方法は、（ａ）上部導波路構造のための半導体積層、及び該半導体積層の第１面上に設けられ下部導波路構造のための半導体厚膜を含む積層体と、該積層体を搭載する基板とを含むエピタキシャル基板を準備する工程と、（ｂ）第１ストライプ溝及び第２ストライプ溝を前記半導体厚膜に形成して、半導体生産物を形成する工程と、（ｃ）前記半導体生産物上に第１絶縁膜を成長する工程と、（ｄ）第１エリア、第２エリア、及び第３エリアを含む主面を備え、支持体と該支持体の前記主面上に設けられた第２絶縁膜とを含む支持基板を準備する工程と、（ｅ）前記半導体生産物の前記第１絶縁膜と前記支持部材の前記第２絶縁膜との貼り合わせを行って、基板生産物を作製する工程と、（ｆ）前記基板生産物から前記基板を除去して、前記半導体積層の第２面を露出させる工程と、前記半導体積層を露出させた後に、前記半導体積層を加工して前記上部導波路構造のための第１半導体メサ及び第２半導体メサを形成する工程と、を備え、前記基板生産物は、前記貼り合わせにより前記第１ストライプ溝及び前記第２ストライプ溝からそれぞれ形成された第１ストライプ状ボイド及び第２ストライプ状ボイドを含み、前記基板生産物は、前記第１ストライプ状ボイド及び前記第２ストライプ状ボイドによって規定され前記下部導波路構造のための第１ストライプ状半導体領域及び第２ストライプ状半導体領域を含み、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、それぞれ、前記第２エリア及び前記第３エリア上に設けられ、前記第１半導体メサ及び前記第２半導体メサは、それぞれ、前記第１エリア及び前記第２エリア上にそれぞれ設けられ、前記基板生産物の前記第２エリアにおいて、前記第１ストライプ状半導体領域は、前記第２半導体メサと前記支持基板との間に設けられる。

マッハツェンダ変調器を作製する方法によれば、エピタキシャル基板の第１半導体積層の第１面上に設けられた半導体厚膜に第１ストライプ溝及び第２ストライプ溝を形成した後に、半導体生産物の半導体厚膜上に第１絶縁膜を成長する。半導体生産物の第１絶縁膜と支持基板の第２絶縁膜との貼り合わせを行って、基板生産物を作製する。この貼り合わせにより、基板生産物は、第１ストライプ溝及び第２ストライプ溝からそれぞれ形成された第１ストライプ状ボイド及び第２ストライプ状ボイドを含む。基板生産物において、第１ストライプ状ボイド及び第２ストライプ状ボイドは下部導波路構造のための第１ストライプ状半導体領域及び第２ストライプ状半導体領域を規定する。基板生産物から基板を除去して、半導体積層の第２面（第１面の反対側の面）を露出させると共に、露出された第１半導体積層を加工して上部導波路構造のための第１半導体メサ及び第２半導体メサを形成する。第１半導体メサ及び第２半導体メサは上部導波路構造のために作製されると共に、第１ストライプ状半導体領域及び第２ストライプ状半導体領域は下部導波路構造のために作製される。基板生産物の第２エリアにおいて、第１ストライプ状半導体領域が第２半導体メサと支持基板との間に設けられて、この重ね合わせは、光遷移を可能にする。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のマッハツェンダ変調器、及びマッハツェンダ変調器を作製する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施形態に係るマッハツェンダ変調器を概略的に示す図面である。マッハツェンダ変調器１１は、第１アーム導波路１１ａ、第２アーム導波路１１ｂ、第１分岐導波路１１ｃ、及び第２分岐導波路１１ｄを含む。第１アーム導波路１１ａ及び第２アーム導波路１１ｂは、第１分岐導波路１１ｃに接続されており、第２分岐導波路１１ｄに接続される。第１分岐導波路１１ｃ及び第２分岐導波路１１ｄの一方は、合波器として働き、他方は分波器として働く。

引き続き、マッハツェンダ変調器１１の第１アーム導波路１１ａの構造を説明する。この説明は、マッハツェンダ変調器１１の第２アーム導波路１１ｂに適用されることができる。マッハツェンダ変調器１１は、支持基板１３と、第１構造１５と、第２構造１７と、第１電極１９を備える。支持基板１３は主面１３ａを備え、主面１３ａは、第１エリア１３ｂ、第２エリア１３ｃ、及び第３エリア１３ｄを含む。第１エリア１３ｂ、第２エリア１３ｃ、及び第３エリア１３ｄは、第１軸Ａｘ１の方向に順に配列されている。本実施例では、第２エリア１３ｃは第１エリア１３ｂ及び第３エリア１３ｄに接している。支持基板１３は、主面１３ａを提供する絶縁膜（例えば、シリコン酸化膜）を備える。第１構造１５及び第２構造１７は、支持基板１３の主面１３ａ上に設けられ、第２構造１７は、支持基板１３の主面１３ａと第１構造１５との間に設けられる。本実施例では、第２構造１７が支持基板１３に接合を成して、マッハツェンダ変調器１１は、接合面を有する。図１の（ａ）部に、第１構造１５の構造物を実線で描くと共に第２構造１７の構造物を破線で描いて、平面図における階層構造を示す。図１の（ｂ）部は、図１の（ａ）部におけるＩｂ−Ｉｂ線にそった断面を示し、図１の（ｃ）部は、図１の（ａ）部におけるＩｃ−Ｉｃ線にそった断面を示し、図１の（ｄ）部は、図１の（ａ）部におけるＩｄ−Ｉｄ線にそった断面を示す。

第１構造１５は第１半導体メサ１５ａ及び第２半導体メサ１５ｂを含み、第１半導体メサ１５ａ及び第２半導体メサ１５ｂは、それぞれ、第１エリア１３ｂ及び第２エリア１３ｃ上に設けられる。第１半導体メサ１５ａ及び第２半導体メサ１５ｂは互いに接続される。第１電極１９は、第１エリア１３ｂにおいて第１半導体メサ１５ａ上に設けられ、また第１半導体メサ１５ａの上面に接続される。

第２構造１７は、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂと、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄとを含む。第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂは、それぞれ、第２エリア１３ｃ及び第３エリア１３ｄ上に設けられる。第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂは互いに接続される。

第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄは、それぞれ、第２エリア１３ｃ及び第３エリア１３ｄ上に設けられて、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂを規定している。第２構造１７は、第２ストライプ状半導体領域１７ｂの表面を覆う第１絶縁層２１を含む。例えば第２エリア１３ｃにおいて、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄは、第１軸Ａｘ１の方向に延在しており、この延在により、第１ストライプ状半導体領域１７ａが、下部導波路構造のコアになる。第１絶縁層２１は、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄの側面及び底面を覆う。第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄ並びに第１絶縁層２１は、下部導波路構造のクラッドに含まれる。第１絶縁層２１は、主面１３ａ（第２絶縁層２２）に接合を成す。

また、第２構造１７は、第１支持領域１７ｅ及び第２支持領域１７ｆを含む。第１ストライプ状ボイド１７ｃは、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂと第１支持領域１７ｅとによって規定され、第２ストライプ状ボイド１７ｄは、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂと第２支持領域１７ｆとによって規定される。

第１エリア１３ｂにおいて、第１構造１５は第１半導体メサ１５ａを含み、第２構造１７は、第１半導体メサ１５ａと支持基板１３の主面との間に設けられた第５ストライプ状ボイド１７ｇを含む。第５ストライプ状ボイド１７ｇは、第１支持領域１７ｅ及び第２支持領域１７ｆによって規定される。第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄが合流して、単一の第５ストライプ状ボイド１７ｇが形成される。第５ストライプ状ボイド１７ｇは、第１半導体メサ１５ａに対して下側のクラッドとして働き、第１半導体メサ１５ａにおける伝搬光が、第２構造１７に大きくしみ出すことを防ぐ。第５ストライプ状ボイド１７ｇは、第１構造１５に安定な光伝搬を提供できる。

第２エリア１３ｃにおいて、第２構造１７の第１ストライプ状半導体領域１７ａは、第１構造１５の第２半導体メサ１５ｂと支持基板１３の主面１３ａとの間に設けられる。第２半導体メサ１５ｂ、第１ストライプ状半導体領域１７ａ及び支持基板１３は、支持基板１３の主面１３ａの法線方向に配列される。この縦配列により、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂは、互いに光学的に結合されることができる。この光学的結合は、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂの一方から他方への光学遷移を可能にする。また、第２エリア１３ｃにおいて、第２半導体メサ１５ｂは終端すると共に、第１ストライプ状半導体領域１７ａも終端する。これらの終端と縦配列とにより、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂに、安定した光学遷移が可能になる。安定した光学遷移により、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂの一方から他方への光学遷移が確実になり、遷移の後の戻りがなくなる。第２半導体メサ１５ｂの終端は、第２半導体メサ１５ｂの幅を小さくすることにより可能である。第１ストライプ状半導体領域１７ａの終端は、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄの間隔を小さくして、第１ストライプ状半導体領域１７ａの幅を狭くすることにより可能である。この狭小により、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄは最終的に合流する。本実施例では、第２半導体メサ１５ｂの幅は第１半導体メサ１５ａの幅より小さく、第２半導体メサ１５ｂの先端は、第２エリア１３ｃから第３エリア１３ｄへの方向に徐々に細くなって、第２半導体メサ１５ｂが終端する。第１半導体メサ１５ａは、テーパ導波路を介して第２半導体メサ１５ｂに接続される。

第３エリア１３ｄにおいて、第１絶縁層２１は、第１支持領域１７ｅ及び第２支持領域１７ｆのおもて面及び側面、並びに第２ストライプ状半導体領域１７ｂの側面（第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄの表面）を覆っており、第３絶縁層２３は、第１支持領域１７ｅ及び第２支持領域１７ｆの裏面並びに第２ストライプ状半導体領域１７ｂの裏面を覆っている。第２ストライプ状半導体領域１７ｂの表面は、第１絶縁層２１及び第３絶縁層２３によって覆われる。この被覆は、第２ストライプ状半導体領域１７ｂに安定した光伝搬を提供できる。

上記の説明から理解されるように、当該マッハツェンダ変調器１１の第１アーム導波路１１ａは、第１半導体メサ１５ａ、第２半導体メサ１５ｂ、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂを含み、第２アーム導波路１１ｂも、第３半導体メサ１５ｃ、第４半導体メサ１５ｄ、第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉを含む。第１分岐導波路１１ｃ及び第２分岐導波路１１ｄの各々は、第２構造１７に含まれて、分岐導波路１７ｍを含む。

マッハツェンダ変調器１１によれば、第１エリア１３ｂにおいて、第１アーム導波路１１ａの第１半導体メサ１５ａは、第１電極１９からの変調信号に応答して導波光を変調する。第２エリア１３ｃにおいては、第１ストライプ状半導体領域１７ａは第２半導体メサ１５ｂと支持基板１３との間に設けられて、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂは積み重ねられる。この積み重ねは、第１ストライプ状半導体領域１７ａ及び第２半導体メサ１５ｂの一方から他方への光遷移を可能にする。第３エリア１３ｄにおいては、第１アーム導波路１１ａは、第１絶縁層２１及び第３絶縁層２３で覆われた表面を有する第２ストライプ状半導体領域１７ｂを含み、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３及び第２ストライプ状半導体領域１７ｂの組み合わせは、第２ストライプ状半導体領域１７ｂと該第２ストライプ状半導体領域１７ｂを覆う第１絶縁層２１及び第３絶縁層２３との比屈折率差を大きくできる。この高い比屈折率差は、導波光を第２ストライプ状半導体領域１７ｂに閉じ込めることを可能にし、導波光の広がりに起因する光損失を低減できる。

第１半導体メサ１５ａ及び第２半導体メサ１５ｂの各々は、下部クラッド層２５ａ、コア層２５ｂ、及び上部クラッド層２５ｃを含み、更に導電性の上部コンタクト層２５ｄ及び／又は下部コンタクト層２５ｅを含むことができる。本実施例では、下部コンタクト層２５ｅ、下部クラッド層２５ａ、コア層２５ｂ、上部クラッド層２５ｃ、及び上部コンタクト層２５ｄは、支持基板１３の主面１３ａの法線方向に順に配列される。

アーム導波路への電圧印加のために、下部クラッド層２５ａは、第１導電型の半導体、例えばｎ型半導体を備え、及び上部クラッド層２５ｃは、第２導電型の半導体、例えばｐ型半導体を備える。上部コンタクト層２５ｄはｐ型半導体を備え、下部コンタクト層２５ｅはｎ型半導体を備える。コア層２５ｂは、例えば量子井戸構造を備え、アンドープ半導体を備えることができる。第１構造１５及び第２構造１７は、第１エリア１３ｂ及び第２エリア１３ｃにおいて、当該マッハツェンダ変調器１１の電気的な絶縁のために素子分離メサ１５ｅを含む。素子分離メサ１５ｅは、例えば下部クラッド層２５ａ又は下部コンタクト層２５ｅを備えることができる。第１エリア１３ｂにおいて、第２電極３７が素子分離メサ１５ｅに接続を成し、本実施例では、素子分離メサ１５ｅは下部コンタクト層２５ｅを含むことができる。第１電極１９が第１半導体メサ１５ａの上部コンタクト層２５ｄに接続を成す。

第２構造１７の第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂは、高比抵抗半導体を備える。この高比抵抗半導体は、下部クラッド層２５ａ及び上部クラッド層２５ｃの比抵抗より大きい比抵抗を有する。高比抵抗半導体は、遷移金属ドープの半導体及びアンドープ半導体の少なくともいずれかを備えることができる。遷移金属ドープの半導体及びアンドープ半導体の少なくともいずれかを備える高比抵抗半導体は、小さい光吸収を示す。

マッハツェンダ変調器１１は、第１樹脂体２７を備え、第１樹脂体２７は、例えばベンゾシクロブテン（ＢＣＢ）樹脂を含む。また、第１樹脂体２７上には、第４絶縁膜２９が設けられる。第１樹脂体２７は、それぞれ、第１エリア１３ｂ及び第２エリア１３ｃにおいて第１半導体メサ１５ａ及び第２半導体メサ１５ｂを埋め込む。第３エリア１３ｄにおいては、第１樹脂体２７が、第２構造１７上に設けられる。マッハツェンダ変調器１１は、第２樹脂体３１を備え、第２樹脂体３１は、例えばベンゾシクロブテン（ＢＣＢ）樹脂を含む。また、第２樹脂体３１上には、第５絶縁膜３３が設けられる。

マッハツェンダ変調器１１の一例。
下部クラッド層２５ａ：ｎ型ＩｎＰ、０．５マイクロメートル。
コア層２５ｂ：アンドープＡｌＧａＩｎＡｓ多重量子井戸、０．５マイクロメートル。
上部クラッド層２５ｃ：ｐ型ＩｎＰ、１．５マイクロメートル。
上部コンタクト層２５ｄ：ｐ^＋型ＩｎＧａＡｓ、０．２マイクロメートル。
下部コンタクト層２５ｅ：ｎ^＋型ＩｎＰ、１マイクロメートル。
第１絶縁層２１：シリコン系無機絶縁膜、例えばシリコン酸化物。
第１絶縁層２１の厚さ：２００〜６００ナノメートル。
第３絶縁層２３：シリコン系無機絶縁膜、例えばシリコン酸化物。
第３絶縁層２３の厚さ：１００〜４００ナノメートル。
第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂ；ＦｅドープＩｎＰ。
ストライプ状半導体領域の厚さ：３〜６マイクロメートル。
ストライプ状半導体領域の幅：３〜６マイクロメートル。
ストライプ状ボイドの幅：１〜５マイクロメートル。
ストライプ状ボイドの深さ：２〜６マイクロメートル。
第４絶縁膜２９：シリコン系無機絶縁体、例えばシリコン酸化物。
第４絶縁膜２９の厚さ：３００ナノメートル。
第５絶縁膜３３：シリコン系無機絶縁体、例えばシリコン酸化窒化物。
第５絶縁膜３３の厚さ：４００ナノメートル。
支持基板１３：ＧａＡｓ、ＩｎＰ。
第２絶縁層２２：シリコン系無機絶縁膜、例えばシリコン酸化物。
第２絶縁層２２の厚さ：１００〜４００ナノメートル。
第１ストライプ状半導体領域１７ａの幅は、第１半導体メサ１５ａの幅より大きい。第２ストライプ状半導体領域１７ｂの厚さは、第１半導体メサ１５ａの高さより大きい。

マッハツェンダ変調器１１の第２アーム導波路１１ｂは、第１アーム導波路１１ａと実質的に同等の構造を含むことができる。具体的な構造は、以下のものである。

第１構造１５は、第３半導体メサ１５ｃ及び第４半導体メサ１５ｄを含み、第３半導体メサ１５ｃ及び第４半導体メサ１５ｄは、それぞれ、第１エリア１３ｂ及び第２エリア１３ｃ上に設けられる。本実施例では、第３半導体メサ１５ｃ及び第４半導体メサ１５ｄは、それぞれ、第１半導体メサ１５ａ及び第２半導体メサ１５ｂに対応しており、これらのそれぞれと実質的に同一の構造を有する。

第２構造１７は、第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉと、第３ストライプ状ボイド１７ｊ及び第４ストライプ状ボイド１７ｋとを含む。第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉは、それぞれ、第２エリア１３ｃ及び第３エリア１３ｄ上にそれぞれ設けられる。第２構造１７は、更に、分岐導波路１７ｍを含み、分岐導波路１７ｍは、第３エリア１３ｄ上に設けられ第２ストライプ状半導体領域１７ｂ及び第４ストライプ状半導体領域１７ｉを合流させる。この合流により、第２ストライプ状ボイド１７ｄ及び第３ストライプ状ボイド１７ｊが合流する。第１ストライプ状ボイド１７ｃ及び第４ストライプ状ボイド１７ｋは、分岐導波路１７ｍを規定すると共に、分岐導波路１７ｍに接続される導波路１７ｎを規定する。本実施例では、第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉは、それぞれ、第１ストライプ状半導体領域１７ａ及び第２ストライプ状半導体領域１７ｂに対応しており、これらのそれぞれと実質的に同一の構造を有する。第３ストライプ状ボイド１７ｊ及び第４ストライプ状ボイド１７ｋは、それぞれ、第１ストライプ状ボイド１７ｃ及び第２ストライプ状ボイド１７ｄに対応しており、これらのそれぞれと実質的に同一の構造を有する。

第３半導体メサ１５ｃ、第４半導体メサ１５ｄ、第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉは、当該マッハツェンダ変調器の第２アーム導波路１１ｂに含まれる。

図２は、マッハツェンダ変調器の第１アーム導波路及び第２アーム導波路のための配線金属層を示す図面である。マッハツェンダ変調器１１は、第１配線導体３３ａ、第２配線導体３５、及び第３配線導体３３ｂを含む。第１配線導体３３ａは、第１電極１９に接続される。第２配線導体３５は、第２電極３７に接続される。第３配線導体３３ｂは、第２アーム導波路１１ｂの第３半導体メサ１５ｃに接続される第３電極３９に接続される。第１配線導体３３ａ、第２配線導体３５、及び第３配線導体３３ｂは、第３エリア１３ｄ上の第１樹脂体２７及び第２樹脂体３１上を延在する。第１樹脂体２７及び第２樹脂体３１は、第３配線導体３３ｂを第１アーム導波路１１ａから隔置できる。また、第３エリア１３ｄ上の第２ストライプ状半導体領域１７ｂの高比抵抗半導体によれば、第３配線導体３３ｂと第１アーム導波路１１ａとの電気的結合を小さくできる。

図１では、単一のマッハツェンダ変調器１１が、入力ポートＩＮ及び出力ポートＯＵＴの一方に接続されている。本実施形態の導波路構造は、集積されたマッハツェンダ変調器に適用されることができる。図１のマッハツェンダ変調器１１は、アーム導波路の両端の分岐導波路が、共に第２構造１７に設けられているけれども、いずれか一方が第１構造１５に設けられることができる。

図３〜図１３を参照しながら、マッハツェンダ変調器を作製する方法における主要な工程を説明する。図３〜図１３の（ａ）部は、作製されるべきマッハツェンダ変調器１１の第１エリア１３ｂにおける断面の進捗を示し、図３〜図１３の（ｂ）部は、作製されるべきマッハツェンダ変調器１１の第２エリア１３ｃにおける断面の進捗を示し、図３〜図１３の（ｃ）部は、作製されるべきマッハツェンダ変調器１１の第３エリア１３ｄにおける断面の進捗を示し、図３〜図１３の（ｄ）部は、作製されるべきマッハツェンダ変調器１１の入力ポート及び出力ポートのためのＩ／Ｏエリアにおける断面の進捗を示し、図３〜図１３の（ｅ）部は、作製されるべきマッハツェンダ変調器１１の第１アーム導波路及び第２アーム導波路のための第１エリアを横切る断面の進捗を示す。引き続く説明において、可能な場合には、理解を容易にするために、マッハツェンダ変調器１１の対応する部分に付された参照符合を用いる。

図３の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、工程Ｓ１０１では、エピタキシャル基板ＥＰを準備する。エピタキシャル基板ＥＰの準備は、本実施形態では、エピタキシャル基板ＥＰを作製する。成長用基板４１上に、上部導波路構造のための第１半導体積層４３及び下部導波路構造のための半導体厚膜４５をエピタキシャルに成長する。具体的には、上部コンタクト層２５ｄ、上部クラッド層２５ｃ、コア層２５ｂ、下部クラッド層２５ａ及び下部コンタクト層２５ｅそれぞれのための第１半導体層４３ａ、第２半導体層４３ｂ、第３半導体層４３ｃ、第４半導体層４３ｄ、第５半導体層４３ｅを成長用基板４１上に有機金属気相成長法で成長して第１半導体積層４３を形成すると共に、第１半導体積層４３の第１面４３ｆ上に半導体厚膜４５を成長する。成長用基板４１は積層体４７を搭載しており、積層体４７は、第１半導体積層４３及び半導体厚膜４５を含む。成長用基板４１は、例えばＩｎＰを含む。

エピタキシャル膜の一例。
第１半導体層４３ａ：ｐ−ＩｎＧａＡｓ。
第２半導体層４３ｂ：ｐ−ＩｎＰ。
第３半導体層４３ｃ：ＩｎＧａＡｓＰ又はＡｌＧａＩｎＡｓの量子井戸（ＭＱＷ）。
第４半導体層４３ｄ：ｎ−ＩｎＰ。
第５半導体層４３ｅ：ｎ^＋−ＩｎＰ。
成長用基板４１：ＩｎＰ。
半導体厚膜４５：Ｆｅ−ＩｎＰ、及び／又はノンドープＧａＩｎＡｓＰ。

工程Ｓ１０２では、図４の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、半導体厚膜４５に、ストライプ状ボイドのための溝を形成する。溝の底は、半導体厚膜４５内にある。溝のパターンを規定するマスク４９（例えばＳｉＮマスク）を半導体厚膜４５の主面４５ａ上に形成すると共に、マスク４９を用いて半導体厚膜４５をエッチングして、第１ストライプ溝５１ｃ（第３ストライプ溝５１ｊ）、第２ストライプ溝５１ｄ（第４ストライプ溝５１ｋ）、第５ストライプ溝５１ｇを形成する。図４の（ａ）部及び（ｅ）部に示されるように、第１エリア１３ｂにおける第５ストライプ状ボイド１７ｇのための第５ストライプ溝５１ｇが形成される。図４の（ａ）部及び（ｃ）部に示されるように、第２エリア１３ｃ及び第３エリア１３ｄにおける第１ストライプ状ボイド１７ｃ（１７ｊ）及び第２ストライプ状ボイド１７ｄ（１７ｋ）のための第１ストライプ溝５１ｃ（５１ｊ）及び第２ストライプ溝５１ｄ（５１ｋ）が形成される。図４の（ｄ）部に示されるように、Ｉ／Ｏエリアにおける第１ストライプ状ボイド１７ｃ及び第４ストライプ状ボイド１７ｋのための第１ストライプ溝５１ｃ及び第４ストライプ溝５１ｋが形成される。エッチングの後に、マスク４９を除去して半導体生産物ＳＰ１を作製する。

工程Ｓ１０３では、図５の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、半導体厚膜４５に溝を形成した後に、半導体生産物ＳＰ１上に第１誘電体膜５３を成長する。具体的には、半導体厚膜４５の主面４５ａ、並びに第１ストライプ溝５１ｃ（第３ストライプ溝５１ｊ）、第２ストライプ溝５１ｄ（第４ストライプ溝５１ｋ）及び第５ストライプ溝５１ｇの側面及び底面を第１誘電体膜５３で覆う。第１誘電体膜５３は、例えばシリコン系無機絶縁膜を含むことができ、シリコン系無機絶縁膜は例えば気相成長法で堆積される。

工程Ｓ１０４では、図６の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、支持基板５５を準備する。支持基板５５は、支持体５７及び第２誘電体膜５９を含む。第２誘電体膜５９は、支持体５７の主面上に設けられる。支持基板５５の主面５５ａは、第１エリア５５ｂ、第２エリア５５ｃ、第３エリア５５ｄ及びＩ／Ｏエリア５５ｅを含む。支持基板５５は、成長用基板４１と同じへき開性を示す材料を備えることが好ましい。支持基板５５は、例えばＩｎＰ， ＧａＡｓを含む。

工程Ｓ１０５では、図６の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、半導体生産物ＳＰ１の第１誘電体膜５３と支持基板５５の第２誘電体膜５９との貼り合わせを行って、基板生産物ＳＰ２を作製する。例えば、半導体生産物ＳＰ１の第１誘電体膜５３を純水により洗浄すると共にプラズマ処理を施す。また、支持基板５５の第２誘電体膜５９を純水により洗浄すると共にプラズマ処理を施す。これらの処理の後に、半導体生産物ＳＰ１の第１誘電体膜５３と支持基板５５の第２誘電体膜５９とを真空中で接触させると、第１誘電体膜５３及び第２誘電体膜５９が互いに接合する。接合により、第１ストライプ溝５１ｃ、第２ストライプ溝５１ｄ、第３ストライプ溝５１ｊ、第４ストライプ溝５１ｋ及び第５ストライプ溝５１ｇから、それぞれ、第１ストライプ状ボイド１７ｃ、第２ストライプ状ボイド１７ｄ、第３ストライプ状ボイド１７ｊ、第４ストライプ状ボイド１７ｋ及び第５ストライプ状ボイド１７ｇが形成される。貼り合わせにおいては、半導体生産物ＳＰ１及び支持基板５５の結晶軸合わせを行うことは良い。

工程Ｓ１０６では、図７の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、基板生産物ＳＰ２から成長用基板４１を除去して、第１半導体積層４３の第２面４３ｇ（第１半導体積層４３の第１面４３ｆの反対側の面）を露出させる。例えばＩｎＰから成る成長用基板４１は、塩酸によるウエットエッチングにより除去されることができる。このウエットエッチングのために、第１半導体層４３ａは、エッチャント（例えば、塩酸）に耐食性を示す半導体、例えばＩｎＧａＡｓからなることが良い。支持基板５５が、エッチャント（例えば、塩酸）に有効な耐食性を示さない半導体、例えばＩｎＰを備えるときには、基板生産物ＳＰ２の裏面（基板生産物ＳＰ２のおもて面を形成する成長用基板４１の反対面）を保護層（例えばレジスト）で覆うことが良い。

必要な場合には、工程Ｓ１０７では、図８の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、上部コンタクト層２５ｄのための第１半導体層４３ａ（例えばｐ型ＩｎＧａＡｓ）に予備的なパターン形成を行うことができる。アーム導波路の変調部に上部コンタクト層２５ｄが残るように、第１マスク６１を用いてエッチングにより第１半導体層４３ａにパターン形成する。このエッチングの後に、パターン形成された第１半導体層４３ｈが変調部に形成され、残りのエリアに第２半導体層４３ｂ（上部クラッド層２５ｃ）が露出される。このエッチングにより、第２半導体積層６３が形成される。

工程Ｓ１０８では、図９の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、第１半導体積層４３を露出させた後に、第２半導体積層６３を加工して、上部導波路構造のためのメサ状半導体６５及び下部コンタクトのための半導体層（第２半導体積層６３の残余）を形成する。メサ状半導体６５の形成のために、第２半導体積層６３上に第２マスク６７を形成する。第２マスク６７は、導波路の形状を規定するパターンを有し、絶縁体からなる。第２マスク６７は、第１エリア５５ｂにおいてはシングルモード導波路のための幅のパターンを有する。第２エリア５５ｃにおいてはシングルモード導波路のための幅より小さい幅のパターンを有し、第２エリア５５ｃにおいてパターンは終端する。第２マスク６７を用いて第２半導体積層６３のエッチングを行うことにより、メサ状半導体６５が形成される。メサ状半導体６５は、第１エリア５５ｂ及び第２エリア５５ｃにそれぞれ設けられた第１半導体メサ部６５ａ及び第２半導体メサ部６５ｂを含む。導波路メサを形成するためには、第５半導体層４３ｅに到達する深さに第２半導体積層６３をエッチングして、第１半導体メサ部６５ａ及び第２半導体メサ部６５ｂと、下部コンタクトのためのエッチングされた半導体層４３ｉとを形成する。エッチングされた半導体層４３ｉは、図８の（ｅ）部に示されるように、予備的にパターン形成された第１半導体層４３ａの形状が反映された段差を第１エリア５５ｂに含む。エッチングの後に、第２マスク６７は除去される。

工程Ｓ１０９では、図１０の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、エッチングされた半導体層４３ｉから、マッハツェンダ変調器のための素子分離メサ６９を形成する。素子分離メサ６９の形成のために、第３マスク７１がメサ状半導体６５及び下部コンタクトのための半導体層４３ｉ上に形成される。第３マスク７１は、素子分離メサ６９の形状を規定するパターンを有し、絶縁体からなる。第３マスク７１を用いて、導電性の半導体層４３ｉをエッチングすると共に高比抵抗の半導体厚膜４５の一部分をエッチングして、素子分離を形成する。素子分離メサ６９を形成するためには、半導体層４３ｉのエッチングをその厚さを越える深さに行って、高比抵抗の半導体厚膜４５を露出させる。第３エリア５５ｄ及びＩ／Ｏエリア５５ｅにおいては、エッチングにより半導体層４３ｉを除去して、高比抵抗の半導体厚膜４５を露出させる。素子分離メサ６９は、下部コンタクト層２５ｅを含む。エッチングの後に、第３マスク７１を除去して、基板生産物ＳＰ３を形成する。

工程Ｓ１１０では、素子分離の後に、図１１の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、基板生産物ＳＰ３上に保護誘電体膜７３を形成する。保護誘電体膜７３は、メサ状半導体６５の上面及び側面、素子分離メサ６９の上面及び側面、並びに高比抵抗の半導体厚膜４５の表面を覆う。この被覆のために、保護誘電体膜７３は、例えばシリコン系無機絶縁膜（例えば、シリコン酸化膜）を含むことができ、例えば化学的気相成長法で堆積されたシリコン酸化膜である。保護誘電体膜７３は、図１１の（ｅ）部に示されるように、素子分離メサ６９の下部コンタクト層２５ｅ上に位置する第１開口７３ａを有する。第１開口７３ａは、第１アーム導波路及び第２アーム導波路のためにメサ状半導体６５（例えば、第１半導体メサ部６５ａ）の間に設けられる。第１開口７３ａを形成した後に、蒸着及びリフトオフにより第１オーミック電極７５ａを形成する。第１オーミック電極７５ａは、第１開口７３ａを介して下部コンタクト層２５ｅに接触を成す。

工程Ｓ１１１では、素子分離の後に、図１２の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、第１オーミック電極７５ａを形成した後に、基板生産物ＳＰ３上に第１樹脂体７７を形成して、メサ状半導体６５及び素子分離メサ６９を埋め込むと共に、第３誘電体膜７９を形成する。第１樹脂体７７は、例えばＢＣＢ樹脂（厚さ、例えば２マイクロメートル）の塗布及びキュアによって形成される。第３誘電体膜７９は、シリコン系無機絶縁膜（例えばＳｉＯＮ、厚さ０．２マイクロメートル）を含み、例えば化学的位相成長法で形成される。メサ状半導体６５の上面に位置する第２開口７３ｂを保護誘電体膜７３及び第３誘電体膜７９に形成する。第２開口７３ｂ上に、蒸着及びリフトオフにより第２オーミック電極７５ｂを形成する。第２オーミック電極７５ｂは、第２開口７３ｂを介してメサ状半導体６５（例えば、上部コンタクト層２５ｄ）に接触を成す。

工程Ｓ１１２では、図１３の（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部及び（ｅ）部に示されるように、ｎ型半導体領域への電極及びｐ型半導体領域への電極、並びに第２樹脂体８３及びパッシベーション膜８５を形成する。詳細には、第１エリア５５ｂにおいて、フォトリソグラフィ及びエッチングを用いて第１オーミック電極７５ａ上の第１樹脂体７７に開口７７ａを形成する。この開口７７ａ、第２オーミック電極７５ｂ上及び第１樹脂体７７上に第１金属体８７を形成する。第１金属体８７は、第１オーミック電極７５ａ及び第２オーミック電極７５ｂに接触を成し、またシード層８７ａ及び金（Ａｕ）層８７ｂを含む。金層８７ｂはメッキにより形成され、メッキのためのシード層（例えばシード層８７ａ）は、スパッタにより形成されたＴｉＷ層を含む。第１金属体８７を形成した後に、第２樹脂体８３及びパッシベーション膜８５（厚さ０．３マイクロメートルのシリコン酸化膜）を形成する。第２樹脂体８３は塗布及びキュア−により形成されたＢＣＢ樹脂（厚さ、例えば２マイクロメートル）であることができる。第１エリア５５ｂにおいて、フォトリソグラフィ及びエッチングを用いて第２オーミック電極７５ｂ上の第２樹脂体８３及びパッシベーション膜８５に開口８３ａを形成する。この開口８３ａ及びパッシベーション膜８５上に第２金属体８９を形成する。第２金属体８９は、第２オーミック電極７５ｂ上の第１金属体８７に接触を成し、またシード層８９ａ及び金（Ａｕ）層８９ｂを含む。パッシベーション膜８５を形成した後に、パッド電極のための第３金属体９１を形成する。第３金属体９１は、第１エリア５５ｂにおいて第２金属体８９に接触を成し、またシード層９１ａ及び金（Ａｕ）層９１ｂを含む。また、第３エリア５５ｄにおいては、配線金属層９３が設けられる。配線金属層９３は、第２金属体８９及び第３金属体９１の少なくともいずれかを含むことができる。配線金属層９３は、第１ストライプ状半導体領域１７ａ、第２ストライプ状半導体領域１７ｂ、第３ストライプ状半導体領域１７ｈ及び第４ストライプ状半導体領域１７ｉの少なくともいずれかの上、並びに第１樹脂体７７及び第２樹脂体８３上を延在する。

これらの工程により、マッハツェンダ変調器１１が作製される。この作製方法においては、第１構造１５と第２構造１７との間に貼り合わせの接合が位置することなく、安定した光遷移が提供される。半導体光素子の端面には、ストライプ状半導体領域が現れて、埋込用の樹脂体が設けられない。この製造方法では、シリコン酸化膜を用いる貼り合わせを用いたけれども、本実施形態は、このような特定の貼り合わせに限定されることがない。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

以上説明したように、本実施形態によれば、電気信号に係る導波路構造と、電気信号に関わらない導波路構造とを有するマッハツェンダ変調器が提供される。また、本実施形態によれば、このマッハツェンダ変調器を作製する方法が提供される。

１１…マッハツェンダ変調器、１１ａ…第１アーム導波路、１１ｂ…第２アーム導波路、１１ｃ…第１分岐導波路、１１ｄ…第２分岐導波路、１３…支持基板、１５…第１構造、１５ａ…第１半導体メサ、１５ｂ…第２半導体メサ、１５ｃ…第３半導体メサ、１５ｄ…第４半導体メサ、１７…第２構造、１７ａ…第１ストライプ状半導体領域、１７ｂ…第２ストライプ状半導体領域、１７ｃ…第１ストライプ状ボイド、１７ｄ…第２ストライプ状ボイド、１７ｈ…第３ストライプ状半導体領域、１７ｉ…第４ストライプ状半導体領域、１７ｊ…第３ストライプ状ボイド、１７ｋ…第４ストライプ状ボイド、１７ｍ…分岐導波路、１９…第１電極、２７…第１樹脂体、３１…第２樹脂体、３３ａ…第１配線導体、３３ｂ…第３配線導体、３５…第２配線導体。

Claims (6)

1. マッハツェンダ変調器であって、
   第１エリア、第２エリア、及び第３エリアを含む主面を備える支持基板と、
   前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１半導体メサ及び第２半導体メサを含み、前記支持基板の前記主面上に設けられた第１構造と、
   前記第２エリア及び前記第３エリア上にそれぞれ設けられた第１ストライプ状半導体領域及び第２ストライプ状半導体領域と、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域を規定する第１ストライプ状ボイド及び第２ストライプ状ボイドとを含み、前記支持基板の前記主面と前記第１構造との間に設けられた第２構造と、
   前記第１エリアにおいて前記第１半導体メサ上に設けられ、前記第１半導体メサに接続される第１電極と、
   を備え、
   前記第２エリアにおいて、前記第２構造の前記第１ストライプ状半導体領域は、前記第１構造の前記第２半導体メサと前記支持基板との間に設けられており、
   前記第２構造は、前記第２ストライプ状半導体領域の表面を覆う絶縁層を含み、
   前記第１半導体メサ、前記第２半導体メサ、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、当該マッハツェンダ変調器の第１アーム導波路に含まれる、マッハツェンダ変調器。
2. 前記第１半導体メサ及び前記第２半導体メサの各々は、第１導電型半導体クラッド層、コア層及び第２導電型半導体クラッド層を含み、
   前記第２導電型半導体クラッド層、前記コア層及び前記第１導電型半導体クラッド層は、前記支持基板の前記主面に交差する方向に順に配列されており、
   前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、高比抵抗半導体を備え、前記高比抵抗半導体は前記第１導電型半導体クラッド層の比抵抗より大きい比抵抗を有し、
   前記第１電極は、前記第１導電型半導体クラッド層に接続され、
   当該マッハツェンダ変調器は、前記第３エリアにおいて前記第２構造の前記第２ストライプ状半導体領域上を通過する配線金属層を更に備える、請求項１に記載されたマッハツェンダ変調器。
3. 前記高比抵抗半導体は、遷移金属ドープの半導体及びアンドープ半導体の少なくともいずれかを備える、請求項２に記載されたマッハツェンダ変調器。
4. 前記第１構造は、前記第１エリア及び前記第２エリア上にそれぞれ設けられた第３半導体メサ及び第４半導体メサを含み、
   前記第２構造は、前記第２エリア及び前記第３エリア上にそれぞれ設けられた第３ストライプ状半導体領域及び第４ストライプ状半導体領域と、前記第３ストライプ状半導体領域及び前記第４ストライプ状半導体領域を規定する第３ストライプ状ボイド及び第４ストライプ状ボイドと、前記第３エリア上に設けられ前記第２ストライプ状半導体領域及び前記第４ストライプ状半導体領域を合流させる分岐導波路とを含む、請求項１〜請求項３のいずれか一項に記載されたマッハツェンダ変調器。
5. 当該マッハツェンダ変調器の第２アーム導波路に接続された第２電極と、
   前記第１電極に接続される第１配線導体と、
   前記第２電極に接続される第２配線導体と、
   を更に備え、
   前記第２配線導体は、前記第３エリアにおいて前記第２構造の前記第２ストライプ状半導体領域上を通過し、
   前記第２アーム導波路は、前記第３半導体メサ、前記第４半導体メサ、前記第３ストライプ状半導体領域及び前記第４ストライプ状半導体領域を含む、請求項４に記載されたマッハツェンダ変調器。
6. マッハツェンダ変調器を作製する方法であって、
   上部導波路構造のための半導体積層、及び該半導体積層の第１面上に設けられ下部導波路構造のための半導体厚膜を含む積層体と、該積層体を搭載する基板とを含むエピタキシャル基板を準備する工程と、
   第１ストライプ溝及び第２ストライプ溝を前記半導体厚膜に形成して、半導体生産物を形成する工程と、
   前記半導体生産物上に第１絶縁膜を成長する工程と、
   第１エリア、第２エリア、及び第３エリアを含む主面を備え、支持体と該支持体の主面上に設けられた第２絶縁膜とを含む支持基板を準備する工程と、
   前記半導体生産物の前記第１絶縁膜と前記支持基板の前記第２絶縁膜との貼り合わせを行って、基板生産物を作製する工程と、
   前記基板生産物から前記基板を除去して、前記半導体積層の第２面を露出させる工程と、
   前記半導体積層を露出させた後に、前記半導体積層を加工して前記上部導波路構造のための第１半導体メサ及び第２半導体メサを形成する工程と、
   を備え、
   前記基板生産物は、前記貼り合わせにより前記第１ストライプ溝及び前記第２ストライプ溝からそれぞれ形成された第１ストライプ状ボイド及び第２ストライプ状ボイドを含み、
   前記基板生産物は、前記第１ストライプ状ボイド及び前記第２ストライプ状ボイドによって規定され前記下部導波路構造のための第１ストライプ状半導体領域及び第２ストライプ状半導体領域を含み、
   前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、それぞれ、前記第２エリア及び前記第３エリア上に設けられ、
   前記第１半導体メサ及び前記第２半導体メサは、それぞれ、前記第１エリア及び前記第２エリア上にそれぞれ設けられ、
   前記基板生産物の前記第２エリアにおいて、前記第１ストライプ状半導体領域は、前記第２半導体メサと前記支持基板との間に設けられ、
   前記第１半導体メサ、前記第２半導体メサ、前記第１ストライプ状半導体領域及び前記第２ストライプ状半導体領域は、当該マッハツェンダ変調器の第１アーム導波路のために設けられる、マッハツェンダ変調器を作製する方法。

Images