JP2017211538A - 半導体回路 - Google Patents

Abstract

【課題】本開示は、信号電極と接地電極との間で発生するリーク電流を低減させることを目的とする。【解決手段】本開示に係る半導体回路は、ｎ−ＩｎＰコンタクト層２０２を設けた半絶縁性ＩｎＰ基板２０１上に、下部クラッド層２０３、ｉ型コア層２０４、ｉ−ＩｎＰ層２０５、上部クラッド層２０６、およびコンタクト層２０７を含むリッジ型光導波路（アーム導波路２１０）が形成されており、誘電体膜２０９のうち、信号電極２１１と導通した領域と、接地電極２１２と導通した領域との間の一部が除去された欠損部を備える。【選択図】図１５

Description

本開示は、半導体光導波路を用いた半導体回路に関する。

電気信号を光信号に重畳して伝送するための伝送装置には、連続光を変調して光信号を生成する光変調器が用いられている。従来の光変調器の一例として、ニオブ酸リチウム（ＬｉＮｂＯ_３）基板上にマッハツェンダ干渉計を構成したＬＮ光変調器が知られている。近年、伝送装置のさらなる小型化、低消費電力化を実現するため、光変調器の小型化、低駆動電圧化が望まれている。このような背景から、基板材料としてリン化インジウム（ＩｎＰ）などの化合物半導体を用いた半導体回路が注目されている。

半導体回路の構成の一例を、図１に示す。図１の半導体回路は、強度光変調器であって、ＩｎＰ基板上に形成された、入力光導波路１１、入力側の光カプラ１２、長さの等しい２本のアーム導波路１３Ａ及び１３Ｂ、出力側の光カプラ１４、および出力光導波路１５で構成されている。入力光導波路１１に入射された入力光は、入力側の光カプラ１２で分岐される。分岐された入力光のそれぞれは、２本のアーム導波路１３Ａ及び１３Ｂのいずれかを伝搬し、出力側の光カプラ１４で合波され、出力光導波路１５より出力される。

また、２本のアーム導波路１３Ａ及び１３Ｂの上面にはそれぞれ信号電極２１が設けられており、かつ、アーム導波路１３Ａ及び１３Ｂの長手方向に沿った横手には接地電極２２が設けられている。信号電極２１と接地電極２２との間に電位差を与えることにより、アーム導波路１３Ａ及び１３Ｂには導波路上面から半絶縁性ＩｎＰ基板２０１方向に向けて電界が誘起される。この電界はアーム導波路１３Ａ及び１３Ｂの屈折率を変化させるため、アーム導波路１３Ａ及び１３Ｂを伝搬する光の位相が変化する。従って、２本のアーム導波路１３Ａ及び１３Ｂを伝搬する光に位相差が生じる。位相が異なる２つの光が出力側の光カプラ１４で干渉することにより、光の強度が変調される。

図１に示した半導体回路の断面構造の一例を、それぞれ図２及び図３に示す。図２はアーム導波路１３Ａ及び１３Ｂ近傍でのＡ−Ａ’断面構造を、図３は電極パッド近傍でのＢ−Ｂ’断面構造を示している。図２は、理解が容易になるよう、２本のアーム導波路１３Ａ及び１３Ｂを１本の導波路で表している。

まず、図２に記載したＡ−Ａ’断面構造の一例を説明する。アーム導波路２１０は、ｎ−ＩｎＰコンタクト層２０２を設けた半絶縁性ＩｎＰ基板２０１上に設けられており、ｎ−ＩｎＰ下部クラッド層２０３、ｉ型コア層２０４、ｉ−ＩｎＰ層２０５、ｐ−ＩｎＰ上部クラッド層２０６、およびｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓＰ、ｐ−ＩｎＧａＡｓのいずれかからなるコンタクト層２０７がそれぞれ積層されたリッジ型光導波路として構成される。上部クラッド層２０６の上には、コンタクト層２０７を介して信号電極２１１が形成されている。ｉ型コア層２０４は、例えば、ノンドープＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓ ＭＱＷ（多重量子井戸）構造のｉ型コア層である。入力光は、ｉ型コア層２０４を、図２の図面手前から奥に向けて（あるいは図面奥から手前に向けて）伝搬する。アーム導波路２１０の両脇には、ｎ−ＩｎＰコンタクト層２０２を設けた半絶縁性ＩｎＰ基板２０１上に接地電極２１２が形成されている。アーム導波路２１０と接地電極２１２Ａ及び２１２Ｂとの間には間隙が設けられている。アーム導波路２１０と接地電極２１２Ａ及び２１２Ｂとの間隙には、信号電極２１１，２２１や接地電極２１２Ａ，２１２Ｂ，２２２Ａ，２２２Ｂを形成するための土台として、ポリイミドやベンゾシクロブテン（ＢＣＢ）などの有機膜２０８Ａ及び２０８Ｂが充填されている。アーム導波路２１０の側面および間隙の底面には、ＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓなどの半導体層と有機膜２０８Ａ及び２０８Ｂとの接着性を向上するために、ＳｉＯ２、ＳｉＮあるいはＳｉＯＮなどの誘電体膜２０９Ａ及び２０９Ｂが形成されている。信号電極２１１と接地電極２１２Ａ及び２１２Ｂとの間に電位差を与えると、ｉ型コア層２０４には図面上下方向に電界が誘起される。

次いで、図３に記載したＢ−Ｂ’断面構造の一例を説明する。半絶縁性ＩｎＰ基板２０１に設けられたｎ−ＩｎＰコンタクト層２０２の一部はエッチングにより除去され、ｎ−ＩｎＰコンタクト層２０２−１，２０２−２Ａ，２０２−２Ｂが形成されている。ｎ−ＩｎＰコンタクト層２０２の除去された部分の表層には、ＳｉＯ２、ＳｉＮあるいはＳｉＯＮなどの誘電体膜２０９Ａ及び２０９Ｂが形成されている。コンタクト層２０２上には、一部が誘電体膜２０９Ａ及び２０９Ｂと接して、信号電極パッド２２１および接地電極パッド２２２Ａ及び２２２Ｂが形成されている。信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂとの間隙には、誘電体膜２０９Ａ及び２０９Ｂ上にポリイミドやベンゾシクロブテン（ＢＣＢ）などの有機膜２０８Ａ及び２０８Ｂが充填されている。

図２の信号電極２１１と図３の信号電極パッド２２１とは、図１に示すように導通している。同様に、図２の接地電極２１２Ａ及び２１２Ｂと図３の接地電極パッド２２２Ａ及び２２２Ｂとは導通している。

山田英一、都築健、菊池順裕、八坂洋、「小型で省電力の光変調器」、ＮＴＴ技術ジャーナル、Ｖｏｌ．１７、Ｎｏ．１、ｐｐ．１９−２２（２００５年１月）

半導体回路のさらなる低消費電力化を実現するためには、信号電極と接地電極との間で発生するリーク電流を低減させることが課題となっていた。

具体的には、本開示に係る半導体回路は、
半導体基板と、
前記半導体基板上に設けられ、溝部で互いに電気的に分離された第一半導体コンタクト層及び第二半導体コンタクト層と、
前記第一半導体コンタクト層上に設けられた第一電極と、
前記第二半導体コンタクト層上に設けられた第二電極と、
前記第一電極と前記第二電極の間の前記溝部上に設けられた有機膜と、
を備える半導体回路であって、
前記有機膜と前記溝部との界面の一部に設けられた誘電体膜をさらに備え、前記誘電体膜は、前記第一半導体コンタクト層と前記第二半導体コンタクト層とを離間する欠損部を備えることを特徴とする。

本開示に係る半導体回路では、前記欠損部は、前記第一半導体コンタクト層及び前記第二半導体コンタクト層のうちの少なくとも一方と接して備えられていてもよい。

具体的には、本開示に係る半導体回路は、
半導体基板と、
前記半導体基板上に設けられた下部ｎ型半導体コンタクト層と、
前記ｎ型下部コンタクト層上に順に積層された、下部ｎ型半導体クラッド層、ｉ型半導体コア層、上部ｉ型半導体クラッド層、上部ｐ型半導体クラッド層、上部ｐ型半導体コンタクト層及び第一電極を有するリッジ型光導波路と、
前記下部ｎ型半導体コンタクト層上に、前記リッジ型光導波路と分離して設けられた第二電極と、
前記リッジ型光導波路と前記第二電極との間に設けられた有機膜と、
を備える半導体回路であって、
前記有機膜と前記リッジ型光導波路との界面の一部に設けられた誘電体膜をさらに備え、前記誘電体膜は、少なくとも前記ｉ型半導体コア層又は前記上部ｉ型半導体クラッド層の一部に接した位置に欠損部を備えることを特徴とする。

本開示によると、半導体回路のリーク電流を低減させることができ、もって、半導体回路の消費電力を低減させることができる。

半導体回路の構成の一例を示す。 アーム導波路近傍でのＡ−Ａ’断面構造の一例を示す。 電極パッド近傍でのＢ−Ｂ’断面構造の一例を示す。 実施形態に係る半導体回路のＡ−Ａ’断面構造の一例を示す。 実施形態に係る半導体回路のＢ−Ｂ’断面構造の一例を示す。 欠損部の配置例を示す。 実施形態に係る半導体回路を製造する際の第１の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第２の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第３の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第４の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第５の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第６の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第７の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第８の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 実施形態に係る半導体回路を製造する際の第９の工程の一例を示す説明図であり、（Ａ）はＡ−Ａ’断面構造を示し、（Ｂ）はＢ−Ｂ’断面構造を示す。 半導体回路におけるリーク電流の測定結果の一例を示す。

以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本開示は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

発明者らの検討によると、図２又は図３に示した半導体回路では、誘電体膜２０９の界面、特に誘電体膜２０９とＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓなどの半導体層との界面で、信号電極と接地電極との間にリークパスが生じていることが分かった。そこで、本開示は、信号電極と接地電極との間に位置する誘電体膜２０９の一部を除去して欠損部を形成し、リークパスを電気的に絶縁するようにした。このような構造により、信号電極と接地電極との間で発生するリーク電流を低減させることができ、もって低消費電力な半導体回路を実現することができるようになる。

（半導体回路の構成）
本実施形態では、図１に記載したような強度光変調器を例として説明していくが、本開示の適用はこの態様に限定されるものではない。例えば、マッハツェンダ干渉計の各アームにさらにマッハツェンダ干渉計を設けた、ＱＰＳＫ光変調器やＱＡＭ光変調器に対しても適用可能であることは、言うまでもない。

図４及び図５は、本実施形態に係る半導体回路の構造を説明するための図である。図４は、図１に示した半導体回路のＡ−Ａ’断面構造、すなわちアーム導波路近傍の断面構造を示している。同様に、図５は、図１に示した半導体回路のＢ−Ｂ’断面構造、すなわち電極パッド近傍の断面構造を示している。図４及び図５に示すように、誘電体膜２０９Ａ及び２０９Ｂの少なくとも一部が除去された欠損部を備える。

本実施形態に係る半導体回路の断面構造を説明するにあたり、図２及び図３を用いて説明した従来の半導体回路と同じ構成ないし構造については説明を省略し、両者の相違点を中心に説明する。

本実施形態に係る半導体回路のうちアーム導波路近傍の断面構造は、図４に示したように、ｎ−ＩｎＰコンタクト層２０２を設けた半絶縁性ＩｎＰ基板２０１上に、ｎ−ＩｎＰ下部クラッド層２０３、ｉ型コア層２０４、ｐ−ＩｎＰ上部クラッド層２０６、ｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓＰ、ｐ−ＩｎＧａＡｓのいずれかからなるコンタクト層２０７、有機膜２０８Ａ及び２０８Ｂ、誘電体膜２０９Ａ及び２０９Ｂ、信号電極２１１、および接地電極２１２Ａ及び２１２Ｂが設けられている。

本実施形態に係る半導体回路は、図４に示すように、ｉ型コア層２０４とｐ−ＩｎＰ上部クラッド層２０６との間に、インピーダンス調整のためのｉ−ＩｎＰ層２０５を備えることが好ましい。これにより、半導体回路の高速動作が可能になる。

下部クラッド層２０３、ｉ型コア層２０４、ｉ−ＩｎＰ層２０５、上部クラッド層２０６、およびコンタクト層２０７は、リッジ型光導波路（アーム導波路２１０）を構成している。アーム導波路２１０の最上層であるコンタクト層２０７の上には、信号電極２１１が設けられている。

半絶縁性ＩｎＰ基板２０１は半導体基板として機能し、ｎ−ＩｎＰコンタクト層２０２は下部ｎ型半導体コンタクト層として機能し、下部クラッド層２０３は下部ｎ型半導体クラッド層として機能し、ｉ型コア層２０４はｉ型半導体コア層として機能し、ｉ−ＩｎＰ層２０５は上部ｉ型半導体クラッド層として機能し、上部クラッド層２０６は上部ｐ型半導体クラッド層として機能し、コンタクト層２０７は上部ｐ型半導体コンタクト層として機能し、信号電極２１１は第一電極として機能し、接地電極２１２は第二電極として機能する。

アーム導波路２１０を構成する各層は、インピーダンス調整や導波路における光の閉じ込め効果の調整を行うなどのために、任意の幅を有する。有機膜２０８Ａ及び２０８Ｂは、各層が任意の幅に調整されたアーム導波路２１０を支える機能を有する。有機膜２０８Ａ及び２０８Ｂは、層間絶縁膜として機能し、ポリイミドやベンゾシクロブテン（ＢＣＢ）などの任意の絶縁体を用いることができる。誘電体膜２０９Ａ及び２０９Ｂは、層間絶縁膜として機能し、ＳｉＯ２、ＳｉＮ又あるいはＳｉＯＮなどの任意の誘電体を用いることができる。

本実施形態に係る半導体回路は、下部ｎ型半導体クラッド層２０３と上部ｐ型半導体クラッド層２０６とが電気的に接続されないように、誘電体膜２０９Ａ及び２０９Ｂの少なくとも一部が除去された欠損部を備える。欠損部は、下部ｎ型半導体クラッド層２０３と上部ｐ型半導体クラッド層２０６とを離間する。

例えば、図４に示すように、アーム導波路２１０の側面に形成された誘電体膜２０９Ａ及び２０９Ｂのうち、下部クラッド層２０３とｉ型コア層２０４との界面近傍の誘電体膜のみが除去され、欠損部２２９Ａ及び２２９Ｂが形成されている。欠損部２２９Ａ及び２２９Ｂは、ｉ型コア層２０４又はｉ−ＩｎＰ層２０５の一部に接した位置に設けられていればよい。例えば、下部ｎ型半導体クラッド層２０３とｉ型コア層２０４との間であってもよいし、ｉ−ＩｎＰ層２０５と上部ｐ型半導体クラッド層２０６との間であってもよい。

また、誘電体膜２０９Ａを除去する部分と誘電体膜２０９Ｂを除去する部分とは、ｎ−ＩｎＰコンタクト層２０２からの高さが等しいことが好ましい。これにより、本実施形態に係る半導体回路の製造が容易になる。

本実施形態に係る半導体回路のうち電極パッド近傍の断面構造は、図５に示したように、半絶縁性ＩｎＰ基板２０１上に、ｎ−ＩｎＰコンタクト層２０２−１，２０２−２Ａ，２０２−２Ｂ、有機膜２０８Ａ及び２０８Ｂ、誘電体膜２０９Ａ及び２０９Ｂ、信号電極パッド２２１、および接地電極パッド２２２Ａ及び２２２Ｂが設けられている。信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂの間は、絶縁性を保つため、コンタクト層２０２を貫通する溝部が設けられており、誘電体膜２０９Ａ及び２０９Ｂはこの溝部の底面に設けられている。

半絶縁性ＩｎＰ基板２０１は半導体基板として機能し、コンタクト層２０２−１は第一半導体コンタクト層として機能し、コンタクト層２０２−２Ａ、２０２−２Ｂは第二半導体コンタクト層として機能し、信号電極パッド２２１は第一電極として機能し、接地電極パッド２２２Ａ及び２２２Ｂは第二電極として機能する。

誘電体膜２０９Ａ及び２０９Ｂは、ｎ−ＩｎＰコンタクト層２０２−１とｎ−ＩｎＰコンタクト層２０２−２Ａ及び２０２−２Ｂとが電気的に接続されないように、誘電体膜２０９Ａ及び２０９Ｂの少なくとも一部が除去された欠損部を備える。欠損部は、ｎ−ＩｎＰコンタクト層２０２−１とｎ−ＩｎＰコンタクト層２０２−２Ａ及び２０２−２Ｂとを離間する。欠損部の配置は種々の態様が可能である。

例えば、誘電体膜２０９Ａ及び２０９Ｂは、図５及び図６（Ｃ）に示されたように、ｎ−ＩｎＰコンタクト層２０２−１、ｎ−ＩｎＰコンタクト層２０２−２Ａ及び２０２−２Ｂに接する各領域に欠損部２２９Ａ１，２２９Ａ２，２２９Ｂ１，２２９Ｂ２が配置されている。また、図６（Ａ）及び図６（Ｂ）に示されたように、ｎ−ＩｎＰコンタクト層２０２−１またはｎ−ＩｎＰコンタクト層２０２−２に接する領域に、欠損部２２９が配置されていてもよい。また、図６（Ｄ）に示されたように、誘電体膜２０９Ａ１と誘電体膜２０９Ａ２とを溝部で離間させることで欠損部を形成してもよい。

誘電体膜２０９Ａ及び２０９Ｂは、リーク電流を遮断するために、その一部が除去された欠損部を備える。そのため、誘電体膜２０９Ａ及び２０９Ｂは、信号電極２１１と導通した領域と、接地電極２１２Ａ及び２１２Ｂと導通した領域との間の一部が除去されていれば、リークパスが遮断され、リーク電流を抑制することができる。信号電極２１１と信号電極パッド２２１は導通しており、接地電極２１２Ａ及び２１２Ｂと接地電極パッド２２２Ａ及び２２２Ｂは導通しているため、信号電極パッド２２１と導通した領域と、接地電極パッド２２２Ａ及び２２２Ｂと導通した領域の間の一部が除去されていればよい、と言い換えることもできる。

（半導体回路の製造方法）
図７〜図１５は、本実施形態に係る半導体回路の製造方法の一例を説明する図である。説明の簡略化のため、アーム導波路近傍の製造方法（図中の左側の図面）と電極パッド近傍の製造方法（図中の右側の図面）を、同一の図面を用いて記載する。

まず、半絶縁性ＩｎＰ基板２０１上に、ｎ−ＩｎＰコンタクト層２０２、ｎ−ＩｎＰ下部クラッド層２０３、ｉ型コア層２０４、ｉ−ＩｎＰ層２０５、ｐ−ＩｎＰ上部クラッド層２０６、およびｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓＰ、ｐ−ＩｎＧａＡｓのいずれかからなるコンタクト層２０７を、エピタキシャル成長技術により形成する。次に、コンタクト層２０７の上面に形成したシリコン酸化膜をマスクとして２０３〜２０７の各層をエッチングにより除去し、図７に示すように、リッジ型光導波路であるアーム導波路２１０を形成する。

信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂとを絶縁するため、図８に示すように、コンタクト層２０２を貫通して半絶縁性ＩｎＰ基板２０１の一部を除去し、溝部２３１を形成する。例えば、コンタクト層２０２およびアーム導波路２１０上に塗布したフォトレジストをフォトリソグラフィにより所望の構造にパターニングして、コンタクト層２０２と半絶縁性ＩｎＰ基板２０１の一部をエッチングする。

プラズマＣＶＤ法により、基板上面に誘電体膜２０９−１を形成する。誘電体膜２０９−１の上面にフォトレジスト２３２を塗布し、フォトリソグラフィによりフォトレジストをパターニングする。フォトレジストは、図９に示すように、後にアーム導波路２１０近傍の接地電極２１２を形成する領域、後に信号電極パッド２２１および接地電極パッド２２２Ａ及び２２２Ｂとなる領域、および信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂの間の溝部２３１の一部領域を除去するようにして、パターニングされる。フォトレジスト２３２をマスクとしてＲＩＥ法により誘電体膜２０９−１を除去する。図１０に示すように、誘電体膜２０９−１は、後に接地電極２１２を形成する領域、信号電極パッド２２１および接地電極パッド２２２Ａ及び２２２Ｂとなる領域、および信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂの間の溝部２３１の一部領域が欠損部として除去される。特に、溝部に形成された誘電体膜２０９の一部を欠損部２２９として除去しておくことが、リーク電流の低減に有効となる。

次いで、図１１〜図１３を用いて、アーム導波路２１０の側面に形成された誘電体膜２０９−１の一部を除去しながら、有機膜２０８を堆積させる方法を説明する。図１１に示すように、有機膜２０８−１を、下部クラッド層２０３とｉ型コア層２０４の境界面より下の位置まで堆積する。誘電体膜２０８−１は、例えばスピンコートにより適切な膜厚になるよう形成する。アーム導波路２１０の側面に形成されていた誘電体膜２０９−１は、例えばフッ化水素などをエッチャントとしてウェットエッチングする。あるいは、ドライエッチングにより除去してもよい。

さらに、図１２に示すように、有機膜２０８−２を、下部クラッド層２０３とｉ型コア層２０４の境界面より上の位置まで堆積する。プラズマＣＶＤ法により、有機膜２０８−２の上面に誘電体膜２０９−２を形成する。有機膜２０８−２の上に突出したアーム導波路２１０を覆うように、フォトレジスト２３２をパターニングする。

そして、図１３に示すように、フォトレジスト２３２から露出した誘電体膜２０９−２をウェットエッチングあるいはドライエッチングで除去する。その後、アーム導波路２１０を覆うように、有機膜２０８−３を堆積する。アーム導波路におけるコンタクト層２０７の上面の誘電体膜２０９−２は、フォトリソグラフィによるレジストマスクを用いて、ドライエッチングにより除去する。このような製造方法を用いることにより、アーム導波路２１０の側面であって、下部クラッド層２０３とｉ型コア層２０４との界面近傍の誘電体膜２０９−１のみを欠損部２２９として除去することができ、もってリーク電流の低減が可能になる。

堆積した有機膜２０８（２０８−１〜２０８−３）の一部は、フォトリソグラフィによるレジストマスクを用いて、ＲＩＥ法により除去する。有機膜２０８は、図１４に示すように、アーム導波路２１０と接地電極２１２の間の領域、および溝部２３１の領域を残して除去すればよい。最後に、チタン／金などの下地層を蒸着した後、電解メッキにより金を堆積させ、図１５に示すように、信号電極２１１、接地電極２１２、信号電極パッド２２１、および接地電極パッド２２２Ａ及び２２２Ｂを形成する。

図７〜図１５を用いて説明した上記製造方法では、アーム導波路２１０の側面に設けられた誘電体膜２０９の一部が欠損部２２９として除去されるとともに、溝部２３１に設けられた誘電体膜２０９の一部が欠損部２２９として除去された、図４、図５及び図１５に記載したような断面を有する半導体回路を製造することができる。しかし、誘電体膜２０９は、アーム導波路２１０の側面及び溝部２３１の必ずしも両者を除去しなければならないわけではない。その用途や所望するリーク電流量に応じて、どちらか一方のみの誘電体膜２０９を除去するようにしてもよい。例えば、アーム導波路２１０の側面に設けられた誘電体膜２０９の一部を欠損部２２９として除去する必要がないのであれば、図１１および図１２の工程は省略し、図１３の工程で有機膜２０８を一度に堆積するようにすればよい。

本実施形態に係る半導体回路において、信号電極パッド２２１および接地電極パッド２２２Ａ及び２２２Ｂの間に位置する溝部２３１に設けられた誘電体膜２０９のうち一部を除去して欠損部２２９とする場合、信号電極パッド２２１および接地電極パッド２２２Ａ及び２２２Ｂに接する領域（図５及び図６（Ｃ））、あるいは、信号電極パッド２２１または接地電極パッド２２２Ａ及び２２２Ｂに接する領域のいずれか（図６（Ａ）、図６（Ｂ）及び図１５（Ｂ））を除去することが望ましい。その場合、図９（Ｂ）に示したように、１つの溝部２３１には１つの大きなフォトレジストの島を形成することができる。すなわち、安定したフォトレジストのパターニングが可能になる。その結果、半導体回路の製造工程における歩留まり劣化を抑制することができる。

アーム導波路２１０の側面に設けられた誘電体膜２０９、および溝部２３１に設けられた誘電体膜２０９は、それらに接する有機膜２０８の接着性を向上させるために設けられている。それゆえに、誘電体膜２０９のほぼ全体を除去することは望ましくない。誘電体膜２０９は、電気的な絶縁が可能な程度の幅のみを除去するようにすればよい。

（リーク電流低減効果の説明）
本開示の発明者らは、図３に示した比較例に係る半導体回路と図１５に示した実施形態に係る半導体回路を実際に製造し、リーク電流の低減効果を確認した。実際に製造した半導体回路は、いずれの半導体回路においても、膜厚０．４μｍのｎ−ＩｎＰコンタクト層２０２および膜厚０．４μｍのシリコン酸化膜（誘電体膜２０９）が形成された半絶縁性ＩｎＰ基板２０１を用いている。コンタクト層２０２の上には、金メッキにより信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂが形成されている。信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂに挟まれた領域であって溝部２３１の上の領域には、ベンゾシクロブテン（ＢＣＢ）を材料とする膜厚４．０μｍの有機膜２０８が形成されている。実施形態に係る半導体回路では、信号電極パッド２２１に接した位置にある誘電体膜２０９を１．５μｍの幅だけ除去して欠損部２２９を設け、誘電体膜２０９Ａ及び２０９Ｂと信号電極パッド２２１とを離間した。

図１６は、半導体回路の信号電極パッド２２１と接地電極パッド２２２Ａ及び２２２Ｂとの間に、接地電極２２に対して信号電極２１がマイナスになるように電位差を与えた場合の、リーク電流を測定した結果を示す図である。記号◆は比較例に係る半導体回路に対する測定結果であり、記号■は実施形態に係る半導体回路に対する測定結果である。なお、いずれの半導体回路においても、アーム導波路２１０の側面に設けられた誘電体膜２０９は除去していない。図１６からも明白なとおり、実施形態に係る半導体回路は、電極パッド間に電位差を与えてもリーク電流はほとんど発生しておらず、例えば電位差が−１５〜―２０Ｖの場合では、比較例に係る半導体回路に比べてリーク電流は１／１０以下に低減されている。

以上述べたように、実施形態に係る半導体回路は、誘電体膜２０９のうち、信号電極２１１と導通した領域と、接地電極２１２と導通した領域とを離間する欠損部を備える。そして、このような構成により、信号電極２１１と接地電極２１２との間のリークパスが遮断され、リーク電流を抑制することができるようになる。

１１：入力光導波路
１２：入力側の光カプラ
１３Ａ、１３Ｂ：アーム導波路
１４：出力側の光カプラ
１５：出力光導波路
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ：信号電極
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ、２２Ｆ：接地電極
２０１：半絶縁性ＩｎＰ基板
２０２、２０２−１、２０２−２Ａ、２０２−２Ｂ：コンタクト層
２０３：下部クラッド層
２０４：ｉ型コア層
２０５：ｉ−ＩｎＰ層
２０６：上部クラッド層
２０７：コンタクト層
２０８、２０８Ａ、２０８Ｂ、２０８−１、２０８−２、２０８−３：有機膜
２０９、２０９Ａ、２０９Ｂ、２０９−１、２０９−２：誘電体膜
２１０：アーム導波路
２１１：信号電極
２１２Ａ、２１２Ｂ：接地電極
２２１：信号電極パッド
２２２Ａ、２２２Ｂ：接地電極パッド
２２９、２２９Ａ、２２９Ａ１、２２９Ａ２、２２９Ｂ、２２９Ｂ１、２２９Ｂ２：欠損部
２３１：溝部
２３２：フォトレジスト

Claims (3)

1. 半導体基板と、
   前記半導体基板上に設けられ、溝部で互いに電気的に分離された第一半導体コンタクト層及び第二半導体コンタクト層と、
   前記第一半導体コンタクト層上に設けられた第一電極と、
   前記第二半導体コンタクト層上に設けられた第二電極と、
   前記第一電極と前記第二電極の間の前記溝部上に設けられた有機膜と、
   を備える半導体回路であって、
   前記有機膜と前記溝部との界面の一部に設けられた誘電体膜をさらに備え、
   前記誘電体膜は、前記第一半導体コンタクト層と前記第二半導体コンタクト層とを離間する欠損部を備えることを特徴とする半導体回路。
2. 前記欠損部は、前記第一半導体コンタクト層及び前記第二半導体コンタクト層のうちの少なくとも一方と接して備えられていることを特徴とする
   請求項１に記載の半導体回路。
3. 半導体基板と、
   前記半導体基板上に設けられた下部ｎ型半導体コンタクト層と、
   前記ｎ型下部コンタクト層上に順に積層された、下部ｎ型半導体クラッド層、ｉ型半導体コア層、上部ｉ型半導体クラッド層、上部ｐ型半導体クラッド層、上部ｐ型半導体コンタクト層及び第一電極を有するリッジ型光導波路と、
   前記下部ｎ型半導体コンタクト層上に、前記リッジ型光導波路と分離して設けられた第二電極と、
   前記リッジ型光導波路と前記第二電極との間に設けられた有機膜と、
   を備える半導体回路であって、
   前記有機膜と前記リッジ型光導波路との界面の一部に設けられた誘電体膜をさらに備え、
   前記誘電体膜は、少なくとも前記ｉ型半導体コア層又は前記上部ｉ型半導体クラッド層の一部に接した位置に欠損部を備えることを特徴とする半導体回路。

Images