JP2017204598A5 - - Google Patents

Download PDF

Info

Publication number
JP2017204598A5
JP2017204598A5 JP2016096791A JP2016096791A JP2017204598A5 JP 2017204598 A5 JP2017204598 A5 JP 2017204598A5 JP 2016096791 A JP2016096791 A JP 2016096791A JP 2016096791 A JP2016096791 A JP 2016096791A JP 2017204598 A5 JP2017204598 A5 JP 2017204598A5
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
layer
conductor plate
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016096791A
Other languages
English (en)
Other versions
JP6789667B2 (ja
JP2017204598A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2016096791A priority Critical patent/JP6789667B2/ja
Priority claimed from JP2016096791A external-priority patent/JP6789667B2/ja
Priority to US15/585,511 priority patent/US10116116B2/en
Priority to CN201710334132.1A priority patent/CN107371321B/zh
Publication of JP2017204598A publication Critical patent/JP2017204598A/ja
Publication of JP2017204598A5 publication Critical patent/JP2017204598A5/ja
Application granted granted Critical
Publication of JP6789667B2 publication Critical patent/JP6789667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

プリント回路基板、及び光モジュール
本発明は、プリント回路基板、及び光モジュールに関し、特に、プリント回路基板に配置される差動伝送線路の差動インピーダンスの抑制に関する。
プリント回路基板上に伝送線路が形成され、当該伝送線路を用いて電気信号（例えば、シリアルデータ信号）が伝送される。伝送線路の一例として、マイクロストリップ線路（Micro Strip Line）があり、差動伝送線路をマイクロストリップ線路で実現する場合、接地導体層と、誘電体層を介して配置される１対のストリップ導体層と、を含んで構成される。マイクロストリップ線路は、プリント回路基板の表面に形成することが出来る。プリント回路基板がそれぞれ誘電体層を介して複数の配線層が形成される多層構造を有する場合、プリント回路基板の上表面と下表面それぞれに、マイクロストリップ線路を形成することが出来る。プリント回路基板が搭載される装置を小型化させるために、プリント回路基板に電気部品を高密度に実装する必要が生じている。それゆえ、多層構造を有するプリント回路基板の上表面と下表面それぞれに、差動伝送線路であるマイクロストリップ線路を形成し、それらマイクロストリップ線路をプリント回路基板の内部を積層方向に延伸して接続する需要が高まっている。
プリント回路基板の上表面と下表面それぞれに形成されるマイクロストリップ線路を接続する構造は、差動ビア構造と、差動ビア構造を囲む複数の接地ビアとで構成される。差動ビア構造は、１対のビアホールで、上表面側の１対のストリップ導体と下表面側の１対のストリップ導体とをそれぞれ電気的に接続する。各接地ビアは、ビアホールで、上表面側の接地導体層と下表面側の接地導体層とを、電気的に接続する。差動ビア構造については、例えば、特許文献１乃至特許文献４に開示されている。
特許文献１，２には、プリント回路基板上の差動ビア構造が開示されている。特許文献１においては、内層ランドと内層グラウンド面との間の容量値を調節することで、差動ビア部分のインピーダンスを１００Ω、あるいは９０Ω〜１１７Ωとし、差動伝送線路の差動インピーダンスに近づける技術が述べられている。特許文献２においては、ビア間隔を広げることで差動ビアのインピーダンスを高くする技術が述べられている。
特許文献３，４には、高周波特性に優れた差動ビア構造が開示されており、より正確な構造解析手段として電磁界解析ツールを用いて検討しており、多層セラミック基板上の差動ビア構造が開示されている。多層セラミック基板の製造技術を用いることにより、プリント回路基板に比べ、さらに小型の差動ビア構造の製造が可能となる。特許文献３においては、内層ランドを持たない直径０．１ｍｍの差動ビアをピッチ０．２０５ｍｍ〜０．４ｍｍで配置し、その周りをグラウンドビアで同心円状に囲むことにより、擬似同軸線路を構成している。ピッチの値の調節により差動ビア部分のインピーダンスを１００Ω〜１４５Ωとすることで、差動伝送線路の差動インピーダンスを１００Ωに近づける技術が述べられている。この構造により周波数３０ＧＨｚまでの周波数範囲で良好な差動通過特性が得られることが示されている。特許文献４においては、内層ランドを持たない直径０．１ｍｍ〜０．１３ｍｍの差動ビアをピッチ０．７ｍｍ〜１．０ｍｍで配置し、その周りを８個または１０個のグラウンドビアで囲むことにより、擬似同軸線路を構成している。差動伝送線路の差動インピーダンスは１００Ωであり、この構造により周波数４０ＧＨｚまでの周波数範囲で良好な差動反射特性と差動通過特性が得られることが示されている。
特開２００５−２７７０２８号公報 特開２００４−１４８００号公報 特開２０１５−５６７１９号公報 特開２００９−２１２４００号公報
上記先行技術文献においては、プリント回路基板の上表面と下表面に形成される差動伝送線路の差動インピーダンスが１００Ωであり、これらを接続する差動ビア構造が提示され、差動ビア構造での差動インピーダンスを１００Ωに近づける技術が述べられている。しかしながら、差動インピーダンスが１００Ωより低い差動伝送線路が望まれる場合があるが、上記先行技術文献には特にその記載がない。
発明者らは、差動インピーダンスをより低くする差動ビア構造について検討している。差動ビア構造の単位長さ当たりの合成インダクタンスは、近似的には２Ｌ−Ｍ（数式１）で表すことが出来る。ここで、Ｌは、１対の差動ビアそれぞれの単位長さ当たりの自己インダクタンスであり、Ｍは、１対の差動ビアの単位長さ当たり相互インダクタンスである。差動インピーダンスをより低くするためには、Ｌをより小さく、Ｍをより大きくするのが望ましい。自己インダクタンスをより小さくするためには、差動ビアのビア径をより大きくすればよい。相互インダクタンスをより大きくするためには、１対の差動ビアの中心間距離をより近づければよい。
しかしながら、自己インダクタンスをより小さくするために、差動ビアのビア径をより大きくすれば、ビア径が大きくなることにより、１対の差動ビアの中心間距離を近づけることが困難となる。すなわち、自己インダクタンスの低減と相互インダクタンスの増加とは両立することが出来ず、差動インピーダンスの低減を困難としている。
本発明は、かかる課題に鑑みてなされたものであり、内部を積層方向に延伸する差動伝送線路の低インピーダンス化が実現されるプリント回路基板、及び光モジュールの提供を目的とする。
（１）上記課題を解決するために、本発明に係るプリント回路基板は、積層方向に延伸する積層方向差動伝送線路を備える、プリント回路基板であって、前記積層方向差動伝送線路は、ともに積層方向に延伸する第１信号ビアと第２信号ビアとを含む差動信号ビア対と、各対が、前記第１信号ビアの周縁から基板平面方向を外方へ広がる第１導体板と、前記第１導体板と同一層上にあって前記第１導体板とは離間して、前記第２信号ビアの周縁から前記基板平面方向を外方へ広がる第２導体板と、を含む複数の導体板対と、を含み、前記複数の導体板対は、前記積層方向に沿って、互いに離間して並び、前記第１信号ビアの重心と前記第２信号ビアの重心とを結ぶ重心線分の垂直二等分線に対して、前記複数の導体板対それぞれにおいて、前記第１導体板の外形の重心は前記第１信号ビアの重心より内側に位置し、前記第２導体板の外形の重心は前記第２信号ビアの重心より内側に位置する。
（２）上記（１）に記載のプリント回路基板であって、前記複数の導体板対それぞれにおいて、前記重心線分に対する前記第１導体板の外形の幅は、前記重心線分に沿って、外方から内方へ、同じか広がり、前記重心線分に対する前記第２導体板の外形の幅は、前記重心線分に沿って、外方から内方へ、同じか広がってもよい。
（３）上記（１）又は（２）に記載のプリント回路基板であって、前記複数の導体板対それぞれにおいて、前記第１導体板と前記第２導体板とは、前記垂直二等分線を鋏んで互いに対向し、前記第１導体板の外形と前記第２導体板の外形とは、対向する部分において、前記垂直二等分線に沿って延伸してもよい。
（４）上記（１）乃至（３）のいずれかに記載のプリント回路基板であって、前記複数の導体板対において、前記第１導体板の外形と前記第２導体板の外形それぞれは、前記重心線分に対して、線対称となっていてもよい。
（５）上記（１）乃至（４）のいずれかに記載のプリント回路基板であって、各前記導体板対において、前記第１導体板の外形と前記第２導体板の外形とは、前記垂直二等分線に対して、線対称となっていてもよい。
（６）上記（１）乃至（５）のいずれかに記載のプリント回路基板であって、該基板の上表面側に配置されるとともに、前記積層方向差動伝送線路と電気的に接続される、第１差動伝送線路と、該基板の下表面側に配置されるとともに、前記積層方向差動伝送線路と電気的に接続される、第２差動伝送線路と、をさらに備え、前記第１差動伝送線路は、第１層上に配置されるとともに、前記差動信号ビア対とそれぞれ接して接続される、第１ストリップ導体対と、前記第１層より積層方向下側にある第２層上に配置されるとともに、前記差動信号ビア対を内側に囲う第１貫通穴を有する、第１接地導体層と、を含み、前記第２差動伝送線路は、前記第２層より積層方向下側にある第３層上に配置されるとともに、前記差動信号ビア対を内側に囲う第２貫通穴を有する、第２接地導体層と、前記第３層より積層方向下側にある第４層上に配置されるとともに、前記差動信号ビア対とそれぞれ接して接続される、第２ストリップ導体対と、を含み、前記複数の導体板対は、第１の導体板対と、第２導体板対と、を含み、前記第１の導体板対は、前記第２層上であって前記第１貫通穴の内側に、前記第１接地導体層と離間して配置され、前記第２の導体板対は、前記第３層上であって前記第２貫通穴の内側に、前記第１接地導体層と離間して配置されてもよい。
（７）上記（６）に記載のプリント回路基板であって、前記複数の導体板対は、前記第２層と前記第３層との間にそれぞれ配置される、１以上の層間導体板対をさらに含んでいてもよい。
（８）上記（６）又は（７）に記載のプリント回路基板であって、前記第１ストリップ導体対それぞれは、オープンスタブ部を有していてもよい。
（９）上記（６）又は（７）に記載のプリント回路基板であって、前記第１ストリップ導体対は、平面視して、第１の導体板対を内側に含んでいてもよい。
（１０）上記（６）乃至（９）のいずれかに記載のプリント回路基板であって、前記差動信号ビア対を内側に囲うように並んで配置され、前記第１接地導体層及び前記第２接地導体層にそれぞれ電気的に接続される、複数の接地ビアを、さらに含んでいてもよい。
（１１）本発明に係る光モジュールは、上記（６）乃至（１０）のいずれかに記載のプリント回路基板と、前記プリント回路基板の上表面に配置され、ドライバ差動端子を有する、駆動ＩＣと、前記プリント回路基板の下表面に配置される差動端子と電気的に接続され、電気信号を光信号へ変換する発光素子と、を備える、光モジュールであって、前記第１差動伝送線路は、前記駆動ＩＣのドライバ差動端子と電気的に接続され、前記第２差動伝送線路は、前記差動端子と電気的に接続されてもよい。
（１２）上記（１１）に記載の光モジュールであって、前記発光素子は、直接変調型半導体レーザ素子であってもよい。
本発明により、内部を積層方向に延伸する差動伝送線路の低インピーダンス化が実現されるプリント回路基板、及び光モジュールが提供される。
本発明の第１の実施形態に係る伝送装置及び光モジュールの構成を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の構造の一部を示す模式斜視図である。 本発明の第１の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の一部の断面を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第１の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第１の実施形態に係る光モジュールの構成を示す斜視模式図である。 本発明の第１の実施形態に係る光モジュールの構成を示す斜視模式図である。 本発明の第２の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第２の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第２の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第２の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第３の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第３の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第３の実施形態に係るプリント回路基板の一部の断面を示す模式図である。 本発明の第３の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第３の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第４の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第４の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第４の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第４の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第５の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第５の実施形態に係るプリント回路基板の一部の断面を示す模式図である。 本発明の第５の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第５の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第６の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第６の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第６の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第６の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第７の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第７の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第７の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第８の実施形態に係るプリント回路基板の構造の一部の平面を示す模式図である。 本発明の第８の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 本発明の第８の実施形態に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 比較例１に係る差動ビア構造の断面図である。 比較例１に係る差動ビア構造の特性インピーダンスを示す図である。 比較例２に係る差動ビア構造の断面図である。 比較例２に係る差動ビア構造の特性インピーダンスを示す図である。 比較例１に係るプリント回路基板の構造の一部の平面を示す模式図である。 比較例１に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 比較例１に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 比較例２に係るプリント回路基板の構造の一部の平面を示す模式図である。 比較例２に係るプリント回路基板の構造の一部の平面を示す模式図である。 比較例２に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。 比較例２に係るプリント回路基板に備えられる差動伝送線路の特性を示す図である。
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る伝送装置１及び光モジュール２の構成を示す模式図である。伝送装置１は、プリント回路基板１１を備えている。また、光モジュール２は、プリント回路基板２１を備えている。当該実施形態に係るプリント回路基板は、これらプリント回路基板１１，２１のいずれか又は両方である。
伝送装置１は、ＩＣ１２をさらに備える。伝送装置１は、例えば、大容量のルータやスイッチである。伝送装置１は、例えば交換機の機能を有しており、基地局などに配置される。伝送装置１は、光モジュール２より受信用のデータ（受信用の電気信号）を取得し、ＩＣ１２などを用いて、どこへ何のデータを送信するかを判断し、送信用のデータ（送信用の電気信号）を生成し、プリント回路基板１１を介して、該当する光モジュール２へそのデータを伝達する。
光モジュール２は、送信機能及び受信機能を有するトランシーバであり、電気信号を光信号に変換して光ファイバ３Ａへ送信する光送信器部２３Ａと、光ファイバ３Ｂを介して受信する光信号を電気信号に変換する光受信器部２３Ｂと、を含んでいる。プリント回路基板２１と、光送信器部２３Ａ及び光受信器部２３Ｂとは、それぞれフレキシブル基板２２Ａ，２２Ｂを介して接続されている。プリント回路基板２１より電気信号がフレキシブル基板２２Ａを介して光送信器部２３Ａへ伝送され、光受信器部２３Ｂより電気信号がフレキシブル基板２２Ｂを介してプリント回路基板２１へ伝送される。光モジュール２と伝送装置１とは電気コネクタ５を介して接続される。光素子は、光信号又は電気信号のうち一方から他方へ変換する素子である。電気信号を光信号へ変換する光素子が発光素子であり、光信号を電気信号へ変換する光素子が受光素子である。光送信器部２３Ａは、１又は複数（ここでは、４個）の発光素子を含み、光受信器部２３Ｂは１又は複数（ここでは４個）の受光素子を含んでいる。
当該実施形態に係る伝送システムは、２個以上の伝送装置１と２個以上の光モジュール２と、１個以上の光ファイバ３を含む。各伝送装置１に、１個以上の光モジュール２が接続される。２個の伝送装置１にそれぞれ接続される光モジュール２の間を、光ファイバ３（例えば、光ファイバ３Ａ）が接続している。一方の伝送装置１が生成した送信用のデータが接続される光モジュール２によって光信号に変換され、かかる光信号を光ファイバ３へ送信される。光ファイバ３上を伝送する光信号は、他方の伝送装置１に接続される光モジュール２によって受信され、光モジュール２が光信号を電気信号へ変換し、受信用のデータとして当該他方の伝送装置１へ伝送する。
当該実施形態に係る伝送装置１及び光モジュール２は、ビットレートが１００Ｇｂｉｔ／ｓ級の高速の光ファイバ伝送に対応しており、近年のブロードバンドネットワークの普及と高速化の要請を満たしている。また、当該実施形態に係る光モジュール２は、小型化・低コスト化の要請を満たす光送受信機（光トランシーバモジュール）である。現在、イーサネット（登録商標）系のＭＳＡ（Multi Source Agreement）が主導となっており、当該実施形態に係る光モジュール２は、例えばＱＳＦＰ２８，ＣＦＰ４とのＭＳＡ規格に基づいている。かかる規格では、ケース体積の縮小化・部品数の削減化が進んでいる。また、かかる規格における伝送方式は、４波長の波長多重方式である。光送信器部２３Ａには、それぞれの波長に対応した４個の発光素子（例えば半導体レーザ素子）が用いられている。光モジュールに備えられるプリント回路基板には、送信用が４チャネル、受信用が４チャネルの差動伝送線路が配置される。そのシリアルデータの電気信号の仕様はＯＩＦ ＣＥＩ−２８Ｇに基づいており、各々のチャネルを伝送する電気信号のビットレートは２５Ｇｂｉｔ／ｓ乃至２８Ｇｂｉｔ／ｓのいずれかである。４個の半導体レーザ素子はチャネルごとにドライバ回路により変調駆動される。
半導体レーザ素子として、直接変調型ＤＦＢ−ＬＤ素子（分布帰還型レーザ：Distributed Feedback Laser）を用いるのが、低コスト化と長距離ファイバ伝送特性の点で好適である。ただし、変調駆動電流が比較的大きいため、ドライバ回路の終端抵抗を一般的なインピーダンスの値である５０Ωよりさらに低減させることで、低電圧化、低消費電力化に対応している。現状、直接変調型ＤＦＢ−ＬＤ素子用の駆動ＩＣ（ドライバＩＣ）は、ドライバ回路の終端抵抗を２５Ωとした特殊仕様のＩＣを用いることが標準的になっている。これに伴い、ドライバ出力端子と半導体レーザ素子とを接続する差動伝送線路は差動インピーダンスを５０Ωと、これもまた特殊仕様にする必要がある。
さらに、ＤＦＢ−ＬＤ素子の動作時における直列抵抗成分は、約１０Ωと非常に低いため、駆動ＩＣから出力された差動信号はＤＦＢ−ＬＤ素子で十分な吸収（終端）が出来ず、比較的多くの信号成分がＤＦＢ−ＬＤ素子で反射し、差動伝送線路を介してドライバ回路の終端抵抗で吸収される。差動伝送線路の途中に、不整合箇所がある場合、ＤＦＢ−ＬＤ素子と不整合箇所との間で多重反射が生じ、光変調信号の品位に著しい劣化が引き起こされる。よって、差動伝送線路は、低インピーダンス（５０Ω）であるとともに、反射量が少ないことが望ましい。発明者らの検討によれば、差動伝送線路の差動反射係数ＳＤＤ１１，ＳＤＤ２２を必要とされる周波数範囲内で−２０ｄＢ以下にすれば、ＤＦＢ−ＬＤ素子から出力される光変調信号の品位を十分良好に保つことが可能であるという知見を得ている。周波数範囲は電気信号のビットレートに対応し、例えば２８Ｇｂｉｔ／ｓのビットレートの場合、周波数範囲の上限を２８ＧＨｚとすれば好適である。周波数範囲の下限は、ＤＣカット用容量の必要性によるが、０または数１０ｋＨｚとすれば好適である。
当該実施形態に係るプリント回路基板３１は、積層方向に延伸する積層方向差動伝送線路３２と、該基板の上表面側に配置されるとともに、積層方向差動伝送線路３２と電気的に接続される、第１差動伝送線路３３（図示せず）と、該基板の下表面側に配置されるとともに、積層方向差動伝送線路３２と電気的に接続される、第２差動伝送線路３４（図示せず）と、を備えている。ここで、第１差動伝送線路３３及び第２差動伝送線路３４は、マイクロストリップ線路である。当該実施形態に係るプリント回路基板３１に配置される差動伝送線路の主な特徴は、積層方向差動伝送線路３２の構造にあり、積層方向差動伝送線路３２の差動インピーダンスを５０Ωとすることが出来ている。なお、プリント回路基板３１が有する上表面及び下表面とは、プリント回路基板が有する２つの表面のうち、一方を上表面と、他方を下表面とそれぞれ便宜上呼んでいる。この場合、下表面から上表面を向く方向は、積層方向上向きとなる。反対に、該一方を下表面、該他方を上表面としてもよいのは言うまでもない。この場合、積層方向上向きも反対の向きで定義される。
図２は、当該実施形態に係るプリント回路基板３１の構造の一部を示す模式斜視図である。図２は、積層方向差動伝送線路３２の構造を模式的に表している。積層方向差動伝送線路３２は、差動信号ビア対１０１（図示せず）と、複数の導体板対１０２（図示せず）と、複数の接地ビア１０３（図示せず）と、を含んでいる。差動信号ビア対１０１は、ともに積層方向に延伸する第１信号ビア１１１Ａと第２信号ビア１１１Ｂと、を含んでいる。第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂは、ともに穴（ホール）の内壁に金属メッキを施したビアホール（バイアホール）であり、その断面は円形状を有している。複数の導体板対１０２それぞれは、第１導体板と、第２導体板と、を含んでいる。第１導体板と第２導体板とは、同一層上にあって互いに離間して配置される。第１導体板は、第１信号ビア１１１Ａの周縁から基板平面方向を外方へ広がり、第２導体板は、第２信号ビア１１１Ｂの周縁から基板平面方向を外方へ広がる。複数の導体板対１０２は、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）と、第２導体板対１１６（第１導体板１１６Ａ及び第２導体板１１６Ｂ）と、１以上の層間導体板対１１７（ここでは、６対の第１導体板１１７Ａ及び第２導体板１１７Ｂ）と、を含んでいる。図２に示す通り、複数の導体板対１０２は、積層方向に沿って、互いに離間して並んでいる。複数の接地ビア１０３は、４本の接地ビア１１８Ａ，１１８Ｂ，１１８Ｃ，１１８Ｄを含んでいる。複数の接地ビア１０３それぞれは、差動信号ビア対１０１と同様に、ビアホールである。複数の接地ビア１０３は、差動信号ビア対１０１を内側に囲うように並んで配置されており、さらに、複数の導体板対１０２も内側に囲うように並んで配置されている。
図３Ａ及び図３Ｂは、当該実施形態に係るプリント回路基板３１の構造の一部の平面を示す模式図である。図３Ｃは、当該実施形態に係るプリント回路基板３１の一部の断面を示す模式図である。図３Ｃに、図３ＡのＩＩＩＣ−ＩＩＩＣ線による断面が示されている。当該実施形態に係るプリント回路基板３１は、それぞれ誘電体層を介して複数の配線層が形成される多層構造（ここでは、１０層）のプリント回路基板である。ここでは、１０層の配線層は、プリント回路基板３１の上表面側から下表面側へ（すなわち、積層方向の上側から下側へ）順に、Ｌ１、Ｌ２、・・・、Ｌ１０として、図３Ｃに明示されている。
第１差動伝送線路３３は、マイクロストリップ線路である。第１差動伝送線路３３は、差動信号ビア対１０１とそれぞれ接して接続される、第１ストリップ導体対１０４（図示せず）と、差動信号ビア対１０１を内側に囲う第１貫通穴１１９を有する、第１接地導体層１２６（図３Ｂ参照）と、を含んでいる。第１ストリップ導体対１０４は、上表面側にある配線層である第１層（ここでは、層Ｌ１）に配置される。図３Ａに示す通り、第１ストリップ導体対１０４は１対の導体であり、１対の導体のうち、一方は、ストリップ導体１２１Ａと接続部１２２Ａとを含んでおり、他方は、ストリップ導体１２１Ｂと接続部１２２Ｂとを含んでいる。第１接地導体層１２６は、第１層（層Ｌ１）より積層方向下側にある第２層（層Ｌ２）上に配置される。第１ストリップ導体対１０４（層Ｌ１）を覆って、ソルダーレジスト層１２５が配置され、第１ストリップ導体対１０４（層Ｌ１）と第１接地導体層１２６（層Ｌ２）との間には、誘電体層１２７が配置される。なお、プリント回路基板３１の上表面に、ソルダーレジスト層１２５が配置されているが、多層構造が有する複数の配線層のどこに形成されているかという観点で、第１差動伝送線路３３はプリント回路基板３１の上表面に形成されているとしてよい。
第２差動伝送線路３４は、マイクロストリップ線路である。第２差動伝送線路３４は、差動信号ビア対１０１とそれぞれ接して接続される、第２ストリップ導体対１０５（図示せず）と、差動信号ビア対１０１を内側に囲う第２貫通穴１２９を有する、第２接地導体層１３６と、を含んでいる。第２ストリップ導体対１０５は１対の導体であり、１対の導体のうち、一方は、ストリップ導体１３１Ａ（図示せず）と接続部１３２Ａ（図示せず）とを含んでおり、他方は、ストリップ導体１３１Ｂ（図示せず）と接続部１３２Ｂ（図示せず）とを含んでいる。第２接地導体層１３６は、第２層（層Ｌ２）より積層方向下側にある第３層（層Ｌ９）上に配置される。第２ストリップ導体対１０５は、第３層（層Ｌ９）より積層方向下側にある第４層（層Ｌ１０）に配置される。第２ストリップ導体対１０５（層Ｌ１０）の下側に、ソルダーレジスト層１２５が配置され、第２ストリップ導体対１０５（層Ｌ１０）と第２接地導体層１３６（層Ｌ９）との間には、誘電体層１２７が配置される。なお、第１差動伝送線路３３と同様に、第２差動伝送線路３４はプリント回路基板３１の下表面に形成されているとしてよい。
図３Ａは第１層（層Ｌ１）の配線パタンを示している。ストリップ導体１２１Ａと接続部１２２Ａとは接触して配置されており、一体の導体を構成している。同様に、ストリップ導体１２１Ｂと接続部１２２Ｂとは接触して配置されており、一体の導体を構成している。ストリップ導体１２１Ａ，１２１Ｂはそれぞれ、ストリップ導体幅Ｗを有し、ストリップ導体１２１Ａ，１２１Ｂの内縁間の距離がストリップ導体間隔Ｇとなるよう、互いに離間している。ストリップ導体１２１Ａ，１２１Ｂは、接続部１２２Ａ，１２２Ｂより外方（図３Ａの上向き）へ、それぞれストリップ導体幅Ｗで、互いにストリップ導体間隔Ｇで離間し平行して直線状に延伸している。ここで、ストリップ導体幅Ｗは０．３０ｍｍであり、ストリップ導体間隔Ｇは０．２０ｍｍである。ソルダーレジスト層１２５のうち、第１ストリップ導体対１０４の上面に配置される部分の厚み（第１ストリップ導体対１０４の上面から外気までの距離）は４０μｍであり、比誘電率４．４の誘電体が用いられる。第１層（層Ｌ１）と第２層（層Ｌ２）との層間距離（誘電体層１２７のうち、第１ストリップ導体対１０４の下面と第１接地導体層１２６の上面との間に配置される部分の厚み）は６５μｍであり、誘電体層１２７には、比誘電率３．５の誘電体が用いられる。かかる構成により、第１差動伝送線路の差動インピーダンスは実質的に５０Ωとなっている。なお、ストリップ導体１２１Ａ，１２１Ｂは、図３Ａの縦方向を直線状に延伸している。プリント回路基板３１の上表面に、電気部品が実装されるなど、回路設計により、ストリップ導体１２１Ａ，１２１Ｂは図３Ａの外方において屈曲などしていてもいいのは言うまでもない。第２差動伝送線路３４についても同様である。
接続部１２２Ａ，１２２Ｂは、ストリップ導体１２１Ａ，１２１Ｂと、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ（差動信号ビア対１０１）と、をそれぞれ電気的に接続する。接続部１２２Ａは、第１信号ビア１１１Ａに接続するためのランド部１２３Ａと、第１オープンスタブ部１２４Ａと、を含んでおり、接続部１２２Ｂは、第２信号ビア１１１Ｂに接続するためのランド部１２３Ｂと、第１オープンスタブ部１２４Ｂと、を含んでいる。接続部１２２Ａ，１２２Ｂは、並んで延伸するストリップ導体１２１Ａ，１２１Ｂに対して、それぞれ外側へ広がる第１オープンスタブ部１２４Ａ，１２４Ｂを有するとともに、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂそれぞれの周縁すべてに接触して電気的に接続するランド部１２３Ａ，１２３Ｂを有する。
前述の通り、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂそれぞれの断面は円形状を有しており、円形状の直径は０．１ｍｍである。それゆえ、平面視して、第１信号ビア１１１Ａの円形状の中心は第１信号ビア１１１Ａの重心Ｇ０と一致しており、第２信号ビア１１１Ｂの円形状の中心は第２信号ビア１１１Ｂの重心Ｇ０と一致している。なお、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂはビアホールであり、金属メッキにより形成される薄膜の中空円柱である。第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの中心間距離Ｐｉｔｃｈ（重心間距離）は、１．０ｍｍであり、ランド部１２３Ａ，１２３Ｂは、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂそれぞれの周縁から基板平面を外方へ広がる形状をしており、ランド部１２３Ａ，１２３Ｂの外形の一部（図３Ａの下側）は円弧となっている。また、第１接地導体層１２６は第１貫通穴１１９を有しており、不要なインピーダンス上昇を抑制するために、オープンスタブ回路として機能する第１オープンスタブ部１２４Ａ，１２４Ｂが配置される。第１オープンスタブ部１２４Ａ，１２４Ｂは、ストリップ導体１２１Ａ，１２１Ｂの延伸方向に対して、外側に向けて延伸しており、第１オープンスタブ部１２４Ａ，１２４Ｂの延伸方向は、ストリップ導体１２１Ａ，１２１Ｂの延伸方向に対して垂直である。第１オープンスタブ部１２４Ａ，１２４Ｂのオープンスタブ導体幅Ｗｓ及びオープンスタブ導体長Ｌｓは、電磁界解析計算などによって求めることが出来、当該実施形態では、オープンスタブ導体幅Ｗｓは０．２５ｍｍであり、オープンスタブ導体長Ｌｓは０．６０５ｍｍである。
図３Ｂは第２層（層Ｌ２）の配線パタンを示している。第１接地導体層１２６は、第１貫通穴１１９を有している。第１接地導体層１２６は、平面視して、第１貫通穴１１９を除いて、広く広がる平面層となっている。しかしながら、第１差動伝送線路３３を構成するためには、第１接地導体層１２６が配置される領域は、平面視して、（第１貫通穴１１９を除いて）第１ストリップ導体対１０４と対向する領域と、かかる領域の外側へ広がる領域とを少なくとも含んでいればよい。ここで、中心線ＣＬ１，ＣＬ２を定義する。平面視して、第１信号ビア１１１Ａの中心と第２信号ビア１１１Ｂの中心とを結ぶ線分を中心線ＣＬ１とする。中心線ＣＬ１は、第１信号ビア１１１Ａの重心と第２信号ビア１１１Ｂの重心とを結ぶ重心線分と一致している。また、重心線分の垂直二等分線を中心線ＣＬ２とする。
第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）は、第１接地導体層１２６と同一層（層Ｌ２）上であって、第１貫通穴１１９の内側に、第１接地導体層１２６と離間して配置されている。第１貫通穴１１９の内側であって、第１導体板対１１５が配置されない領域には、誘電体層１２７が配置されており、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）は、第１接地導体層１２６と電気的に分離されている。また、第１導体板１１５Ａ及び第２導体板１１５Ｂは、互いに電気的に分離されている。第１貫通穴１１９は、アンチパッドと呼ばれる開口部であり、第１貫通穴１１９の形状は、第１信号ビア１１１Ａの中心及び第２信号ビア１１１Ｂの中心それぞれを中心として外方（中心線ＣＬ１の両側）に広がる直径０．８ｍｍの２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状である。該長方形の縦方向は中心線ＣＬ２の方向であり、縦の長さは半円の直径である０．８ｍｍである。該長方形の横方向は中心線ＣＬ１の方向であり、横の長さは中心間距離Ｐｉｔｃｈであり、ここでは１．０ｍｍである。第１貫通穴１１９は、第１導体板対１１５（導体板１１５Ａ，１１５Ｂ）の外形との間隔を０．１７５ｍｍとしている。ただし、導体板１１５Ａ，１１５Ｂそれぞれの外形のうち、互いに対向している部分（図３Ｂに示す互いに対向して中心線ＣＬ２の方向に延びる部分）を除いている。
図３Ｃに示す通り、複数の導体板対１０２のうち、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）が第２層（層Ｌ２）に配置され、第２導体板対１１６（第１導体板１１６Ａ及び第２導体板１１６Ｂ）が第３層（層Ｌ９）に配置され、１以上の層間導体板対１１７（６対の第１導体板１１７Ａ及び第２導体板１１７Ｂ）が、第２層と第３層の間にある複数の配線層（ここでは、層Ｌ３から層Ｌ８）にそれぞれ配置される。複数の導体板対１０２それぞれは、平面視して、同じ形状を有しているのが望ましく、当該実施形態に係る複数の導体板対１０２それぞれは、平面視して同じ形状を有している。
ここで、中心線ＣＬ３，ＣＬ４を定義する。複数の配線層それぞれにおける第１信号ビア１１１Ａの中心を貫く直線を中心線ＣＬ３とする。同様に、複数の配線層それぞれにおける第２信号ビア１１１Ｂの中心を貫く直線を中心線ＣＬ４とする。以下、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）の形状について説明するが、他の導体板対の形状についても同様である。
第１導体板１１５Ａは、第１信号ビア１１１Ａの周縁から基板平面方向を外方へ広がるフィン形状を有する小片配線である。第２導体板１１５Ｂは、第２信号ビア１１１Ｂの周縁から基板平面方向を外方へ広がるフィン形状を有する小片配線である。第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの外形は、第１信号ビア１１１Ａの中心及び第２信号ビア１１１Ｂの中心それぞれを中心として外方（中心線ＣＬ１の両側）へ広がる直径を０．４５ｍｍとする２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状を、中心線ＣＬ２を中心線として間隔Ｇａｐ０．１ｍｍで分割した形状である。第１貫通穴１１９と同様に、該長方形の縦方向は中心線ＣＬ２の方向であり、縦の長さは半円の直径である０．４５ｍｍである。該長方形の横方向は中心線ＣＬ１の方向であり、横の長さは中心間距離Ｐｉｔｃｈとなる１．０ｍｍである。すなわち、第１導体板１１５Ａの外形は、直径を０．４５ｍｍとする半円と、縦が０．４５ｍｍ横が０．４５ｍｍの正方形と、を接続した形状であり、第２導体板１１５Ｂの外形は、中心線ＣＬ２に対して、第１導体板１１５Ａの外形を線対称で移動させた形状である。
第１導体板１１５Ａの外形及び第２導体板１１５Ｂの外形それぞれの重心Ｇ１が、図３Ｂに示されている。なお、第１信号ビア１１１Ａ（第２信号ビア１１１Ｂ）は、第１導体板１１５Ａ（第２導体板１１５Ｂ）の外形より内側に完全に含まれている。すなわち、第１導体板１１５Ａ（第２導体板１１５Ｂ）は、第１信号ビア１１１Ａ（第２信号ビア１１１Ｂ）の周縁から基板平面方向（層Ｌ２の平面方向）をすべて（３６０°）の外方へ広がって形成されている。それにより、第１導体板１１５Ａ（第２導体板１１５Ｂ）は、第１信号ビア１１１Ａ（第２信号ビア１１１Ｂ）より、中心線ＣＬ２に向けてより内側にも延びており、間隔Ｇａｐは、第１信号ビア１１１Ａと第２信号ビア１１１Ｂとの最小距離（Ｐｉｔｃｈ−Ｄ）より小さくなっている。なお、第２層（層Ｌ２）における第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径Ｄはともに０．２ｍｍである。
差動伝送線路の特性を向上させるために、第１導体板１１５Ａの外形と第２導体板１１５Ｂの外形それぞれは、重心線分（中心線ＣＬ１）に対して、線対称となっているのが望ましいが、実質的に線対称となっていればよい。この場合、第１導体板１１５Ａの外形と第２導体板１１５Ｂの外形それぞれの重心は、中心線ＣＬ１上に位置する。また、差動伝送線路の特性を向上させるために、第１導体板１１５Ａの外形と第２導体板１１５Ｂの外形とは、垂直二等分線（中心線ＣＬ２）に対して、線対称となっているのが望ましいが、実質的に線対称となっていればよい。
第２差動伝送線路３４に備えられる、第２ストリップ導体対１０５及び第２接地導体層１３６は、積層方向差動伝送線路３２の積層方向の中点を貫く基板平面における中心線ＣＬ１に対して、第１ストリップ導体対１０４及び第１接地導体層１２６を１８０°回転移動させたものと一致する。ここで、積層方向差動伝送線路３２の積層方向の中点とは、第１層と第４層との層間を２分する平面（又は、第２層と第３層との層間を２分する平面）における中心線ＣＬ１である。
第３層（ここでは層Ｌ９）に配置される第２接地導体層１３６の形状は図３Ｂに示す第２層（ここでは層Ｌ２）に配置される第１接地導体層１２６の形状と同じであり、第２貫通穴１２９の形状は図３Ｂに示す第１貫通穴１１９の形状と同じである。また、前述の通り、同一層（ここでは層Ｌ９）上に配置される第２導体板対１１６（第１導体板１１６Ａ及び第２導体板１１６Ｂ）の形状は、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）の形状と同じである。
複数の接地ビア１０３は、第１接地導体層１２６及び第２接地導体層１３６とそれぞれ接触して電気的に接続される。前述の通り、複数の接地ビア１０３は、差動信号ビア対１０１及び複数の導体板対１０２を内側に囲うように並んで配置されており、当該実施形態に係る複数の接地ビア１０３は、長方形（矩形）の頂点にそれぞれその中心が位置する４本の接地ビア１１８Ａ，１１８Ｂ，１１８Ｃ，１１８Ｄである。接地ビアと信号ビアとの距離は、適用する基板製造プロセスの設計ルール内で、なるべく小さくするのが望ましい。該長方形では、縦（中心線ＣＬ２に沿う辺）の長さが１．２３ｍｍであり、横（中心線ＣＬ１に沿う辺）の長さが１．５２５ｍｍである。
第４層（ここでは層Ｌ１０）に配置される第２ストリップ導体対１０５の形状は、図３Ａに示す第１層（ここでは層Ｌ１）に配置される第１ストリップ導体対１０４の形状を、ＩＩＩＣ−ＩＩＩＣ線に対して線対称に移動させたものである。なお、ＩＩＩＣ−ＩＩＩＣ線は、第１信号ビア１１１Ａの中心及び第２信号ビア１１１Ｂの中心を貫いている。第２ストリップ導体対１０５に含まれるストリップ導体１３１Ａの形状及び接続部１３２Ａの形状は、図３Ａに示すストリップ導体１２１Ａの形状及び接続部１２２Ａの形状にそれぞれ対応している。同様に、第２ストリップ導体対１０５に含まれるストリップ導体１３１Ｂ及び接続部１３２Ｂそれぞれの形状は、図３Ａに示すストリップ導体１２１Ｂ及び接続部１２２Ｂの形状にそれぞれ対応している。接続部１３２Ａ，１３２Ｂはそれぞれランド部１３３Ａ，１３３Ｂ（ともに図示せず）と、第２オープンスタブ部１３４Ａ，１３４Ｂ（ともに図示せず）を含んでいる。ランド部１３３Ａ（１３３Ｂ）の形状及び第２オープンスタブ部１３４Ａ（１３４Ｂ）の形状は、図３Ａに示すランド部１２３Ａ（１２３Ｂ）の形状及び第１オープンスタブ部１２４Ａ（１２４Ｂ）の形状にそれぞれ対応している。よって、第１差動伝送線路３３と第２差動伝送線路３４とは、平面視して、図３Ａ及び図３Ｂの縦方向に直線状に延伸している。
１以上の層間導体板対１１７（ここでは、６対の第１導体板１１７Ａ及び第２導体板１１７Ｂ）が、第２層（層Ｌ２）と第３層（層Ｌ９）との間に、配置されている（層Ｌ３〜層Ｌ８）。１以上の層間導体板対１１７それぞれの第１導体板１１７Ａの外形及び第２導体板１１７Ｂの外形は、第１導体板対１１５の第１導体板１１５Ａの外形及び第２導体板１１５Ｂの外形と、平面視して、それぞれ一致している。
当該実施形態に係るプリント回路基板３１の特徴は、積層方向差動伝送線路３２の構造にある。複数の導体板対１０２それぞれにおいて、重心線分の垂直二等分線（中心線ＣＬ２）に対して、第１導体板の外形の重心Ｇ１は第１信号ビア１１１Ａの重心Ｇ０よりも内側に位置し、第２導体板の外形の重心Ｇ１は第２信号ビア１１１Ｂの重心Ｇ０よりも内側に位置することにある。複数の導体板対１０２それぞれがかかる構成を有することにより、積層方向差動伝送線路３２が差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ）のみで構成される場合に比べて、積層方向差動伝送線路３２の差動インピーダンスをより低いものとすることが出来る。
複数の導体板対１０２それぞれにおいて、重心線分（中心線ＣＬ１）に対する第１導体板の外形の幅（中心線ＣＬ２に沿う長さ）は、重心線分（中心線ＣＬ１）に沿って、外方から内方へ、同じか広がっているのが望ましい。同様に、第２導体板の外形の幅は、重心線分に沿って、外方から内方へ、同じか広がっているのが望ましい。すなわち、第１導体板（第２導体板）の外形の幅の外方から内方への変化分は０以上である。当該実施形態において、第１導体板（第２導体板）の外形の幅は、外方から内方へ、半円部分を０から徐々に広がり（単調増加）、さらに、長方形部分において一定（同じ）となっている。複数の導体板対１０２それぞれがかかる外形を有することにより、限られた領域に配置される第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１を、第１信号ビア１１１Ａの重心Ｇ０及び第２信号ビア１１１Ｂの重心Ｇ０より、それぞれ容易に内側へ位置させることが出来る。また、重心Ｇ１と重心Ｇ０との距離を容易に大きくすることが出来る。
複数の導体板対１０２それぞれにおいて、第１導体板と第２導体板とは、垂直二等分線（中心線ＣＬ２）を鋏んで互いに対向し、第１導体板の外形と第２導体板の外形とは、対向する部分において、垂直二等分線（中心線ＣＬ２）に沿って延伸するのが、さらに望ましい。前述の通り、当該実施形態において、第１の導体板対１１５において、第１導体板１１５Ａの外形は内側に正方形（又は長方形）状を含み、第２導体板１１５Ｂの外形は内側に正方形（又は長方形）状を含んでいる。第１導体板１１５Ａは、当該正方形状の中心線ＣＬ２を望む辺にて、中心線ＣＬ２を鋏んで、第２導体板１１５Ｂの当該正方形状の中心線ＣＬ２を望む辺に対して対向しており、当該２本の辺は、間隔Ｇａｐで互いに平行に、垂直二等分線（中心線ＣＬ２）に沿って直線状に延伸している。複数の導体板対１０２それぞれがかかる形状を有することにより、限られた領域に配置される第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１を、さらに内側へ位置させることが出来る。ここで、第１導体板１１５Ａの外形と第２導体板１１５Ｂの外形とが互いに対向する直線部分の長さＷｆは、０．４５ｍｍである。
当該実施形態において、複数の導体板対１０２それぞれの第１導体板の外形及び第２導体板の外形は対称性が高く、第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１は、ともに中心線ＣＬ１上に位置しているのが望ましいが、これに限定されることはない。第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１が、中心線ＣＬ１上に位置していない場合であっても、中心線ＣＬ１を座標軸として、中心線ＣＬ１に沿う位置が、第１信号ビア１１１Ａ（第２信号ビア１１１Ｂ）の重心Ｇ０より、内側にあればよい。
以下に、当該実施形態に係るプリント回路基板３１の製造方法を、主に図３Ｃに示す断面を示す模式図を用いて説明する。前述の通り、プリント回路基板３１は多層構造（ここでは、１０層）のプリント回路基板であり、例えばビルドアップ工法により、プリント回路基板３１を作製することが出来る。第１に、誘電体層１３８を間に挟みながら、第２層（ここでは、層Ｌ２）から第３層（ここでは、層Ｌ９）までの配線層（導体層）を、逐次、パタニングしてウエハース状に積層し、硬化させる。１０層の配線層それぞれには銅箔を用いるが、銅箔に限定されることはない。配線層として用いるにふさわしい材質であれば、他の金属であっても、金属以外の物質であってもよい。誘電体層１３８を、ガラス布基材とエポキシ樹脂からなる材料（ガラスエポキシ樹脂）を用いて形成し、ここでは、その材料の比誘電率を３．５とする。なお、本明細書において、同一層上に配置されるとは、多層構造の複数の配線層のうち、同一の配線層に属することを指す。配線層をパタニングすることにより、例えば、第２層（層Ｌ２）において、第１接地導体層１２６と、第１導体板１１５Ａと、第２導体板１１５Ｂとが、同一層上に配置される。
第２に、差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ）、及び複数の接地ビア１０３（４本の接地ビア１１８Ａ，１１８Ｂ，１１８Ｃ，１１８Ｄ）が形成される位置に、ドリルにより垂直に直径Ｄ０．２ｍｍの円形のドリル穴を穿ち、ドリル穴の側面に銅メッキを施すことでビアホール（バイアホール）を形成する。これらの円筒状の銅からなる６本のビアの内部には樹脂１３９を封入し、差動信号ビア対１０１のためのビアホールの上下には銅メッキにより蓋を形成する。なお、ここでは、銅メッキを施すことによりビアホールを形成しているが、銅メッキに限定されることはなく、他の金属のメッキであってもよい。
第３に、第２層（層Ｌ２）及び第３層（層Ｌ９）のそれぞれ外側（図３Ｃの上側及び下側）に、誘電体層１２７を形成し、誘電体層１２７を間に挟んで、第１層（層Ｌ１）及び第４層（層Ｌ１０）をそれぞれ形成する。第２層（層Ｌ２）及び第３層（層Ｌ９）において、配線層が形成されない領域を埋め込むよう、誘電体層１２７が配置される。誘電体層１２７を、ガラス布基材とエポキシ樹脂からなる材料（ガラスエポキシ樹脂）を用いて形成し、ここでは、その材料の比誘電率を３．５とし、誘電体層１２７の厚さをそれぞれ６５μｍとする。差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ）が形成される位置に、レーザにより垂直に直径０．１ｍｍの円形の（微細な）レーザ穴を穿ち、レーザ穴の側面に銅メッキを施すことでビアホール（バイアホール）を形成する。すなわち、レーザビアを形成する。レーザビアにより、差動信号ビア対１０１において、第１層（層Ｌ１）と第２層（層Ｌ２）との層間接続、及び第４層（層Ｌ１０）と第３層（層Ｌ９）との層間接続が、それぞれなされる。なお、当該実施形態に係る第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂは、層Ｌ２から層Ｌ９は、ドリルによるビア（ホールの直径Ｄは０．２ｍｍ）であり、層Ｌ１から層Ｌ２、及び層Ｌ９から層Ｌ１０は、レーザビア（ホールの直径は０．１ｍｍ）である。また、ドリルによるビアとレーザビアとの間は、銅メッキにより蓋がされている。
プリント回路基板３１の厚さは、約１ｍｍとするのが好適である。複数の配線層（層Ｌ１〜層Ｌ１０）それぞれの導体（配線）の厚さは、適用する基板製造プロセスに依るが、１８μｍ〜３７μｍとするのが好適である。上表面側及び下表面側それぞれのソルダーレジスト層１２５を、回路パタンを保護するために、膜状となるように塗布することにより形成する。ソルダーレジスト層１２５を、熱硬化性エポキシ樹脂インクを用いて形成するのが好適であり、ソルダーレジスト層１２５（の膜）の厚さは３０μｍ〜５０μｍとするのが好適である。以上の製造行程により、当該実施形態に係るプリント回路基板３１が作製される。
図４Ａ及び図４Ｂは、当該実施形態に係るプリント回路基板３１に備えられる差動伝送線路の特性を示す図である。図４Ａは、三次元電磁界解析を利用したＴＤＲ（Time Domain Reflectometry：時間領域反射率測定）法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。プリント回路基板３１の上表面及び下表面にそれぞれ配置される第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図４Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３５ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜２６．５ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係る差動伝送線路は、積層方向差動伝送線路３２においても、差動インピーダンスを５０Ωに近い値にすることが実現出来ている。
図５Ａ及び図５Ｂは、当該実施形態に係る光モジュール２の構成を示す斜視模式図である。図５Ａは光モジュール２の外観図を、図５Ｂは光モジュール２のうち内部に搭載される主要部品を、それぞれ示している。前述の通り、光モジュール２は、ビットレートが１００Ｇｂｉｔ／ｓ級の光送受信機であり、ここでは、ＱＳＦＰ２８とのＭＳＡ規格に基づいている。図５Ａに示すように、光モジュール２は、ケース６１と、ラッチ６２と、プルタブ６３と、プリント回路基板２１と。を含んでいる。プリント回路基板２１は、当該実施形態に係るプリント回路基板３１によって構成される。これら主要部品が、光モジュール２の外形を構成する。ケース６１は、亜鉛などの金属を用いてダイカストすることにより、成型加工して形成される。ラッチ６２は、ステンレスなどの金属を用いて板金加工して形成される。プルタブ６３は、熱可塑性エラストマーを用いて射出成形して形成される。以上の各部品をこれらの方法によりそれぞれ形成するのが、低コスト化の点で好適である。
次に、図５Ｂを用いて、光モジュール２のケース６１の内部に搭載される主要部品について説明する。図１に示す通り、光モジュール２は、プリント回路基板２１と、フレキシブル基板２２Ａ，２２Ｂと、光送信器部２３Ａと、光受信器部２３Ｂと、を含んでいる。光送信器部２３Ａは、それぞれの波長に対応する４個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂ，６５Ｃ，６５Ｄを含んでいる。フレキシブル基板２２Ａは、４個のサブフレキシブル基板６６Ａ，６６Ｂ，６６Ｃ，６６Ｄを含んで構成される。各ＴＯ−ＣＡＮ型ＴＯＳＡの直径サイズは、ここでは３．８ｍｍである。各ＴＯ−ＣＡＮ型ＴＯＳＡに、１個の半導体レーザ素子が搭載される。ここで、半導体レーザ素子は、直接変調型のＤＦＢ−ＬＤ素子が用いられている。４個のＴＯ−ＣＡＮ型ＴＯＳＡが上下２列に並んで配置されており、上段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂは、サブフレキシブルプリント基板６６Ａ，６６Ｂをそれぞれ介して、プリント回路基板２１の上表面（図５Ｂに示す上側の表面）に接続される。下段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ｃ，６５Ｄは、サブフレキシブルプリント基板６６Ｃ，６６Ｄをそれぞれ介して、プリント回路基板２１の下表面（上表面とは反対側の表面）に接続される。かかる構成により、ＱＳＦＰ２８とのＭＳＡ規格のケース６１の内部の空間に実装が可能となる。
図５Ｂに示す通り、プリント回路基板２１の上表面に、２個のＩＣ６８，６９が搭載されている。ＩＣ６８は、送信側用の４チャネルのＣＤＲ回路と４チャネルのドライバ回路を集積化した駆動ＩＣである。ＩＣ６８の４チャネル分のドライバ出力端子（ドライバ差動端子）のうち、２チャンネル分のドライバ出力端子は、プリント回路基板２１の上表面に配置される２チャネル分の差動伝送線路それぞれの一端に接続され、該２チャネル分の差動伝送線路の他端は、サブフレキシブルプリント基板６６Ａ，６６Ｂそれぞれの一端に接続される。サブフレキシブルプリント基板６６Ａ，６６Ｂの他端は、上段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂそれぞれの信号入力端子に接続される。よって、ＩＣ６８の該２チャネル分のドライバ出力端子より出力される出力信号は、該２チャネル分の差動伝送線路、及びサブフレキシブルプリント基板６６Ａ，６６Ｂをそれぞれ伝搬し、上段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂの信号入力端子へそれぞれ入力される。なお、該２チャネル分の差動伝送線路の差動モードにおける特性インピーダンスは４０Ω〜６０Ωの範囲にあるのが望ましく、５０Ωであるのがさらに望ましい。
ＩＣ６８の４チャネル分のドライバ出力端子のうち、他の２チャンネル分のドライバ出力端子は、当該実施形態に係る２チャンネル分の差動伝送線路それぞれの一端に接続される。当該実施形態に係る差動伝送線路は、前述の通り、第１差動伝送線路３３と、積層方向差動伝送線路３２と、第２差動伝送線路３４と、を含む。すなわち、当該実施形態に係る差動伝送線路の一端（第１差動伝送線路３３の端）はプリント回路基板２１の上表面に配置され、当該実施形態に係る差動伝送線路の他端（第２差動伝送線路３４の端）は下表面に配置され、プリント回路基板２１の下表面に配置される接続端子（差動端子）を介して、サブフレキシブルプリント基板６６Ｃ，６６Ｄそれぞれの一端に、接続される。サブフレキシブルプリント基板６６Ｃ，６６Ｄの他端は、下段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ｃ，６５Ｄそれぞれの信号入力端子に接続される。よって、ＩＣ６８の該他の２チャネル分のドライバ出力端子より出力される出力信号は、当該実施形態に係る該２チャネル分の差動伝送線路（該他の２チャネル分の差動伝送線路）、及びサブフレキシブルプリント基板６６Ｃ，６６Ｄをそれぞれ伝搬し、下段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ｃ，６５Ｄの信号入力端子へそれぞれ入力される。光モジュール２の光送信器部２３Ａは、４個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂ，６５Ｃ，６５Ｄそれぞれの出力側に接続される光合波器（図示せず）をさらに備える。４個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂ，６５Ｃ，６５Ｄそれぞれが出力する光変調信号を光合波器は合波して、波長多重光変調信号を、接続される光ファイバ３Ａへ出力する。なお、当該実施形態に係る該２チャネル分の差動伝送線路の差動モードにおける特性インピーダンスも４０Ω〜６０Ωの範囲にあるのが望ましく、５０Ωであるのがさらに望ましい。光モジュール２の光送信側をこのような構成にすることにより、下段２個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ｃ，６５Ｄに内蔵されるＤＦＢ−ＬＤ素子から出力される光変調信号の品位を十分良好に保つことが出来る。
当該実施形態に係る光モジュール２は、プリント回路基板２１の上表面に配置され、ドライバ差動端子（ドライバ出力端子）を有する送信用駆動ＩＣ（ＩＣ６８）を含み、光モジュール２の光送信器部２３Ａは複数の直接変調型半導体レーザ素子（特に、直接変調型のＤＦＢ−ＬＤ素子）を含んでいる。複数の直接変調型半導体レーザ素子のうち少なくとも１の直接変調型半導体レーザ素子は、フレキシブル基板２２Ａなどを介して、プリント回路基板２１の下表面に配置される差動端子と電気的に接続される。第１差動伝送線路３３は、送信用駆動ＩＣのドライバ差動端子と電気的に接続され、第２差動伝送線路３４は、プリント回路基板２１の下表面に配置される差動端子と電気的に接続される。これにより、送信用駆動ＩＣと直接変調型半導体レーザ素子とが、当該実施形態に係る差動伝送線路を介して、電気的に接続されることとなる。当該実施形態において、直接変調型半導体レーザ素子は直接変調型のＤＦＢ−ＬＤ素子としたが、これに限定されることなく、他の半導体レーザ素子であってもよい。また、発光素子は、直接変調型半導体レーザ素子に限定されることはなく、他の半導体レーザ素子であってもよいし、他の発光素子であってもよい。
光モジュール２の光受信器部２３Ｂは、４個の受光素子が内蔵される４チャネルＲＯＳＡ６７を含んでいる。ここで、受光素子はＰＤ（Photo Diode）素子である。４チャネルＲＯＳＡ６７は、フレキシブル基板２２Ｂの一端に接続される。フレキシブル基板２２Ｂの他端は、プリント回路基板３１の上表面に配置される４チャネル分の差動伝送線路それぞれの一端に接続され、該４チャネル分の差動伝送線路の他端は、ＩＣ６９の４チャネル分のＣＤＲ信号入力端子に接続される。ＩＣ６８は、受信側用の４チャネルのＣＤＲ回路を集積化したＩＣであり、プリント回路基板３１の上表面に配置される。４チャネルＲＯＳＡ６７の出力信号は、フレキシブルプリント基板２２Ｂに配置された４チャネル分の差動線路、及びプリント回路基板３１の上表面に配置される４チャネル分の差動伝送線路を介して、ＩＣ６９のＣＤＲ信号入力端子へそれぞれ入力される。該４チャネル分の差動伝送線路の差動モードにおける特性インピーダンスは通常１００Ωのものを用いる。
現在、実現されている主な光モジュール（光送受信機）では、ケース体積の縮小化に対応するために、送信系を４個の半導体レーザ及び光マルチプレクサを含む光学系を集積した１個の４チャネルＴＯＳＡと、４個のドライバ回路及び４個のＣＤＲ回路を集積化した１個の駆動ＩＣと、を含んで構成することにより、実装面積を縮小する工夫がなされている。４チャネルＴＯＳＡは、パッケージとして金属と多層セラミックからなる気密パッケージを必要とするため、比較的高価であり、光モジュールの価格低減が困難である。一方、ＳＦＰ＋，ＸＦＰとのＭＳＡ規格の１０Ｇｂｉｔ／ｓ級の光モジュールでは、価格低減が進み、成熟期のほとんどの製品においてはパッケージにＴＯ−ＣＡＮ構造を用い、１個の半導体レーザを搭載した廉価なＴＯＳＡを適用している。１００Ｇｂｉｔ／ｓ級の光モジュールにおいても、価格低減の可能なＴＯ−ＣＡＮ型ＴＯＳＡの適用が光モジュールを低コスト化する上で非常に望ましい。
当該実施形態に係る光モジュール２では、図５Ｂに示す通り、４個のＴＯ−ＣＡＮ型ＴＯＳＡが上下２列に並んで配置されている。かかる配置とすることにより、ＱＳＦＰ２８とのＭＳＡ規格のケース６１の内部に実装することが可能となる。前述の通り、ＩＣ６８の出力端子と４個のＴＯ−ＣＡＮ型ＴＯＳＡ６５Ａ，６５Ｂ，６５Ｃ，６５Ｄとをそれぞれ接続する差動伝送線路のうち、半数の差動伝送線路は、積層方向に延伸する積層方向差動伝送線路を含むこととなる。差動インピーダンスを４０Ω〜６０Ω、望ましくは５０Ωという低インピーダンスの差動伝送線路を、信号の反射量を極めて低く抑えながら接続し、光変調出力の品位を十分良好に保つ構造を提供することが可能であり、低コスト化と高密度化・小型化に適した光モジュールを実現することが出来、当該実施形態に係るプリント回路基板３１は好適である。
また、ＱＳＦＰ２８とのＭＳＡ規格では、光モジュールの外部接続用端子は、プリント回路基板の上表面に送信用の２チャネルと受信用の２チャネルの端子が、プリント回路基板の下表面に送信用の２チャネルと受信用の２チャネルの端子が、それぞれ配置される仕様になっている。プリント回路基板の高密度化に対応するために、４チャネル用の４個のＣＤＲ回路を集積したＩＣを用いるのが望まれる。この場合、送信用ＩＣ（ＣＤＲ回路）の入力端子と外部接続用端子とを接続する差動伝送線路、及び受信用ＩＣ（ＣＤＲ回路）の出力端子と外部接続用端子とを接続する差動伝送線路のうち、半数の差動伝送線路は、積層方向に延伸する積層方向差動伝送線路を含むこととなり、当該実施形態に係るプリント回路基板３１は好適である。
当該実施形態に係るプリント回路基板３１において、複数の接地ビア１０３（４本の接地ビア１１８Ａ，１１８Ｂ，１１８Ｃ，１１８Ｄ）が、差動信号ビア対１０１を内側に囲うように並んで配置されていることにより、差動信号ビア対１０１に起因する不要電磁波の発生を十分低く抑える事が出来、信号ビアを有する複数のチャネル間のクロストークを抑制することが出来る。よって、プリント回路基板上に信号ビアを有する複数のチャネルが配置されている場合、当該実施形態に係るプリント回路基板３１は、チャネル間クロストークに起因したドライバ出力信号の品位劣化を抑制することが出来、光送信器部２３Ａから出力される光変調信号の品位を十分良好に保つことが可能である。特に、ＤＦＢ−ＬＤ素子を発光素子として用いる場合に、当該実施形態に係るプリント回路基板３１は顕著な効果を奏する。
当該実施形態に係るプリント回路基板３１は、現在広く普及している低コストで量産性に優れた多層構造のプリント回路基板作成技術を用いて、作製されている。複数の導体板対１０２それぞれの第１導体板及び第２導体板は、差動信号ビア対１０１の周縁より外方へ広がる形状を有しているので、ドリルの外径及び精度に鑑みても、歩留まりよくドリルによって穴を形成することが出来る。層２〜層９の間の差動信号ビア対１０１をドリルによって形成することにより、作製行程の簡素化、短時間化、低コスト化を実現する。
当該実施形態において、誘電体層１２７，１３８を比誘電率３．５のガラス布基材とエポキシ樹脂からなる材料としたが、これに限定されることはなく、比誘電率の値もこれに限定されることはない。例えば、代表的で比較的安価なＦＲ４やＦＲ５を材料として用いて、比誘電率を４．０〜４．８としてもよい。また、高周波における損失をより低減する目的で、ガラス布基材とＰＴＦＥ（ポリテトラフルオロエチレン）からなる材料を用いて、比誘電率は２．０〜２．３としてもよい。
当該実施形態に係るプリント回路基板３１において、複数の導体板対１０２それぞれの形状（配線パタン形状）を同一形状としている。同一形状とすることにより、設計パラメータを少なくして設計を容易にするという観点で望ましいが、同一形状のものに限定されなくてもよい。複数の導体板対１０２それぞれの第１導体板及び第２導体板が、上述の条件を満たしていれば、層ごとに異なる形状としてもよい。
発明者らは、当該実施形態に係るプリント回路基板３１の積層方向差動伝送線路３２のメカニズムについて考察しており、以下にそのメカニズムについて説明する。まず、一定の断面形状と無限大の長さを持つ、理想的な差動ビア構造について、インピーダンスの低減に有効な形状について検討する。なお、理想的な差動ビア構造において、差動ビアは１対の導体柱である。しかしながら、差動伝送線路を伝送する信号が、１０ＧＨｚ〜２５ＧＨｚといった範囲の周波数成分において、電磁波が浸透する厚さ（表皮厚）はビアホールの厚みより一般に十分に薄いので、導体柱とビアホールとの間に実質的な特性差はない。
図２０Ａは、比較例１に係る差動ビア構造の断面図であり、図２０Ｂは、比較例１に係る差動ビア構造の特性インピーダンスＺｄｉｆｆを示す図である。比較例１に係る差動ビア構造の断面は円形状を有し、２つのビアの円形の直径ＤＶ（Diameter of via）が等しい。２つのビアの最短距離が間隔Ｇａｐである。図２０Ｂは、比較例１に係る差動ビア構造の差動モードにおける特性インピーダンスＺｄｉｆｆの計算結果であり、間隔Ｇａｐが０．１ｍｍ、０．２ｍｍ、０．３ｍｍの場合について、異なる直径ＤＶにおける特性インピーダンスＺｄｉｆｆがそれぞれ示されている。比較例１に係る差動ビア構造は、一般的なドリルビアに対応しており、ここで、ビアは理想的な金属（良導体）、ビアの周辺は比誘電率３．５の誘電体と、周囲に接地導体はないと仮定している。特性インピーダンスＺｄｉｆｆの値は電磁界解析ツールにより算出している。
比較例１に係る差動ビア構造の特性インピーダンスＺｄｉｆｆを低減させるには、図２０Ｂに示す通り、ビアの間隔Ｇａｐを縮小させる方法と、２つのビアの直径ＤＶを拡大させる方法と、が考えられる。特性インピーダンスＺｄｉｆｆを５０Ωとするには、例えば、間隔Ｇａｐを０．２ｍｍ、ビアの直径ＤＶを０．６ｍｍとすればよい。しかしながら、ビアの直径ＤＶを０．６ｍｍまで拡大するには、比較的大きな面積が必要となり、高密度化が難しいことがわかる。ビアの間隔Ｇａｐをさらに低減出来れば、計算上は、より小さな直径ＤＶのビアで５０Ωの特性インピーダンスＺｄｉｆｆが得られる。しかしながら、プリント回路基板の作製工程おいては、ドリル加工により間隔を充填するガラス布基材とエポキシ樹脂からなる材料が容易に破断されるため、間隔Ｇａｐのさらなる縮小は現実的ではなく、非常に困難である。また、図２０Ｂに示す曲線の傾きが緩やかであり、ビアの直径ＤＶを拡大させても、特性インピーダンスＺｄｉｆｆの変化量が小さい。５０Ωよりさらに低いインピーダンス、例えば特性インピーダンスＺｄｉｆｆを４０Ωとするには、ビアの直径ＤＶを０．９ｍｍ以上とする必要があり、比較例１に係る差動ビア構造で低インピーダンスとするのは難しい。
図２１Ａは、比較例２に係る差動ビア構造の断面図であり、図２１Ｂは、比較例２に係る差動ビア構造の特性インピーダンスＺｄｉｆｆを示す図である。差動ビア構造の断面形状を工夫することにより、低インピーダンスを実現出来るか、検討する。ビオ−サバールの法則の示す概念的な方向性を考察すると、以下のいずれかが必要である。（１）導体断面（平均半径）を大きくして、自己インダクタンスを低減させる。（２）導体断面の幾何学重心の距離を小さくして、相互インダクタンスを増加させる。この指針（２）に沿うのであれば、２つのビアが互いに対向する部分は、互いに平行に延びる直線とした方が有利であろうことがわかる。図２１Ａに示す通り、比較例２に係る差動ビア構造は、ビアの断面を半円形状としている。２つのビアは、半円の直径部分で互いに対向している。図２１Ｂは、比較例２に係る差動ビア構造の差動モードにおける特性インピーダンスＺｄｉｆｆの計算結果であり、間隔Ｇａｐが０．１ｍｍ、０．２ｍｍ、０．３ｍｍの場合について、異なる直径ＤＶにおける特性インピーダンスＺｄｉｆｆがそれぞれ示されている。
特性インピーダンスＺｄｉｆｆを５０Ωとするには、例えば、間隔Ｇａｐを０．２ｍｍ、ビアの半円の直径ＤＳ（Diameter of via）を０．４２ｍｍとすればよい。比較例２に係る差動ビア構造は、比較例１に比べて、全体のサイズを小型にすることが出来る。また、図２１Ｂに示す曲線の傾きが、図２０Ｂに示す曲線の傾きと比べて大きくなり、ビアの半円の直径ＤＳを拡大する場合に、特性インピーダンスＺｄｉｆｆの変化量が大きくなる。例えば、特性インピーダンスＺｄｉｆｆを４０Ωとするには、ビアの半円の直径ＤＳを０．６ｍｍに拡大すればよい。このように、互いに対向する部分を、互いに平行に延伸する直線とすることが、差動ビア構造の小型化、実装の高密度化に有利に働く。
なお、図２０Ａに示す比較例１に係る差動ビア構造は、平行二線式線路（Parallel Line）として、特性インピーダンスを求める近似式が広く知られている。しかしながら、比較例１において、低インピーダンスに適した構造を求める場合、図２０Ｂに示す領域において近似式の仮定が成り立たないサイズとなる。近似式を用いた場合には誤差が大きくなるため注意が必要である。特性インピーダンスの算出には電磁界解析ツールを用いるのが適切である。
比較例１及び比較例２に係る差動ビア構造の検討を踏まえて、断面形状の構造の違いを、実際のプリント回路基板上の第１差動伝送線路（上表面側）と第２差動伝送線路（下表面側）とを接続する積層方向差動伝送線路において比較した結果を、以下に説明する。当該実施形態に係るプリント回路基板３１と同様に、第１差動伝送線路は第１層及び第２層に配置され、第２差動伝送線路は第３層及び第４層に配置される。第１差動伝送線路は、第１ストリップ導体対（第１層）と、第１貫通穴２１９を有する第１接地導体層（第２層）と、を含んでいる。同様に、第２差動伝送線路は、第２ストリップ導体対（第４層）と、第２貫通穴を有する第２接地導体層（第３層）と、を含んでいる。第１差動伝送線路及び第２差動伝送線路それぞれの差動インピーダンスは５０Ωである。
図２２Ａは、比較例１に係るプリント回路基板４９の構造の一部の平面を示す模式図である。図２２Ｂ及び図２２Ｃは、比較例１に係るプリント回路基板４９に備えられる差動伝送線路の特性を示す図である。積層方向差動伝送線路は、差動信号ビア対（第１信号ビア２１１Ａ及び第２信号ビア２１１Ｂ）と、４本の接地ビアと、を含んでいる。第１信号ビア２１１Ａ及び第２信号ビア２１１Ｂは、通常のドリルビアにより形成され、２つのビアの断面は直径ＤＶ０．２０ｍｍの円形状を有している。差動信号ビア対の間隔Ｇａｐは、通常利用されるプリント回路基板製造業者の製造ルールに基づいた最小距離とし、間隔Ｇａｐを０．４１ｍｍをしている。第１ストリップ導体対は、ストリップ導体２２１Ａ，２２１Ｂと、差動信号ビア対にそれぞれ接続するランド部２２３Ａ，２２３Ｂと、を含んでいる。第１ストリップ導体対を覆ってソルダーレジスト層２２５が配置される。
図２２Ｂは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。プリント回路基板４９の上表面と下表面とに配置される第１差動伝送線路及び第２差動伝送線路それぞれの差動インピーダンスが５０Ωであるのに対して、積層方向差動伝送線路を配置したことによるインピーダンスの変動が大きく、高インピーダンスとなっていることが示される。図２２Ｃは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。差動反射係数ＳＤＤ１１，ＳＤＤ２２が−２０ｄＢ以下の値を示すのは、周波数範囲０Ｈｚ〜３ＧＨｚという極めて狭い範囲であり、十分な特性を得ることは出来ない。周波数１１ＧＨｚ以上では差動反射係数ＳＤＤ１１，ＳＤＤ２２は−１０ｄＢ以上の値に劣化している。ビアの円形の直径ＤＶを増加させても、差動信号ビア対の面積が増加するばかりで、インピーダンスの低減は十分に得られなかった。
図２３Ａ及び図２３Ｂは、比較例２に係るプリント回路基板５０の構造の一部の平面を示す模式図である。図２３Ｃ及び図２３Ｄは、比較例２に係るプリント回路基板５０に備えられる差動伝送線路の特性を示す図である。積層方向差動伝送線路は、差動信号ビア対と、４本の接地ビア２１８Ａ，２１８Ｂ，２１８Ｃ，２１８Ｄと、を含んでいる。比較例１と異なり、差動信号ビア対のうち、第２層と第３層との間は、１対の導体柱（導体柱２１５Ａ，２１５Ｂ）が配置されており、第１層と第２層との間は、第１信号ビア２１１Ａ及び第２信号ビア２１１Ｂが配置されている。第１信号ビア２１１Ａ及び第２信号ビア２１１Ｂの直径Ｄは０．１ｍｍである。第３層と第４層との間についても同様である。１対の導体柱の断面形状は、当該実施形態に係る複数の導体板対１０２の形状と共通している。図２３Ｂに示す通り、１対の導体柱（導体柱２１５Ａ，２１５Ｂ）それぞれの形状は、中心を０．６１ｍｍ離して、外方（図２３Ｂの横方向の両側）へ広がる直径０．４５ｍｍとする２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状を、間隔Ｇａｐで分割した形状である。第１ストリップ導体対は、ストリップ導体２２１Ａ，２２１Ｂと、差動信号ビア対にそれぞれ接続するランド部２２３Ａ，２２３Ｂと、第１オープンスタブ部２２４Ａ，２２４Ｂを含んでいる。
図２３Ｃ及び図２３Ｄは、比較例２に係るプリント回路基板５０に備えられる差動伝送線路の特性を示す図であり、ともに、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。図２３Ｃは間隔Ｇａｐを０．２４ｍｍとした場合について、図２３Ｄは間隔Ｇａｐを０．１０ｍｍとした場合について、それぞれ示している。図２３Ｃが示す通り、間隔Ｇａｐが０．２４ｍｍの場合、差動伝送線路が積層方向差動伝送線路を含むことによるインピーダンスの変動はほとんどなく、良好な特性が得られている。また、図２３Ｄが示す通り、間隔Ｇａｐを０．１０ｍｍまで縮小させる場合には、積層方向差動伝送線路におけるインピーダンスを５０Ωよりさらに低減させることが出来る。差動信号ビアがかかる断面形状の導体柱を含むことにより、積層方向差動伝送線路の小型化、実装の高密度化に有利に働く。しかし、かかる構造をプリント回路基板に適用する技術は、現在は存在しておらず、実現には時間と投資が必要であるともに、製造コストに関しても低コスト化の見通しは得られていない。
発明者らは、これらの検討に基づき、比較例１に係る積層方向差動伝送線路と、比較例２に係る積層方向差動伝送線路とを組み合わせ、当該実施形態にかかる積層方向差動伝送線路３２の差動信号ビア対１０１と複数の導体板対１０２とに想到している。図２２Ｂに示す高インピーダンス特性と、図２３Ｄに示す低インピーダンス特性とを相殺させることにより、差動インピーダンスを５０Ωに整合させることを見出している。前述の通り、複数の導体板対１０２は、現在広く普及している低コストで量産性に優れた多層構造のプリント回路基板作成技術を用いて形成され、差動信号ビア対１０１（の層Ｌ２〜層Ｌ９の部分）はドリルによって形成される。
複数の導体板対１０２それぞれの第１導体板の外形及び第２導体板の外形は、第１信号ビア１１１Ａの周縁及び第２信号ビア１１１Ｂの周縁より外方にあり、第１導体板及び第２導体板それぞれの自己インダクタンスＬへの寄与は小さい。相互インダクタンスＭは近似的には重心間の距離によって決定される。第１導体板の重心及び第２導体板の重心がそれぞれ、第１信号ビア１１１Ａの重心Ｇ０及び第２信号ビア１１１Ｂの重心Ｇ０より、中心線ＣＬ２に対してそれぞれ内側に位置することにより、相互インダクタンスＭは複数の導体板対１０２に起因して増加する。よって、複数の導体板対１０２を配置しない場合と比べて、当該実施形態に係る積層方向差動伝送線路３２において、数式１に示す合成インダクタンス２Ｌ−Ｍが減少し、差動インピーダンスを低減させることが出来る。また、第１導体板と第２導体板とが、中心線ＣＬ２を鋏んで互いに対向する部分の間隔Ｇａｐを縮小させ、対向する部分の長さＷｆをより大きくすることにより、差動インピーダンスを低減させることが出来る。
複数の導体板対１０２それぞれの第１導体板の形状及び第２導体板の形状は、第１信号ビア１１１Ａの周縁及び第２信号ビア１１１Ｂの周縁それぞれと、第１導体板の外形及び第２導体板の外形それぞれと、の間の領域である。相互インダクタンスＭを近似的に決定する第１導体板の重心及び第２導体板の重心は、第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１とは、厳密にはそれぞれ異なっている。しかしながら、第１導体板の外形の重心Ｇ１及び第２導体板の外形の重心Ｇ１がそれぞれ、第１信号ビア１１１Ａの重心Ｇ０及び第２信号ビア１１１Ｂの重心Ｇ０より、中心線ＣＬ２に対してそれぞれ内側に位置する場合は、必ず、第１導体板の重心及び第２導体板の重心はそれぞれ、第１信号ビア１１１Ａの重心Ｇ０及び第２信号ビア１１１Ｂの重心Ｇ０より、中心線ＣＬ２に対してそれぞれ内側に位置する。また、かかる場合、第１導体板のうち、第１信号ビア１１１Ａの重心Ｇ０を貫くとともに中心線ＣＬ２と並行に延伸する直線に対して、内側にある領域の面積が外側にある領域の面積より大きい。第２導体板のうち、第２信号ビア１１１Ｂの重心Ｇ０を貫くとともに中心線ＣＬ２と並行に延伸する直線に対して、内側にある領域の面積が外側にある領域の面積より大きい。
［第２の実施形態］
図６Ａ及び図６Ｂは、本発明の第２の実施形態に係るプリント回路基板４２の構造の一部の平面を示す模式図である。当該実施形態に係るプリント回路基板４２に備えられる差動伝送線路の形状や寸法が第１の実施形態と異なる以外は、当該実施形態に係るプリント回路基板４２は、第１の実施形態に係るプリント回路基板３１と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４２によって、プリント回路基板２１を構成するものである。図６Ｂに示す間隔Ｇａｐを増減させることにより、所望の差動インピーダンスに調整することが出来、ここでは、少なくとも差動インピーダンスの値を５０Ωから６０Ωの範囲の差動伝送線路に対応して良好な特性の接続を実現することを示す。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは６０Ωである。
図６Ａは、図３Ａに対応しており、第１層（層Ｌ１）の配線パタンを示している。図６Ｂは、図３Ｂに対応しており、第２層（層Ｌ２）の配線パタンを示している。ストリップ導体幅Ｗを０．２１８ｍｍと、ストリップ導体間隔Ｇを０．２０ｍｍとすることにより、第１差動伝送線路３３及び第２差動伝送線路３４それぞれの差動インピーダンスを６０Ωにする。なお、オープンスタブ導体幅Ｗｓは０．２５ｍｍであり、オープンスタブ導体長Ｌｓは０．５８７ｍｍである。間隔Ｇａｐを０．２４ｍｍまで増加させることにより、積層方向差動伝送線路３２の差動インピーダンスを６０Ωにすることが出来る。
図７Ａ及び図７Ｂは、当該実施形態に係るプリント回路基板４２に備えられる差動伝送線路の特性を示す図である。図７Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。プリント回路基板４２の上表面及び下表面にそれぞれ配置される第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに６０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図７Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３５ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜３１ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係る差動伝送線路は、積層方向差動伝送線路３２においても、差動インピーダンスを６０Ωに近い値にすることが実現出来ている。
当該実施形態に係るプリント回路基板４２において、間隔Ｇａｐを０．２４ｍｍまで広げたことにより、複数の導体板対１０２それぞれの第１導体板の重心Ｇ１及び第２導体板の重心Ｇ１が、第１の実施形態と比べて、中心線ＣＬ２に対してより外方（図６Ｂの左右両側）へ移動している。複数の導体板対１０２に起因する相互インダクタンスＭが減少し、数式１に示す合成インダクタンス２Ｌ−Ｍが増加し、差動インピーダンスが６０Ωへ増加したものと考えられる。
当該実施形態に係るプリント回路基板４２は、ドライバ回路の終端抵抗を３０Ωとするドライバ出力端子と発光素子とを接続する差動伝送線路を有する場合に、光変調信号の品位を十分良好に保つことが出来、好適である。特に、ＤＦＢ−ＬＤ素子を発光素子として用いる場合に、顕著な効果を奏する。当該実施形態において、差動伝送線路の差動インピーダンスの値を６０Ωとしているが、これに限定されることはなく、間隔Ｇａｐの値を０．１０ｍｍ〜０．２４ｍｍの範囲で調整することにより、積層方向差動伝送線路のインピーダンスの値を少なくとも５０Ω〜６０Ωの範囲で変化させることが出来る。
［第３の実施形態］
図８Ａ及び図８Ｂは、本発明の第３の実施形態に係るプリント回路基板４３の構造の一部の平面を示す模式図である。図８Ｃは、当該実施形態に係るプリント回路基板４３の一部の断面を示す模式図である。図８Ｃに、図８ＡのＶＩＩＩＣ−ＶＩＩＩＣ線による断面が示されている。当該実施形態に係るプリント回路基板４３に備えられる差動伝送線路のうち、複数の導体板対１０２それぞれの形状が第１の実施形態と異なっており、それに伴って、第１ストリップ導体対１０４及び第２ストリップ導体対１０５の形状と、第１貫通穴１１９及び第２貫通穴１２９の形状と、が第１の実施形態と異なっている以外は、当該実施形態に係るプリント回路基板４３は、第１の実施形態に係るプリント回路基板３１と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４３によって、プリント回路基板２１を構成するものである。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは５０Ωである。
図８Ａは、図３Ａに対応しており、第１層（層Ｌ１）の配線パタンを示している。図８Ｂは、図３Ｂに対応しており、第２層（層Ｌ２）の配線パタンを示している。図８Ｃは、図３Ｃに対応しており、断面構造を示している。図８Ｂに示す通り、第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの外形は、直径１．０６ｍｍの円形状を、中心線ＣＬ２を中心線として間隔Ｇａｐ０．２２ｍｍで分割した形状とする。なお、第１の実施形態と同様に、第２層（層Ｌ２）における第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径Ｄはともに０．２ｍｍである。また、後述する通り、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの中心間距離Ｐｉｔｃｈは０．６１ｍｍであり、間隔Ｇａｐは、第１信号ビア１１１Ａと第２信号ビア１１１Ｂとの最小距離（Ｐｉｔｃｈ−Ｄ）より小さくなっている。
複数の導体板対１０２それぞれにおいて、中心線ＣＬ２に対して、第１導体板の外形の重心Ｇ１は第１信号ビア１１１Ａの重心Ｇ０よりも内側に位置し、第２導体板の外形の重心Ｇ１は第２信号ビア１１１Ｂの重心Ｇ０よりも内側に位置している。第１導体板（第２導体板）の外形の幅は、外方から内方へ、０から徐々に広がっている（単調増加）。第１導体板と第２導体板とは、中心線ＣＬ２を鋏んで互いに対向し、第１導体板の外形と第２導体板とは、対向する部分において、垂直二等分線（中心線ＣＬ２）に沿って直線状に延伸している。第１導体板１１５Ａと第２導体板１１５Ｂとが互いに対向する直線部分の長さＷｆは１．０３７ｍｍである。当該実施形態において、長さＷｆを１．０３７ｍｍと、第１の実施形態と比べて大幅に増加させており、間隔Ｇａｐは０．２２ｍｍと拡大しているにもかかわらず、差動インピーダンスを５０Ωとすることが出来ている。
第１貫通穴１１９の形状は、中心線ＣＬ１と中心線ＣＬ２との交点を中心とする直径１．４１ｍｍの円形状である。第１導体板対１１５（導体板１１５Ａ，１１５Ｂ）の外形との間隔を０．１７５ｍｍとしている。
図８Ａに示す通り、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの中心間距離Ｐｉｔｃｈが、第１の実施形態と異なり、０．６１ｍｍである。それに伴って、ランド部１２３Ａ，１２３Ｂの配置が異なっているが、それ以外の第１差動伝送線路３３の構成は第１の実施形態と同じである。すなわち、ストリップ導体１２１Ａ，１２１Ｂのストリップ導体幅Ｗは０．３０ｍｍであり、ストリップ導体間隔Ｇは０．２０ｍｍである。第１オープンスタブ部１２４Ａ，１２４Ｂのオープンスタブ導体幅Ｗｓは０．２５ｍｍであり、オープンスタブ導体長Ｌｓは０．６０５ｍｍである。誘電体層１２７及びソルダーレジスト層１２５についても、第１の実施形態と同じである。なお、第１層（層Ｌ１）における第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径はともに０．１ｍｍである。第２差動伝送線路３４についても同様であり、第１差動伝送線路３３及び第２差動伝送線路はともに、差動インピーダンスが５０Ωである。
以上、当該実施形態に係るプリント回路基板４３に備えられる差動伝送線路について説明した。当該実施形態に係るプリント回路基板４３の製造方法は、上記寸法が異なることを除いて、第１の実施形態に係るプリント回路基板３１の製造方法と同じである。
図９Ａ及び図９Ｂは、当該実施形態に係るプリント回路基板４３に備えられる差動伝送線路の特性を示す図である。図９Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第１の実施形態と同様に、第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図９Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３２ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜２９．４ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係るプリント回路基板４３は、第１の実施形態と同様に、格別な効果を奏している。
［第４の実施形態］
図１０Ａ及び図１０Ｂは、本発明の第４の実施形態に係るプリント回路基板４４の構造の一部の平面を示す模式図である。当該実施形態に係るプリント回路基板４４に備えられる差動伝送線路の寸法が第３の実施形態と異なる以外は、当該実施形態に係るプリント回路基板４４は、第３の実施形態に係るプリント回路基板４３と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４４によって、プリント回路基板２１を構成するものである。図１０Ｂに示す間隔Ｇａｐを増減させることにより、所望の差動インピーダンスに調整することが出来、ここでは、少なくとも差動インピーダンスの値を４０Ωから５０Ωの範囲の差動伝送線路に対応して良好な特性の接続を実現することを示す。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは４０Ωである。
図１０Ａは、図８Ａに対応しており、第１層（層Ｌ１）の配線パタンを示している。図１０Ｂは、図８Ｂに対応しており、第２層（層Ｌ２）の配線パタンを示している。ストリップ導体幅Ｗを０．４１５ｍｍと、ストリップ導体間隔Ｇを０．２０ｍｍとすることにより、第１差動伝送線路３３及び第２差動伝送線路３４それぞれの差動インピーダンスを４０Ωにする。なお、オープンスタブ導体幅Ｗｓは０．３６５ｍｍであり、オープンスタブ導体長Ｌｓは０．５９ｍｍである。間隔Ｇａｐを０．１２ｍｍまで縮小させる。また、間隔Ｇａｐが狭まったことにより、第１ストリップ導体対１０４のランド部１２３Ａ，１２３Ｂの設計自由度も高まり、広い領域を確保出来る。第２差動伝送線路３４の第２ストリップ導体対１０５のランド部１３３Ａ，１３３Ｂについても同様である。よって、第１層（層Ｌ１）から第４層（層Ｌ１０）に至るビアをすべてドリルにより形成することが出来る。また、第１層（層Ｌ１）と第２層（層Ｌ２）との間、及び第３層（層Ｌ９）及び第４層（層Ｌ１０）の間に配置される差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１Ｂ）の直径を広げることが出来る。よって、積層方向差動伝送線路３２の差動インピーダンスを４０Ωにすることが出来る。
当該実施形態に係るプリント回路基板４４の製造方法は、以下の点で第１の実施形態と異なるが、それ以外は、第１の実施形態に係るプリント回路基板３１の製造方法と同じである。第２層（層Ｌ２）から第３層（層Ｌ９）までの配線層を形成した後に、複数の接地ビア１０３のみを形成する。そして、誘電体層１２７を間に挟んで、第１層（層Ｌ１）及び第４層（層Ｌ１０）を形成した後に、第１層（層Ｌ１）から第４層（層Ｌ１０）に至るまで、差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ）が形成される位置に、ドリルにより垂直に直径Ｄ０．２ｍｍの円形の穴を穿ち、その穴の側面に銅メッキを施すことでビアホール（バイアホール）を形成する。
図１１Ａ及び図１１Ｂは、当該実施形態に係るプリント回路基板４４に備えられる差動伝送線路の特性を示す図である。図１１Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに４０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図１１Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜２７．４ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜２５．８ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係る差動伝送線路は、積層方向差動伝送線路３２においても、差動インピーダンスを４０Ωに近い値にすることが実現出来ている。
当該実施形態に係るプリント回路基板４４において、間隔Ｇａｐを０．１２ｍｍまで狭めたことにより、複数の導体板対１０２それぞれの第１導体板の重心Ｇ１及び第２導体板の重心Ｇ１が、第１の実施形態と比べて、中心線ＣＬ２に対してより内側（図１０Ｂの中心側）へ移動している。複数の導体板対１０２に起因する相互インダクタンスＭが増加している。また、第１層（層Ｌ１）と第２層（層Ｌ２）との間、及び第３層（層Ｌ９）及び第４層（層Ｌ１０）の間に配置される差動信号ビア対１０１（第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂ）の直径を広げることにより、差動信号ビア対１０１に起因する自己インダクタンスＬが減少している。数式１に示す合成インダクタンス２Ｌ−Ｍが減少し、差動インピーダンスが４０Ωへ減少したものと考えられる。
当該実施形態に係るプリント回路基板４４は、ドライバ回路の終端抵抗を２０Ωとするドライバ出力端子と発光素子とを接続する差動伝送線路を有する場合に、光変調信号の品位を十分良好に保つことが出来、好適である。特に、ＤＦＢ−ＬＤ素子を発光素子として用いる場合に、顕著な効果を奏する。当該実施形態において、差動伝送線路の差動インピーダンスの値を４０Ωとしているが、これに限定されることはなく、間隔Ｇａｐの値を０．１２ｍｍ〜０．２２ｍｍの範囲で調整することにより、積層方向差動伝送線路のインピーダンスの値を少なくとも４０Ω〜５０Ωの範囲で変化させることが出来る。
［第５の実施形態］
第１乃至第４の実施形態において、複数の導体板対１０２は、第２層（層Ｌ２）に配置される第１導体板対１１５及び第３層（層Ｌ９）に配置される第２導体板対１１６に加えて、６対の層間導体板対１１７（層Ｌ３〜層Ｌ８）を含んでいるが、層間導体板対１１７の数はこれに限定されることはなく、少なくとも１対の層間導体板対１１７を含んでいればよい。本発明の第５の実施形態に係るプリント回路基板４５は、第１導体板対１１５及び第２導体板対１１６に加えて、１対の層間導体板対１１７を含んでおり、それに伴って、複数の導体板対１０２それぞれの形状と差動信号ビア対１０１の形状とが第３の実施形態と異なっているが、それ以外については、当該実施形態に係るプリント回路基板４５は、第３の実施形態に係るプリント回路基板４３と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４５によって、プリント回路基板２１を構成するものである。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは５０Ωである。
図１２Ａは、当該実施形態に係るプリント回路基板４５の構造の一部の平面を示す模式図である。図１２Ｂは、当該実施形態に係るプリント回路基板４５の一部の断面を示す模式図である。第１層の配線パタンは、図８Ａと一致しており、記載していない。図１２Ａは、図８Ｂに対応しており、第２層の配線パタンを示している。図１２Ｂに、図８ＡのＶＩＩＩＣ−ＶＩＩＩＣ線による断面を示しており、図８Ｃに対応しており、断面構造を示している。
図１２Ａに示す通り、第３の実施形態と同様に、第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの外形は、直径１．０６ｍｍの円形状を分割した形状であるが、間隔Ｇａｐを０．１４ｍｍとしている。また、第２層から第３層に至る第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径Ｄを０．３０ｍｍとしている。図１２Ｂに示す通り、複数の導体板対１０２は、第２層に配置される第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）と、第３層に配置される第２導体板対１１６（第１導体板１１６Ａ及び第２導体板１１６Ｂ）と、第２層と第３層との間に配置される１の層間導体板対１１７（第１導体板１１７Ａ及び第２導体板１１７Ｂ）である。なお、第１差動伝送線路３３及び第２差動伝送線路３４それぞれの差動インピーダンスは５０Ωであり、第１ストリップ導体対１０４及び第２ストリップ導体対１０５の形状は、前述の通り、第３の実施形態と同じである。
図１３Ａ及び図１３Ｂは、当該実施形態に係るプリント回路基板４５に備えられる差動伝送線路の特性を示す図である。図１３Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第３の実施形態と同様に、第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図１３Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３１．４ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜２２．４ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係るプリント回路基板４５は、第３の実施形態と同様に、格別な効果を奏している。
当該実施形態に係るプリント回路基板４５において、第２層から第３層に至る第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径Ｄを０．３０ｍｍに増加し、差動信号ビア対１０１に起因する自己インダクタンスＬが減少している。また、間隔Ｇａｐを０．１４ｍｍまで狭めたことにより、複数の導体板対１０２それぞれの第１導体板の重心Ｇ１及び第２導体板の重心Ｇ１が、第３の実施形態と比べて、中心線ＣＬ２に対してより内側（図１２Ｂの中心側）へ移動している。１対の導体板対当たり起因する相互インダクタンスＭが増加している。かかる寄与が、複数の導体板対１０２の数を減少したことによる合成インダクタンスの増加と相殺することにより、少ない数の複数の導体板対１０２にもかかわらず、差動インピーダンスを５０Ωとすることが出来る。
当該実施形態において、層間導体板対１１７の数を１と出来ており、第１層乃至第４層と、層間導体板対１１７が配置されるさらなる１層とで、５層の多層構造を有するプリント回路基板により、差動伝送線路を実現することが出来るので、作製行程の簡素化、短時間化、低コスト化を実現する。層間導体板対１１７の数は１又は６に限定されることはなく、間隔Ｇａｐの値を０．１２ｍｍ〜０．２２ｍｍの範囲で調整し、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径Ｄを０．２０〜０．３０ｍｍの範囲で調整することにより、層間導体板対１１７の数を少なくとも１〜６の範囲で変化させることが出来る。
［第６の実施形態］
第１乃至第５の実施形態に係る第１差動伝送線路３３において、第１接地導体層１２６は第１貫通穴１１９（開口部）を有しており、積層方向差動伝送線路３２との接続部分において、第１貫通穴１１９に起因してインピーダンスが上昇している。かかるインピーダンス上昇を抑制するために、第１ストリップ導体対１０４は、第１オープンスタブ部１２４Ａ，１２４Ｂを含んでいる。第２差動伝送線路３４についても同様であり、第２ストリップ導体対１０５は、第２オープンスタブ部１３４Ａ，１３４Ｂを含んでいる。しかしながら、第１貫通穴１１９（第２貫通穴１２９）に起因するインピーダンス上昇を抑制する手法は、オープンスタブ（オープンスタブ回路）に限定されるものではない。本発明の第６の実施形態に係るプリント回路基板４６は、オープンスタブを有することなく、不要なインピーダンス上昇を抑制する構造を有する。
図１４Ａ及び図１４Ｂは、当該実施形態に係るプリント回路基板４６の構造の一部の平面を示す模式図である。当該実施形態に係るプリント回路基板４６に備えられる差動伝送線路の寸法が第１の実施形態と異なる以外は、当該実施形態に係るプリント回路基板４６は、第１の実施形態に係るプリント回路基板３１と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４６によって、プリント回路基板２１を構成するものである。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは５０Ωである。
当該実施形態に係るプリント回路基板４６の主な特徴は、第１ストリップ導体対１０４の接続部１２２Ａ，１２２Ｂの形状にある。第１乃至第５の実施形態において、接続部１２２Ａ，１２２Ｂは、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂに、それぞれ電気的に接続させることのみを目的に配置されるランド部１２３Ａ，１２３Ｂを含んでいる。これに対して、当該実施形態において、接続部１２２Ａ，１２２Ｂは、ランド部１２３Ａ，１２３Ｂの代わりに、導体板部１５１Ａ，１５１Ｂをそれぞれ含んでいる。導体板部１５１Ａ，１５１Ｂは、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂそれぞれとの電気的な接続に加えて、インピーダンス上昇を抑制している。導体板部１５１Ａ，１５１Ｂは、平面視して、第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）すべてと重畳しており、導体板部１５１Ａ，１５１Ｂは、平面視して、第１導体板対１１５を内側に含んでいる。かかる構成により、第１ストリップ導体対１０４は、第１オープンスタブ部１２４Ａ，１２４Ｂを含むことなく、インピーダンス上昇を抑制することが出来る。第２ストリップ導体対１０５についても同様であり、接続部１３２Ａ，１３２Ｂは、ランド部１３３Ａ，１３３Ｂの代わりに、導体板部１５２Ａ，１５２Ｂ（ともに図示せず）をそれぞれ含んでいる。導体板部１５２Ａ，１５２Ｂの形状は、導体板部１５１Ａ，１５１Ｂと同じである。導体板部１５２Ａ，１５２Ｂは、平面視して、第２導体板対１１６（第１導体板１１６Ａ及び第２導体板１１６Ｂ）すべてと重畳しており、導体板部１５２Ａ，１５２Ｂは、平面視して、第２導体板対１１６を内側に含んでいる。
図１４Ａは、図３Ａに対応しており、第１層の配線パタンを示している。図１４Ｂは、図３Ｂに対応しており、第２層の配線パタンを示している。第１の実施形態と異なり、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの中心間距離Ｐｉｔｃｈを０．６１ｍｍとしている。これに伴って、第１貫通穴１１９（及び第２貫通穴１２９）の形状と、複数の導体板対１０２それぞれの形状とが、第１の実施形態と異なっている。図１４Ｂに示す間隔Ｇａｐを０．１４ｍｍとしている。
図１４Ｂに示す第１導体板１１５Ａの形状及び第２導体板１１５Ｂの形状は、中心間距離Ｐｉｔｃｈと間隔Ｇａｐとにおいて、第１の実施形態と異なっている。すなわち、第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの半円の直径は０．４５ｍｍであり、第１導体板１１５Ａと第２導体板１１５Ｂとが互いに対向する直線部分の長さＷｆは、０．４５ｍｍである。第１導体板１１５Ａの外形は、直径を０．４５ｍｍとする半円と、縦が０．４５ｍｍ横が０．２３５ｍｍの長方形と、を接続した形状であり、第２導体板１１５Ｂの外形は、中心線ＣＬ２に対して、第１導体板１１５Ａの形状を線対称で移動させた形状である。なお、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径は第１の実施形態と同じであり、第１層（層Ｌ１）における直径は０．１０ｍｍであり、第２層（層Ｌ２）における直径Ｄは０．２０ｍｍである。
第１貫通穴１１９の形状は、中心間距離Ｐｉｔｃｈを０．６１ｍｍとするのに伴って、第１の実施形態と異なっている。第１貫通穴１１９の形状は、直径０．８ｍｍの２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状である。横の長さは中心間距離Ｐｉｔｃｈであり、ここでは０．６１ｍｍである。第１貫通穴１１９は、第１導体板対１１５（導体板１１５Ａ，１１５Ｂ）の外形との間隔を０．１７５ｍｍとしている。
図１４Ａに示す導体板部１５１Ａ，１５１Ｂは、平面視して、図１４Ｂに示す第１導体板対１１５（第１導体板１１５Ａ及び第２導体板１１５Ｂ）を外方へ少し拡大した形状となっている。導体板部１５１Ａ，１５１Ｂの形状は、電磁界解析計算などによって求めることが出来る。ここでは、導体板部１５１Ａ，１５１Ｂが互いに対向する直線部分の間隔（間隔Ｇａｐに相当）は、第１導体板対１１５と同様に、０．１４ｍｍとする。すなわち、導体板部１５１Ａ，１５１Ｂは、第１導体板１１５Ａ及び第２導体板１１５Ｂと比べて、対向する部分で一致している。すなわち、導体板部１５１Ａ，１５１Ｂが、平面視して、第１導体板対１１５を内側に含むとは、平面視して、第１導体板対１１５の一部が導体板部１５１Ａ，１５１Ｂの外側へはみ出ていなければよい。導体板部１５１Ａ，１５１Ｂの外形の一部が、第１導体板対１１５の外形の一部と一致している場合を含んでいてもよい。そして、当該対抗する部分以外の部分において、拡大幅を０．１３ｍｍとしている。すなわち、導体板部１５１Ａの外形は、直径を０．７１ｍｍとする半円と、縦が０．７１ｍｍ横が０．２３５ｍｍの長方形と、を接続した形状であり、導体板部１５１Ｂの形状は、中心線ＣＬ２に対して、導体板部１５１Ａの形状を線対称で移動させた形状である。
よって、平面視すると、導体板部１５１Ａ，１５１Ｂは、第１貫通穴１１９の内側に含まれる（言い換えれば、導体板部１５１Ａ，１５１Ｂは第１接地導体層１２６と重畳する部分がない）とともに、第１導体板１１５Ａ及び第２導体板１１５Ｂは、導体板部１５１Ａ，１５１Ｂに含まれている。
なお、導体板部１５１Ａ，１５１Ｂの重心も、平面視して、差動信号ビア対１０１それぞれの重心より、それぞれ内側にあるのが、インピーダンス整合の観点からは望ましい。導体板部１５１Ａ，１５１Ｂは、第１差動伝送線路３３と積層方向差動伝送線路３２との接続部分における、第１貫通穴１１９に起因するインピーダンス上昇を抑制するために配置されるものであり、かかるインピーダンス上昇を抑制するために、導体板部１５１Ａ，１５１Ｂの重心は、平面視して、差動信号ビア対１０１それぞれの重心より、それぞれ内側に必ずしもある必要はない。
図１５Ａ及び図１５Ｂは、当該実施形態に係るプリント回路基板４６に備えられる差動伝送線路の特性を示す図である。図１５Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第１の実施形態と同様に、第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるにもかかわらず、インピーダンスの変動が＋１Ωほどに抑制されており、積層方向差動伝送線路３２によるインピーダンスの変動は比較的小さいことを示している。
図１５Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３５ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係るプリント回路基板４６は、第１の実施形態と同様に、格別な効果を奏している。
当該実施形態に係るプリント回路基板４６では、オープンスタブを備えることなく、第１差動伝送線路３３（又は第２差動伝送線路３４）と積層方向差動伝送線路３２との接続部分におけるインピーダンス抑制が出来ており、第１ストリップ導体対１０４（又は第２ストリップ導体対１０５）の設計自由度を高め、より高密度化を実現することが出来る。
［第７の実施形態］
第１乃至第５の実施形態に係る第１差動伝送線路３３において、第１オープンスタブ部１２４Ａ，１２４Ｂ（第２オープンスタブ部１３４Ａ，１３４Ｂ）の延伸方向は、ストリップ導体１２１Ａ，１２１Ｂ（ストリップ導体１３１Ａ，１３１Ｂ）の延伸方向に対して垂直としているが、これに限定されることはない。本発明の第７の実施形態に係るプリント回路基板４７において、第１オープンスタブ部１２４Ａ，１２４Ｂ（第２オープンスタブ部１３４Ａ，１３４Ｂ）は、ストリップ導体１２１Ａ，１２１Ｂ（ストリップ導体１３１Ａ，１３１Ｂ）の延伸方向と４５°をなす方向へ延伸している。
図１６は、当該実施形態に係るプリント回路基板４７の構造の一部の平面を示す模式図である。当該実施形態に係るプリント回路基板４７に備えられる差動伝送線路の寸法が第１の実施形態と異なる以外は、当該実施形態に係るプリント回路基板４７は、第１の実施形態に係るプリント回路基板３１と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４７によって、プリント回路基板２１を構成するものである。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは５０Ωである。
当該実施形態に係るプリント回路基板４７の主な特徴は、第１ストリップ導体対１０４の第１オープンスタブ部１２４Ａ，１２４Ｂの形状にあり、第１オープンスタブ部１２４Ａ，１２４Ｂの延伸方向は、ストリップ導体１２１Ａ，１２１Ｂの延伸方向と、それぞれ４５°の角度をなしている。なお、第２ストリップ導体対１０５についても同様であり、第２オープンスタブ部１３４Ａ，１３４Ｂの延伸方向は、ストリップ導体１３１Ａ，１３１Ｂの延伸方向と、それぞれ４５°の角度をなしている。
図１６は、図３Ａに対応しており、第１層の配線パタンを示している。第２層の配線パタンは、Ｇａｐが０．１０ｍｍである点が異なっているが、それ以外において図１４Ｂと一致しているので、記載していない。第１の実施形態と異なり、また第６の実施形態と同様に、中心間距離Ｐｉｔｃｈは０．６１ｍｍであり、これに伴って、第１貫通穴１１９（及び第２貫通穴１２９）の形状は、第６の実施形態と同じである。また、第２層の配線パタンにおいて間隔Ｇａｐは０．１０ｍｍであり、第１導体板１１５Ａの外形は、直径を０．４５ｍｍとする半円と、縦が０．４５ｍｍ横が０．２５５ｍｍの長方形と、を接続した形状であり、第２導体板１１５Ｂの外形は、中心線ＣＬ２に対して、第１導体板１１５Ａの外形を線対称で移動させた形状である。なお、第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの直径は第１の実施形態と同じであり、第１層（層Ｌ１）における直径は０．１０ｍｍであり、第２層（層Ｌ２）における直径Ｄは０．２０ｍｍである。
図１６に示す通り、中心間距離Ｐｉｔｃｈが第１の実施形態と異なることにより、ランド部１２３Ａ，１２３Ｂの配置が第１の実施形態と異なっている。また、前述の通り、第１オープンスタブ部１２４Ａ，１２４Ｂの延伸方向が第１の実施形態と異なっている。図１６に示す通り、第１オープンスタブ部１２４Ａ，１２４Ｂのオープンスタブ導体長ＬＳ２を、一端から差動信号ビア対の信号ビアの中心までの距離と定義し、オープンスタブ導体幅Ｗｓ２を、第１オープンスタブ部１２４Ａ，１２４Ｂが延伸する部分の幅と定義する。第１オープンスタブ部１２４Ａ，１２４Ｂのオープンスタブ導体幅Ｗｓ２及びオープンスタブ導体長ＬＳ２は電磁界解析計算などによって求めることが出来る。ここでは、オープンスタブ導体幅Ｗｓ２は０．１５ｍｍであり、オープンスタブ導体長ＬＳ２は０．６５ｍｍである。
図１７Ａ及び図１７Ｂは、当該実施形態に係るプリント回路基板４７に備えられる差動伝送線路の特性を示す図である。図１７Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第１の実施形態と同様に、第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるが、積層方向差動伝送線路３２によるインピーダンスの変動はほとんど生じていないことを示している。
図１７Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３５ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係るプリント回路基板４７は、第１の実施形態と同様に、格別な効果を奏している。
当該実施形態に係るプリント回路基板４７では、第１オープンスタブ部１２４Ａ，１２４Ｂ（第２オープンスタブ部１３４Ａ，１３４Ｂ）を、ストリップ導体１２１Ａ，１２１Ｂ（ストリップ導体１３１Ａ，１３１Ｂ）それぞれの中心線により近づけて配置することが出来ており、第１ストリップ導体対１０４（又は第２ストリップ導体対１０５）の設計自由度を高め、より高密度化を実現することが出来る。なお、当該実施形態において、第１オープンスタブ部１２４Ａ，１２４Ｂ（第２オープンスタブ部１３４Ａ，１３４Ｂ）の延伸方向とストリップ導体１２１Ａ，１２１Ｂ（ストリップ導体１３１Ａ，１３１Ｂ）の延伸方向とのなす角度を４５°としたが、それ以外の角度で交差していてもよいのは言うまでもない。
［第８の実施形態］
第１乃至第７の実施形態に係る積層方向差動伝送線路３２において、複数の導体板対１０２それぞれの第１導体板の外形と第２導体板の外形とは、対向する部分において、中心線ＣＬ２に沿って直線状に延伸している。第１導体板の外形と第２導体板の外形とは、各配線層を逐次パタンニングすることにより形成される。かかる対向する部分の形状（外形）を、パタンニング以外の手段、例えば、ドリル加工やルータ加工により形成してもよい。本発明の第８の実施形態に係るプリント回路基板４８では、複数の導体板対１０２それぞれにおいて、第１導体板と第２導体板とが互いに対向する部分を、ドリル加工により形成している。
図１８は、当該実施形態に係るプリント回路基板４８の構造の一部の平面を示す模式図である。当該実施形態に係るプリント回路基板４８に備えられる複数の導体板対１０２の形状が第１の実施形態と異なる以外は、当該実施形態に係るプリント回路基板４８は、第１の実施形態に係るプリント回路基板３１と同じ構造をしている。当該実施形態に係る光モジュール２は、プリント回路基板４８によって、プリント回路基板２１を構成するものである。なお、当該実施形態に係る差動伝送線路の差動インピーダンスは５０Ωである。
当該実施形態に係るプリント回路基板４８の主な特徴は、複数の導体板対１０２それぞれの第１導体板及び第２導体板の形状にある。第１層の配線パタンは、図３Ａと一致しており、記載していない。すなわち、当該実施形態に係る第１ストリップ導体対１０４の形状は、第１の実施形態に係る第１ストリップ導体対１０４と同じである。第１信号ビア１１１Ａ及び第２信号ビア１１１Ｂの中心間距離Ｐｉｔｃｈは１．０ｍｍである。
図１８は、図３Ｂに対応しており、第２層の配線パタンを示している。第１貫通穴１１９の形状は、図３Ｂに示す第１貫通穴１１９の形状と同じである。第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの外形は、図３Ｂと異なっている。第１導体板１１５Ａ及び第２導体板１１５Ｂそれぞれの外形は、第１信号ビア１１１Ａの中心及び第２信号ビア１１１Ｂの中心それぞれを中心として外方（中心線ＣＬ１の両側）へ広がる直径を０．４５ｍｍとする２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状を、中心線ＣＬ２を中心線として、複数のドリル穴で分割した形状である。１つのドリル穴は、直径０．１５ｍｍのドリルによって除去された穴であり、複数のドリル穴は、ドリル間隔Ｐｄｒｉｌｌ（ドリル中心間距離）で、順に並んでおり、ここで、ドリル間隔Ｐｄｒｉｌｌは０．１０ｍｍである。複数のドリル穴の内部には、樹脂１３９が封入されている。
第１導体板１１５Ａ及び第２導体板１１５Ｂとは、中心線ＣＬ２を鋏んで互いに対向している。それゆえ、第１導体板の外形と第２導体板の外形とは、対向する部分において、中心線ＣＬ２に沿って延伸する。第１導体板１１５Ａと第２導体板１１５Ｂとが互いに対向する部分の長さＷｆは、０．４５ｍｍである。対向する部分は、複数のドリル穴によって鋸歯状（ギザギザ状）に中心線ＣＬ２に沿って延伸している。また、対向する部分は厳密には直線状ではないものの、対向する部分の間隔の平均値（第１の実施形態の間隔Ｇａｐに相当）は０．１５ｍｍに近く、近似的に直線状に延伸しているとみなすことが出来る。
当該実施形態に係るプリント回路基板４８の製造方法は、以下の点で第１の実施形態と異なるが、それ以外は、第１の実施形態に係るプリント回路基板３１の製造方法と同じである。第２層（層Ｌ２）から第３層（層Ｌ９）までの配線層を形成した際に、複数の導体板対１０２それぞれのための配線層の形状は、２つの半円と、該２つの半円とを結ぶ長方形と、を接続した形状とする。そして、差動信号ビア対１０１及び複数の接地ビア１０３のためのビアを形成した後に、複数の導体板対１０２ための配線層を、中心線ＣＬ２に沿って、直径０．１５ｍｍのドリルにより複数のドリル穴をドリル間隔Ｐｄｒｉｌｌ０．１０ｍｍで穿つ。そして、差動信号ビア対１０１及び複数の接地ビア１０３のためのビアとともに、複数のドリル穴の内部に樹脂１３９を封入する。
図１９Ａ及び図１９Ｂは、当該実施形態に係るプリント回路基板４８に備えられる差動伝送線路の特性を示す図である。図１９Ａは、三次元電磁界解析を利用したＴＤＲ法によって求められる差動モードにおけるインピーダンスプロファイルのグラフである。第１の実施形態と同様に、第１差動伝送線路３３及び第２差動伝送線路３４の差動インピーダンスがともに５０Ωであるのに対して、当該実施形態に係る差動伝送線路は積層方向差動伝送線路３２を含んでいるにもかかわらず、インピーダンスの変動が＋１Ωほどに抑制されており、積層方向差動伝送線路３２によるインピーダンスの変動は比較的小さいことを示している。
図１９Ｂは、Ｓパラメータ解析によって求められる差動反射特性及び差動通過特性の周波数特性のグラフを示す。周波数範囲０Ｈｚ〜３５ＧＨｚという広い範囲において、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−２０ｄＢ以下の値を示し、十分な特性を得ることが出来ている。さらに、周波数範囲０Ｈｚ〜３２ＧＨｚにおいては、差動反射係数ＳＤＤ１１，ＳＤＤ２２は−３０ｄＢ以下の値に保たれており、極めて低い反射量を持つ構造が実現されることが示されている。また、差動通過特性ＳＤＤ２１の変化も小さいことが示されている。よって、当該実施形態に係るプリント回路基４８は、第１の実施形態と同様に、格別な効果を奏している。
複数の導体板対１０２それぞれの第１導体板と第２導体板とが対向する部分を、ドリル加工により形成することにより、平面視して、対向する部分の位置の変動を第２層（層Ｌ２）から第３層（層Ｌ９）に至るまで抑制することが出来ている。基板製造工程において、基板平面方向にパタンずれが生じる場合にも、積層方向差動伝送線路３２による特性劣化を抑制することが出来る。なお、対向する部分はルータ加工によって形成されてもよいのは言うまでもない。
当該実施形態に係るプリント回路基板４８では、直径０．１５ｍｍのドリルをドリル間隔Ｐｄｒｉｌｌ０．１０ｍｍで複数の穴を穿っているが、これに限定されることはない。例えば、ドリル間隔Ｐｄｒｉｌを０．１２５ｍｍ〜０．０７５ｍｍの範囲で調整することにより、積層方向差動伝送線路３２の差動インピーダンスを４７Ω〜５３Ωの範囲で調整することが出来る。
以上、本発明の実施形態に係るプリント回路基板、及び光モジュールについて説明した。本発明は上記実施形態に限定されることはなく、積層方向差動伝送線路を含む差動伝送線路構造に広く適用することが出来る。本発明に係るプリント回路基板は、光モジュールに備えられるプリント回路基板に限定されることはなく、伝送装置に備えられるプリント回路基板（図１に示すプリント回路基板１１）であってもよいし、他の装置に備えられるプリント回路基板であってもよい。いずれの装置に備えられるプリント回路基板であっても、内部を積層方向に貫く差動伝送線路（積層方向差動伝送線路）を含む差動伝送線路に広く適用することが出来る。
また、本発明の実施形態に係るプリント回路基板は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが２５Ｇｂｉｔ／ｓ乃至２８Ｇｂｉｔ／ｓのいずれかとなるに好適だが、ビットレートはこれらに限定されることはなく、これらと異なる範囲のビットレートのデジタル電気信号を伝送する場合であってもよい。本発明の実施形態に係るプリント回路基板のチャネル（差動伝送線路）を伝送する電気信号は、二値変調のデジタル信号としているが、これに限定されることはなく、多値変調されるデジタル信号であってもよい。この場合は、ビットレートをシンボルレート（又は変調レート）に、単位”ｂｉｔ／ｓ”を単位”ｂａｕｄ”に読み替えればよい。
また、本発明の実施形態に係るプリント回路基板では、第１差動伝送線路３３と第２差動伝送線路３４の構成を同じとしている。設計パラメータを少なくして設計を容易にするという観点又は差動伝送線路の特性向上の観点で望ましいが、これに限定されることはなく、第１差動伝送線路３３と第２差動伝送線路３４は、マイクロストリップ線路であって、積層方向差動伝送線路に接続出来る構成であれば、それぞれ別々の構成が用いられても良い。
本発明の実施形態に係るプリント回路基板では、第１差動伝送線路３３が上表面に、第２差動伝送線路３４が下表面に配置され、第１ストリップ導体対１０４及び第２ストリップ導体対１０５を覆ってソルダーレジスト層１２５が配置されるのみである。しかし、これに限定されることなく、第１差動伝送線路３３の上側、又は第２差動伝送線路３４の下側に、さらなる層（配線層を含む）が配置されていてもよい。
１ 伝送装置、２ 光モジュール、３，３Ａ，３Ｂ 光ファイバ、５ 電気コネクタ、１１，２１，３１，４２，４３，４４，４５，４６，４７，４８，４９，５０ プリント回路基板、１２ ＩＣ、２２Ａ，２２Ｂ フレキシブル基板、２３Ａ 光送信器部、２３Ｂ 光受信器部、３２ 積層方向差動伝送線路、３３ 第１差動伝送線路、３４ 第２差動伝送線路、６１ ケース６１、６２ ラッチ、６３ プルタブ、６５Ａ，６５Ｂ，６５Ｃ，６５Ｄ ＴＯ−ＣＡＮ型ＴＯＳＡ、６６Ａ，６６Ｂ，６６Ｃ，６６Ｄ サブフレキシブル基板、６７ ４チャネルＲＯＳＡ、６８，６９ ＩＣ，１０１ 差動信号ビア対、１０２ 複数の導体板対、１０３ 複数の接地ビア、１０４ 第１ストリップ導体対、１０５ 第２ストリップ導体対、１１１Ａ 第１信号ビア、１１１Ｂ 第２信号ビア、１１５
第１導体板対、１１５Ａ，１１６Ａ，１１７Ａ 第１導体板、１１５Ｂ，１１６Ｂ，１１７Ｂ 第２導体板、１１６ 第２導体板対、１１７ 層間導体板対、１１８Ａ，１１８Ｂ，１１８Ｃ，１１８Ｄ 接地ビア、１１９ 第１貫通穴、１２１Ａ，１２１Ｂ，１３１Ａ，１３１Ｂ ストリップ導体、１２２Ａ，１２２Ｂ，１３２Ａ，１３２Ｂ 接続部、１２３Ａ，１２３Ｂ，１３３Ａ，１３３Ｂ ランド部、１２４Ａ，１２４Ｂ 第１オープンスタブ部、１２５ ソルダーレジスト層、１２６ 第１接地導体層、１２７，１３８ 誘電体層、１２９ 第２貫通穴、１３４Ａ，１３４Ｂ 第２オープンスタブ部、１３６ 第２接地導体層、１３９ 樹脂、１５１Ａ，１５１Ｂ，１５２Ａ，１５２Ｂ 導体板部、２１１Ａ 第１信号ビア、２１１Ｂ 第２信号ビア、２１５Ａ，２１５Ｂ 導体柱、２１８Ａ，２１８Ｂ，２１８Ｃ，２１８Ｄ 接地ビア、２１９ 第１貫通穴、２２１Ａ，２２１Ｂ ストリップ導体、２２３Ａ、２２３Ｂ ランド部、２２４Ａ，２２４Ｂ 第１オープンスタブ部、２２５ ソルダーレジスト層、２２６ 第１接地導体層、２２７ 誘電体層。

Claims (12)

  1. 積層方向に延伸する積層方向差動伝送線路を備える、プリント回路基板であって、
    前記積層方向差動伝送線路は、
    ともに積層方向に延伸する第１信号ビアと第２信号ビアとを含む差動信号ビア対と、
    各対が、前記第１信号ビアの周縁から基板平面方向を外方へ広がる第１導体板と、前記第１導体板と同一層上にあって前記第１導体板とは離間して、前記第２信号ビアの周縁から前記基板平面方向を外方へ広がる第２導体板と、を含む複数の導体板対と、を含み、
    前記複数の導体板対は、前記積層方向に沿って、互いに離間して並び、
    前記第１信号ビアの重心と前記第２信号ビアの重心とを結ぶ重心線分の垂直二等分線に対して、前記複数の導体板対それぞれにおいて、前記第１導体板の外形の重心は前記第１信号ビアの重心より内側に位置し、前記第２導体板の外形の重心は前記第２信号ビアの重心より内側に位置する、
    ことを特徴とする、プリント回路基板。
  2. 請求項１に記載のプリント回路基板であって、
    前記複数の導体板対それぞれにおいて、前記重心線分に対する前記第１導体板の外形の幅は、前記重心線分に沿って、外方から内方へ、同じか広がり、前記重心線分に対する前記第２導体板の外形の幅は、前記重心線分に沿って、外方から内方へ、同じか広がる、
    ことを特徴とする、プリント回路基板。
  3. 請求項１又は２に記載のプリント回路基板であって、
    前記複数の導体板対それぞれにおいて、前記第１導体板と前記第２導体板とは、前記垂直二等分線を鋏んで互いに対向し、前記第１導体板の外形と前記第２導体板の外形とは、対向する部分において、前記垂直二等分線に沿って延伸する、ことを特徴とする、プリント回路基板。
  4. 請求項１乃至３のいずれかに記載のプリント回路基板であって、
    前記複数の導体板対において、前記第１導体板の外形と前記第２導体板の外形それぞれは、前記重心線分に対して、線対称となる、
    ことを特徴とする、プリント回路基板。
  5. 請求項１乃至４のいずれかに記載のプリント回路基板であって、
    各前記導体板対において、前記第１導体板の外形と前記第２導体板の外形とは、前記垂直二等分線に対して、線対称となる、
    ことを特徴とする、プリント回路基板。
  6. 請求項１乃至５のいずれかに記載のプリント回路基板であって、
    該基板の上表面側に配置されるとともに、前記積層方向差動伝送線路と電気的に接続される、第１差動伝送線路と、
    該基板の下表面側に配置されるとともに、前記積層方向差動伝送線路と電気的に接続される、第２差動伝送線路と、をさらに備え、
    前記第１差動伝送線路は、
    第１層上に配置されるとともに、前記差動信号ビア対とそれぞれ接して接続される、第１ストリップ導体対と、
    前記第１層より積層方向下側にある第２層上に配置されるとともに、前記差動信号ビア対を内側に囲う第１貫通穴を有する、第１接地導体層と、を含み、
    前記第２差動伝送線路は、
    前記第２層より積層方向下側にある第３層上に配置されるとともに、前記差動信号ビア対を内側に囲う第２貫通穴を有する、第２接地導体層と、
    前記第３層より積層方向下側にある第４層上に配置されるとともに、前記差動信号ビア対とそれぞれ接して接続される、第２ストリップ導体対と、を含み、
    前記複数の導体板対は、第１の導体板対と、第２導体板対と、を含み、
    前記第１の導体板対は、前記第２層上であって前記第１貫通穴の内側に、前記第１接地導体層と離間して配置され、
    前記第２の導体板対は、前記第３層上であって前記第２貫通穴の内側に、前記第１接地導体層と離間して配置される、ことを特徴とする、プリント回路基板。
  7. 請求項６に記載のプリント回路基板であって、
    前記複数の導体板対は、前記第２層と前記第３層との間にそれぞれ配置される、１以上の層間導体板対をさらに含む、ことを特徴とする、プリント回路基板。
  8. 請求項６又は７に記載のプリント回路基板であって、
    前記第１ストリップ導体対それぞれは、オープンスタブ部を有し、ことを特徴とする、プリント回路基板。
  9. 請求項６又は７に記載のプリント回路基板であって、
    前記第１ストリップ導体対は、平面視して、第１の導体板対を内側に含む、ことを特徴とする、プリント回路基板。
  10. 請求項６乃至９のいずれかに記載のプリント回路基板であって、
    前記差動信号ビア対を内側に囲うように並んで配置され、前記第１接地導体層及び前記第２接地導体層にそれぞれ電気的に接続される、複数の接地ビアを、さらに含む、
    ことを特徴とする、プリント回路基板。
  11. 請求項６乃至１０のいずれかに記載のプリント回路基板と、
    前記プリント回路基板の上表面に配置され、ドライバ差動端子を有する、駆動ＩＣと、
    前記プリント回路基板の下表面に配置される差動端子と電気的に接続され、電気信号を光信号へ変換する発光素子と、を備える、光モジュールであって、
    前記第１差動伝送線路は、前記駆動ＩＣのドライバ差動端子と電気的に接続され、
    前記第２差動伝送線路は、前記差動端子と電気的に接続される、
    ことを特徴とする、光モジュール。
  12. 請求項１１に記載の光モジュールであって、
    前記発光素子は、直接変調型半導体レーザ素子である、
    ことを特徴とする、光モジュール。
JP2016096791A 2016-05-13 2016-05-13 プリント回路基板、及び光モジュール Active JP6789667B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016096791A JP6789667B2 (ja) 2016-05-13 2016-05-13 プリント回路基板、及び光モジュール
US15/585,511 US10116116B2 (en) 2016-05-13 2017-05-03 Printed circuit board and optical module
CN201710334132.1A CN107371321B (zh) 2016-05-13 2017-05-12 印刷电路板以及光模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016096791A JP6789667B2 (ja) 2016-05-13 2016-05-13 プリント回路基板、及び光モジュール

Publications (3)

Publication Number Publication Date
JP2017204598A JP2017204598A (ja) 2017-11-16
JP2017204598A5 true JP2017204598A5 (ja) 2019-04-04
JP6789667B2 JP6789667B2 (ja) 2020-11-25

Family

ID=60294937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016096791A Active JP6789667B2 (ja) 2016-05-13 2016-05-13 プリント回路基板、及び光モジュール

Country Status (3)

Country Link
US (1) US10116116B2 (ja)
JP (1) JP6789667B2 (ja)
CN (1) CN107371321B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7591994B2 (en) 2002-12-13 2009-09-22 Immunomedics, Inc. Camptothecin-binding moiety conjugates
AU2006218454B2 (en) 2005-03-03 2011-11-17 Immunomedics, Inc. Humanized L243 antibodies
JP6571035B2 (ja) * 2016-03-18 2019-09-04 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び伝送装置
KR101929465B1 (ko) * 2016-10-18 2019-03-14 주식회사 옵텔라 광학모듈
US10349532B2 (en) * 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias
US10470311B2 (en) * 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
CN113296198A (zh) * 2020-02-21 2021-08-24 佑胜光电股份有限公司 光发射组件、光学收发模块及光纤缆线模块
US11146039B2 (en) * 2019-05-22 2021-10-12 Applied Optoelectronics, Inc. Temperature controlled multi-channel transmitter optical subassembly and transceiver module including same
JP2021114655A (ja) * 2020-01-16 2021-08-05 株式会社フジクラ 基板及びアンテナモジュール
JP7369047B2 (ja) * 2020-01-30 2023-10-25 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール及び光伝送装置
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
JP2004014800A (ja) 2002-06-06 2004-01-15 Mitsubishi Electric Corp 多層配線基板
JP2005277028A (ja) * 2004-03-24 2005-10-06 Mitsubishi Electric Corp 高速伝送用基板構造
CN100531511C (zh) * 2005-05-28 2009-08-19 鸿富锦精密工业（深圳）有限公司 具有改良差分过孔的印刷电路板
CN1901366A (zh) * 2005-07-21 2007-01-24 鸿富锦精密工业（深圳）有限公司 差分过孔阻抗与差分导线阻抗匹配的方法
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
JP2009212400A (ja) 2008-03-05 2009-09-17 Ngk Spark Plug Co Ltd 高周波パッケージ
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
CN104349572A (zh) * 2013-07-30 2015-02-11 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2015056719A (ja) 2013-09-11 2015-03-23 日本電信電話株式会社 多層配線基板
JP6445268B2 (ja) * 2014-07-11 2018-12-26 日本オクラロ株式会社 光モジュール、光送受信モジュール、及びフレキシブル基板
CN106341097B (zh) * 2015-07-06 2019-06-18 创意电子股份有限公司 共模滤波器与电路结构

Similar Documents

Publication Publication Date Title
JP6789667B2 (ja) プリント回路基板、及び光モジュール
JP2017204598A5 (ja)
JP6929113B2 (ja) 光アセンブリ、光モジュール、及び光伝送装置
JP5580994B2 (ja) 光モジュール
US7755445B2 (en) Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
JP4892514B2 (ja) 光通信モジュールおよびフレキシブルプリント基板
JP6890966B2 (ja) 光モジュール及び光伝送装置
CN108206318B (zh) 印制电路板、光模块、以及光传输装置
US20170064831A1 (en) Optical module
JP7368932B2 (ja) 光モジュール及び光伝送装置
US10904997B2 (en) Printed circuit board, optical module, and optical transmission equipment
JP2012047823A (ja) 光モジュール及び高周波モジュール
CN113359248B (zh) 一种光模块
JP4852979B2 (ja) フレックスリジッド基板、光送受信モジュール及び光送受信装置
US20190164891A1 (en) Tunable differential via circuit
JP6128859B2 (ja) 光モジュール
US11653442B2 (en) Optical module and method for manufacturing the same
EP3937596A1 (en) Common mode suppression packaging apparatus, and printed circuit board
US11744008B2 (en) Printed board and printed board assembly
CN114039270B (zh) To管座以及to管座的制备方法
JP7556201B2 (ja) 通信装置、及び多層基板
WO2022070856A1 (ja) 配線基体および電子装置
JP2009123958A (ja) プリント基板の製造方法
JP6097974B2 (ja) 伝送路
JP2006140365A (ja) 多層配線基板