JP2017201664A - クロスバンプ - Google Patents

クロスバンプ Download PDF

Info

Publication number
JP2017201664A
JP2017201664A JP2016093030A JP2016093030A JP2017201664A JP 2017201664 A JP2017201664 A JP 2017201664A JP 2016093030 A JP2016093030 A JP 2016093030A JP 2016093030 A JP2016093030 A JP 2016093030A JP 2017201664 A JP2017201664 A JP 2017201664A
Authority
JP
Japan
Prior art keywords
bump
bonding
bumps
shape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016093030A
Other languages
English (en)
Inventor
睦郎 小倉
Mutsuro Ogura
睦郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Irspec Corp
Original Assignee
Irspec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Irspec Corp filed Critical Irspec Corp
Priority to JP2016093030A priority Critical patent/JP2017201664A/ja
Publication of JP2017201664A publication Critical patent/JP2017201664A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 熱膨張係数の異なる半導体チップ同士を高密度でバンプ接続するために、プロセス再現性が良く、常温接合が可能で、半導体表面での応力集中が少なく、変形に必要は荷重の小さい微少金属バンプ形状を考案する。【解決手段】 対向する2つの半導体チップに、一辺を伸張したバー状の金属バンプを形成し、それぞれのバー状の金属バンプを直交させて接合する。バンプ接合時の接触面積は、バー状バンプの短辺の自乗となり、接触面積が従来より小さくなり、接合に必要な荷重が低減される。また対向するチップにそれぞれバンプを設けるので、接合時のチップ表面の応力が緩和され、バンプの高さが、従来構造の円錐バンプの倍になり、バンプ底辺の面積に比べて相対的にバンプ高さが高くなため、従来構造よりも変形量が大きく相対的に柔らかい高密度バンプ接合が実現できる。【選択図】図1

Description

本発明は、高密度金属バンプによる集積回路(IC)や撮像素子のハイブリッド3次元集積化のための金属バンプ接合において、高密度金属バンプの形状および接合方法に関するものである。
機器内に実装される半導体製品のパッケージング技術として、小型化の要請から複数の半導体チップを一つのパッケージに収め、一つのシステムとして機能させる「システム イン パッケージ」(SiP)が進められている。これにより、ロジックやメモリなど異種のプロセスの半導体をパッケージの中に混載することが可能になる。複数のチップを相互に接続する方法としては、ワイアーボンディングから配線長が短縮できるフリップチップボンディング技術へ移行しつつある。チップ(集積回路)を外部のサーキットボード(回路基板)やインタポー ザ(中間基板)回路へ接続するための端子は、ウェファ上に形成された金属の突起(バンプ)が使用されている。
バンプ形成材料としては、機械式フリップチップボンダーを用いた金線、鉛フリーの半田材料としてスズ・銀、スズ・銅半田あるいはInが用いられてきた。プリントあるいはリソグラフィ技術を用いた半田バンプは、フリップチップボンダーによるバンプ形成よりは効率が良いが、半田溶融温度(〜200℃)まで昇温する必要がある。また、バンプ材料形成後、いったん溶融してボール状態にするため、バンプ形状の制御性に限界がある。そのため、微細バンプの場合には、融点の高い金や銅をベースに、必要に応じて、バンプ表面に半田メッキを施すことが一般的である。
LCDディスプレイなどに用いられるCOF(Chip−On−Film)パッケージにおいて、35μmピッチの金バンプとSnメッキされた銅箔とのバンプ接続が行われている。この場合、接続には、400℃程度の高温処理による合金化が行われる。この金バンプの形状は矩形で、ピッチと直交する方向に伸張することにより、狭い電極ピッチを保ちながら接触面積の確保と機械的な安定性を得ている。
波長1μm以上の赤外撮像チップでは、感光層となる化合物半導体赤外PDアレイとシリコン信号読み出し回路(ROIC)を画素ごとに高密度接合する必要がある。この場合は30〜10μmの画素ピッチに応じて、微細バンプの形成が必要となる。この目的のために、従来In半田バンプが用いられてきた。しかしながら、半田バンプの場合、接合前にいったん溶融してボール状に整形してバンプ位置、形状を整えるため、バンプ形状が球状に限定されること。また、半田をいったん溶融して接合する場合、対向するチップ間の隙間を適切に調整する必要がある。隙間が狭すぎると、バンプが押しつぶされ外側に広がるため、隣接したバンプとつながってしまうなど、狭ピッチバンプ接合には限界がある。従って、解像度の高い赤外撮像チップを実現するためには、溶融を前提とした半田バンプから、塑性変形による融着を利用した金や銅の微細バンプに移行することが望まれている。
微細バンプ形成は、通常フォトレジストで形成された空洞を鋳型に用いてメッキ工程で製作される。バンプ形成工程において、ウェファの表面の凹凸やメッキ速度の不均一性により、バンプ高さにバラツキが生じる。従ってバンプ高さの不均一性を、加重変形により吸収する必要がある。このとき、バンプ高さをバンプ直径よりも高くすると、接合工程においてバンプ底部が剥離したり、バンプの座屈など想定外の変形の恐れが生じる。 特許文献1においては、先端を先鋭化したバンプ形状が開示されている。バンプ形状を円錐形に整形することにより、先端部のみに加重変形を誘起しつつ、バンプ高さのばらつきを整え、かつ基底部の面積を拡大することが可能になり、バンプをIC上の電極に強固に接続することが可能となる。
バンプと対向電極の接続方法に関して、金バンプの場合、300〜350℃に加熱しつつ圧力変形を行うと、融点以下で、接合面での合金化を図ることが可能である。更に、加熱に加えて超音波を印加すると、接合温度を200〜250℃に低下させることができる。
特許文献2において、局所的な加熱、超音波加振装置を設けた超音波接合装置が開示されている。参考文献1に示すように、上記先鋭化バンプと超音波加振装置とを用い、更にアルゴンイオン照射による表面活性化処理を併用することにより、室温において、化合物半導体赤外イメージセンサーの接合が可能となった。
アルゴンイオン照射による表面活性化処理により、異種の材料が常温にて強固に接着されることが知られている。参考文献2のように更に近年、半導体メモリやシステムLSIにおいて、集積度の向上や機能の複合を目指して、半導体集積回路(IC)を3次元方向に集積した3次元集積回路の開発が行われている。シリコン銅配線プロセスでは、CMP(Chemo−Mechanical Polishing)による平坦化、プラズマクリーニングによる酸化膜活性化技術および、200〜300℃における熱圧着を組み合わせてシリコン酸化膜と同時に銅電極も電気的に接合する技術(SAB,Surface Activated Bonding)が進展している。
参考文献3のようにCMOSイメージセンサーにおいても、フォトダイオードアレイと読み出し回路を金属電極同士直接接続することにより、画素レベルで高密度接合した製品が開発されている。
上記の技術をまとめると、金属の接合には、A:清浄化金属表面の形成とB:表面同士の物理的接触が必要であり、A:清浄化金属表面の形成には、イオン照射などによる表面活性技術、加熱、加圧、超音波加振のいずれか、B:表面の物理的接触には、加圧、超音波加振による塑性変形加工、CMPなどによる平坦化技術が有効であり、A,Bのカテゴリからいずれかを選択することにより金属融着によるバンプ接合が実現する。
特許4480417 「電極バンプ及びその製造並びにその接続方法」 特許5082081 「超音波振動接合装置」
Takanori Shuto, Keiichiro Iwanabe, Mutsuo Ogura, Katsuhiko Nishida, and Tanemasa Asano, "Room−temperature bonding of heterogeneous materials for near−infrared image sensor", Japanese Journal of Applied Physics 53, 04EB01 (2014). T. R. Chung, L. Yang, N. Hosoda, H. Takagi, and T. Suga,"Wafer direct bonding of compound semiconductors and silicon at room temperature by the surface activated bonidng method", Applied surface science, 117/118(1997), 808. Ziptronixホームページ:http://www.ziptronix.com/
赤外撮像素子などヘテロ材料ハイブリッドイメージセンサーを実現するためには、特定の波長を吸収、検出するために、バンドギャップを目的波長に適合するように設計された化合物半導体PDアレイと信号読み出し用シリコンLSIとを、各画素毎に高密度接合する必要がある。熱膨張係数の異なる異種材料の接合の場合、できるだけ低温にて接合が行われることが重要である。例えば、熱膨張係数4ppmのシリコンLSIと6ppmのInPウェファを接合する場合、ウェファ温度200℃での接合プロセスでは、2ppmx200=4x10−4の歪みが生じる。従って、SXVGA(1280x1040画素)クラスの微細バンプ接合を行おうとした場合4x10−4 x 1280〜0.5画素分の位置ずれがチップ左右で生じてしまう。実際、200℃で接合プロセスを行おうとすると10mmのチップあたり、2x10−6x200x10=4μmの位置ずれが発生する。 そのため、熱膨張係数の異なる素子同士を加熱してバンプ接合する場合には、位置ずれや熱歪みの除去が問題となる。
従来技術であるInバンプでは、バンプを高くし、柔らかいInを用いることにより、熱膨張係数の違いや熱歪みを吸収してきたが、Inは酸化による劣化の恐れも有り、信頼性や耐熱性(融点156.6℃)の点で問題があった。そのため、バンプ接合後強度を維持するために、接合面をフィラーにて樹脂封止することが必須であった。また、化合物半導体の機械的強度は、温度により指数関数的に減少するため、加工に伴う結晶欠陥の発生を防ぐためには、できるだけ低温にて加工する必要がある。バンドギャップが狭い半導体ほど、機械的な強度が弱くなる傾向があり、長波長検出用InAsやInSb系材料では特に、加圧による結晶欠陥の導入が起こり易い。
に記載されているように、金の先鋭化バンプに表面活性化処理と超音波加振を行うことにより、室温にて強固な接合が可能になる。金は、化学的に安定で融点も高く(融点1,064℃)Inや半田バンプでは必須であるフィラーによる酸化防止処理が不要である。現在、先端直径2.5μm、15μmピッチにて、1バンプあたり0.2g重(2mN)の加重と超音波加振によりVGA(640x520画素)レベル、32万バンプの接合に成功している。また、ボールアップを必要としない金や銅バンプの場合、バンプ形状の縮小は比較的容易で、画素ピッチ10〜7.5μmに適応するバンプの形成が可能である。
しかしながら、この方法を用いて、更にバンプ数を増やしてSXVGA程度(1280x1040画素)まで解像度を上げるためには、チップ全体に加える荷重を4倍に増加させるか、1バンプあたりの荷重を1/4程度に低減させる必要がある。チップ全体に加える荷重は、VGA規格でも72Kg重(700N)に達する。更にバンプ数に比例して荷重を増加させるには、加圧装置の規模が大きくなり、精密な圧力制御が困難になるとともに、チップ割れなどのリスクが増大する。
1バンプあたりの荷重は現状では、0.2g程度とわずかであるが、1バンプあたりの荷重を低減しつつ、荷重による変形を容易にするためには、先端径を更に細くする必要がある。先鋭化バンプをレジストモールドで製作する場合、金バンプの先端形状を細くするためには、レジストに作製する空洞の表面の直径を狭くする必要がある。しかしながら、レジスト表面の微細孔を通じて、現像液を浸潤させ空洞を作製し、その後、メッキにより金属バンプを製作する必要がある。従って、表面の微細孔の直径の縮小には限界がある。
最後の問題は、半導体表面に金バンプから印可される圧力が既に化合物半導体の降伏限界に達しつつあることである。すなわち、バンプ先端径をφ2.5μmとして、その直径に0.2g重(2mN)の荷重が加わるとすると、圧力は430MPaに達する。この圧力は、化合物半導体を用いた赤外フォトダイオードアレイにおいて、カットオフ1.6μmのInP/InGaAsの室温での破壊限界に近い。長波長検出用のInAsやInSbでは、降伏圧力は、室温での降伏限界が10MPa程度に低下するので、半導体基板に加える圧力は、低減させる必要がある。
すなわち、表面活性化プロセスと超音波印可を伴った先鋭化バンプ接合法は、室温にて化合物半導体とシリコン素子とを高密度に接合することが可能であり、温度歪みによるアライメント誤差低減のための有力な方法であるが、チップあたりの必要荷重は、VGA(32万画素)で700Nとなり、このままバンプ数に応じて印可荷重を増大するには、装置的な制約がある。円錐状の先鋭化バンプを製作するためのレジストモールドの形成やメッキ工程において、現像液やメッキ液を浸透させるためには、十分な口径の表面開口が必要であり、バンプ先端の先鋭化の要求と矛盾する。実際先端径を細くするにつれ安定したレジストモールドの形成が困難になる。既に半導体表面に印可される圧力は破壊限界に近付いており、半導体チップ表面において圧力の低減が望まれる。
図2は、特許文献1および参考文献1に記載された、先端を先鋭化した金バンプの模式図を示す。既述したように、レジストモールドを用いた金メッキによるバンプ形成の場合、レジストに開口が必要であるため、実際の円錐形バンプの先端には平坦部が存在する。円錐形の金バンプ2に対向して、矩形の金あるいはアルミ電極3を対向させ、加圧しつつシェア方向に超音波を励振させることにより、常温付近で強固な接合が可能になる。
図3は、超音波金バンプ先端径2.5μm、ベース径10μm、高さ6μmの金バンプに、常温にて0.7μmの変形を加えたときの、ミーゼス応力のシミュレーション結果を示す。先端では、応力は2MPaに達しているが、下面では、40kPaと2桁程度小さな値を示している。従って、図2の円錐型バンプをそれぞれのチップに形成し、バンプ先端部を対向させることができれば、微少荷重において十分な変形量を確保しつつ、半導体チップ表面における応力を低減することができる。しかしながら対向する円錐型バンプの先端を位置ずれ無しに対向させ、変形することは困難である。
そこで、本発明では、図1に示すようにバンプ形状を円錐形から一軸を伸張したウェッジ状に変更し、このウェッジ状バンプ1を接合するチップそれぞれに、水平方向から約45°傾けた角度で形成する。このように形成されたバンプにより、2枚のチップを接合した時に、対向するバンプが互いに直交して接合される。
この構造により、接合されたバンプの底面では、細長い楕円形となり、バンプと基底となる半導体側電極との接触面積が確保されるとともに,バンプ上面では幅の狭い矩形となる。バンプモールド形成時に、現像液やメッキ液の攪拌浸透に必要な開口は、幅の狭い矩形であり、一方、接合面積は、表面が交差するため、面積の小さなほぼ正方形となる。従って、円錐形状の先鋭化バンプと比較してバンプモールドは製作が容易となり、かつ接合時のバンプ接触面積を小さくし、変形に必要な荷重を低減することが可能になる。また、両側にバンプを形成する手間は増えるが、応力が集中する接合面と半導体基板とがバンプ高さだけ離れているので、半導体表面に局所的に応力が集中することが避けられる。
対向する1対のウェッジ形状バンプにおいては、長手方向のどの位置でも交差するので、アライメント精度の許容範囲は、円錐型バンプと平面状電極との組み合わせと同等になる。また、電極間隔の限界は、隣接する電極との最小距離に依存するが、ウェッジバンプ(図1)と円錐バンプ(図2)の下面における隣接バンプ間の最小距離はほぼ等しく、実施例で示すように、台形バンプ表面における接合面積は、1/2程度に縮小できる。
本発明によるバンプ形状の模式図と、接合時のクロスバンプ構成図(図1a,b)において、バンプ上面の幅をW、長さをLとすると、バンプ形成プロセスに必要なレジスト開口面積
W×Lに対して、接触面積はW×Wとなる。例えばバンプ上部の幅Wを1.5μm、バンプ長さLを6μmとすると、薬液の浸透に必要なレジスト開口面積が7.5μmであるのに対し、バンプが交叉し変形する領域の面積は、2.2μmとなる。従って、バンプ形成プロセスの再現性を保持しながら、クロスバンプ形成時には、等価的な頂点の面積を縮小することができる。また、アライメントずれの許容範囲は、バンプ上部のバンプ長さの1/√2、すなわち、水平、垂直方向に±L/√2程度となる。
更に、従来の円錐型バンプの場合、対向する電極は、円形あるいは矩形の薄膜であり、通常の蒸着・リフトオフプロセスでは厚さは約1μm以下となる。 この場合、バンプ応力は、対向する電極によりある程度は分散するものの、荷重は、バンプ接触部に集中される。一方台形状バンプを交叉させた場合は、上面での応力がバンプ底辺に分散されるので、バンプ高さと同等に電極を厚く形成した場合と同等に2桁程度の圧力緩和が期待できる。
本発明によれば、金バンプによる常温ヘテロ材料接合プロセスにおいて、バー状に1辺を伸張させ、断面をウェッジ状に整形したバンプを対向するチップ同士に配置し、垂直方向に交叉させることにより、変形する部分を縮小するとともに、バンプ自体の強度を高めることができる。また円錐形バンプに比べて、レジストモールドの表面開口面積を大きく取ることができるので、現像液やメッキ液の浸透性が良く、接触面積の縮小に際して、再現性のあるバンプ形成が可能になる。さらに、半導体チップ表面がそれぞれのバンプ高さだけ離れており、変形が表面付近に限定されるため、加圧による半導体素子表面の応力が緩和され、半導体チップへの結晶欠陥の導入が抑止される。
ウェッジ型バンプの模式図(1a,1b)および、クロス状に対向するチップの接合情況(1c,1d,1e)を示す。 従来型円錐バンプの模式図(2a,2b)および、対向するチップの接合情況(2c,2d,2e)を示す。 従来型円錐バンプを加圧変形させた場合の、ミーゼス応力を示す。 本発明の実施例であるウェッジ型バンプの形状を示す。 従来型円錐バンプの形状を示す。 台形型バンプの模式図(6a,6b)および、クロス状に対向するチップの接合情況(6c,6d,6e)を示す。 直方型バンプの模式図(7a,7b)および、クロス状に対向するチップの接合情況(7c,7d,7e)を示す。 かまぼこ型バンプの模式図(8a,8b)および、クロス状に対向するチップの接合情況(8c,8d,8e)を示す。 かまぼこ型バンプとウェッジ型バンプをクロス状に対向させた場合のチップの接合情況を示す。
以下に本発明を実施例に基づき詳細に説明する。図4は本発明により製造したクロスバンプ用ウェッジ状バンプのSEM写真を示す。バンプ表面の幅1.7μm、長さ7.7μm、バンプ下面の幅4.3μm、長さ10.5μm、バンプ高さ5μm、バンプアレイのピッチは15μmである。図5に同一プロセスにて製造した円錐型バンプのSEM写真を示す。バンプ表面の直径は2.5μm、下面の直径は、5.9μm、バンプ高さ5μm、バンプアレイのピッチは15μmである。両者を比較すると、表1に示すように、必要荷重を決めるバンプ接合時の接触面積は、ウェッジ状バンプの方が狭いが、バンプ製作プロセスの再現性に係わる表面開口の面積や、バンプと半導体チップとの接続強度を決める下面の接触面積は、ウェッジ状バンプの方が大きい。また、ウェッジ状バンプの場合は、対向するチップにそれぞれバンプを設けるので、重ね合わせた時のバンプ高さが、円錐バンプの倍になり、バンプ底辺の面積に比べて相対的にバンプ高さが高くなる。従って、本発明によるウェッジ状バンプにより変形量が大きく相対的に柔らかいバンプが実現できる。
台形状バンプと円錐バンプの形状比較 表1
図1に示すウェッジ型バンプは、バンプのくびれ部分を長くし、変形に必要な加重を最小限にするために、側面を湾曲させている。このバンプを形成するためには、ノボラック系ネガティブレジストを使用し、露光量とレジスト内部の紫外線減衰量を調節することにより、レジスト表面から1/2〜1/3のみを架橋することにより、内部に曲線的なくびれを持つレジストモールドを準備し、電界あるいは無電解メッキにより金バンプを製作した。 すなわち、ウェッジ型バンプは、下面幅に対し上面幅を1/3以下にすることが可能であるが、下部に未露光部分を残し、現像時間により、下部のバンプ面積を調節する必要があり、厳密なプロセス条件の設定が必要になる。
図6は、直線的な斜面を有す売る台形型バンプの模式図を示す。このバンプをレジストモールドで製作するときは、レジスト方向にデフォーカスする必要があるが、未露光部分を残す必要が無いので、現像条件等のプロセス依存性が安定する。 この形状は、金属を蒸着あるいはスパッタにより形成した後で、ドライあるいはウェットエッチプロセスに依っても形成することができる。台形型バンプは、下部幅に対し上部幅を1/2程度にすることが可能である。
図7は、通常の直方型バンプ形状を使用した場合であるが、バー状に形成されたバンプを直交するように接合することにより、バンプ下面の面積に対して、接合面積を縮小することが可能となり、しかもアライメント精度要求は軽減されている。この場合は、一般的なポジやネガレジストを使用して、バンプモールドを形成することができる。金属厚さ1μm程度の場合には、金属を蒸着あるいはスパッタにより形成した後で、ドライあるいはウェットエッチプロセスに依っても形成することができる。厚さ(高さ)1μm程度のバンプでもクロスさせることにより2μm相当の高さとなり、変形量を5%とすると0.1μm程度以下の表面荒さの試料の接合が可能である。
図8は、断面が半円状のかまぼこ型バンプ形状を使用した例を示す。このようなバンプ形状は、SiO2絶縁膜などで分離されたAl電極に、金の無電解メッキを施した場合など、平面的に分離された金属膜に、レジストモールド無しにメッキ加工した場合に形成される。シリコンLSIウェファにレジストモールドなどを形成することなく、金バンプが形成できるため、プロセス的には簡便となる。
上記図1,図6,図7、図8に示したバンプ形状は、2個のチップ間で、異なった形状を組み合わせることも可能である。図9は、上側のチップにはウェッジ型を(図9a)、下側のチップにはかまぼこ型バンプ(図9b)を使用した例を示す。シリコンROICにバンプを形成する場合、SiO2絶縁膜で分離されたAl電極をレジストモールド無しに、Auの無電解メッキを選択形成することが可能である。対向するチップのみに、ウェッジ型バンプを施すことにより、従来型円錐バンプと同様に2〜3μmの塑性変形マージンを確保することが可能であり、円錐バンプよりはバンプ形状の安定化や素子へのダメッジ軽減に有利となる。
1 ウェッジ状バンプ
2 円錐バンプ
3 矩形電極
4 台形状バンプ
5 直方型バンプ
6 かまぼこ型バンプ

Claims (2)

  1. 複数の半導体素子を相互接続するための金属バンプにおいて、バンプがバー状に形成されており、対向する1対のバンプが互いに直交するように接合することを特徴とするバンプおよびバンプ接合方法。
  2. 請求項1において、バンプ下面の幅よりもバンプ上面の幅が小さく、バンプ接合面積がそれぞれのバンプ上面積よりも小さなバンプおよびバンプ接合方法。
JP2016093030A 2016-05-06 2016-05-06 クロスバンプ Pending JP2017201664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016093030A JP2017201664A (ja) 2016-05-06 2016-05-06 クロスバンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016093030A JP2017201664A (ja) 2016-05-06 2016-05-06 クロスバンプ

Publications (1)

Publication Number Publication Date
JP2017201664A true JP2017201664A (ja) 2017-11-09

Family

ID=60264749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016093030A Pending JP2017201664A (ja) 2016-05-06 2016-05-06 クロスバンプ

Country Status (1)

Country Link
JP (1) JP2017201664A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4250360A1 (en) * 2022-03-25 2023-09-27 Sensors Unlimited, Inc. Hybridization bumps for fine pitch sensor arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4250360A1 (en) * 2022-03-25 2023-09-27 Sensors Unlimited, Inc. Hybridization bumps for fine pitch sensor arrays

Similar Documents

Publication Publication Date Title
US10510684B2 (en) Three dimensional integrated circuit (3DIC) with support structures
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
JP5764256B2 (ja) 支持端子パッドを有する半導体チップ
JPWO2018047861A1 (ja) 配線基板及び配線基板の製造方法
US8569162B2 (en) Conductive bump structure on substrate and fabrication method thereof
JP2001284381A (ja) 半導体装置及びその製造方法
US9607963B2 (en) Semiconductor device and fabrication method thereof
JP6538596B2 (ja) 電子部品の製造方法及び電子部品の製造装置
US20180047691A1 (en) Semiconductor device and manufacturing method thereof
JP6109826B2 (ja) ダイ上の位置によって決まる指向もしくはジオメトリを有するか、または熱応力を低減するためのピラーとダイパッドとの間のパターン構造を有して形成されるコンプライアンス配線ピラー
US20220359458A1 (en) Joint structure in semiconductor package and manufacturing method thereof
JP6261354B2 (ja) チップ実装構造体およびその製造方法
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
JP2006222407A (ja) Icチップをボンディングするための構造と方法
JP2017201664A (ja) クロスバンプ
JP2023160983A (ja) 半導体装置、半導体装置の製造方法、製造装置及び製造システム
US9224712B2 (en) 3D bond and assembly process for severely bowed interposer die
TWI564976B (zh) 半導體結構及其製造方法
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US20220173077A1 (en) Stacked die structure and method of fabricating the same
CN108878390A (zh) 梳状凸块结构及其制造方法
KR102253552B1 (ko) 앵커 인터커넥트
TWI279887B (en) Manufacturing method of flip chip electronic device
US20150087115A1 (en) Chip package and method for forming the same
JP2010238887A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107