JP2017199708A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2017199708A JP2017199708A JP2016086705A JP2016086705A JP2017199708A JP 2017199708 A JP2017199708 A JP 2017199708A JP 2016086705 A JP2016086705 A JP 2016086705A JP 2016086705 A JP2016086705 A JP 2016086705A JP 2017199708 A JP2017199708 A JP 2017199708A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection pad
- semiconductor element
- solder
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】外部接続パッド上に半田端子を確実に形成することが可能な配線基板およびその製造方法を提供すること。【解決手段】絶縁基板1の上面に銅から成る複数の半導体素子接続パッド4が形成されているとともに絶縁基板1の下面に銅から成る複数の外部接続パッド6が形成されており、半導体素子接続パッド4の表面に半田バンプ5が形成されているとともに外部接続パッド6の表面に錫の溶融固化層7が形成されて成る配線基板10であって、溶融固化層7は、外部接続パッド6の中央部に凸状の凝集塊7aが形成されている配線基板10である。【選択図】図1
Description
本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。
図5に、半導体集積回路素子等の半導体素子Sを搭載するために用いられる従来の配線基板20を示す。配線基板20は、コア用の絶縁層11aの上下面にビルドアップ用の絶縁層11bを複数積層して形成した絶縁基板11と、この絶縁基板11の内部および上下面に配設された銅から成る配線導体12と、絶縁基板11の上下面およびその上の配線導体12上に被着されたソルダーレジスト層13とを備えている。
配線基板20の上面中央部には、搭載部20Aが設けられている。搭載部20Aは、半導体素子Sを搭載するための四角形状の領域である。搭載部20Aには、多数の半導体素子接続パッド14が二次元的な並びに配列されている。半導体素子接続パッド14は、絶縁基板11の上面に被着させた配線導体12の一部を、上面側のソルダーレジスト層13に設けた開口部から露出させることにより形成されている。半導体素子接続パッド14上には、半田バンプ15が溶着されている。半導体素子接続パッド14には、半導体素子Sの電極Tが半田バンプ15を介して接続される。
配線基板20の下面は、外部電気回路基板との接続面となっている。配線基板20の下面には、その略全領域にわたり多数の外部接続パッド16が二次元的な並びに配列されている。外部接続パッド16は、絶縁基板11の下面に被着させた配線導体12の一部を、下面側のソルダーレジスト層13に設けた開口部から露出させることにより形成されている。外部接続パッド16には、外部電気回路基板の配線導体に接続するための半田ボール18Bが接続される。なお、外部接続パッド16の表面には、半田ボール18Bとの接続を良好とするために厚みが1〜2μm程度の錫から成る被覆層17が被着されている。
そして、この配線基板20によれば、図6に示すように、半導体素子Sの電極Tを半導体素子接続パッド14に半田バンプ15を介して接続するとともに半導体素子Sと配線基板20との間に熱硬化性樹脂から成る封止樹脂Uを充填して半導体素子Sを搭載し、最後に被覆層17と半田ボール18Bとを溶融一体化させて外部接続パッド16に半田端子18を形成することによって製品としての半導体装置が完成する。
ここで、配線基板20において、半田バンプ15および被覆層17を形成するとともに、これを用いた半導体装置において半田端子18を形成する方法を説明する。
まず、図7Aに要部拡大断面図で示すように、上面に配線導体12の一部を半導体素子接続パッド14として露出させるソルダーレジスト層13が被着されており、下面に配線導体12の一部を外部接続パッド16として露出させるソルダーレジスト層13が被着された絶縁基板11を準備する。
次に、図7Bに示すように、半導体素子接続パッド14の表面および外部接続パッド16の表面に錫めっき層17Pを無電解錫めっきにより形成する。このとき、無電解錫めっきと銅との置換反応により半導体素子接続パッド14用および外部接続パッド16用の配線導体12の一部がその表面側から若干抉られた状態となる。
次に、図7Cに示すように、半導体素子接続パッド14に被着された錫めっき層17P上にフラックスFを介して半田ボール15Bを載置する。
次に、図7Dに示すように、半田ボール15Bを錫めっき層17Pとともに加熱溶融することにより半導体素子接続パッド14上に半田バンプ15を形成する。このとき、外部接続パッド16に被着された錫めっき層17Pも溶融する。外部接続パッド16上で溶融した錫めっき層17Pは、厚みが1〜2μm程度と薄いことから、その表面張力により部分的に凝集塊が形成されて不均一な厚みとなる。このようにして、半導体素子接続パッド14に半田バンプ15が形成されているとともに外部接続パッド16に錫めっき層17Pが溶融固化した被覆層17が被着した配線基板20が形成される。
そして、図7Eに示すように、配線基板20に半導体素子Sを搭載した後、外部接続パッド16に被着させた被覆層17上にフラックスFを介して半田ボール18Bを載置し、最後に、被覆層17および半田ボール18Bを溶融固化させて図6で示したような半田端子18を形成する。
しかしながら、図7Fに示すように、被覆層17と半田ボール18Bとが溶融一体化せずに半田端子18が形成されない場合がある。このような事象は、外部接続パッド16上の溶融固化した被覆層17に半田ボール18Bを載置した際に、半田ボール18Bが接触する部位の被覆層17の厚みが薄い場合に発生しやすい傾向にある。被覆層17の厚みが薄い部分では、錫めっき層17Pが溶融した際に形成される錫と銅との金属間化合物が表面に露出しやすく、この金属間化合物と半田ボール18Bとの濡れ性が良好でないことから、被覆層17と半田ボール18Bとが溶融一体化しにくいものと考えられる。
なお、外部接続パッドに錫めっき層を被着させた後、その上に半田ペーストを印刷し、錫めっき層と半田ペーストとを共に溶融させることにより、外部接続パッドに均一な半田層を形成することが提案されているが、この場合、錫めっき層を被着するのに加えて半田ペーストを印刷する必要があり、配線基板の製造が煩雑なものとなってしまう。
本発明が解決しようとする課題は、外部接続パッド上に半田端子を確実に形成することが可能な配線基板およびその製造方法を提供することにある。
本発明の配線基板は、絶縁基板の上面に銅から成る複数の半導体素子接続パッドが形成されているとともに前記絶縁基板の下面に銅から成る複数の外部接続パッドが形成されており、前記半導体素子接続パッドの表面に半田バンプが形成されているとともに前記外部接続パッドの表面に錫の溶融固化層が形成されて成る配線基板であって、前記溶融固化層は、前記外部接続パッドの中央部に凸状の凝集塊が形成されていることを特徴とするものである。
本発明の配線基板の製造方法は、上面に銅から成る複数の半導体素子接続パッドが形成されているとともに、下面に銅から成る複数の外部接続パッドが形成されている絶縁基板を準備する工程と、前記半導体素子接続パッドの表面および前記外部接続パッドの表面に錫めっき層を被着させる工程と、前記半導体素子接続パッドの前記錫めっき層上に半田を供給するとともに前記外部接続パッドの前記錫めっき層上にフラックスを供給した後、前記半導体素子接続パッドの錫めっき層および前記半田を溶融固化させて前記半導体素子接続パッドに半田バンプを形成するとともに、前記外部接続パッドの錫めっき層を溶融固化させて前記外部接続パッドの中央部に凸状の凝集塊を有する錫の溶融固化層を形成する工程と、を行うことを特徴とするものである。
本発明の配線基板によれば、外部接続パッドの表面に形成された錫の溶融固化層は、外部接続パッドの中央部に凸状の凝集塊が形成されていることから、外部接続パッドの中央部においては、錫の溶融固化層の厚みが薄くなることがなく、銅と錫との金属間化合物が凝集塊の表面に露出することがない。したがって、外部接続パッドに形成した錫の溶融固化層上に半田ボールを搭載すると、半田ボールと外部接続パッド中央部の凝集塊とが良好に接触し、その状態で溶融固化層および半田ボールを溶融させると、溶融した溶融固化層と半田ボールとが良好に濡れて両者が溶融一体化した半田端子を確実に形成することが可能となる。
また、本発明の配線基板の製造方法によれば、外部接続パッドの錫めっき層上にフラックスを供給した後、錫めっき層を溶融固化させることから、フラックスにより活性が高まった状態で錫めっき層が溶融固化するので、外部接続パッドの中央部に凸状の凝集塊を有する錫の溶融固化層を形成することができる。その結果、外部接続パッドの中央部においては、錫の溶融固化層の厚みが薄くなることがなく、銅と錫との金属間化合物が凝集塊の表面に露出することがない。したがって、外部接続パッドの被覆層上に半田ボールを搭載すると、半田ボールと外部接続パッド中央部の凝集塊とが良好に接触し、その状態で溶融固化層および半田ボールを溶融させると、溶融した溶融固化層と半田ボールとが良好に濡れて両者が溶融一体化した半田端子を確実に形成することが可能な配線基板を提供することができる。
次に、本発明の配線基板の実施形態例を添付の図1を参照して説明する。図1に示す配線基板10は、コア用の絶縁層1aの上下面にビルドアップ用の絶縁層1bを複数積層して形成した絶縁基板1と、この絶縁基板1の内部および上下面に配設された銅から成る配線導体2と、絶縁基板1の上下面およびその上の配線導体2上に被着されたソルダーレジスト層3とを備えている。
コア用の絶縁層1aは、ガラスクロス入りの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂等が用いられている。絶縁層1aの厚みは、100〜800μm程度である。絶縁層1aには、複数のスルーホール1cが形成されている。スルーホール1cの直径は、100〜200μm程度である。絶縁層1aの上下面およびスルーホール1cの内壁には、配線導体2が被着されている。
ビルドアップ用の絶縁層1bは、ガラスクロス無しの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂等が用いられる。各絶縁層1bの厚みは、10〜50μm程度である。各絶縁層1bには、複数のビアホール1dが形成されている。ビアホール1dの直径は、30〜100μm程度である。各絶縁層1bの表面およびビアホール1d内には、配線導体2が被着されている。
配線導体2は、絶縁層1aの上下面においては、銅箔および銅めっき層から成り、それ以外においては、銅めっき層から成る。配線導体2の厚みは、5〜50μm程度である。
ソルダーレジスト層3は、感光性の熱硬化性樹脂から成る。感光性の熱硬化性樹脂としては、アクリル変性エポキシ樹脂等が用いられる。
配線基板10の上面中央部には、搭載部10Aが設けられている。搭載部10Aは、半導体素子Sを搭載するための四角形状の領域である。搭載部10Aには、多数の半導体素子接続パッド4が二次元的な並びに配列されている。半導体素子接続パッド4は、絶縁基板1の上面に被着させた配線導体2の一部を、上面側のソルダーレジスト層3に設けた開口部から露出させることにより形成されている。半導体素子接続パッド4の直径は、50〜100μm程度である。半導体素子接続パッド4上には、半田バンプ5が溶着されている。半導体素子接続パッド4には、半導体素子Sの電極Tが半田バンプ5を介して接続される。
配線基板10の下面は、外部電気回路基板との接続面となっている。配線基板10の下面には、その略全領域にわたり多数の外部接続パッド6が二次元的な並びに配列されている。外部接続パッド6は、絶縁基板1の下面に被着させた配線導体2の一部を、下面側のソルダーレジスト層3に設けた開口部から露出させることにより形成されている。外部接続パッド6の直径は、250〜650μm程度である。外部接続パッド6には、外部電気回路基板の配線導体に接続するための半田ボール8Bが接続される。なお、外部接続パッド6の表面には、半田ボール8Bとの接続を良好とするために厚みが1〜2μm程度の錫の溶融固化層7が形成されている。
外部接続パッド6の表面に形成された錫の溶融固化層7は、外部接続パッド6の中央部に凸状の凝集塊7aが形成されている。凝集塊7aの高さは、3〜6μm程度である。
このように、本例の配線基板10においては、外部接続パッド6の表面に形成された錫の溶融固化層7は、外部接続パッド6の中央部に凸状の凝集塊7aが形成されていることから、外部接続パッド6の中央部においては、錫の溶融固化層7の厚みが薄くなることがなく、銅と錫との金属間化合物が凝集塊の表面に露出することがない。
そして、本例の配線基板10によれば、図2に示すように、半導体素子Sの電極Tを半導体素子接続パッド4に半田バンプ5を介して接続するとともに半導体素子Sと配線基板10との間に熱硬化性樹脂から成る封止樹脂Uを充填して半導体素子Sを搭載し、最後に外部接続パッド6に形成した錫の溶融固化層7上にフラックスを介して半田ボール8Bを搭載するとともに錫の溶融固化層7と半田ボール8Bとを溶融一体化させて外部接続パッド6に半田端子8を形成することによって製品としての半導体装置が完成する。
このとき、外部接続パッド6に形成された錫の溶融固化層7は、外部接続パッド6の中央部に凸状の凝集塊7aが形成されており、この凝集塊7aの表面に銅と錫との金属間化合物が露出することがないことから、外部接続パッド6に形成した溶融固化層7上にフラックスを介して半田ボール8Bを載置し、溶融固化層7および半田ボール8Bの溶融温度以上に加熱すると、外部接続パッド6中央部の凝集塊7aと半田ボール8Bとが良好に接触するとともに溶融固化層7と半田ボール8Bとが良好に濡れて両者が溶融一体化した半田端子8が確実に形成される。
次に、上述した配線基板10において、半田バンプ5および錫の溶融固化層7を形成する本発明の配線基板の製造方法の実施形態例を説明する。
まず、図3Aに要部拡大断面図で示すように、上面に配線導体2の一部を半導体素子接続パッド4として露出させるソルダーレジスト層3が被着されており、下面に配線導体2の一部を外部接続パッド6として露出させるソルダーレジスト層3が被着された絶縁基板1を準備する。
次に、図3Bに示すように、半導体素子接続パッド4の表面および外部接続パッド6の表面に錫めっき層7Pを無電解錫めっき法により被着する。このとき、無電解錫めっきと銅との置換反応により半導体素子接続パッド4用および外部接続パッド6用の配線導体2の一部がその表面側から若干抉られた状態となる。錫めっき層7Pの厚みは1〜2μm程度とする。
次に、図3Cに示すように、半導体素子接続パッド4に被着された錫めっき層7P上にフラックスFを介して半田ボール5Bを載置するとともに、外部接続パッド6に被着された錫めっき層7P上にフラックスFを供給する。
次に、図3Dに示すように、半田ボール5Bおよび錫めっき層7Pの溶融温度以上に加熱して両者が溶融一体化した半田バンプ5を形成する。同時に、外部接続パッド6に被着された錫めっき層7Pも溶融して溶融固化層7となる。このとき、フラックスFにより活性が高まった状態で錫めっき層7Pが良好に溶融固化するので、外部接続パッド6の中央部に凸状の凝集塊を有する錫の溶融固化層7aを形成することができる。その結果、外部接続パッド6の中央部においては、錫の溶融固化層7の厚みが薄くなることがなく、銅と錫との金属間化合物が凝集塊7aの表面に露出することがない。
このようにして、半導体素子接続パッド4に半田バンプ5が形成されているとともに外部接続パッド6に錫の溶融固化層7が形成された配線基板10が形成される。
そして、図3Eに示すように、配線基板10に半導体素子Sを搭載した後、外部接続パッド6の中央部に凸状の凝集塊7aを有する錫の溶融固化層7上にフラックスFを介して半田ボール8Bを載置する。このとき、溶融固化層7は、外部接続パッド6の中央部に凸状の凝集塊7aが形成されていることから、半田ボール8Bと凝集塊7aとが良好に接触する。
最後に、図3Gに示すように、半田ボール8Bおよび錫の溶融固化層7の溶融温度以上に加熱して両者を溶融させる。このとき、半田ボール8Bが接触する凝集塊7aは、その表面に銅と錫との金属間化合物が露出していないことから、この溶融固化層7と半田ボール8Bとが良好に濡れて両者が溶融一体化した半田端子8が確実に形成される。
四角平板状の絶縁基板の上面に4749個の半導体素子接続パッドが形成されているとともに、この絶縁基板の下面に773個の外部接続パッドが形成された評価用の配線基板を10000個準備した。
絶縁基板には、厚みが400μmのコア用の絶縁層の上下面に厚みが30μmのビルドアップ用の絶縁層をそれぞれ2層ずつ積層したものを用いた。絶縁基板の1辺の長さは23mmとした。
コア用の絶縁層は、ガラスクロス入りのエポキシ樹脂により形成した。ビルドアップ用の絶縁層はガラスクロス無しのエポキシ樹脂により形成した。
各絶縁層の表面には銅から成る配線導体を配置した。配線導体の厚みは、コア用の絶縁層上で20μm、ビルドアップ用の絶縁層上で15μmとした。
最表層の絶縁層および最表層の配線導体の上には、ソルダーレジスト層を形成した。ソルダーレジスト層は感光性のエポキシ樹脂により形成した。ソルダーレジスト層の厚みは20μmとした。
半導体素子接続パッドは、上面側の最表層の配線導体の一部をソルダーレジスト層に設けた開口部から露出させることにより形成した。半導体素子接続パッドの直径は、85μmとした。半導体素子接続パッドの縦横の配列ピッチは160μmとした。
外部接続パッドは、下面側の最表層の配線導体の一部をソルダーレジスト層に設けた開口部から露出させることにより形成した。外部接続パッドの直径は、350μmとした。外部接続パッドの縦横の配列ピッチは800μmとした。
半導体素子接続パッドおよび外部接続パッドの表面には、無電解錫めっき層を被着した。錫めっき層の厚みは、1.5μmとした。
この評価用の配線基板10000個のうち半数を本発明による評価用として使い、残りの半数を比較のための評価用として使った。
(本発明による評価用試料の作製)
本発明による評価用の配線基板の外部接続パッドに被着させた錫めっき層の表面にフラックスを塗布した。フラックスとしては、RMAタイプを用いた。
本発明による評価用の配線基板の外部接続パッドに被着させた錫めっき層の表面にフラックスを塗布した。フラックスとしては、RMAタイプを用いた。
次に、本発明による評価用の配線基板を酸素濃度82ppmの窒素雰囲気中のトンネル炉を用いてピーク温度238℃でリフロー処理して錫めっき層を溶融固化させた。
(比較のための評価用試料の作製)
評価用の配線基板の外部接続パッドに被着させた錫めっき層の表面にフラックスを塗布せずにリフロー処理した以外は、本発明による評価用試料と同様にして比較のための評価用試料を作成した。
評価用の配線基板の外部接続パッドに被着させた錫めっき層の表面にフラックスを塗布せずにリフロー処理した以外は、本発明による評価用試料と同様にして比較のための評価用試料を作成した。
次に、これらの評価用試料の外部接続パッドにおける錫の溶融固化層の表面を観察した。その結果、本発明による評価用試料では、図4Aに示すように、錫めっき層は良好に溶融し、外部接続パッドの中央部に高さが5μm程度の凝集塊(黒く見える部分)が形成された。これに対し、比較のための評価用試料では、図4Bに示すように、錫めっき層は、不均一に溶融し、凝集塊(黒く見える部分)が外部接続パッドの外周部や中央部に不均一に形成された。
次に、これらの評価用試料の外部接続パッドにフラックスを介して半田ボールを搭載した。半田ボールは、直径が400μmの錫−銀−銅合金とした。フラックスは、RMAタイプを用いた。
次に、これらの評価用試料を酸素濃度82ppmの窒素雰囲気中のトンネル炉を用いてピーク温度238℃でリフロー処理して外部接続パッドに半田端子を形成した。
次に、これらの評価用試料における半田端子の有無を確認した。その結果、本発明による評価用試料においては、半田端子無しの発生が5000個中0個(発生率0%)であったのに対し、比較のための評価用試料においては、半田端子無しの発生が5000個中35個(発生率0.7%)であった。
以上の結果より、本発明の評価用試料においては、外部接続パッドに半田端子を確実に形成できることが分かる。
1 絶縁基板
4 半導体素子接続パッド
5 半田バンプ
6 外部接続パッド
7 錫の溶融固化層
7a 凸状の凝集塊
7P 錫めっき層
4 半導体素子接続パッド
5 半田バンプ
6 外部接続パッド
7 錫の溶融固化層
7a 凸状の凝集塊
7P 錫めっき層
Claims (2)
- 絶縁基板の上面に銅から成る複数の半導体素子接続パッドが形成されているとともに前記絶縁基板の下面に銅から成る複数の外部接続パッドが形成されており、前記半導体素子接続パッドの表面に半田バンプが形成されているとともに前記外部接続パッドの表面に錫の溶融固化層が形成されて成る配線基板であって、前記溶融固化層は、前記外部接続パッドの中央部に凸状の凝集塊が形成されていることを特徴とする配線基板。
- 上面に銅から成る複数の半導体素子接続パッドが形成されているとともに、下面に銅から成る複数の外部接続パッドが形成されている絶縁基板を準備する工程と、
前記半導体素子接続パッドの表面および前記外部接続パッドの表面に錫めっき層を被着させる工程と、
前記半導体素子接続パッドの前記錫めっき層上に半田を供給するとともに前記外部接続パッドの前記錫めっき層上にフラックスを供給した後、前記半導体素子接続パッドの錫めっき層および前記半田を溶融固化させて前記半導体素子接続パッドに半田バンプを形成するとともに、前記外部接続パッドの錫めっき層を溶融固化させて前記外部接続パッドの中央部に凸状の凝集塊を有する錫の溶融固化層を形成する工程と、を行うことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086705A JP2017199708A (ja) | 2016-04-25 | 2016-04-25 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086705A JP2017199708A (ja) | 2016-04-25 | 2016-04-25 | 配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017199708A true JP2017199708A (ja) | 2017-11-02 |
Family
ID=60238110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016086705A Pending JP2017199708A (ja) | 2016-04-25 | 2016-04-25 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017199708A (ja) |
-
2016
- 2016-04-25 JP JP2016086705A patent/JP2017199708A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101996902B (zh) | 半导体器件的制造方法 | |
JP5942074B2 (ja) | 配線基板 | |
US20100167466A1 (en) | Semiconductor package substrate with metal bumps | |
TWI648835B (zh) | 有芯構造焊料凸塊及其製造方法 | |
JP2018063983A (ja) | 多層配線板の製造方法 | |
JP6680608B2 (ja) | 配線基板およびその製造方法 | |
JP2017199708A (ja) | 配線基板およびその製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP2013191620A (ja) | 部品内蔵基板の製造方法および部品内蔵基板 | |
JP2017195267A (ja) | 電子装置、及び電子装置の製造方法 | |
JP4175857B2 (ja) | はんだ被覆ボールの製造方法 | |
JP5311656B2 (ja) | 配線基板 | |
JP2009111196A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2013077726A (ja) | 半導体パッケージの製造方法 | |
JP3967989B2 (ja) | 半田バンプ付き配線基板の製造方法 | |
JP6087061B2 (ja) | バンプ及びバンプ形成方法 | |
JP2011192767A (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP2010153744A (ja) | 回路基板の製造方法及び半導体装置の製造方法 | |
JP2014103382A (ja) | 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ | |
US10109580B2 (en) | Wiring board and semiconductor device | |
JP2004207534A (ja) | 配線基板およびこれを用いた電子装置 | |
KR102527153B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5562550B2 (ja) | はんだ被着方法 | |
JP2009239128A (ja) | 配線基板の製造方法 | |
JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 |