JP2017199307A - 制御システム、制御方法、制御プログラム、および記録媒体 - Google Patents

Abstract

【課題】装置の大型化やコストの増大を生じさせるとなく、信号線の異常検知を実現する。【解決手段】ＩＯ−Ｌｉｎｋマスタ（３Ａ）は、ＩＯ−Ｌｉｎｋデバイス（４）との間で所定の通信プロトコルに従って通信を行うＩＯ−Ｌｉｎｋ通信ポート（１２１）と、ＩＯ−Ｌｉｎｋデバイス（４）から出力される第１信号値を受信するデジタル入力ポート（１２２）と、ＩＯ−Ｌｉｎｋ通信ポート（１２１）において受信した第２信号値、および第１信号値に基づいて、デジタル入力ポート（１２２）とＩＯ−Ｌｉｎｋデバイス（４）とを接続するデジタル入力線（５０）に生じている異常の有無を判定する判定部（１０５Ａ）とを備える。【選択図】図１

Description

本発明は、ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔｏｍａｔｉｏｎ）システムにおいて、異なるプロトコルで接続したユニット間における信号線の異常を検知する制御システムに関する。

一般的なＦＡシステムは、マスタ装置とスレーブ装置とセンサなどのデバイスとを含み、マスタ装置がスレーブ装置を介してデバイスの動作制御やデバイスの出力データの受信を行う。スレーブ装置とデバイスとの間は信号線で接続され、デバイスからのデジタル出力信号やアナログ出力信号が信号線を介してスレーブ装置に送信される。

この信号線に断線や短絡などの異常が発生した場合、スレーブ装置は正常にデバイスからの出力信号を検知できなくなるので、この異常が発生したことを検出する必要がある。

例えば、デジタル信号が送受信される信号線の場合、該信号線に漏れ電流を検知するための漏れ電流検知装置を実装し、漏れ電流検知装置により直接信号の通信のＯＦＦ時に流れる微弱電流値を監視することにより、断線を検知できるようにしている。また、所定の温度以上になるとスイッチが切れるように構成されているポリスイッチを実装し、ポリスイッチにより信号線の短絡時に伴い発生する温度上昇を検知することにより、短絡を検知できるようにしている。

例えば、特許文献１には、このような技術を備える断線検出回路が開示されている。特許文献１に開示されている断線検出回路では、リード線（信号線）の断線が発生した旨を出力するためフォトカプラーを備えている。具体的には、該フォトカプラーが漏れ電流を検知しない場合（ＯＦＦ状態となった場合）に、リード線（信号線）の断線が発生したことを検知するようになっている。これにより、リード線（信号線）の断線を検知できるようになっている。

また、アナログ信号が送受信される信号線の場合、信号線に流れている電圧値がアナログ信号の測定レンジの下限値よりも小さい値であると断線が生じている、と判断する手法がある。

特開平８−２８５９１４号公報（１９９６年１１月１日公開）

しかしながら、特許文献１に開示されている断線検出回路のように、上記したデジタル信号が送受信される信号線の異常を検知する技術では、漏れ電流検出装置やポリスイッチなどのハードウェアを実装する必要があるため、ユニット（スレーブ装置、またはデバイス）のサイズの大型化やユニットを設置するためのコストの増大が生じてしまうという問題があった。

また、上記したアナログ信号が送受信される信号線の異常を検知する技術では、測定レンジが０を含む場合には、信号線に断線が発生しているかどうかを検知することができないという問題があった。

本発明は、前記の問題点に鑑みてなされたものであり、その目的は、装置の大型化やコストの増大を生じさせることなく、信号線の異常検知を実現することができる制御システムを提供することにある。

上記の課題を解決するために、本発明の制御システムは、外部装置との間で所定の通信プロトコルに従って通信を行う通信部と、前記外部装置から出力される出力信号を受信する信号受信部と、前記通信部において受信したデータと、前記信号受信部において受信した出力信号値とに基づいて、前記信号受信部と前記外部装置とを接続する信号線に生じている異常の有無を判定する判定部とを備えることを特徴とする。

上記の特徴によれば、通信部において受信したデータと、信号受信部において受信した出力信号値とに基づいて、前記信号受信部と前記外部装置とを接続する信号線に生じている異常の有無を判定することができる。また、判定部は、制御システムにおいてソフトウェアとして実装可能であるので、漏れ電流検出装置やポリスイッチなどのハードウェアを実装することなく、信号線に生じている異常の有無を判定することができる。その結果、ユニットの大型化やコストの増大を生じさせることなく、信号線の異常の検知を実現することができる。

本発明の制御システムにおいて、前記出力信号値は、二値化されたデジタル信号値であり、前記通信部において受信したデータは、前記出力信号値に対応する出力データを含んでおり、前記出力データの変化を検出する検出部を備え、前記判定部は、前記検出部により前記出力データが変化したことを検出すると、検出した第２時間と、該第２時間から所定時間前の時間である第１時間との間において、前記出力信号値が変化したかを確認し、前記出力信号値が変化したことを確認した場合に前記信号線に異常が有ると判定し、前記出力信号値が変化しなかったことを確認した場合に前記信号線に異常が無いと判定する構成であってもよい。

上記の構成によれば、出力信号値が二値化されたデジタル信号値であるため、判定部は、第１時間と第２時間との間において、出力信号値が変化したかどうかを確認することにより、信号線に異常が有るかどうかを判定することができる。

本発明の制御システムにおいて、前記出力データは、アナログ出力値であり、前記検出部は、前記出力データが閾値以下であるか、または該閾値よりも大きいかによって、前記出力データを二値化し、二値化された出力データの変化を検出することにより、前記出力データが変化したことを検出する構成であってもよい。

上記の構成によれば、外部装置から信号受信部においてアナログ出力値を受信し、通信部から二値化されたデジタル出力値を受信する場合であっても、出力データの変化を検出することができるため、判定部は、信号線に異常が有るかどうかを判定することができる。

本発明の制御システムにおいて、前記所定時間は、前記通信部における通信周期の２倍の時間である構成であることが好ましい。

上記の構成によれば、第１時間と第２時間との差が、通信部の通信周期の２倍よりも短い場合には、信号線に異常が無い場合であっても、検出部が検出した出力データの変化に対応する、出力信号値の変化を検出できない可能性がある。したがって、第１時間と第２時間との差は、ＩＯ−Ｌｉｎｋ通信の通信周期の２倍よりも短く設定することはできない。また、第１時間と第２時間との差を通信部の通信周期の２倍よりも長くすると、異常の検知が遅くなる。すなわち、第１時間と第２時間との差が通信部の通信周期の２倍に設定することにより、信号線の異常の有無を最も早く検出することができる。

本発明の制御システムにおいて、前記出力信号値は、アナログ出力値であり、前記通信部において受信したデータは、前記出力信号値に対応する出力データを含んでおり、前記出力データは、アナログ出力値であり、前記判定部は、前記出力信号値と前記出力データとの差を算出し、算出した差が所定値よりも大きい場合に前記信号線に異常が有ると判定し、算出した差が所定値以下の場合に前記信号線に異常が無いと判定する構成であってもよい。

上記の構成によれば、出力信号値および出力データが共にアナログ出力値であるため、出力信号値と出力データとの差を算出することにより、判定部は、信号線に異常が有るかどうかを判定することができる。

本発明の制御システムにおいて、所定時間における前記出力信号値の移動平均値である第１移動平均値を算出する第１移動平均値算出部と、所定時間における前記出力データの移動平均値である第２移動平均値を算出する第２移動平均値算出部とを備え、前記判定部は、前記第１移動平均値と前記第２移動平均値との差を算出し、算出した差が所定値よりも大きい場合に前記信号線に異常が有ると判定し、算出した差が所定値以下の場合に前記信号線に異常が無いと判定する構成であることが好ましい。

上記の構成によれば、第１移動平均値算出部および第２移動平均値算出部において、それぞれ、出力信号値の移動平均値および出力データの移動平均値を算出し、これら移動平均値の差を算出することにより、判定部は信号線の異常の有無を判定している。これにより、出力信号値および出力データに入るノイズの影響を小さくすることができるため、判定部が、より確実に信号線の異常の有無を判定することができる。

本発明の制御システムにおいて、前記第１移動平均値算出部により算出された前記第１移動平均値が上限値、下限値、または０になったことを検知する検知部を備え、前記判定部は、前記検知部により、前記第１移動平均値が上限値、下限値、または０になったことを検知すると、前記第１移動平均値と前記第２移動平均値との差を算出し、前記信号線に生じている異常の有無を判定する構成であることが好ましい。

上記の構成によれば、検知部により第１移動平均値が０になったことを検知した場合には、判定部は、信号線が断線または短絡していると判定することができる。さらに、外部装置の測定レンジが０を含まない構成である場合には、検知部により第１移動平均値が０になったことを検知した場合には、判定部は、信号線が断線していると判定することができる。

また、検知部により第１移動平均値が下限値（ただし、外部装置の測定レンジが０を含まない場合）、または上限値になったことを検知した場合には、判定部は、信号線が短絡していると判定することができる。

本発明の制御システムにおいて、前記外部装置が、所定の状態を検出する検出装置である構成であってもよい。
前記外部装置がＩＯ−Ｌｉｎｋ（登録商標）デバイスであり、当該制御システムがＩＯ−Ｌｉｎｋマスタとして機能する構成であってもよい。

また、本発明の制御方法は、外部装置との間で所定の通信プロトコルに従って通信を行う通信ステップと、前記外部装置から出力される出力信号を受信する信号受信ステップと、前記通信ステップにおいて受信したデータと、前記信号受信ステップにおいて受信した出力信号値とに基づいて、前記信号受信ステップにおいて受信される出力信号が伝送される信号線に生じている異常の有無を判定する判定ステップとを有することを特徴とする。該制御方法によれば、前記中継装置と同様の作用効果を奏する。

また、前記判定部としてコンピュータを機能させることにより、該コンピュータを前記制御システムとして機能させる制御プログラム、および該制御プログラムを記録したコンピュータ読み取り可能な記録媒体も本発明の範疇に含まれる。

本発明は、装置の大型化やコストの増大を生じさせるとなく、信号線の異常検知を実現するという効果を奏する。

本発明の実施形態１に係るＩＯ−Ｌｉｎｋマスタの要部構成を示すブロック図である。 本実施形態に係るＩＯ−Ｌｉｎｋシステムの概要を示す図である。 本実施形態における、ＩＯ−Ｌｉｎｋ通信を介してＩＯ−Ｌｉｎｋデバイスから出力されるデータフォーマットを示す図である。 本実施形態におけるデジタル入力線の異常の有無の判定方法の手順を示すフローチャートである。 本実施形態におけるＩＯ−Ｌｉｎｋデバイスから出力される第１信号値および第２信号値を示す図である。 本発明の実施形態２に係るＩＯ−Ｌｉｎｋマスタの要部構成を示すブロック図である。 本実施形態におけるアナログ入力線の異常の有無の判定方法の手順を示すフローチャートである。 本実施形態におけるＩＯ−Ｌｉｎｋデバイスから出力される第１信号値および第２信号値、第１移動平均値算出部によって算出された第１移動平均値、並びに第２移動平均値算出部によって算出された第２移動平均値を示す図である。

〔実施形態１〕
以下、本発明の実施形態１について、図１〜図５に基づいて説明する。

（システム概要）
まず、本実施形態の制御システムの概要を図２に基づいて説明する。図２は、マスタースレーブ制御システム１Ａの概要を示す図である。図２に示すように、制御システム１Ａは、コントローラ２と、ＩＯ−Ｌｉｎｋマスタ３Ａと、ＩＯ−Ｌｉｎｋデバイス（外部装置）４と、サポートツール５と、ＨＭＩ（Human Machine Interface）６とを備えている。

マスタースレーブ制御システム１Ａは、マスタ装置としてのコントローラ２と、コントローラ２にネットワーク（フィールドネットワーク７）を介して接続される１つ以上のスレーブ装置としてのＩＯ−Ｌｉｎｋマスタ３Ａとを含むマスタースレーブ制御システムである。コントローラ２は、フィールドネットワーク７を介したデータ伝送を管理しているという意味で「マスタ装置」と呼ばれ、一方、ＩＯ−Ｌｉｎｋマスタ３Ａは「スレーブ装置」と呼ばれる。

コントローラ２は、マスタースレーブ制御システム１Ａの全体を統括して制御するマスタ装置であり、ＰＬＣ（Programmable Logic Controller）とも呼ばれる。

ＩＯ−Ｌｉｎｋマスタ３Ａは、コントローラ２などを含むフィールドネットワーク７とＩＯ−Ｌｉｎｋデバイス４との間でデータを中継する中継装置であり、マスタースレーブ制御システム１Ａにおいてコントローラ２のスレーブ装置として動作する。図示の例では、ＩＯ−Ｌｉｎｋマスタ３Ａには、それぞれ、２つのＩＯ−Ｌｉｎｋデバイス４が接続されているが、各ＩＯ−Ｌｉｎｋマスタ３Ａに接続されるＩＯ−Ｌｉｎｋデバイス４は、１つであってもよいし、３つ以上であってもよい。また、ＩＯ−Ｌｉｎｋマスタ３Ａは、ＩＯ−Ｌｉｎｋデバイス４と双方向に通信することができる。

ＩＯ−Ｌｉｎｋデバイス４は、ＩＯ−Ｌｉｎｋマスタ３Ａと通信接続されて、コントローラ２の制御対象となる装置（外部装置、検出装置）である、ＩＯ−Ｌｉｎｋデバイス４としては、入力系のデバイスを適用できる。入力系のデバイスとしては、例えば、光電センサや近接センサなどの各種センサが挙げられる。

ＩＯ−Ｌｉｎｋデバイス４は、データ取得部４１と、Ａ／Ｄ（アナログ／デジタル）変換部４２と、ＩＯ−Ｌｉｎｋ通信部４３とを備えている（図１参照）。

データ取得部４１は、センシング対象の状態のアナログデータを取得するためのものである。

Ａ／Ｄ変換部４２は、データ取得部４１において取得したアナログデータをデジタルデータに変換するためのものである。具体的には、Ａ／Ｄ変換部４２では、データ取得部４１において取得したアナログデータを二値（すなわち、０または１）に変換する機能と、データ取得部４１において取得したアナログデータをＩＯ−Ｌｉｎｋ通信のためにデジタル変換する機能とを有している。

ＩＯ−Ｌｉｎｋ通信部４３は、ＩＯ−Ｌｉｎｋマスタ３ＡとＩＯ−Ｌｉｎｋ通信を行うためのものである。

サポートツール５は、マスタースレーブ制御システム１Ａに対して各種のパラメータを設定するための情報処理装置である。例えば、状態値の取得（入力リフレッシュ）のタイミングおよび出力値の更新（出力リフレッシュ）のタイミングは、サポートツール５によって算出および設定されてもよい。サポートツール５は、典型的には、汎用のコンピュータで構成される。

ＨＭＩ６は、タッチパネル式の表示入力装置であり、マスタースレーブ制御システム１Ａのユーザは、ＨＭＩ６を介してコントローラ２を操作したり、ＨＭＩ６にてマスタースレーブ制御システム１Ａの動作状態を確認したりすることができる。

（ＩＯ−Ｌｉｎｋについて）
ＩＯ−Ｌｉｎｋについて、以下に補足説明する。ＩＯ−Ｌｉｎｋは、ＩＥＣ６１１３１−９において「Single-drop digital communication interface for small sensors and actuators」（ＳＤＣＩ）という名称で規格化されており、制御装置であるマスタ（前記コントローラ２がこれに該当）と、センサおよびアクチュエータ等のデバイスとの間の通信のための標準化技術である。ＩＯ−Ｌｉｎｋは、マスタとデバイスとの通信に使用する新しいポイント・ツー・ポイントシリアル通信プロトコルである。なお、前記デバイスの一例として、光電センサと近接スイッチとを挙げることができる。

ＩＯ−Ｌｉｎｋは、デバイスからマスタへのオン／オフ信号（１ビット）の発信のみが可能であった従来のプロトコルとは異なり、３２バイト（２５６ビット）のデータの受発信（双方向通信）が可能な通信プロトコルである。マスタとデバイスとの間をＩＯ−Ｌｉｎｋでつなぐことによって、従来、オン／オフ情報などの二値化データしか受信できなかったデバイスからの信号について、３２バイトの数値データとして取得できるようになる。したがって、例えば、光電センサの場合、受光量、検出余裕度、内部温度などの情報を取得することができるようになり、不具合原因の究明に役立つほか、製品寿命の診断、経年劣化に応じた閾値の変更などが可能になる。

ＩＯ−Ｌｉｎｋを利用することにより、例えば、デバイスの設定およびメンテナンス等を自動化することができる。また、ＩＯ−Ｌｉｎｋを利用することにより、マスタのプログラミングが大幅に簡易化でき、さらに、配線ケーブルのコスト削減等を実現することができる。

続いて、以上説明したＩＯ−Ｌｉｎｋを利用したＩＯ−Ｌｉｎｋシステムについて説明する。ＩＯ−Ｌｉｎｋシステムは、ＩＯ−Ｌｉｎｋデバイス（一般に、センサ、アクチュエータ、またはその組み合わせであり、前記ＩＯ−Ｌｉｎｋデバイス４がこれに該当）と、標準のセンサ/アクチュエータケーブルと、ＩＯ−Ｌｉｎｋマスタ（上記ＩＯ−Ｌｉｎｋマスタ３Ａがこれに該当）と、によって構成される。

ＩＯ−Ｌｉｎｋマスタは、１つまたは複数のポート（後述のデバイス通信ポート１２０Ａがこれに該当）を備え、各ポートには１台のＩＯ−Ｌｉｎｋデバイスが接続可能である。ＩＯ−Ｌｉｎｋマスタは、ＩＯ−Ｌｉｎｋデバイスとポイントツーポイント通信を行う。ＩＯ−Ｌｉｎｋマスタは、従来のオン／オフ情報などの二値化データ（１ビットのデータ）だけでなく、デバイスの識別情報、デバイスの通信プロパティ、デバイスパラメータ、および、プロセス・診断データの情報などの、オン／オフ情報などの二値化データ以外の情報（１ビットよりも大きなデータ）を、ＩＯ−Ｌｉｎｋデバイスとの間で送受信することができる。

なお、ＩＯ−Ｌｉｎｋ通信を行うためのケーブル（以下、ＩＯ−Ｌｉｎｋ通信線と呼ぶ）に異常（断線、または短絡）が発生した場合には、ＩＯ−Ｌｉｎｋ通信が行うことができないため、通信のリトライをカウントすることにより、ＩＯ−Ｌｉｎｋ通信線に異常が発生したことを検知することができる。

（ＩＯ−Ｌｉｎｋマスタ３Ａの詳細）
次に、マスタースレーブ制御システム１ＡにおけるＩＯ−Ｌｉｎｋマスタ３Ａの詳細について、図１を参照しながら説明する。

図１は、ＩＯ−Ｌｉｎｋマスタ３Ａの要部構成を示すブロック図である。図１に示すように、ＩＯ−Ｌｉｎｋマスタ３Ａは、ＩＯ−Ｌｉｎｋデバイス４と通信するためのデバイス通信ポート１２０Ａを備えている。また、ＩＯ−Ｌｉｎｋマスタ３Ａは、前述のコントローラ２と通信するための上位通信ポート１３０を備えている。さらに、ＩＯ−Ｌｉｎｋマスタ３Ａは、ＩＯ−Ｌｉｎｋマスタ３Ａの各部を統括して制御する制御部１０Ａを備えている。

デバイス通信ポート１２０Ａは、ＩＯ−Ｌｉｎｋ通信ポート（通信部）１２１と、デジタル入力ポート（信号受信部）１２２とを備えている。

ＩＯ−Ｌｉｎｋ通信ポート１２１は、ＩＯ−Ｌｉｎｋマスタ３ＡとＩＯ−Ｌｉｎｋデバイス４との間でＩＯ−Ｌｉｎｋ通信するためのケーブル（ＩＯ−Ｌｉｎｋ通信線）が接続されるポートである。ここで、本実施形態において、ＩＯ−Ｌｉｎｋ通信を介してＩＯ−Ｌｉｎｋデバイス４から出力されるデータについて図３を参照しながら説明する。図３は、本実施形態において、ＩＯ−Ｌｉｎｋ通信を介してＩＯ−Ｌｉｎｋデバイス４から出力されるデータフォーマットを示す図である。図３に示すように、ＩＯ−Ｌｉｎｋ通信を介してＩＯ−Ｌｉｎｋデバイス４から出力されるデータは、ＩＯ−Ｌｉｎｋデバイス４のステータス、ＩＯ−Ｌｉｎｋデバイス４が取得したアナログ値をデジタル変換した数値データ、およびＩＯ−Ｌｉｎｋデバイス４が取得したオン／オフ情報の二値化データ（ＤＩ）を含んでいる。

デジタル入力ポート１２２は、ＩＯ−Ｌｉｎｋデバイス４のＡ／Ｄ変換部４２によりオン／オフ情報などの二値化に変換されたデータを、ＩＯ−Ｌｉｎｋマスタ３Ａに送信するためのデジタル入力線（信号線）５０が接続されるポートである。

ここで、ＩＯ−Ｌｉｎｋ通信のみによってＩＯ−Ｌｉｎｋマスタ３ＡとＩＯ−Ｌｉｎｋデバイス４との間で通信を行うＩＯ−Ｌｉｎｋシステムでは、ＩＯ−Ｌｉｎｋ通信がシリアル通信であるため、直接デジタルまたはアナログ信号を通信する場合と比べて、通信サイクルタイムの遅延が入るため、通信の応答性に劣る。

一方、本実施形態におけるマスタースレーブ制御システム１Ａでは、ＩＯ−Ｌｉｎｋマスタ３ＡがＩＯ−Ｌｉｎｋ通信のためのＩＯ−Ｌｉｎｋ通信ポート１２１に加えて、ＩＯ−Ｌｉｎｋデバイス４から直接出力されたデータを受信するためのデジタル入力ポート１２２を備えている。デジタル入力ポート１２２によるＩＯ−Ｌｉｎｋデバイス４からのデータの取得は、ＩＯ−Ｌｉｎｋ通信に比べて応答性に優れている。これにより、マスタースレーブ制御システム１Ａ全体としてのＩＯ応答性能を向上させている。

制御部１０Ａは、デバイス通信制御部１０１と、上位通信制御部１０２と、第１トリガ検出部１０３と、第２トリガ検出部（検出部）１０４と、判定部１０５Ａとを備えている。

デバイス通信制御部１０１は、ＩＯ−Ｌｉｎｋデバイス４との通信に係るＩＯ−Ｌｉｎｋマスタ３Ａの機能を統括して制御するものである。

上位通信制御部１０２は、フィールドネットワーク７を介してコントローラ２との通信を統括して制御するものである。

第１トリガ検出部１０３は、ＩＯ−Ｌｉｎｋデバイス４のＡ／Ｄ変換部４２により二値化され、デジタル入力ポート１２２を介してＩＯ−Ｌｉｎｋデバイス４から出力されたデジタル信号値（出力信号値。以下では、第１信号値と呼ぶ）のＯＮ／ＯＦＦの変化（ＯＮ／ＯＦＦトリガ）を検出するためのものである。

第２トリガ検出部１０４は、ＩＯ−Ｌｉｎｋデバイス４のＡ／Ｄ変換部４２により二値化され、ＩＯ−Ｌｉｎｋ通信ポート１２１を介してＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているデジタル信号値（出力データ。以下では、第２信号値と呼ぶ）のＯＮ／ＯＦＦの変化（ＯＮ／ＯＦＦトリガ）を検出するためのものである。

判定部１０５Ａは、第１信号値と第２信号値とに基づいて、デジタル入力ポート１２２とＩＯ−Ｌｉｎｋデバイス４とを接続するデジタル入力線５０に生じている異常の有無を判定するためのものである。詳細については後述する。

（デジタル入力線５０の異常の有無の判定方法）
次に、本実施形態におけるデジタル入力線５０の異常の有無の判定方法の手順について、図４を参照しながら説明する。図４は、本実施形態におけるデジタル入力線５０の異常の有無の判定方法の手順を示すフローチャートである。

本実施形態におけるデジタル入力線５０の異常の有無の判定方法は、図４に示すように、第１トリガ検出部１０３および第２トリガ検出部１０４により、それぞれ、第１信号値および第２信号値のＯＮ／ＯＦＦトリガを監視する（Ｓ１）。

ここで、ＩＯ−Ｌｉｎｋデバイス４から出力される第１信号値および第２信号値について図５を参照しながら説明する。図５は、ＩＯ−Ｌｉｎｋデバイス４から出力される第１信号値および第２信号値を示す図である。図５に示すように、第１信号値および第２信号値は、ＩＯ−Ｌｉｎｋデバイス４のＡ／Ｄ変換部４２において二値化された同一のデータである。そのため、デジタル入力線５０およびＩＯ−Ｌｉｎｋ通信線に異常が無い場合、ＩＯ−Ｌｉｎｋマスタ３Ａは、第１信号値および第２信号値として同じデータを取得する。ただし、第２信号値は、ＩＯ−Ｌｉｎｋ通信によって出力されるため、デジタル入力線５０によって直接出力される第１信号値と比べてＩＯ−Ｌｉｎｋ通信の通信サイクルタイムによる遅延が入る。

デジタル入力線５０に異常が発生した場合、具体的には、デジタル入力線５０が断線または短絡した場合、それ以降、ＩＯ−Ｌｉｎｋマスタ３Ａは、第１信号値として二値のうち一方の値だけを受信する。すなわち、第１信号値が変化しなくなる。具体的には、デジタル入力線５０が断線した場合、それ以降、第１信号値としてＯＦＦの値だけを受信する。また、デジタル入力線５０が短絡した場合、それ以降、第１信号値としてＯＦＦの値、または、ＯＮの値だけを受信する。一方、ＩＯ−Ｌｉｎｋ通信によって取得した第２信号値は、正常に信号が送信されているため、ＯＮ／ＯＦＦの変化が発生する。

そこで、第２トリガ検出部が第２信号値のＯＮ／ＯＦＦトリガを検出する（Ｓ２）と、判定部１０５Ａは、第２信号値のＯＮ／ＯＦＦトリガを検出した時間（以下では、第２時間と呼ぶ）と、該時間よりもＩＯ−Ｌｉｎｋ通信の通信周期（データリフレッシュ時間、例えば、２ｍｓ）の２倍の時間（４ｍｓ）前の時間（以下では、第１時間と呼ぶ）との間において、第１トリガ検出部１０３が第１信号値のＯＮ／ＯＦＦトリガを検出したかを確認する（Ｓ３）。

第１時間と第２時間との間において、第１トリガ検出部１０３が第１信号値のＯＮ／ＯＦＦトリガを検出した場合（Ｓ３でＹｅｓ）、判定部１０５Ａは、ステップＳ２において第２トリガ検出部１０４が検出したＯＮ／ＯＦＦトリガに対応するＯＮ／ＯＦＦトリガを第１トリガ検出部１０３が検出したと判定し、デジタル入力線５０に異常が無いと判定する（Ｓ４）。そして、ステップＳ２に戻る。

一方、第１時間と第２時間との間において、第１信号値のＯＮ／ＯＦＦトリガを検出しなかった場合（Ｓ３でＮｏ）、判定部１０５Ａは、ステップＳ２において第２トリガ検出部１０４が検出したＯＮ／ＯＦＦトリガに対応するＯＮ／ＯＦＦトリガを第１トリガ検出部１０３が検出しなかったと判定し、デジタル入力線５０に異常が有ると判定する（Ｓ５）。

なお、本実施形態におけるＩＯ−Ｌｉｎｋマスタ３Ａでは、ステップＳ３における第１時間と第２時間との差は、ＩＯ−Ｌｉｎｋ通信の通信周期の２倍であったが、本発明のＩＯ−Ｌｉｎｋマスタは、これに限られない。すなわち、第１時間と第２時間との差は、ＩＯ−Ｌｉｎｋ通信の通信周期の２倍よりも長い時間に設定してもよい。ただし、第１時間と第２時間との差を短くすることにより、異常の検知を早く行うことができる。また、第１時間と第２時間との差が、ＩＯ−Ｌｉｎｋ通信の通信周期の２倍よりも短い場合には、デジタル入力線５０に異常が無い場合であっても、第２トリガ検出部１０４が検出した第２信号値のＯＮ／ＯＦＦトリガに対応する、第１信号値のＯＮ／ＯＦＦトリガを第１トリガ検出部１０３が検出できない可能性がある。したがって、第１時間と第２時間との差は、ＩＯ−Ｌｉｎｋ通信の通信周期の２倍よりも短く設定することはできない。すなわち、第１時間と第２時間との差がＩＯ−Ｌｉｎｋ通信の通信周期の２倍に設定することにより、デジタル入力線５０の異常の有無を最も早く検出することができる。

以上のように、本実施形態のＩＯ−Ｌｉｎｋマスタ３Ａは、ＩＯ−Ｌｉｎｋデバイス４との間で所定の通信プロトコルにしたがって通信を行うＩＯ−Ｌｉｎｋ通信ポート１２１と、ＩＯ−Ｌｉｎｋデバイス４から出力される第１信号値を受信するデジタル入力ポート１２２とを備えている。また、ＩＯ−Ｌｉｎｋ通信ポート１２１において受信した第２信号値、およびデジタル入力ポート１２２において受信した第１信号値に基づいて、デジタル入力ポート１２２とＩＯ−Ｌｉｎｋデバイス４とを接続するデジタル入力線５０に生じている異常の有無を判定する判定部１０５Ａとを備えている。詳細には、判定部１０５Ａは、第２トリガ検出部１０４により第２信号値が変化したことを検出すると、第１時間と第２時間の間において、第１トリガ検出部１０３により第１信号値が変化したことを検出したかどうかを確認することにより、デジタル入力線５０に生じている異常の有無を判定する。

第１トリガ検出部１０３、第２トリガ検出部１０４、および判定部１０５Ａは、ＩＯ−Ｌｉｎｋマスタ３Ａの制御部１０Ａが備えるソフトウェアである。したがって、ＩＯ−Ｌｉｎｋマスタ３Ａは、従来のように漏れ電流検出装置やポリスイッチなどのハードウェアを実装することなく、デジタル入力線５０に生じている異常の有無を判定することができる。その結果、装置の大型化やコストの増大を生じさせることなく、デジタル入力線５０の異常の検知を実現することができるようになっている。

なお、本実施形態のＩＯ−Ｌｉｎｋマスタ３Ａでは、ＩＯ−Ｌｉｎｋ通信ポート１２１を介してＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているデジタル信号値（図３におけるＤＩ値）を第２信号値として利用し、ＩＯ−Ｌｉｎｋ通信によって送られるＩＯデータの変化を検出していたが、本発明の制御システムは、これに限られない。例えば、ＩＯ−Ｌｉｎｋ通信ポート１２１を介してＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているアナログ信号値（図３におけるアナログ値）を利用して第２信号値を検出してもよい。

第２信号値としてＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているアナログ信号値を利用する場合には、アナログ信号値が或る閾値以下であるか、または該閾値よりも大きいかによって、アナログ信号値を二値化し、二値化されたアナログ信号の変化を検出することにより、第２信号値が変化したことを検出するように構成してもよい。

また、本実施形態のマスタースレーブ制御システム１Ａでは、判定部１０５Ａは、ＩＯ−Ｌｉｎｋマスタ３Ａに備えられる構成であったが、本発明の制御システムはこれに限られない。例えば、マスタ装置としてのコントローラが、デジタル入力線５０に生じている異常の有無を判定する判定部を備える構成であってもよい。具体的には、コントローラが第１トリガ検出部、第２トリガ検出部、および判定部を備え、ＩＯ−Ｌｉｎｋデバイス４から受信した第１信号値および第２信号値を、フィールドネットワーク７を介してコントローラに送信し、コントローラにおいて、上述したデジタル入力線５０の異常検出を行う構成としてもよい。

あるいは、コントローラが判定部を備え、ＩＯ−Ｌｉｎｋマスタ３Ａの第１トリガ検出部１０３、および第２トリガ検出部１０４において検出した結果を、フィールドネットワーク７を介してコントローラに送信し、コントローラが備える判定部によりデジタル入力線５０の異常検出を行う構成としてもよい。

また、本実施形態では、制御システムが、マスタ装置としてのコントローラ２と、コントローラ２にネットワーク（フィールドネットワーク７）を介して接続される１つ以上のスレーブ装置としてのＩＯ−Ｌｉｎｋマスタ３Ａとを含むマスタースレーブ制御システムであるシステムについて説明したが、本発明の制御システムは、これに限られない。すなわち、外部装置との間で所定の通信プロトコルに従って通信を行う通信部と、外部装置から出力される出力信号を受信する信号受信部とを備えるシステムであれば、どのようなシステムには適用することができる。

（変形例）
次に、実施形態１のマスタースレーブ制御システム１Ａの変形例について説明する。

マスタースレーブ制御システム１Ａでは、ＩＯ−Ｌｉｎｋデバイス４が入力系のデバイスである構成、すなわち、ＩＯ−Ｌｉｎｋデバイス４が取得したデータをＩＯ−Ｌｉｎｋマスタ３Ａを介してコントローラに出力する構成であった。これに対して、本変形例のＩＯ−Ｌｉｎｋシステムは、デバイスが出力系のＩＯ−Ｌｉｎｋデバイス（例えば、アクチュエータやモータ）であり、コントローラからの指示をＩＯ−Ｌｉｎｋマスタを介してＩＯ−Ｌｉｎｋデバイスへ出力する構成である。

本変形例のＩＯ−Ｌｉｎｋシステムでは、ＩＯ−Ｌｉｎｋデバイスが、ＩＯ−Ｌｉｎｋマスタとの間で所定の通信プロトコルにしたがって通信を行うＩＯ−Ｌｉｎｋ通信ポートと、ＩＯ−Ｌｉｎｋマスタから出力される第１信号値を受信するデジタル入力ポートとを備えている。また、ＩＯ−Ｌｉｎｋ通信ポートにおいて受信した第２信号値、およびデジタル入力ポートにおいて受信した第１信号値に基づいて、デジタル入力ポートとＩＯ−マスタとを接続するデジタル入力線に生じている異常の有無を判定する判定部とを備えている。詳細には、判定部は、第２トリガ検出部により第２信号値が変化したことを検出すると、第１時間と第２時間の間において、第１トリガ検出部により第１信号値が変化したことを検出したかどうかを確認することにより、デジタル入力線に生じている異常の有無を判定する。

第１トリガ検出部、第２トリガ検出部、および判定部は、ＩＯ−Ｌｉｎｋデバイスが備えるソフトウェアである。したがって、ＩＯ−Ｌｉｎｋデバイスは、漏れ電流検出装置やポリスイッチなどのハードウェアを実装することなく、デジタル入力線５０に生じている異常の有無を判定することができる。その結果、ＩＯ−Ｌｉｎｋデバイスの大型化やコストの増大を生じさせることなく、デジタル入力線の異常の検知を実現することができるようになっている。

〔実施形態２〕
本発明の他の実施形態について、図６〜図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

本実施形態のマスタースレーブ制御システム１ＢにおけるＩＯ−Ｌｉｎｋマスタ３Ｂについて、図６を参照しながら説明する。図６は、ＩＯ−Ｌｉｎｋマスタ３Ｂの要部構成を示すブロック図である。

ＩＯ−Ｌｉｎｋマスタ３Ａは、図６に示すように、ＩＯ−Ｌｉｎｋデバイス４と通信するためのデバイス通信ポート１２０Ｂと、制御部１０Ｂとを備えている。

デバイス通信ポート１２０Ｂは、ＩＯ−Ｌｉｎｋ通信ポート１２１と、アナログ入力ポート１２３とを備えている。

アナログ入力ポート１２３は、ＩＯ−Ｌｉｎｋデバイス４のデータ取得部４１が取得したアナログデータを、ＩＯ−Ｌｉｎｋマスタ３Ｂに送信するためのアナログ入力線（信号線）６０が接続されるポートである。

制御部１０Ｂは、第１移動平均値算出部１０６と、第２移動平均値算出部１０７と、検知部１０８と、判定部１０５Ｂとを備えている。

第１移動平均値算出部１０６は、ＩＯ−Ｌｉｎｋデバイス４のデータ取得部４１により取得され、アナログ入力ポート１２３を介してＩＯ−Ｌｉｎｋデバイス４から出力されたアナログ信号値（第１信号値）の、所定時間（例えば、１秒間）における移動平均値（以下では、第１移動平均値と呼ぶ）を算出するためのものである。

第２移動平均値算出部１０７は、ＩＯ−Ｌｉｎｋ通信ポート１２１を介してＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているアナログ信号値（以下では、第２信号値と呼ぶ）の、所定時間（例えば、１秒間）における移動平均値（以下では、第２移動平均値と呼ぶ）を算出するためのものである。

検知部１０８は、第１移動平均値算出部１０６により算出された第１移動平均値が、ＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値、下限値、または０になったことを検知するためのものである。

判定部１０５Ｂは、第１信号値（第１移動平均値）と第２信号値（第２移動平均値）とに基づいて、アナログ入力ポート１２３とＩＯ−Ｌｉｎｋデバイス４とを接続するアナログ入力線６０に生じている異常の有無を判定するためのものである。詳細については後述する。

（アナログ入力線６０の異常の有無の判定方法）
次に、本実施形態におけるアナログ入力線６０の異常の有無の判定方法の手順について、図７を参照しながら説明する。図７は、本実施形態におけるアナログ入力線６０の異常の有無の判定方法の手順を示すフローチャートである。

本実施形態におけるアナログ入力線６０の異常の有無の判定方法は、図７に示すように、まず、第１移動平均値算出部１０６がアナログ入力ポート１２３を介してＩＯ−Ｌｉｎｋデバイス４から出力された第１信号値の、所定時間における移動平均値（第１移動平均値）を算出する（Ｓ１１）。

次に、第２移動平均値算出部１０７がＩＯ−Ｌｉｎｋ通信ポート１２１を介してＩＯ−Ｌｉｎｋデバイス４から受信したデータ内に格納されているアナログ信号値（第２信号値）の、所定時間における移動平均値（第２移動平均値）を算出する（Ｓ１２）。

ここで、ＩＯ−Ｌｉｎｋデバイス４から出力される第１信号値および第２信号値、第１移動平均値算出部１０６によって算出された第１移動平均値、並びに第２移動平均値算出部１０７によって算出された第２移動平均値について図８を参照しながら説明する。図８は、ＩＯ−Ｌｉｎｋデバイス４から出力される第１信号値および第２信号値、第１移動平均値算出部１０６によって算出された第１移動平均値、並びに第２移動平均値算出部１０７によって算出された第２移動平均値を示す図である。

図８に示すように、第１信号値および第２信号値は、ＩＯ−Ｌｉｎｋデバイス４のデータ取得部４１において取得された同一のデータである。そのため、アナログ入力線６０およびＩＯ−Ｌｉｎｋ通信線に異常が無い場合、ＩＯ−Ｌｉｎｋマスタ３Ｂは、第１信号値および第２信号値として同じデータを取得する。

アナログ入力線６０に異常が発生した場合、具体的には、アナログ入力線６０が断線または短絡した場合、それ以降、ＩＯ−Ｌｉｎｋマスタ３Ｂは、第１信号値としてＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値、下限値、または０を受信する。すなわち、第１信号値が変化しなくなる。具体的には、アナログ入力線６０が断線した場合、それ以降、第１信号値として０の値だけを受信する。また、アナログ入力線６０が短絡した場合、それ以降、第１信号値としてＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値または下限値
を受信する。一方、ＩＯ−Ｌｉｎｋ通信によって取得した第２信号値は、正常に信号が送信されているため、変化をする。

そこで、図７に示すように、判定部１０５Ｂは、検知部１０８により、第１移動平均値がＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値、下限値、または０になったことを検知したかどうかを確認する（Ｓ１３）。

検知部１０８により第１移動平均値がＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値、下限値、または０になったことを検知していない場合（Ｓ１３でＮｏ）、判定部１０５Ｂはアナログ入力線６０に異常が無いと判定し、ステップＳ１３に戻る。

一方、検知部１０８により、第１移動平均値がＩＯ−Ｌｉｎｋデバイス４の測定レンジの上限値、下限値、または０になったことを検知した場合（Ｓ１３でＹｅｓ）、アナログ入力線６０に異常が発生した可能性があるため、判定部１０５Ｂは、第１移動平均値と第２移動平均値との差を算出し、算出した差が所定値よりも大きいかどうかを判定する（Ｓ１４）。

第１移動平均値と第２移動平均値との差を算出し、算出した差が所定値以下であった場合（Ｓ１４でＮｏ）、判定部１０５Ｂは、第１信号値が正常な値であると判定し、アナログ入力線６０に異常がないと判定する（Ｓ１５）。

一方、第１移動平均値と第２移動平均値との差を算出し、算出した差が所定値よりも大きかった場合（Ｓ１４でＹｅｓ）、判定部１０５Ｂは、第１信号値が正常な値でないと判定し、アナログ入力線６０に異常があると判定する（Ｓ１６）。

より詳細には、検知部１０８により第１移動平均値が０になったことを検知した場合には、判定部１０５Ｂは、アナログ入力線６０が断線または短絡していると判定することができる。さらに、ＩＯ−Ｌｉｎｋデバイス４の測定レンジが０を含まない構成である場合には、検知部１０８により第１移動平均値が０になったことを検知した場合には、判定部１０５Ｂは、アナログ入力線６０が断線していると判定することができる。

また、検知部１０８により第１移動平均値が下限値（ただし、ＩＯ−Ｌｉｎｋデバイス４の測定レンジが０を含まない場合）、または上限値になったことを検知した場合には、判定部１０５Ｂは、アナログ入力線６０が短絡していると判定することができる。

なお、ＩＯ−Ｌｉｎｋデバイス４において検出された特定の信号が、アナログ入力ポート１２３を介して第１信号値として取得されるタイミングと、ＩＯ−Ｌｉｎｋ通信ポート１２１を介して第２信号値として取得されるタイミングとのどちらが早いかは不定である。これは、ＩＯ−Ｌｉｎｋ通信における通信サイクルタイムの遅延時間と、第１信号値をアナログ−デジタル変換するための処理時間とで、どちらが長いかが不確定であるからである。これに対して、本実施形態では、上記のように移動平均値を用いて第１信号値と第２信号値とを比較しているので、上記の時間差を吸収することが可能となっている。

以上のように、本実施形態におけるマスタースレーブ制御システム１Ｂでは、判定部１０５Ｂは、第１移動平均値算出部１０６および第２移動平均値算出部１０７によりそれぞれ算出された第１平均値と第２平均値との差を算出することにより、アナログ入力線６０の異常の有無を判定する構成であったが、本発明の制御システムは、これに限られない。例えば、第１信号値と第２信号値との差を算出することにより、アナログ入力線６０の異常の有無を判定する構成であってもよい。ただし、第１平均値と第２平均値との差を用いる構成にすることにより、上記した時間差を吸収できることや、アナログ値に入るノイズの影響を小さくすることができるため、判定部１０５Ｂが、より確実にアナログ入力線６０の異常の有無を判定することができる。

また、本実施形態におけるマスタースレーブ制御システム１Ｂでは、検知部１０８によって、第１移動平均値が上限値、下限値、または０になったことを検知した場合に、判定部１０５Ｂは、アナログ入力線６０の異常の有無を判定する構成であったが、本発明の制御システムは、これに限られない。例えば、常時第１平均値と第２平均値との差を算出することにより、アナログ入力線６０の異常の有無を判定する構成であってもよい。この構成であっても、判定部は、アナログ入力線６０の異常の有無を判定することができる。ただし、この場合には、第１信号値を把握していないため、判定部は、アナログ入力線６０の異常が断線なのか、短絡であるのかについて判定することができない。

〔ソフトウェアによる実現例〕
ＩＯ−Ｌｉｎｋマスタ３ＡおよびＩＯ−Ｌｉｎｋマスタ３Ｂの制御ブロック（特に制御部１０Ａおよび制御部１０Ｂに含まれる各部）は、ＣＰＵ（Central Processing Unit）を用いてソフトウェアによって実現される。

ＩＯ−Ｌｉｎｋマスタ３ＡおよびＩＯ−Ｌｉｎｋマスタ３Ｂは、各機能を実現するソフトウェアであるプログラムの命令を実行するＣＰＵ、上記プログラムおよび各種データがコンピュータ（またはＣＰＵ）で読み取り可能に記録されたＲＯＭ（Read Only Memory）または記憶装置（これらを「記録媒体」と称する）、上記プログラムを展開するＲＡＭ（Random Access Memory）などを備えている。そして、コンピュータ（またはＣＰＵ）が上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記記録媒体としては、「一時的でない有形の媒体」、例えば、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１Ａ、１Ｂ マスタースレーブ制御システム
２ コントローラ（制御システム）
３Ａ、３Ｂ ＩＯ−Ｌｉｎｋマスタ（制御システム、外部装置）
４ ＩＯ−Ｌｉｎｋデバイス（制御システム、外部装置、検出装置）
５０ デジタル入力線（信号線）
６０ アナログ入力線（信号線）
１０４ 第２トリガ検出部（検出部）
１０５Ａ、１０５Ｂ 判定部
１０６ 第１移動平均値算出部
１０７ 第２移動平均値算出部
１０８ 検知部
１２１ ＩＯ−Ｌｉｎｋ通信ポート（通信部）
１２２ デジタル入力ポート（信号受信部）
１２３ アナログ入力ポート（信号受信部）

Claims (12)

1. 外部装置との間で所定の通信プロトコルに従って通信を行う通信部と、
   前記外部装置から出力される出力信号を受信する信号受信部と、
   前記通信部において受信したデータと、前記信号受信部において受信した出力信号値とに基づいて、前記信号受信部と前記外部装置とを接続する信号線に生じている異常の有無を判定する判定部とを備えることを特徴とする制御システム。
2. 前記出力信号値は、二値化されたデジタル信号値であり、
   前記通信部において受信したデータは、前記出力信号値に対応する出力データを含んでおり、
   前記出力データの変化を検出する検出部を備え、
   前記判定部は、
   前記検出部により前記出力データが変化したことを検出すると、検出した第２時間と、該第２時間から所定時間前の時間である第１時間との間において、前記出力信号値が変化したかを確認し、
   前記出力信号値が変化したことを確認した場合に前記信号線に異常が有ると判定し、前記出力信号値が変化しなかったことを確認した場合に前記信号線に異常が無いと判定することを特徴とする請求項１に記載の制御システム。
3. 前記出力データは、アナログ出力値であり、
   前記検出部は、前記出力データが閾値以下であるか、または該閾値よりも大きいかによって、前記出力データを二値化し、二値化された出力データの変化を検出することにより、前記出力データが変化したことを検出することを特徴とする請求項２に記載の制御システム。
4. 前記所定時間は、前記通信部における通信周期の２倍の時間であることを特徴とする請求項２または３に記載の制御システム。
5. 前記出力信号値は、アナログ出力値であり、
   前記通信部において受信したデータは、前記出力信号値に対応する出力データを含んでおり、
   前記出力データは、アナログ出力値であり、
   前記判定部は、
   前記出力信号値と前記出力データとの差を算出し、
   算出した差が所定値よりも大きい場合に前記信号線に異常が有ると判定し、算出した差が所定値以下の場合に前記信号線に異常が無いと判定することを特徴とする請求項１に記載の制御システム。
6. 所定時間における前記出力信号値の移動平均値である第１移動平均値を算出する第１移動平均値算出部と、
   所定時間における前記出力データの移動平均値である第２移動平均値を算出する第２移動平均値算出部とを備え、
   前記判定部は、
   前記第１移動平均値と前記第２移動平均値との差を算出し、
   算出した差が所定値よりも大きい場合に前記信号線に異常が有ると判定し、算出した差が所定値以下の場合に前記信号線に異常が無いと判定することを特徴とする請求項５に記載の制御システム。
7. 前記第１移動平均値算出部により算出された前記第１移動平均値が上限値、下限値、または０になったことを検知する検知部を備え、
   前記判定部は、
   前記検知部により、前記第１移動平均値が上限値、下限値、または０になったことを検知すると、前記第１移動平均値と前記第２移動平均値との差を算出し、前記信号線に生じている異常の有無を判定することを特徴とする請求項６に記載の制御システム。
8. 前記外部装置が、所定の状態を検出する検出装置であることを特徴とする請求項１〜７のいずれか１項に記載の制御システム。
9. 前記外部装置がＩＯ−Ｌｉｎｋ（登録商標）デバイスであり、当該制御システムがＩＯ−Ｌｉｎｋマスタとして機能することを特徴とする請求項１〜８のいずれか１項に記載の制御システム。
10. 外部装置との間で所定の通信プロトコルに従って通信を行う通信ステップと、
    前記外部装置から出力される出力信号を受信する信号受信ステップと、
    前記通信ステップにおいて受信したデータと、前記信号受信ステップにおいて受信した出力信号値とに基づいて、前記信号受信ステップにおいて受信される出力信号が伝送される信号線に生じている異常の有無を判定する判定ステップとを有することを特徴とする制御方法。
11. 請求項１〜９のいずれか一項に記載の制御システムとしてコンピュータを機能させるための制御プログラムであって、前記判定部としてコンピュータを機能させるための制御プログラム。
12. 請求項１１に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体。

Images