JP2017195561A - デジタル信号処理回路および複数のデジタル信号処理回路を含む信号処理装置 - Google Patents

Abstract

【課題】光通信システムにおいて要求される機能に柔軟に対応可能な信号処理装置を提供する。
【解決手段】信号処理装置に実装される各デジタル信号処理回路は、電界情報信号からビット列を復元する復元回路と、復元されたビット列の誤りを訂正する誤り訂正回路と、データに誤り訂正符号を付加して符号化ビット列を生成する符号化回路と、符号化ビット列から電界情報信号を生成する生成回路、を備える。第１のデジタル信号処理回路に実装される復元回路、符号化回路、または生成回路のうちの少なくとも１つから、第２のデジタル信号処理回路に電界情報信号またはビット列が与えられる。第２のデジタル信号処理回路に実装される復元回路、誤り訂正回路、または生成回路のうちの少なくとも１つは、第１のデジタル信号処理回路から与えられる電界情報信号またはビット列を処理する。
【選択図】図４

Description

本発明は、光通信において使用されるデジタル信号処理回路および複数のデジタル信号処理回路を含む信号処理装置に係わる。

近年、光通信において使用される送受信器は、デジタル信号処理回路を備えることが多い。例えば、受信器フロントエンド回路は、受信光信号の電界情報を表す電界情報信号を生成する。そして、デジタル信号処理回路は、この電界情報信号からデータを再生する。また、デジタル信号処理回路は、変調方式に応じてクライアントデータから、送信光信号の電界情報を表す電界情報信号を生成する。そして、送信器フロントエンド回路は、この電界情報信号に基づいて変調光信号を生成する。

他方、通信システムにおいて要求される機能および／または性能（以下、単に「機能」と呼ぶ。）は、アプリケーションにより異なる。例えば、ユーザ毎に、品質、容量、伝送距離、スペクトル利用効率などが要求される。そして、これらの要求は、送受信器が備えるデジタル信号処理回路により実現され得る。一例として、高性能の誤り訂正を提供するデジタル信号処理回路を使用すれば、大容量伝送（または、長距離伝送）が実現される。また、高性能の分散補償／非線形補償を提供するデジタル信号処理回路を使用すれば、長距離伝送が実現される。

なお、信号処理回路に関連する技術は、例えば、特許文献１、２に記載されている。

特開昭６３−２２１７０８号公報 特開平６−１１２８５４号公報

通信システムにおいて要求されるすべての機能を提供するデジタル信号処理回路を開発すれば、すべてのユーザの要求を満足することができる。しかし、この場合、デジタル信号処理回路の回路規模が大きくなるので、回路設計が困難になると共に、製造歩留まりが劣化するおそれがある。また、デジタル信号処理回路の消費電力が大きくなる。

この問題は、例えば、要求される機能ごとに対応するデジタル信号処理回路を開発すれば解決され得る。しかし、この場合、複数種類のデジタル信号処理回路を開発することになるので、トータル開発時間およびトータル開発コストが大きくなるおそれがある。

本発明の１つの側面に係わる目的は、光通信システムにおいて要求される機能に柔軟に対応可能な信号処理装置を提供することである。

本発明の１つの態様の信号処理装置は、複数のデジタル信号処理回路を備える。各デジタル信号処理回路は、光信号の電界情報を表す電界情報信号からビット列を復元する復元回路と、復元されたビット列の誤りを訂正する誤り訂正回路と、データに誤り訂正符号を付加して符号化ビット列を生成する符号化回路と、符号化ビット列から光信号の電界情報を表す電界情報信号を生成する生成回路と、を備える。前記複数のデジタル信号処理回路の中の第１のデジタル信号処理回路に実装される復元回路、符号化回路、または生成回路のうちの少なくとも１つから、前記複数のデジタル信号処理回路の中の第２のデジタル信号処理回路に電界情報信号またはビット列が与えられる。前記第２のデジタル信号処理回路に実装される復元回路、誤り訂正回路、または生成回路のうちの少なくとも１つは、前記第１のデジタル信号処理回路から与えられる電界情報信号またはビット列を処理する。

上述の態様によれば、光通信システムにおいて要求される機能に柔軟に対応可能な信号処理装置が実現される。

本発明の実施形態に係わるデジタル信号処理回路の一例を示す図である。 送信器フロントエンド回路の一例を示す図である。 受信器フロントエンド回路の一例を示す図である。 第１の実施形態の信号処理装置の一例を示す図である。 第２の実施形態の信号処理装置の一例を示す図である。 第３の実施形態の信号処理装置の一例を示す図である。 受信器フロントエンド回路によるコヒーレント受信の一例を示す図である。 第３の実施形態で使用される受信器フロントエンド回路の一例を示す図である。 第４の実施形態の信号処理装置の一例を示す図である。 第５の実施形態の信号処理装置の一例を示す図である。 第６の実施形態の信号処理装置の一例を示す図である。 複数のデジタル信号処理回路を備えるサブシステムの例を示す図である。

図１は、本発明の実施形態に係わるデジタル信号処理回路の一例を示す。実施形態のデジタル信号処理回路１００は、光通信において使用される。具体的には、デジタル信号処理回路１００は、受信光信号の電界情報を表す電界情報信号からデータを再生する機能、およびデータから送信光信号の電界情報を表す電界情報信号を生成する機能を備える。

デジタル信号処理回路１００は、受信器フロントエンド回路（Ｒｘ＿ＦＦ）１２０および送信器フロントエンド回路（Ｔｘ＿ＦＦ）１４０と接続するためのインタフェースを備える。受信器フロントエンド回路１２０は、受信光信号の電界情報を表す電界情報信号を生成する。したがって、デジタル信号処理回路１００に受信器フロントエンド回路１２０が接続されるときは、受信器フロントエンド回路１２０により生成される電界情報信号がデジタル信号処理回路１００に入力される。また、送信器フロントエンド回路１４０は、電界情報信号に基づいて変調光信号を生成する。したがって、デジタル信号処理回路１００に送信器フロントエンド回路１４０が接続されるときは、デジタル信号処理回路１００は、送信器フロントエンド回路１４０に与える電界情報信号を生成する。

デジタル信号処理回路１００は、Ａ／Ｄコンバータ（ＡＤＣ：Analog-to-Digital Converter）１、分散補償器（ＣＤＣ：Chromatic Dispersion Compensator）２、非線形補償器（ＮＬＣ：Non-Linear compensator）３、適応等化器（ＡＥＱ：Adaptive Equalizer）４、キャリア周波数オフセット補償・位相再生回路（ＦＯＣ／ＣＰＲ：Frequency Offset Compensator/Carrier Phase Recovery）５、ＦＥＣ復号回路６、クライアントデータ送信器（ＣＬ＿Ｔｘ）７、クライアントデータ受信器（ＣＬ＿Ｒｘ）１１、ＦＥＣ符号化回路１２、マッパ１３、Ｄ／Ａコンバータ（ＤＡＣ：Digital-to-Analog Converter）１４を備える。なお、デジタル信号処理回路１００は、図１に示していない他の回路要素（すなわち、機能）を備えていてもよい。

Ａ／Ｄコンバータ１は、受信器フロントエンド回路１２０により生成される電界情報信号をデジタル信号に変換する。分散補償器２は、電界情報信号に対してデジタル演算を実行して波長分散を補償する。非線形補償器３は、電界情報信号に対してデジタル演算を実行して非線形歪を補償する。すなわち、分散補償器２および非線形補償器３により、波長分散および非線形歪が補償された電界情報信号が生成される。なお、デジタル信号処理回路１００は、分散補償器２および非線形補償器３による補償処理を複数回繰返し実行してもよい。この場合、分散補償器２による補償処理および非線形補償器３による補償処理が交互に実行される。適応等化器４は、波長分散および非線形歪が補償された電界情報信号を等化する。例えば、適応等化器４は、電界情報信号の振幅および波形歪みなどを等化する。このとき、適応等化器４は、適応等化器４の入力信号または出力信号をモニタしながら、電界情報信号の振幅および波形歪みなどの等化や偏波多重信号の分離を適応的に行うことができる。なお、分散補償器２、非線形補償器３、適応等化器４は、それぞれデジタルフィルタにより構成され得る。

キャリア周波数オフセット補償・位相再生回路５は、等化された電界情報信号からシンボルを再生する。具体的には、キャリア周波数オフセット補償・位相再生回路５は、電界情報信号の周波数オフセットを補償する。周波数オフセットは、受信光信号のキャリアの光周波数と受信器フロントエンド回路１２０のローカル光源の光周波数との差分を表す。また、キャリア周波数オフセット補償・位相再生回路５は、受信光信号のキャリアの位相を再生する。すなわち、受信光信号のキャリアの光位相とローカル光源の光位相の差分、および光伝送路上での位相回転が補償され、変調位相が再生される。この結果、受信シンボルの位相および振幅が再生される。そして、キャリア周波数オフセット補償・位相再生回路５は、指定された変調方式に従って、受信シンボルの位相および振幅に基づいてビット列を再生する。即ち、この実施例では、キャリア周波数オフセット補償・位相再生回路５は、受信シンボルからビット列を再生するデマッピング機能を備える。このように、分散補償器（ＣＤＣ）２、非線形補償器（ＮＬＣ）３、適応等化器（ＡＥＱ）４、キャリア周波数オフセット補償・位相再生回路（ＦＯＣ／ＣＰＲ）５は、受信器フロントエンド回路１２０において受信光信号に基づいて生成される電界情報信号からビット列を復元するコンスタレーション復元部として動作する。

ＦＥＣ復号回路６は、復元されたビット列を符号語ごとに分解する。符号語は、データおよびＦＥＣを含む。そして、ＦＥＣ復号回路６は、符号語ごとにＦＥＣを利用してデータの誤りを訂正する。すなわち、データが再生される。クライアントデータ送信器７は、再生されたデータをクライアントに送信する。

クライアントデータ受信器１１は、クライアントにより生成されるデータを受信する。ＦＥＣ符号化回路１２は、クライアントデータにＦＥＣを付加することにより符号化ビット列を生成する。マッパ１３は、指定された変調方式に従って、符号化ビット列をシンボルにマッピングする。各シンボルは、位相および振幅を表す。すなわち、マッパ１３により、送信光信号の電界情報を表す電界情報信号が生成される。

Ｄ／Ａコンバータ１４は、マッパ１３により生成される電界情報信号をアナログ信号に変換する。すなわち、アナログ電界情報信号が生成される。そして、このアナログ電界情報信号は、送信器フロントエンド回路１４０に与えられる。送信器フロントエンド回路１４０は、このアナログ電界情報信号に基づいて変調光信号を生成する。

尚、分散補償器（ＣＤＣ）２、非線形補償器（ＮＬＣ）３、適応等化器（ＡＥＱ）４、キャリア周波数オフセット補償・位相再生回路（ＦＯＣ／ＣＰＲ）５は、復元回路の一例である。ＦＥＣ復号回路６は、誤り訂正回路の一例である。ＦＥＣ符号化１２は、符号化回路の一例である。マッパ１３は、生成回路の一例である。

図２は、送信器フロントエンド回路１４０の一例を示す。送信器フロントエンド回路１４０は、この例では、ドライバ１４１、レーザ光源（ＬＤ）１４２、Ｉ／Ｑ光変調器１４３Ｘ、１４３Ｙ、偏波光合波器（ＰＢＣ：Polarization Beam Combiner）１４４を備える。そして、送信器フロントエンド回路１４０には、デジタル信号処理回路Ｔｘ＿ＤＳＰにより生成される１セットの電界情報信号ＸＩ、ＸＱ、ＹＩ、ＹＱが与えられる。なお、図２に示すデジタル信号処理回路Ｔｘ＿ＤＳＰおよびＤ／Ａコンバータ（ＤＡＣ）は、例えば、図１に示すデジタル信号処理回路１００の中に実装される。

ドライバ１４１は、電界情報信号ＸＩ、ＸＱ、ＹＩ、ＹＱから駆動信号ＸＩ、ＸＱ、ＹＩ、ＹＱを生成する。レーザ光源１４２は、所定の周波数の局発光を生成する。局発光は連続光である。Ｉ／Ｑ光変調器１４３Ｘは、駆動信号ＸＩ、ＸＱで局発光を変調して変調光信号Ｘを生成する。同様に、Ｉ／Ｑ光変調器１４３Ｙは、駆動信号ＹＩ、ＹＱで局発光を変調して変調光信号Ｙを生成する。そして、偏波光合波器１４４は、変調光信号Ｘ、Ｙを合波して偏波多重変調光信号を生成する。すなわち、送信器フロントエンド回路１４０は、電界情報信号ＸＩ、ＸＱ、ＹＩ、ＹＱに基づいて偏波多重変調光信号を生成することができる。

図３は、受信器フロントエンド回路１２０の一例を示す。受信器フロントエンド回路１２０は、この例では、偏波光分波器（ＰＢＳ：Polarization Beam Splitter）１２１、レーザ光源（ＬＤ）１２２、偏波光分波器（ＰＢＳ）１２３、光９０度ハイブリッド回路１２４Ｈ、１２４Ｖ、Ｏ／Ｅ（Optical-to-Electric）コンバータ１２５を備える。受信器フロントエンド回路１２０は、光ファイバ伝送路を介して偏波多重変調光信号を受信する。

偏波光分波器１２１は、受信した偏波多重変調光信号を光信号Ｈおよび光信号Ｖに分離する。光信号Ｈおよび光信号Ｖの偏波は互いに直交している。レーザ光源１２２は、局発光を生成する。局発光は連続光である。レーザ光源１２２により生成される局発光の周波数は、受信した偏波多重変調光信号のキャリアの光周波数とほぼ同じである。偏波光分波器１２３は、レーザ光源１２２から出力される局発光から局発光Ｈおよび局発光Ｖを生成する。局発光Ｈおよび局発光Ｖの偏波は互いに直交している。光９０度ハイブリッド回路１２４Ｈは、局発光Ｈを利用して、光信号Ｈから光信号ＨＩ、ＨＱを生成する。同様に、光９０度ハイブリッド回路１２４Ｖは、局発光Ｖを利用して、光信号Ｖから光信号ＶＩ、ＶＱを生成する。Ｏ／Ｅコンバータ１２５は、光信号ＨＩ、ＨＱ、ＶＩ、ＶＱをそれぞれ電気信号ＨＩ、ＨＱ、ＶＩ、ＶＱに変換する。すなわち、受信器フロントエンド回路１２０は、受信した偏波多重変調光信号の電界情報を表す電界情報信号を生成する。

受信器フロントエンド回路１２０により生成される電界情報信号は、Ａ／Ｄコンバータ（ＡＤＣ）を介してデジタル信号処理回路Ｒｘ＿ＤＳＰに導かれる。そして、デジタル信号処理回路Ｒｘ＿ＤＳＰは、この電界情報信号からデータを再生する。なお、図３に示すデジタル信号処理回路Ｒｘ＿ＤＳＰおよびＡ／Ｄコンバータは、例えば、図１に示すデジタル信号処理回路１００の中に実装される。

このように、デジタル信号処理回路１００は、受信器フロントエンド回路１２０により生成される電界情報信号を受信する。そして、デジタル信号処理回路１００は、この電界情報信号からデータを再生する。また、デジタル信号処理回路１００は、クライアントデータから電界情報信号を生成して送信器フロントエンド回路１４０に与える。そして、送信器フロントエンド回路１４０は、この電界情報信号に基づいて変調光信号を生成する。即ち、デジタル信号処理回路１００は、光通信のための信号処理を行うことができる。

ただし、デジタル信号処理回路１００は、他のデジタル信号処理回路１００と連携して光通信のための信号処理を行うことができる。すなわち、複数のデジタル信号処理回路１００が連携して光通信のための信号処理を行うことができる。したがって、デジタル信号処理回路１００は、他のデジタル信号処理回路１００と連携して動作するためのインタフェースを備える。具体的には、デジタル信号処理回路１００は、図１に示すように、スイッチ（ＳＷ）２１〜２６、およびインタフェースポートＩＦ１〜ＩＦ６を備える。

スイッチ２１は、Ａ／Ｄコンバータ１の出力信号またはインタフェースポートＩＦ１の入力信号の一方を選択して分散補償器２に導く。スイッチ２２は、補償回路（分散補償器２および非線形補償器３）から出力される電界情報信号を、適応等化器４またはインタフェースポートＩＦ６に導く。スイッチ２３は、キャリア周波数オフセット補償・位相再生回路５の出力信号を、スイッチ２４またはインタフェースポートＩＦ２に導く。但し、スイッチ２３は、キャリア周波数オフセット補償・位相再生回路５の出力信号を、時間分割多重でスイッチ２４およびインタフェースポートＩＦ２に分配することもできる。スイッチ２４は、スイッチ２３の出力信号またはインタフェースポートＩＦ５の入力信号の一方を選択してＦＥＣ復号回路６に導く。

スイッチ２５は、ＦＥＣ符号化回路１１の出力信号を、スイッチ２６またはインタフェースポートＩＦ４に導く。スイッチ２６は、スイッチ２５の出力信号またはインタフェースポートＩＦ３の入力信号の一方を選択してマッパ１３に導く。但し、スイッチ２６は、スイッチ２５の出力信号およびインタフェースポートＩＦ３の入力信号を多重化してマッパ１３に導くこともできる。なお、スイッチ２１〜２６の状態は、例えば、ベンダまたはユーザにより予め設定される。

インタフェースポートＩＦ１には、他のデジタル信号処理回路１００において生成された処理された信号が入力される。例えば、他のデジタル信号処理回路１００において波長分散および非線形歪が補償された電界情報信号がインタフェースポートＩＦ１に入力される。インタフェースポートＩＦ２は、キャリア周波数オフセット補償・位相再生回路５により生成されるビット列を出力する。ただし、インタフェースポートＩＦ２は、キャリア周波数オフセット補償・位相再生回路５において処理されている途中の電界情報信号を出力することもできる。インタフェースポートＩＦ３には、他のデジタル信号処理回路１００において生成される符号化ビット列が入力される。

インタフェースポートＩＦ４は、ＦＥＣ符号化回路１２により生成される符号化ビット列を出力する。インタフェースポートＩＦ５には、他のデジタル信号処理回路１００のキャリア周波数オフセット補償・位相再生回路５により生成されるビット列が入力される。インタフェースポートＩＦ６は、補償回路（分散補償器２および非線形補償器３）により波長分散または非線形歪の少なくとも一方が補償された電界情報信号を出力する。

このように、デジタル信号処理回路１００は、デジタル信号処理回路１００内で処理されている途中の信号を他のデジタル信号処理回路へ送信するためのインタフェースを備える。また、デジタル信号処理回路１００は、他のデジタル信号処理回路内で処理されている途中の信号を受信するためのインタフェースを備える。

＜第１の実施形態＞
図４は、第１の実施形態の信号処理装置の一例を示す。第１の実施形態の信号処理装置は、２個のデジタル信号処理回路１００Ａ、１００Ｂを備える。各デジタル信号処理回路１００Ａ、１００Ｂは、図１に示すデジタル信号処理回路１００により実現される。

受信器フロントエンド回路１２０および送信器フロントエンド回路１４０は、デジタル信号処理回路１００Ａに接続される。すなわち、デジタル信号処理回路１００Ｂには受信器フロントエンド回路１２０および送信器フロントエンド回路１４０は接続されない。

なお、この実施例では、各デジタル信号処理回路１００Ａ、１００Ｂにおいて、ＦＥＣ回路（ＦＥＣ復号回路６およびＦＥＣ符号化回路１２）が処理可能なデータレートは、コンスタレーション処理部（分散補償器ＣＤＣ、非線形補償器ＮＬＣ、適応等化器ＡＥＱ、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲ、マッパ１３）が処理可能なデータレートの２分の１である。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２３は、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲの出力信号を、時間分割多重でスイッチ２４およびインタフェースポートＩＦ２に分配する。すなわち、受信光信号から復元されるビット列は、スイッチ２４およびインタフェースポートＩＦ２に分配される。スイッチ２４に導かれるビット列のデータレートおよびインタフェースポートＩＦ２に導かれるビット列のデータレートは、互いに実質的に同じであることが好ましい。また、スイッチ２６は、スイッチ２５の出力信号およびインタフェースポートＩＦ３の入力信号を時間分割多重で多重化してマッパ１３に導く。すなわち、デジタル信号処理回路１００Ａ内で生成される符号化ビット列およびインタフェースポートＩＦ３を介して入力される符号化ビット列がスイッチ２６により多重化される。スイッチ２５からスイッチ２６に導かれるビット列のデータレートおよびインタフェースポートＩＦ３からからスイッチ２６に導かれるビット列のデータレートは、互いに実質的に同じであることが好ましい。なお、スイッチ２１、２２、２４、２５は、図４に示すように信号を処理する。

デジタル信号処理回路１００Ｂは、以下のように構成される。すなわち、スイッチ２４は、インタフェースポートＩＦ５の入力信号をＦＥＣ復号回路６に導く。また、スイッチ２５は、ＦＥＣ符号化回路１１の出力信号をインタフェースポートＩＦ４に導く。なお、デジタル信号処理回路１００Ｂのコンスタレーション処理部（分散補償器ＣＤＣ、非線形補償器ＮＬＣ、適応等化器ＡＥＱ、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲ、マッパ１３）は、動作させない（ＯＦＦ状態に制御される）。図４では、ＯＦＦ状態に制御される回路要素は破線で表されている。

デジタル信号処理回路１００ＡのインタフェースポートＩＦ２は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ５に接続される。また、デジタル信号処理回路１００ＢのインタフェースポートＩＦ４は、デジタル信号処理回路１００ＡのインタフェースポートＩＦ３に接続される。

上記構成の信号処理装置において、受信器フロントエンド回路１２０により生成される電界情報信号は、デジタル信号処理回路１００Ａに与えられる。そうすると、デジタル信号処理回路１００Ａにおいて、その電界情報信号からビット列が復元される。そして、復元されたビット列（すなわち、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲの出力信号）は、スイッチ２３により、スイッチ２４およびインタフェースポートＩＦ２に分配される。この結果、復元されたビット列の半分がデジタル信号処理回路１００ＡのＦＥＣ復号回路６に導かれ、残りの半分がデジタル信号処理回路１００ＢのＦＥＣ復号回路６に導かれる。

各デジタル信号処理回路１００Ａ、１００ＢのＦＥＣ復号回路６は、入力ビット列の誤りを訂正してデータを再生する。そして、再生されたデータは、クライアントへ送信される。

また、各デジタル信号処理回路１００Ａ、１００Ｂは、クライアントから受信するデータにＦＥＣを付加することにより符号化ビット列を生成する。デジタル信号処理回路１００Ｂにおいて生成される符号化ビット列は、デジタル信号処理回路１００Ｂのスイッチ２５、デジタル信号処理回路１００ＢのインタフェースポートＩＦ４、デジタル信号処理回路１００ＡのインタフェースポートＩＦ３を介して、デジタル信号処理回路１００Ａのスイッチ２６に導かれる。そして、デジタル信号処理回路１００Ａのスイッチ２６は、デジタル信号処理回路１００Ａにおいて生成される符号化ビット列およびデジタル信号処理回路１００Ｂにおいて生成される符号化ビット列を多重化する。

多重化されたビット列は、マッパ１３により、指定された変調方式に応じてシンボル列にマッピングされる。各シンボルは、送信される光信号の電界情報を表す。すなわち、マッパ１３は、多重化されたビット列から電界情報信号を生成する。この電界情報信号は、送信器フロントエンド回路１４０に与えられる。そして、送信器フロントエンド回路１４０は、この電界情報信号に基づいて変調光信号を生成する。

このように、第１の実施形態においては、デジタル信号処理回路１００Ａ、１００ＢのＦＥＣ回路が連携して誤り訂正処理を実行する。したがって、ＦＥＣ回路の処理容量が小さい場合であっても、大容量の信号を処理することが可能である。例えば、各デジタル信号処理回路１００Ａ、１００ＢのＦＥＣ回路の処理容量が200Gbpsである場合、図４に示す信号処理装置は、400Gbpsの信号を処理できる。

なお、デジタル信号処理回路でコンスタレーション生成／復元機能およびＦＥＣ機能を実現する場合、コンスタレーション生成／復元機能と比較して、誤り訂正能力の高いＦＥＣ機能の回路の規模は大きくなりやすい。特に、ＦＥＣ復号回路６の規模は大きい。このため、複数のデジタル信号処理回路でＦＥＣ機能を実現することにより、個々のデジタル信号処理回路のＦＥＣ回路の規模を小さくできるので、デジタル信号処理回路自体の小型化が実現される。すなわち、デジタル信号処理回路の開発コストを抑制しながら大容量の信号処理が実現される。

図４に示す実施例では、信号処理装置は２個のデジタル信号処理回路１００Ａ、１００Ｂを備えるが、本発明はこの構成に限定されるものではない。すなわち、第１の実施形態の信号処理装置は、３個以上のデジタル信号処理回路を備える構成であってもよい。

＜第２の実施形態＞
図５は、第２の実施形態の信号処理装置の一例を示す。第２の実施形態の信号処理装置は、３個のデジタル信号処理回路１００Ａ〜１００Ｃを備える。各デジタル信号処理回路１００Ａ〜１００Ｃは、図１に示すデジタル信号処理回路１００により実現される。

受信器フロントエンド回路１２０は、デジタル信号処理回路１００Ａに接続される。また、送信器フロントエンド回路１４０は、デジタル信号処理回路１００Ｃに接続される。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号をインタフェースポートＩＦ６に導く。すなわち、波長分散および非線形歪が補償された電界情報信号がインタフェースポートＩＦ６に導かれる。なお、デジタル信号処理回路１００ＡのインタフェースポートＩＦ６は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ１に接続される。

デジタル信号処理回路１００Ｂは、以下のように構成される。即ち、スイッチ２１は、インタフェースポートＩＦ１の入力信号を分散補償器ＣＤＣに導く。また、スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号をインタフェースポートＩＦ６に導く。なお、デジタル信号処理回路１００ＢのインタフェースポートＩＦ６は、デジタル信号処理回路１００ＣのインタフェースポートＩＦ１に接続される。

デジタル信号処理回路１００Ｃは、以下のように構成される。即ち、スイッチ２１は、インタフェースポートＩＦ１の入力信号を分散補償器ＣＤＣに導く。また、スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号を適応等化器ＡＥＱに導く。

デジタル信号処理回路１００Ａ〜１００Ｃの他のスイッチは、図５に示すように信号を処理する。また、図５おいて、破線で示す回路要素は、ＯＦＦ状態に制御される。

上記構成の信号処理装置において、受信器フロントエンド回路１２０により生成される電界情報信号は、デジタル信号処理回路１００Ａに与えられる。そうすると、デジタル信号処理回路１００Ａにおいて、分散補償器ＣＤＣにより波長分散が補償され、非線形補償器ＮＬＣにより非線形歪が補償される。この後、波長分散および非線形歪が補償された電界情報信号は、スイッチ２２によりデジタル信号処理回路１００Ｂに導かれる。

デジタル信号処理回路１００Ｂにおいても、分散補償器ＣＤＣにより波長分散が補償され、非線形補償器ＮＬＣにより非線形歪が補償される。この後、波長分散および非線形歪が補償された電界情報信号は、スイッチ２２によりデジタル信号処理回路１００Ｃに導かれる。

デジタル信号処理回路１００Ｃにおいても、分散補償器ＣＤＣにより波長分散が補償され、非線形補償器ＮＬＣにより非線形歪が補償される。ただし、デジタル信号処理回路１００Ｃにおいては、非線形補償器ＮＬＣの出力信号は、スイッチ２２によりデジタル信号処理回路１００Ｃ内の適応等化器ＡＥＱに導かれる。適応等化器ＡＥＱは、波長分散および非線形歪が補償された電界情報信号を等化し、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲは、等化された電界情報信号からビット列を再生する。なお、デジタル信号処理回路１００Ｃの他の処理は、図１に示すデジタル信号処理回路１００と同じである。

このように、第２の実施形態においては、複数のデジタル信号処理回路１００Ａ〜１００Ｃの補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）がカスケードに接続される。カスケードに接続された複数の補償回路の中の先頭の補償回路（図５に示す例では、デジタル信号処理回路１００Ａに実装される補償回路）は、受信器フロントエンド回路１２０において受信光信号に基づいて生成される電界情報信号の波長分散および非線形歪を補償する。また、後続の各補償回路は、前段の補償回路から出力される電界情報信号の波長分散および非線形歪を補償する。そして、最終段の補償回路を含むデジタル信号処理回路（図５に示す例では、デジタル信号処理回路１００Ｃ）において、ＦＥＣ復号回路６は、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲから出力されるビット列の誤りを訂正する。

ここで、分散補償器ＣＤＣおよび非線形補償器ＮＬＣによる処理回数が増加すると、補償性能が改善する。そして、波長分散および非線形歪の補償性能高いときは、光信号の長距離伝送が可能になる。したがって、第２の実施形態によれば、複数のデジタル信号処理回路を連携して動作させることにより、光信号の長距離伝送が実現される。

図５に示す実施例では、信号処理装置は３個のデジタル信号処理回路１００Ａ〜１００Ｃを備えるが、本発明はこの構成に限定されるものではない。すなわち、第２の実施形態の信号処理装置は、２個以上のデジタル信号処理回路を備えていればよい。なお、各デジタル信号処理回路の補償回路は、Ｎ（Ｎは、任意の整数）回の補償処理を繰返し実行することができる。

＜第３の実施形態＞
図６は、第３の実施形態の信号処理装置の一例を示す。第３の実施形態の信号処理装置は、複数のデジタル信号処理回路を利用して、帯域の広い光信号を受信する。図６に示す例では、信号処理装置は、２個のデジタル信号処理回路１００Ａ、１００Ｂを備える。各デジタル信号処理回路１００Ａ、１００Ｂは、図１に示すデジタル信号処理回路１００とほぼ同じである。ただし、各デジタル信号処理回路１００Ａ、１００Ｂは、後で説明するが、図１に示すデジタル信号処理回路１００に加えて、第３の実施形態において使用される専用の機能を備える。

第３の実施形態の信号処理装置は、複数の受信器フロントエンド回路を備える。図６に示す例では、信号処理装置は、受信器フロントエンド回路１２０−１（Ｒｘ＿ＦＥ１）および受信器フロントエンド回路１２０−２（Ｒｘ＿ＦＥ２）を備える。そして、受信器フロントエンド回路１２０−１、１２０−２は、それぞれデジタル信号処理回路１００Ａ、１００Ｂに接続される。なお、送信器フロントエンド回路１４０は、デジタル信号処理回路１００Ｂに接続される。

図７は、受信器フロントエンド回路によるコヒーレント受信の一例を示す。図７に示す例では、受信光信号の中心周波数はν₀であり、受信光信号の帯域幅はＢＷ_sigである。そして、受信器フロントエンド回路１２０−１は、ν₀よりも低い光周波数（好ましくは、周波数ν₀−ＢＷ_sig／４）の局発光を利用して受信光信号の電界情報を表す電界情報信号Ｅ１を生成する。また、受信器フロントエンド回路１２０−２は、ν₀よりも高い光周波数（好ましくは、周波数ν₀＋ＢＷ_sig／４）の局発光を利用して受信光信号の電界情報を表す電界情報信号Ｅ２を生成する。そして、信号処理装置は、電界情報信号Ｅ１、Ｅ２を合成することにより受信光信号全体の電界情報信号を得る。

なお、図７において、破線で示す帯域Ｒｘ＿ＦＥ１は、受信器フロントエンド回路１２０−１により生成される電界情報信号がＡ／Ｄコンバータにより精度よくデジタル信号に変換される周波数領域を表す。同様に、破線で示す帯域Ｒｘ＿ＦＥ２は、受信器フロントエンド回路１２０−２により生成される電界情報信号がＡ／Ｄコンバータにより精度よくデジタル信号に変換される周波数領域を表す。即ち、受信光信号の一部の信号成分は、受信器フロントエンド回路１２０−１の出力信号に基づいて精度よく電界情報信号に変換され、受信光信号の残りの信号成分は、受信器フロントエンド回路１２０−２の出力信号に基づいて精度よく電界情報信号に変換される。したがって、Ａ／Ｄコンバータの帯域・速度限界に対して受信光信号の帯域幅が広い場合であっても、精度のよい電界情報信号が生成される。

図８は、第３の実施形態で使用される受信器フロントエンド回路の一例を示す。第３の実施形態の信号処理装置で使用される受信器フロントエンド回路は、光カプラ１３１および受信器フロントエンド回路１２０−１、１２０−２を備える。光カプラ１３１は、受信光信号を分岐して受信器フロントエンド回路１２０−１、１２０−２に導く。受信器フロントエンド回路１２０−１、１２０−２に導かれる光信号のパワーは、互いに実質的に同じである。なお、各受信器フロントエンド回路１２０−１、１２０−２の構成および動作は、図３に示す受信器フロントエンド回路１２０と実質的に同じである。

レーザ光源１２２、電気発振器１３２、光変調器１３３は、光コム発生器を構成する。すなわち、電気発振器１３２は、所定の周波数の電気信号を生成する。この電気信号は、たとえば、正弦波信号である。また、この電気信号の周波数ｆ₀は、ＢＷ_sig／４のＭ分の１である。Ｍは、任意の整数である。光変調器１３３は、電気発振器１３２により生成される電気信号でレーザ光源１２２により生成される局発光を変調することにより光コムを生成する。光コムは、光周波数ν₀±ｍｆ₀（ｍ＝０、１、２、．．．）の連続光を含む。光フィルタ１３４は、光コムから光周波数ν₀−ＢＷ_sig／４の連続光ＣＷ１および光周波数ν₀＋ＢＷ_sig／４の連続光ＣＷ２を抽出する。そして、連続光ＣＷ１は受信器フロントエンド回路１２０−１に導かれ、連続光ＣＷ２は受信器フロントエンド回路１２０−２に導かれる。

受信器フロントエンド回路１２０−１は、連続光ＣＷ１を利用するコヒーレント受信により受信光信号の電界情報信号を生成する。同様に、受信器フロントエンド回路１２０−２は、連続光ＣＷ２を利用するコヒーレント受信により受信光信号の電界情報信号を生成する。すなわち、図７に示すコヒーレント受信が実現される。

なお、図８に示す例では、光コム発生器を利用して連続光ＣＷ１および連続光ＣＷ２が生成されるが、第３の実施形態はこの構成に限定されるものではない。すなわち、たとえば、２個のレーザ光源を利用して連続光ＣＷ１および連続光ＣＷ２を生成してもよい。ただし、この場合、連続光ＣＷ１および連続光ＣＷ２の位相を互いに同期させるための回路が必要である。

図６の説明に戻る。各デジタル信号処理回路１００Ａ、１００Ｂは、図１に示す回路要素に加えて、合成器８およびインタフェースポートＩＦ７を備える。合成器８は、この実施例では、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）と適応等化器ＡＥＱとの間に設けられる。そして、合成器８は、スイッチ２２の出力信号とインタフェースポートＩＦ７の入力信号とを合成する。このとき、合成器８は、周波数領域でスイッチ２２の出力信号とインタフェースポートＩＦ７の入力信号とを足し合わせてもよい。そして、適応等化器ＡＥＱは、合成器８により生成される合成信号を等化する。インタフェースポートＩＦ７は、他のデジタル信号処理回路の出力信号を受信できる。なお、インタフェースポートＩＦ７に他のデジタル信号処理回路の出力信号が与えられないときは、合成器８はＯＦＦ状態に制御される。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号をインタフェースポートＩＦ６に導く。このインタフェースポートＩＦ６は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ７に接続される。

デジタル信号処理回路１００Ｂは、以下のように構成される。すなわち、スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号を合成器８に導く。そして、合成器８は、スイッチ２２から出力される電界情報信号とインタフェースポートＩＦ７を介して導かれてくる電界情報信号とを合成する。

上記構成の信号処理装置において、受信光信号は、受信器フロントエンド回路１２０−１および１２０−２に導かれる。受信器フロントエンド回路１２０−１および１２０−２は、それぞれ電界情報信号を生成する。ただし、受信器フロントエンド回路１２０−１および１２０−２は、図７または図８に示すように、異なる光周波数の局発光で電界情報信号を生成する。

デジタル信号処理回路１００Ａは、受信器フロントエンド回路１２０−１により生成される電界情報信号の波長分散および非線形歪を補償する。そして、波長分散および非線形歪が補償された電界情報信号は、デジタル信号処理回路１００Ｂに導かれる。デジタル信号処理回路１００Ｂは、受信器フロントエンド回路１２０−２により生成される電界情報信号の波長分散および非線形歪を補償する。

デジタル信号処理回路１００Ｂにおいて、合成器８は、波長分散および非線形歪が補償された２つの電界情報信号を合成する。そして、デジタル信号処理回路１００Ｂは、この合成信号からビット列を復元し、更にそのビット列の誤りを訂正してデータを再生する。なお、クライアントデータから電界情報信号を生成する処理は、第１〜第３の実施形態において実質的に同じである。

このように、第３の実施形態においては、光周波数の異なる局発光を利用して複数の電界情報信号が生成され、それらの電界情報信号が合成されるので、Ａ／Ｄコンバータの動作速度が十分に速くなくても、信号処理装置は、帯域の広い光信号を受信できる。すなわち、安価なＡ／Ｄコンバータが実装されるデジタル信号処理回路を利用して広帯域信号を受信できる。また、高周波数成分が除去されるので、雑音の影響が抑制され、復元されるビット列の品質が向上する。

＜第４の実施形態＞
図９は、第４の実施形態の信号処理装置の一例を示す。第４の実施形態の信号処理装置は、２個のデジタル信号処理回路１００Ａ、１００Ｂを備える。各デジタル信号処理回路１００Ａ、１００Ｂは、図１に示すデジタル信号処理回路１００により実現される。

受信器フロントエンド回路１２０は、デジタル信号処理回路１００Ａに接続される。また、送信器フロントエンド回路１４０は、デジタル信号処理回路１００Ｂに接続される。

デジタル信号処理回路１００Ａ、１００Ｂのハードウェア構成は、互いに実質的に同じである。ただし、デジタル信号処理回路１００Ｂは、デジタル信号処理回路１００Ａに実装される分散補償器ＣＤＣに代わりに、固定等化器（ＦＥＱ：Fixed Equalizer）を備える。固定等化器ＦＥＱは、受信器フロントエンド回路１２０において発生する歪を精度よく補償することができる。

なお、分散補償器ＣＤＣおよび固定等化器ＦＥＱは、それぞれデジタルフィルタにより実現される。ここで、固定等化器ＦＥＱを実現するデジタルフィルタのハードウェア構成は、分散補償器ＣＤＣを実現するデジタルフィルタと実質的に同じである。ただし、固定等化器ＦＥＱを実現するためのフィルタ係数は、分散補償器ＣＤＣを実現するためのフィルタ係数とは異なっている。換言すれば、分散補償器ＣＤＣを実現するためのフィルタ係数をデジタル信号処理回路１００Ａのデジタルフィルタに設定することにより、デジタル信号処理回路１００Ａに分散補償器ＣＤＣが実装される。また、固定等化器ＦＥＱを実現するためのフィルタ係数をデジタル信号処理回路１００Ｂのデジタルフィルタに設定することにより、デジタル信号処理回路１００Ｂに固定等化器ＦＥＱが実装される。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２３は、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲの出力信号をインタフェースポートＩＦ２に導く。インタフェースポートＩＦ２は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ１に導かれる。

デジタル信号処理回路１００Ｂは、以下のように構成される。すなわち、スイッチ２１は、インタフェースポートＩＦ１の入力信号を固定等化器ＦＥＱに導く。また、非線形補償器ＮＬＣは、ＯＦＦ状態に制御される。

上記構成の信号処理装置において、受信器フロントエンド回路１２０により生成される電界情報信号は、デジタル信号処理回路１００Ａに与えられる。そうすると、デジタル信号処理回路１００Ａにおいて、分散補償器ＣＤＣにより波長分散が補償され、非線形補償器ＮＬＣにより非線形歪が補償される。さらに、適応等化器ＡＥＱにより電界情報信号が等化された後、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲにより仮コンスタレーション復調が行われる。ここで、デジタル信号処理回路１００Ａにおいては、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲは、周波数オフセットの補償およびキャリア位相の再生を行うが、電界情報信号からビット列へのデマッピングは行わない。すなわち、デジタル信号処理回路１００Ａにおいては、キャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲにより、周波数オフセットの補償およびキャリア位相の再生が行われた電界情報信号が生成される。そして、この電界情報信号は、スイッチ２３によりデジタル信号処理回路１００Ｂに導かれる。

デジタル信号処理回路１００Ｂにおいて、デジタル信号処理回路１００Ａから与えられる電界情報信号は、インタフェースポートＩＦ１およびスイッチ２１を介して固定等化器ＦＥＱに導かれる。固定等化器ＦＥＱは、この電界情報信号を等化する。ここで、固定等化器ＦＥＱとして使用されるデジタルフィルタは、タップ数が多い（すなわち、メモリ長が長い）。このため、固定等化器ＦＥＱは、受信器フロントエンド回路１２０において発生する歪を精度よく補償することができる。この後、固定等化器ＦＥＱから出力される電界情報信号は、適応等化器ＡＥＱおよびキャリア周波数オフセット補償・位相再生回路ＦＯＣ／ＣＰＲにより処理されてビット列に変換される。そして、ＦＥＣ復号回路６によりビット列の誤りが訂正される。

このように、第４の実施形態の信号処理装置においては、周波数オフセットの補償およびキャリア位相の再生が行われた電界情報信号が、タップ係数の多い固定等化器ＦＥＱにより等化されるので、受信性能が改善する。ここで、デジタル信号処理回路１００Ａ、１００Ｂのハードウェア構成は、互いに実質的に同じである。すなわち、フィルタ係数を適切に設定することにより、デジタル信号処理回路１００Ａ、１００Ｂが実現される。したがって、デジタル信号処理回路の開発コストが抑制される。

＜第５の実施形態＞
図１０は、第５の実施形態の信号処理装置の一例を示す。第５の実施形態の信号処理装置は、２個のデジタル信号処理回路１００Ａ、１００Ｂを備える。各デジタル信号処理回路１００Ａ、１００Ｂは、図１に示すデジタル信号処理回路１００により実現される。ただし、第５の実施形態では、スイッチ２５、２６は、マッパ１３の出力側に設けられている。すなわち、スイッチ２５は、マッパ１３の出力信号を、スイッチ２６またはインタフェースポートＩＦ４に導く。また、スイッチ２６は、スイッチ２５の出力信号またはインタフェースポートＩＦ３の入力信号の一方を選択してＤ／Ａコンバータ１４に導く。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２５は、マッパ１３の出力信号をインタフェースポートＩＦ４に導く。インタフェースポートＩＦ４は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ１に接続される。スイッチ２６は、インタフェースポートＩＦ３の入力信号を選択してＤ／Ａコンバータ１４に導く。

デジタル信号処理回路１００Ｂは、以下のように構成される。すなわち、スイッチ２１は、インタフェースポートＩＦ１の入力信号を分散補償器ＣＤＣに導く。非線形補償器ＮＬＣは、ＯＦＦ状態に制御される。スイッチ２２は、分散補償器ＣＤＣの出力信号をインタフェースポートＩＦ６に導く。インタフェースポートＩＦ６は、デジタル信号処理回路１００ＡのインタフェースポートＩＦ３に接続される。

上記構成の信号処理装置において、クライアントにより生成されるデータは、デジタル信号処理回路１００Ａにより受信される。そうすると、デジタル信号処理回路１００Ａにおいて、ＦＥＣ符号化回路１２はクライアントデータにＦＥＣを付加して符号化ビット列を生成し、マッパ１３は符号化ビット列から電界情報信号を生成する。そして、この電界情報信号は、スイッチ２５によりデジタル信号処理回路１００Ｂに導かれる。

デジタル信号処理回路１００Ｂにおいて、デジタル信号処理回路１００Ａから与えられる電界情報信号は、分散補償器ＣＤＣに導かれる。分散補償器ＣＤＣは、与えられる電界情報信号に対して予補償を行う。このとき、例えば、図１０に示す信号処理装置と宛先ノードとの間の光ファイバ伝送路の特性に基づいて予補償が行われる。この場合、宛先ノードにおける受信光信号の波長分散が抑制されるように、分散補償器ＣＤＣを構成するデジタルフィルタのフィルタ係数が設定される。そして、スイッチ２２は、予補償が行われた電界情報信号をデジタル信号処理回路１００Ａへ導く。

デジタル信号処理回路１００Ａにおいて、デジタル信号処理回路１００Ｂから与えられる電界情報信号は、スイッチ２６によりＤ／Ａコンバータ１４に導かれる。すなわち、デジタル信号処理回路１００Ａは、デジタル信号処理回路１００Ｂにおいて予補償が行われた電界情報信号を送信器フロントエンド回路１４０に与える。したがって、予補償された光信号が生成される。

このように、第５の実施形態においては、複数のデジタル信号処理回路を連携させることにより、光信号の予補償が実現される。したがって、予補償のための専用の回路を追加することなく、光信号の波長分散が抑制される。

＜第６の実施形態＞
図１１は、第６の実施形態の信号処理装置の一例を示す。第６の実施形態の信号処理装置には、複数セットの光トランシーバが接続される。図１１に示す例では、信号処理装置に２セットの光トランシーバが接続されている。なお、光トランシーバは、受信器フロントエンド回路および送信器フロントエンド回路から構成される。

ところで、複数の受信器フロントエンド回路が１つのモジュールの中に実装され、複数の送信器フロントエンド回路が１つのモジュールの中に実装されることがある。図１１に示す例では、２個の受信器フロントエンド回路１２０Ｘ、１２０Ｙが１つのモジュールの中に実装され、２個の送信器フロントエンド回路１４０Ｘ、１４０Ｙが１つのモジュールの中に実装されているものとする。

第６の実施形態の信号処理装置は、３個のデジタル信号処理回路１００Ａ〜１００Ｃを備える。各デジタル信号処理回路１００Ａ〜１００Ｃは、図１に示すデジタル信号処理回路１００により実現される。

受信器フロントエンド回路１２０Ｘ、１２０Ｙは、それぞれデジタル信号処理回路１００Ａ、１００Ｂに接続される。送信器フロントエンド回路１４０Ｘ、１４０Ｙは、それぞれデジタル信号処理回路１００Ｂ、１００Ｃに接続される。また、クライアントＸはデジタル信号処理回路１００Ａに収容され、クライアントＹはデジタル信号処理回路１００Ｃに収容される。

デジタル信号処理回路１００Ａは、以下のように構成される。すなわち、スイッチ２５は、ＦＥＣ符号化回路１２により生成される符号化ビット列をインタフェースポートＩＦ４に導く。インタフェースポートＩＦ４は、デジタル信号処理回路１００ＢのインタフェースポートＩＦ３に接続される。

デジタル信号処理回路１００Ｂは、以下のように構成される。すなわち、スイッチ２６は、インタフェースポートＩＦ３の入力信号をマッパ１３に導く。スイッチ２２は、補償回路（分散補償器ＣＤＣおよび非線形補償器ＮＬＣ）の出力信号をインタフェースポートＩＦ６に導く。インタフェースポートＩＦ６は、デジタル信号処理回路１００ＣのインタフェースポートＩＦ１に接続される。

デジタル信号処理回路１００Ｃは、以下のように構成される。すなわち、スイッチ２１は、インタフェースポートＩＦ１の入力信号を波長分散器ＣＤＣに導く。但し、この実施例では、波長分散器ＣＤＣおよび非線形歪補償器ＮＬＣはＯＦＦ状態に制御されている。よって、インタフェースポートＩＦ１の入力信号は、スイッチ２１により、実質的に、適応等化器ＡＥＱに導かれる。

上記構成の信号処理装置において、クライアントＸにより生成されるデータは、デジタル信号処理回路１００Ａにおいて符号化される。そして、デジタル信号処理回路１００Ａにおいて生成される符号化ビット列は、デジタル信号処理回路１００Ｂへ転送される。デジタル信号処理回路１００Ｂにおいて、マッパ１３は、デジタル信号処理回路１００Ａから受信する符号化ビット列から電界情報信号を生成する。この電界情報信号は、送信器フロントエンド回路１４０Ｘに与えられる。よって、クライアントＸにより生成されるデータは、送信器フロントエンド回路１４０Ｘを利用して送信される。なお、クライアントＹにより生成されるデータは、デジタル信号処理回路１００Ｃ内で処理され、送信器フロントエンド回路１４０Ｙを利用して送信される。

受信器フロントエンド回路１２０Ｙは、受信光信号を表す電界情報信号をデジタル信号処理回路１００Ｂに与える。そうすると、デジタル信号処理回路１００Ｂにおいて、電界情報信号の波長分散および非線形歪が補償される。そして、波長分散および非線形歪が補償された電界情報信号は、デジタル信号処理回路１００Ｃへ転送される。デジタル信号処理回路１００Ｃにおいて、デジタル信号処理回路１００Ｂから与えられる電界情報信号からデータが再生される。再生されたデータは、クライアントＹへ送信される。なお、受信器フロントエンド回路１２０Ｘにより生成される電界情報信号は、デジタル信号処理回路１００Ａ内で処理され、再生されたデータはクライアントＸへ送信される。

このように、第６の実施形態では、複数のデジタル信号処理回路を利用して複数のクライアントを収容する場合、所望のデジタル信号処理回路を介してクライアントデータを送信および受信することができる。したがって、受信器フロントエンド回路および送信器フロントエンド回路の配置が予め決められている場合であっても、デジタル信号処理回路と受信器フロントエンド回路／送信器フロントエンド回路との間の配線を短くすることができる。この結果、信号波形の劣化が抑制される。

なお、図１１に示す例では、波長分散および非線形歪が補償された電界情報信号がデジタル信号処理回路１００Ｂからデジタル信号処理回路１００Ｃへ送られ、デジタル信号処理回路１００Ｃにおいて後続の処理が実行されるが、第６の実施形態はこの構成に限定されるものではない。例えば、デジタル信号処理回路１００Ｂは、電界情報信号からビット列を復元し、その復元ビット列をデジタル信号処理回路１００Ｃへ転送してもよい。この場合、デジタル信号処理回路１００Ｃは、デジタル信号処理回路１００Ｂから受信する復元ビット列の誤りを訂正してデータを再生する。

＜サブシステム＞
信号処理装置は、例えば、図１２（ａ）に示すように、１つのモジュール内に複数のデジタル信号処理回路１００を実装することにより構成される。この場合、光伝送装置のマザーボードにこのモジュールが実装される。或いは、１つのモジュール内に１つのデジタル信号処理回路１００が実装されるようにしてもよい。この場合、例えば、図１２（ｂ）に示すように、光伝送装置のマザーボードに複数のデジタル信号処理回路１００およびコントローラ２００が実装される。コントローラ２００は、ネットワーク管理者またはユーザからの指示に応じて、各デジタル信号処理回路１００の設定を指示する。例えば、コントローラ２００は、スイッチ２１〜２６の設定を制御できる。

１ Ａ／Ｄコンバータ（ＡＤＣ）
２ 分散補償器（ＣＤＣ）
３ 非線形補償器（ＮＬＣ）
４ 適応等化器（ＡＥＱ）
５ キャリア周波数オフセット補償・位相再生回路（ＦＯＣ／ＣＰＲ）
６ ＦＥＣ復号回路
８ 合成器
１２ ＦＥＣ符号化回路
１３ マッパ
１４ Ｄ／Ａコンバータ（ＤＡＣ）
２１〜２６ スイッチ
１００、１００Ａ、１００Ｂ、１００Ｃ デジタル信号処理回路
１２０、１２０−１、１２０−２、１２０Ｘ、１２０Ｙ 受信器フロントエンド回路
１４０、１４０Ｘ、１４０Ｙ 送信器フロントエンド回路

Claims (9)

1. 複数のデジタル信号処理回路を備える信号処理装置であって、
   各デジタル信号処理回路は、
   光信号の電界情報を表す電界情報信号からビット列を復元する復元回路と、
   復元されたビット列の誤りを訂正する誤り訂正回路と、
   データに誤り訂正符号を付加して符号化ビット列を生成する符号化回路と、
   符号化ビット列から光信号の電界情報を表す電界情報信号を生成する生成回路と、を備え、
   前記複数のデジタル信号処理回路の中の第１のデジタル信号処理回路に実装される復元回路、符号化回路、または生成回路のうちの少なくとも１つから、前記複数のデジタル信号処理回路の中の第２のデジタル信号処理回路に電界情報信号またはビット列が与えられ、
   前記第２のデジタル信号処理回路に実装される復元回路、誤り訂正回路、または生成回路のうちの少なくとも１つは、前記第１のデジタル信号処理回路から与えられる電界情報信号またはビット列を処理する
   ことを特徴とする信号処理装置。
2. 前記第１のデジタル信号処理回路に実装される第１の復元回路は、受信器フロントエンド回路において受信光信号に基づいて生成される電界情報信号からビット列を復元し、
   前記第１のデジタル信号処理回路は、前記第１の復元回路により復元されるビット列を前記第１のデジタル信号処理回路に実装される第１の誤り訂正回路および前記第２のデジタル信号処理回路に実装される第２の誤り訂正回路に分配し、
   前記第１の誤り訂正回路および前記第２の誤り訂正回路は、それぞれ前記第１の復元回路から分配されるビット列の誤りを訂正し、
   前記第１のデジタル信号処理回路は、前記第１のデジタル信号処理回路に実装される符号化回路から出力される第１の符号化ビット列および前記第２のデジタル信号処理回路に実装される符号化回路から出力される第２の符号化ビット列を多重化して多重化ビット列を生成し、
   前記第１のデジタル信号処理回路に実装される生成回路は、前記多重化ビット列から電界情報信号を生成して送信器フロントエンド回路に与える
   ことを特徴とする請求項１に記載の信号処理装置。
3. 各デジタル信号処理回路の復元回路は、電界情報信号の波長分散または非線形歪の少なくとも一方を補償する補償回路を含み、
   前記第１のデジタル信号処理回路に実装される第１の補償回路は、受信器フロントエンド回路において受信光信号に基づいて生成される電界情報信号の波長分散または非線形歪の少なくとも一方を補償し、
   前記第２のデジタル信号処理回路に実装される第２の補償回路は、前記第１の補償回路から出力される電界情報信号の波長分散または非線形歪の少なくとも一方を補償する
   ことを特徴とする請求項１に記載の信号処理装置。
4. 各デジタル信号処理回路の復元回路は、電界情報信号の波長分散または非線形歪の少なくとも一方を補償する補償回路を含み、
   各デジタル信号処理回路の補償回路は、カスケードに接続され、
   カスケードに接続された複数の補償回路の中の先頭の補償回路は、受信器フロントエンド回路において受信光信号に基づいて生成される電界情報信号の波長分散または非線形歪の少なくとも一方を補償し、
   前記複数の補償回路の中の後続の各補償回路は、前段の補償回路から出力される電界情報信号の波長分散または非線形歪の少なくとも一方を補償し、
   前記複数の補償回路の中の最後の補償回路を含むデジタル信号処理回路において、前記復元回路は、波長分散または非線形歪の少なくとも一方が補償された電界情報信号からビット列を復元し、誤り訂正回路は、前記復元回路から出力されるビット列の誤りを訂正する
   ことを特徴とする請求項１に記載の信号処理装置。
5. 前記第１のデジタル信号処理回路に実装される復元回路は、
   受信器フロントエンド回路において受信光信号に基づいて生成される電界情報信号の波長分散または非線形歪の少なくとも一方を補償する補償回路と、
   前記補償回路から出力される電界情報信号の周波数オフセットを補償する周波数オフセット補償回路と、
   前記周波数オフセット補償回路から出力される電界情報信号のキャリア位相を再生するキャリア位相再生回路と、を備え、
   前記第２のデジタル信号処理回路に実装される復元回路は、前記第１のデジタル信号処理回路のキャリア位相再生回路から出力される電界情報信号を、予め決められたフィルタ係数で等化するデジタルフィルタを含み、前記デジタルフィルタの出力信号からビット列を復元する
   ことを特徴とする請求項１に記載の信号処理装置。
6. 前記第１のデジタル信号処理回路において、前記符号化回路は、クライアントデータに誤り訂正符号を付加して符号化ビット列を生成し、前記生成回路は、前記符号化ビット列から電界情報信号を生成し、
   前記第２のデジタル信号処理回路に実装される復元回路は、電界情報信号の波長分散を制御する分散制御回路を含み、
   前記分散制御回路は、前記前記第１のデジタル信号処理回路の生成回路により生成される電界情報信号の波長分散を制御し、
   前記第１のデジタル信号処理回路は、前記分散制御回路から出力される電界情報信号を送信器フロントエンド回路に与える
   ことを特徴とする請求項１に記載の信号処理装置。
7. 前記第１のデジタル信号処理回路に実装される復元回路は、第１の受信器フロントエンド回路により生成される第１の電界情報信号から第１の復元ビット列を生成し、
   前記第１のデジタル信号処理回路に実装される誤り訂正回路は、前記第１の復元ビット列の誤りを訂正し、
   前記第１のデジタル信号処理回路に実装される符号化回路は、第１のクライアントデータに誤り訂正符号を付加して第１の符号化ビット列を生成し、
   前記第２のデジタル信号処理回路に実装される復元回路は、第２の受信器フロントエンド回路により生成される第２の電界情報信号の波長分散または非線形歪の少なくとも一方を補償し、
   前記第２のデジタル信号処理回路に実装される生成回路は、前記第１の符号化ビット列から電界情報信号を生成して第１の送信器フロントエンド回路に与え、
   前記複数のデジタル信号処理回路の中の第３のデジタル信号処理回路に実装される復元回路は、前記第２のデジタル信号処理回路において波長分散または非線形歪の少なくとも一方が補償された電界情報信号から第２の復元ビット列を生成し、
   前記第３のデジタル信号処理回路に実装される誤り訂正回路は、前記第２の復元ビット列の誤りを訂正し、
   前記第３のデジタル信号処理回路に実装される符号化回路は、第２のクライアントデータに誤り訂正符号を付加して第２の符号化ビット列を生成し、
   前記第３のデジタル信号処理回路に実装される生成回路は、前記第２の符号化ビット列から電界情報信号を生成して第２の送信器フロントエンド回路に与える
   ことを特徴とする請求項１に記載の信号処理装置。
8. 受信光信号の中心周波数よりの低い光周波数の局発光を使用して第１の電界情報信号を生成する第１の受信器フロントエンド回路と、
   前記受信光信号の中心周波数よりの高い光周波数の局発光を使用して第２の電界情報信号を生成する第２の受信器フロントエンド回路と、
   送信器フロントエンド回路と、
   第１のデジタル信号処理回路と、
   第２のデジタル信号処理回路と、を備え、
   前記第１のデジタル信号処理回路および前記第２のデジタル信号処理回路はそれぞれ、
   電界情報信号の波長分散および非線形歪を補償する補償回路と、
   電界情報信号からビット列を復元する復元回路と、
   復元されたビット列の誤りを訂正する誤り訂正回路と、
   データに誤り訂正符号を付加して符号化ビット列を生成する符号化回路と、
   前記符号化回路により生成される符号化ビット列から光信号の電界情報を表す電界情報信号を生成する生成回路と、を備え、
   前記第１のデジタル信号処理回路に実装される第１の補償回路は、前記第１の電界情報信号の波長分散および非線形歪を補償し、
   前記第２のデジタル信号処理回路に実装される第２の補償回路は、前記第２の電界情報信号の波長分散および非線形歪を補償し、
   前記第２のデジタル信号処理回路は、前記第１の補償回路から出力される前記第１の電界情報信号および前記第２の補償回路から出力される前記第２の電界情報信号を合成して合成電界情報信号を生成する合成器を備え、
   前記第２のデジタル信号処理回路に実装される復元回路は、前記合成器から出力される合成電界情報信号からビット列を復元し、
   前記第２のデジタル信号処理回路に実装される誤り訂正回路は、前記復元回路により復元されるビット列の誤りを訂正する
   ことを特徴とする信号処理装置。
9. 受信器フロントエンド回路において受信光信号に基づいて生成される電界情報信号からビット列を復元する復元部と、
   前記復元部から出力される復元ビット列の誤りを訂正するＦＥＣ復号回路と、
   データに誤り訂正符号を付加して符号化ビット列を生成するＦＥＣ符号化回路と、
   前記ＦＥＣ符号化回路により生成される符号化ビット列から光信号の電界情報を表す電界情報信号を生成して送信器フロントエンド回路に与える生成部と、
   前記復元部において処理されている途中の信号、前記復元部の出力信号、前記ＦＥＣ符号化回路の出力信号、または前記生成部の出力信号の少なくとも１つを出力する出力インタフェースと、
   他のデジタル信号処理回路から前記復元部、前記ＦＥＣ復号回路、または前記生成部に与える信号の少なくとも１つが入力される入力インタフェースと、
   を備えるデジタル信号処理回路。

Images