JP2017188955A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】光学的黒色画素を用いて、精度の良い出力基準レベルを検出する。
【解決手段】本発明の第１の態様においては、複数の光電変換部が配置された光電変換領域において、互いに独立して信号を読み出すことができる少なくとも２つの光電変換ブロックを備え、少なくとも２つの光電変換ブロックの各々は、光電変換領域への入射光量に応じて光電変換された電荷を蓄積する光電変換部を各々含む、複数の光電変換画素部と、光電変換領域への入射光量に依存しない電圧基準レベルを生成する、少なくとも１つの基準画素部とを有する撮像素子を提供する。
【選択図】図２

Description

本発明は、撮像素子および撮像装置に関する。

従来、撮像素子の有効画素領域に近接して、かつ、当該有効画素領域とは異なる領域に、光学的黒色（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）領域を設けていた（例えば、特許文献１参照）。また、有効画素領域中に少なくとも一つの光学的黒色画素を設けることが提案されていた（例えば、特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１２−１２４２１３号公報
［特許文献２］ 特開２０１３−１１８５７３号公報

しかし、有効画素領域とは異なる領域に光学的黒色領域を設けると、撮像素子の面積が増大する。また、画素信号を読み出す画素の位置と光学的黒領域の位置とが空間的に離れているので、ブロック分割方式により画素信号を読み出す場合、下記の問題があった。

まず、光学的黒色領域の出力基準レベルと、画素信号を読み出す画素の位置において検出するべき出力基準レベルとの間に差異が生じるという問題があった。さらに、ブロックごとに電荷蓄積時間を変化させた場合、電荷蓄積時間の変化に応じて光学的黒色領域の出力基準レベルを補正して出力基準レベルとして用いなければならないという問題があった。

また、有効画素領域中に光学的黒色画素を少なくとも一つ設ける場合であっても、画素信号を読み出す画素の近傍に当該光学的黒色画素が設けられていなければ、精度のよい出力基準レベルを検出することが困難となる。

本発明の第１の態様においては、複数の光電変換部が配置された光電変換領域において、互いに独立して信号を読み出すことができる少なくとも２つの光電変換ブロックを備え、少なくとも２つの光電変換ブロックの各々は、光電変換領域への入射光量に応じて光電変換された電荷を蓄積する光電変換部を各々含む、複数の光電変換画素部と、光電変換領域への入射光量に依存しない電圧基準レベルを生成する、少なくとも１つの基準画素部とを有する撮像素子を提供する。

本発明の第２の態様においては、上記記載の撮像素子を備える撮像装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一眼レフカメラ４００の断面図である。 第１実施形態における撮像素子１０の光電変換領域１１および光電変換ブロック１２の部分領域１４を示す図である。 撮像素子部２００の一部、画像処理ＡＳＩＣ６２４の一部およびＣＰＵ６２２の一部を示す模式図である。 １つの光電変換ブロック１２の動作を示すタイミングチャートである。 第２実施形態における光電変換ブロック１２の部分領域１４を示す図である。 第３実施形態における光電変換ブロック１２の部分領域１４を示す図である。 第４実施形態における光電変換ブロック１２の部分領域１４を示す図である。 領域３０の拡大図である。 Ｂ−Ｂ断面における、第１基準画素部２４および第２基準画素部２６を示す模式図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、一眼レフカメラ４００の断面図である。撮像装置としての一眼レフカメラ４００は、撮像素子部２００を有する。撮像素子部２００は、撮像素子を含む。一眼レフカメラ４００は、レンズユニット５００およびカメラボディ６００を備える。カメラボディ６００には、レンズユニット５００が装着される。レンズユニット５００は、その鏡筒内に、光軸４１０に沿って配列された光学系を備え、入射する被写体光束をカメラボディ６００の撮像素子部２００へ導く。

なお、本明細書において、第１の方向は、第２の方向と垂直である。第１方向は撮像素子部２００における撮像素子の列方向であってよく、第２方向は撮像素子部２００における撮像素子の行方向であってよい。また、第１方向は撮像素子のいわゆるｘ方向であってよく、第２方向は撮像素子のいわゆるｙ方向であってよい。さらには、第１方向は撮像素子の垂直方向と読み替えてよく、第２方向は撮像素子の水平方向と読み替えてもよい。第３の方向は、第１の方向および第２の方向により規定される平面に垂直な方向である。第３の方向は、光軸４１０に平行である。第３の方向はｚ方向と読み替えてもよい。

カメラボディ６００は、レンズマウント５５０に結合されるボディマウント６６０の後方にメインミラー６７２およびサブミラー６７４を備える。メインミラー６７２は、レンズユニット５００から入射した被写体光束に斜設される斜設位置と、被写体光束から退避する退避位置との間で回動可能に軸支される。サブミラー６７４は、メインミラー６７２に対して回動可能に軸支される。

メインミラー６７２が斜設位置にある場合、レンズユニット５００を通じて入射した被写体光束の多くはメインミラー６７２に反射されてピント板６５２に導かれる。ピント板６５２は、撮像素子の受光面と共役な位置に配されて、レンズユニット５００の光学系が形成した被写体像を可視化する。ピント板６５２に形成された被写体像は、ペンタプリズム６５４およびファインダ光学系６５６を通じてファインダ６５０から観察される。斜設位置にあるメインミラー６７２に入射した被写体光束の一部は、メインミラー６７２のハーフミラー領域を透過しサブミラー６７４に入射する。サブミラー６７４は、ハーフミラー領域から入射した光束の一部を、合焦光学系６８０に向かって反射する。合焦光学系６８０は、入射光束の一部を焦点検出センサ６８２に導く。

なお、本例では位相差オートフォーカス方式を採用した。しかしながら、像面位相差オートフォーカス方式を採用する場合は、サブミラー６７４、合焦光学系６８０および焦点検出センサ６８２を省略することができる。これにより、位相差オートフォーカス方式の場合と比較してカメラボディ６００の体積を小さくすることができる。

ピント板６５２、ペンタプリズム６５４、メインミラー６７２、サブミラー６７４は、構造体としてのミラーボックス６７０に支持される。撮像素子部２００は、ミラーボックス６７０に取り付けられる。メインミラー６７２およびサブミラー６７４が退避位置に退避し、シャッタユニット３４０の先幕および後幕が開状態となれば、レンズユニット５００を透過する被写体光束は、撮像素子の受光面に到達する。

撮像素子部２００の後方には、ボディ基板６２０および背面表示部６３４が順次配置される。液晶パネル等が採用される背面表示部６３４は、カメラボディ６００の背面に現れる。ボディ基板６２０には、ＣＰＵ６２２、画像処理ＡＳＩＣ６２４等の電子回路が実装される。撮像素子の出力は、上述のガラス基板に電気的に接続された可撓性基板を介して画像処理ＡＳＩＣ６２４へ引き渡される。

上述の実施形態においては、撮像装置として一眼レフカメラ４００を例に説明したが、カメラボディ６００を撮像装置と捉えても良い。また、撮像装置は、ミラーユニットを備えるレンズ交換式カメラに限らず、ミラーユニットを持たないレンズ交換式カメラ、ミラーユニットの有無に関わらずレンズ一体式カメラであっても良い。

図２は、第１実施形態における撮像素子１０の光電変換領域１１および光電変換ブロック１２の部分領域１４を示す図である。撮像素子１０は、光電変換領域１１を有する。光電変換領域１１は、複数の光電変換ブロック１２を有する。

図２において、光電変換ブロック１２は、第１方向および第２方向を用いた座標表示により示されている。本例では、少なくとも２つの光電変換ブロック１２において、互いに独立して信号を読み出すとしてもよい。光電変換ブロック１２において光電変換されて生成された信号は、光電変換ブロック１２間で互いに独立に読み出される。つまり、光電変換ブロック１２において生成された信号は、いわゆるブロック分割読み出し方式により、光電変換ブロック１２毎に読み出される。

光電変換ブロック１２の各々は、複数の光電変換画素部２０および複数の基準画素部２２を有する。光電変換ブロック１２の一部分を拡大したのが、部分領域１４である。なお、複数の光電変換画素部２０の各々には、光電変換部が配置される。当該光電変換部は、光電変換領域１１への入射光量に応じて光電変換された電荷を蓄積する。

本明細書において、１つの光電変換画素部２０は、予め定められた分光特性を有するフィルタと１つの光電変換部とを有する。ただし、像面位相差オートフォーカス方式で焦点検出をする場合、１つの光電変換部は分割された複数の光電変換領域を有する。つまり、像面位相差オートフォーカス方式の場合、光電変換画素部２０は、第１方向および第２方向で規定される平面において、焦点検出を行わない光電変換部の光電変換領域よりも小さな面積の光電変換領域を複数有する。

光電変換領域１１において、赤色のフィルタを有する光電変換画素部２０を光電変換画素部２０−１（または、単にＲ画素部）と、緑色のフィルタを有する光電変換画素部２０を光電変換画素部２０−２（または、単にＧ画素部）と、青色のフィルタを有する光電変換画素部２０を光電変換画素部２０−３（または、単にＢ画素部）とがべイヤー（Ｂａｙｅｒ）パターンで配置される。ただし、フィルタの色は一例である。いわゆるシアン、マゼンダおよびイエロー等を用いてもよい。また、光電変換画素部２０−１、２０−２および２０−３は、べイヤーパターンに代えて、ストライプパターンで配置してもよい。

光電変換ブロック１２の各々は、少なくとも１つの基準画素部２２を有する。少なくとも１つの基準画素部は、光電変換領域１１への入射光量に依存しない電圧基準レベルを生成する。本例において、基準画素部２２は、フィルタと光電変換部との間に遮光層を有するとしてよい。なお、遮光層は、いわゆる像面位相差のための遮光層とは異なる。遮光層は、基準画素部２２に入射する光を全て遮ることを目的として設けられる。

基準画素部２２を設けることにより、撮像素子１０において発生する暗電流を検出することができる。暗電流は、撮像素子１０の熱または電荷蓄積時間などに起因して発生するノイズである。光電変換画素部２０から出力される信号値から、基準画素部２２から出力される信号値を差し引くことにより、ノイズ電流の影響を除去することができる。

本例において、光電変換ブロック１２には少なくとも１つの基準画素部２２が設けられる。それゆえ、光電変換ブロック１２と光学的黒領域もしくは基準画素部２２とが空間的に離れて設けられる場合、または、光電変換ブロック１２内に基準画素部２２が無い場合と比較して、光電変換画素部２０は、基準画素部２２のさらに近傍に設けられる。それゆえ、基準画素部２２は、光電変換画素部２０の暗電流をより精度よく検出することができる。

ブロック分割読み出し方式においては、光電変換ブロック１２毎に電荷蓄積時間を変更する場合がある。この場合であっても、基準画素部２２は光電変換ブロック１２内に設けられているので、基準画素部２２は各光電変換ブロック１２における暗電流を電荷蓄積時間の変更に応じて検出することができる。したがって、光電変換ブロック１２ごとに暗電流の影響を精度よく除去することができる。

基準画素部２２として機能するＢ画素部は、基準画素部２２−３である。本例では、基準画素部２２−３が、光電変換ブロック１２において第１の方向および第２の方向においてそれぞれ３画素おきに配置されている。そこで、基準画素部２２−３が設けられる第２方向の一行を遮光ラインとしてよい。なお、当該遮光ラインは、光電変換ブロック１２において複数設けられる。

さらに、光電変換画素部２０−１および２０−２が設けられる第２方向の一行において、光電変換画素部２０−１または２０−２は、位相差検出画素部であってよい。つまり、光電変換画素部２０−１および２０−２が設けられる第２方向の一行は、像面位相差オートフォーカスに用いる焦点検出ラインであってよい。なお、当該焦点検出ラインは、光電変換ブロック１２において複数設けてよい。

変形例として、複数のＲ画素部だけを基準画素部２２としてもよい。Ｒ画素部を基準画素部２２とする場合、基準画素部２２が設けられる第２方向の一行を遮光ラインとする。なお、当該遮光ラインは、光電変換ブロック１２において複数設けられてよい。さらに、光電変換画素部２０−２および２０−３が設けられる第２方向の一行において、光電変換画素部２０−２または２０−３は、位相差検出画素部であってよい。つまり、光電変換画素部２０−２および２０−３が設けられる第２方向の一行は、像面位相差オートフォーカスに用いる焦点検出ラインであってよい。なお、当該焦点検出ラインは、光電変換ブロック１２において複数設けてよい。

図３は、撮像素子部２００の一部、画像処理ＡＳＩＣ６２４の一部およびＣＰＵ６２２の一部を示す模式図である。撮像素子部２００は、撮像素子１０および駆動回路７０を有する。画像処理ＡＳＩＣ６２４は、信号処理部６０を有する。ＣＰＵ６２２は、制御部８０を有する。

撮像素子１０は、光電変換画素部２０、転送部４４、電荷電圧変換部４６、電荷排除部４８、増幅部４９、出力部５０、高電位部５２および信号線５４を有する。光電変換画素部２０は、カラーフィルタ４０および光電変換部４２を有する。なお、図３においては、例示的に、撮像素子１０において３つの光電変換画素部２０、転送部４４、電荷電圧変換部４６、電荷排除部４８、増幅部４９、出力部５０、高電位部５２および信号線５４を示す。しかしながら、撮像素子１０において、光電変換画素部２０等は３つには限定されない。

光電変換部４２には、分光特性を有するカラーフィルタ４０が近接して設けられる。光電変換部４２は、カラーフィルタ４０を介して入射した光の光量に応じて電荷を生成する。また、光電変換部４２は、光電変換された電荷を蓄積する。なお、蓄積される電荷は、例えば電子である。

なお、本例では、光電変換画素部２０−１（Ｒ画素部）および２０−２（Ｇ画素部）は、カラーフィルタ４０を介して入射した光の光量に応じて電荷を生成する。一方、基準画素部２２−３（Ｂ画素部）は、カラーフィルタ４０−３と光電変換部４２−３との間に遮光層９０を有するので、入射した光の光量に応じては電荷を生成しない。

転送部４４は、光電変換部４２と電荷電圧変換部４６との間に設けられる。本例では、転送部４４は、ゲート、ソースおよびドレインを有するトランジスタである。駆動回路７０から転送部４４のゲートに制御信号（ＴＸ）が与えられると、転送部４４は、光電変換部４２に蓄積された電荷を電荷電圧変換部４６に転送する。

電荷排除部４８は、高電位部５２と電荷電圧変換部４６との間に設けられる。本例では、電荷排除部４８は、ゲート、ソースおよびドレインを有するトランジスタである。駆動回路７０から電荷排除部４８のゲートに制御信号（ＲＳＴ）が与えられると、電荷排除部４８は、電荷電圧変換部４６の電位を高電位部５２とほぼ同じ電位にする。本例では、電荷排除部４８は、電荷電圧変換部４６に蓄積された電子を排除する。

増幅部４９は、出力部５０と高電位部５２との間に設けられる。本例では、増幅部４９は、ゲート、ソースおよびドレインを有するトランジスタである。増幅部４９のゲートは、電荷電圧変換部４６に電気的に接続される。これにより、増幅部４９は、電荷電圧変換部４６の電圧を、増幅した電圧で電流を出力部５０に出力する。

出力部５０は、増幅部４９と信号線５４との間に設けられる。本例では、出力部５０は、ゲート、ソースおよびドレインを有するトランジスタである。駆動回路７０から出力部５０のゲートに制御信号（ＳＥＬ）が与えられると、出力部５０は、増幅部４９が増幅した電圧で電流を信号線５４に出力する。これにより、増幅された電荷電圧変換部４６の電圧に応じた信号が、信号線５４に信号として出力される。

高電位部５２は、電源電圧（Ｖ_ＤＤ）に電気的に接続される。高電位部５２は、電荷排除部４８および増幅部４９に高電位を供給する。当該高電位は、電荷排除部４８の電荷排除動作および増幅部４９の増幅動作を実行できれば任意の電位としてよい。

電荷電圧変換部４６には、転送部４４から転送された電荷が蓄積される。本例では、電荷電圧変換部４６は、いわゆる浮遊拡散（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）領域である。電荷電圧変換部４６は、一端が転送部４４の出力に電気的に接続され、かつ、他の一端が接地されたコンデンサであってよい。転送部４４から転送された電荷は、電荷電圧変換部４６の当該他の一端に蓄積される。これにより、電荷電圧変換部４６において、蓄積された電荷が電位に変換される。なお、増幅部４９のゲートの電位は、電荷電圧変換部４６の当該一端の電位と等しくなる。

信号線５４には、各々の出力部５０から信号が出力される。本例では、光電変換画素部２０−１（Ｒ画素部）の出力部５０−１および光電変換部２０−２（Ｇ画素部）の出力部５０−２からは画素信号が、それぞれ信号線５４−１および５４−２に出力される。一方、基準画素部２２−３（Ｂ画素部）の出力部５０−３からは、暗電流に対応する電圧レベルに応じた信号が信号線５４−３に出力される。信号線５４は、ＣＤＳ回路およびＡＤ変換回路等を介して、信号処理部６０に接続される。

信号処理部６０には、光電変換画素部２０において光電変換された電荷量に対応する信号が出力される。また、信号処理部６０には、基準画素部２２において検出された暗電流に対応する信号が出力される。信号処理部６０は、暗電流に対応する信号を電圧基準レベルとして用いる。信号処理部６０は、複数の基準画素部２２において生成された電圧基準レベルを用いて、複数の光電変換画素部２０から出力される信号を補正する。

なお、信号処理部６０は、複数の基準画素部２２の各々に隣接する複数の光電変換画素部２０から出力される信号を用いて、複数の基準画素部２２の位置における信号を補間して生成する。信号処理部６０が用いる補間方法は、メジアン処理による補間方法、勾配に基づく補間方法、または、適応型カラーブレーン補間（Ａｄａｐｔｉｖｅ Ｃｏｌｏｒ Ｐｌａｎｅ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）法を用いてよい。

駆動回路７０は、転送部４４、電荷排除部４８および出力部５０におけるゲートへ信号パルスを供給する。これにより、転送部４４、電荷排除部４８および出力部５０のトランジスタはオンする。

制御部８０は、駆動回路７０を制御する。つまり、制御部８０は、転送部４４、電荷排除部４８および出力部５０におけるゲートへのパルスタイミングを制御することにより、転送部４４、電荷排除部４８および出力部５０を制御する。制御部８０はまた、信号処理部６０の動作を制御する。

図４は、光電変換ブロック１２の動作を示すタイミングチャートである。駆動回路７０は、１つの光電変換ブロック１２において、光電変換画素部２０および基準画素部２２に接続された転送部４４および電荷排除部４８を、同じタイミングで制御する。ただし、同じ分光特性のフィルタが設けられた光電変換画素部２０および基準画素部２２に関しては、駆動回路７０は、画素毎にタイミングをずらして出力部５０から画素信号を出力させる。

例えば、駆動回路７０は、時刻ｔ２において１つの光電変換ブロック１２の各電荷排除部４８（ＲＳＴ）をオンにする。これにより、各増幅部４９のゲートの電位がリセットされる。駆動回路７０は、時刻ｔ２から時刻ｔ５までの間、各電荷排除部４８（ＲＳＴ）のトランジスタをオンの状態に保つ。

駆動回路７０は、時刻ｔ３において、１つの光電変換ブロック１２における全ての光電変換画素部２０および基準画素部２２（Ｒ画素部、Ｇ画素部およびＢ画素部）の転送部４４（ＴＸ＿Ｒ、ＴＸ＿ＧおよびＴＸ＿Ｇ）をオンする。これにより、まず、各光電変換画素部２０に蓄積されていた電荷が排除される。

駆動回路７０は、時刻ｔ５において、各電荷排除部４８（ＲＳＴ）をオフにする。その後、駆動回路７０は、時刻ｔ７において、１つの光電変換ブロック１２における全ての光電変換画素部２０および基準画素部２２（Ｒ画素部、Ｇ画素部およびＢ画素部）の転送部４４（ＴＸ＿Ｒ、ＴＸ＿ＧおよびＴＸ＿Ｇ）を再びオンする。これにより、１つの光電変換ブロック１２における全ての光電変換部４２（Ｒ画素部、Ｇ画素部およびＢ画素部）に蓄積された電荷が、各々対応する電荷電圧変換部４６−１、４６−２および４６−３にそれぞれ転送される。

時刻ｔ３から時刻ｔ７の期間において、１つの光電変換ブロック１２における全ての光電変換画素部２０（Ｒ画素部、Ｇ画素部およびＢ画素部）は、電荷を蓄積する。すなわち、時刻ｔ３から時刻ｔ７の期間が各光電変換画素部２０の電荷蓄積期間となる。

駆動回路７０は、時刻ｔ８以降、各光電変換画素部２０および基準画素部２２の転送部を順次オンする。本例では、時刻ｔ８において、１つの光電変換ブロック１２における１つの光電変換部４２−１（Ｒ１画素部）、１つの光電変換部４２−２（Ｇ１画素部）および１つの光電変換部４２−３（Ｂ１画素部）に蓄積された電荷が信号線５４−１、５４−２および５４−３にそれぞれ転送される。

また、時刻ｔ９において、他の光電変換ブロック１２における他の光電変換部４２−１（Ｒ２画素部）、他の光電変換部４２−２（Ｇ２画素部）および他の光電変換部４２−３（Ｂ２画素部）に蓄積された電荷が信号線５４−１、５４−２および５４−３にそれぞれ転送される。当該転送動作を、１つの光電変換ブロック１２において全ての光電変換画素部２０および基準画素部２２について実行する。これにより、１つの光電変換ブロック１２に含まれる各画素部の画素信号が、それぞれ信号線５４へ出力される。

図５は、第２実施形態における光電変換ブロック１２の部分領域１４を示す図である。部分領域１４は、複数の基準画素部２２を有する。部分領域１４において、複数の基準画素部２２の各々は、ランダムな位置に配置される。部分領域１４において、赤色のフィルタを有する基準画素部２２が基準画素部２２−１と、緑色のフィルタを有する基準画素部２２が基準画素部２２−２と、青色のフィルタを有する基準画素部２２が基準画素部２２−３と記載されている。

なお前述のように、部分領域１４は、撮像素子１０の光電変換領域１１の光電変換ブロック１２に設けられる。それゆえ、本例の部分領域１４と同様に、光電変換ブロック１２の各々には基準画素部２２がランダムに配置される。

ランダムに配置された複数の基準画素部２２のパターンは、２つの光電変換ブロックの間において異なることが好ましい。つまり、撮像素子１０の光電変換領域１１の全体において、基準画素部２２がランダムに配置される。これにより、基準画素部２２の配列パターンが周期的に設けられた場合に発生するエイリアス信号を抑制することができる。

図６は、第３実施形態における光電変換ブロック１２の部分領域１４を示す図である。部分領域１４は、複数の基準画素部を有する。部分領域１４において、複数の基準画素部２２は、第１方向に平行な複数の線に沿って配置され、かつ、複数の基準画素部２２は、第１方向に垂直な第２方向に平行な複数の線に沿って配置される。本例では、基準画素部２２は、第１方向において１、２、３、４画素おき、１、２、３、４画素おき、および１、２、３、４画素おき‥に配置され、かつ、第２方向においても１、２、３、４画素おき、１、２、３、４画素おき、および、１、２、３、４画素おき‥に配置される。

ここで、複数の基準画素部２２が配置される第１方向に平行な複数の線の間隔は一定でなく、複数の基準画素部２２が配置される第２方向に平行な複数の線の間隔も一定でない。なお前述のように、部分領域１４は、撮像素子１０の光電変換領域１１の光電変換ブロック１２に設けられる。それゆえ、本例の部分領域１４と同様に、光電変換ブロック１２の各々には基準画素部２２が配置される。

複数の基準画素部２２における配置のパターンは、少なくとも２つの光電変換ブロックにおいて同じであることが好ましい。さらには、撮像素子１０の光電変換領域１１の全体において、基準画素部２２が同じ配置パターンである方がさらに好ましい。なお、基準画素部２２を特定のパターンで配置した場合には、エイリアス信号は必ず発生することとなる。ただし、図７においては、基準画素部２２の配置パターンが光電変換領域１１の全体において設けられることにより、同一の配置パターンを光電変換領域１１の全体に設ける場合と比較して、発生するエイリアス信号の強度を抑制することができる。

図７は、第４実施形態における光電変換ブロック１２の部分領域１４を示す図である。本例は、複数の基準画素部２２の代わりに、複数の第１基準画素部２４および複数の第２基準画素部２６を用いた点が、図６と異なる。なお、部分領域１４の左下に点線で囲った領域３０については後述する。

部分領域１４は、複数の基準画素部２２を有する。ただし、複数の基準画素部２２は、光電変換部を含み、かつ、光電変換された電荷が信号として読み出されない、複数の第１基準画素部２４と、光電変換部を含まない複数の第２基準画素部２６とを有する。

本例では、第１方向において、複数の第１基準画素部２４と複数の第２基準画素部２６とは交互に配置される。また、第１方向に垂直な第２方向においても、複数の第１基準画素部２４と複数の第２基準画素部２６とは交互に配置される。なお、複数の第１基準画素部２４と複数の第２基準画素部２６とはランダムに配置してもよい。

なお前述のように、部分領域１４は、撮像素子１０の光電変換領域１１の光電変換ブロック１２に設けられる。それゆえ、本例の部分領域１４と同様に、光電変換ブロック１２の各々には第１基準画素部２４および第２基準画素部２６が配置される。

図８Ａは、領域３０の拡大図である。領域３０は、赤色のフィルタを有する第１の基準画素部２４−１および緑色のフィルタを有する第１の基準画素部２４−２、赤色のフィルタを有する第２の基準画素部２６−１、ならびに、光電変換画素部２０−２を有する。

第１の基準画素部２４−１、光電変換画素２０−２、第２の基準画素部２６−１および第１の基準画素部２４−２を通って、第２方向と平行に撮像素子１０を切断する位置をＢ‐Ｂで示す。

図８Ｂは、Ｂ−Ｂ断面における、第１基準画素部２４および第２基準画素部２６を示す模式図である。なお、第１基準画素部２４−１および２４−２、ならびに、第２基準画素部２６−１は、基準画素部２２の具体例である。光電変換画素部２０−２は、光電変換された画素信号を出力するために用いられる、いわゆる通常の画素部である。

第１の基準画素部２４−１においては、光電変換部４２−１の出力が光電変換部４２−１の入力に接続される。第１の基準画素部２４−２も、光電変換部４２−２の出力が光電変換部４２−１の入力に接続される。なお、光電変換部４２および転送部４４の間と接地とが短絡される点以外は、図３に記載された転送部４４、電荷電圧変換部４６、電荷排除部４８、増幅部４９、出力部５０、高電位部５２および信号線５４が、図３の例と同様に設けられる。

したがって、光電変換部４２には光電変換に起因する電荷は基本的には蓄積されない。なお、仮に光電変換部４２に蓄積されたとしても、当該電荷は画素信号として読み出されることは無い。暗電流に起因する電荷が電荷電圧変換部４６に蓄積される。よって、第１基準画素部２４を用いて暗電流の補正をすることができる。

第２基準画素部２６−１は、光電変換部４２を有しない。つまり、転送部４４の一端を接地電位とする。よって、第１基準画素部２４と同様に、第２基準画素部２６を用いて、暗電流の補正をすることができる。

光電変換領域１１において、基準画素部２２としての第１基準画素部２４および第２基準画素部２６を設けるので、遮光層が無くとも暗電流を検出することができる。光電変換領域１１において遮光層を設けないので、光電変換領域１１の平坦性を向上させることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

１０ 撮像素子、１１ 光電変換領域、１２ 光電変換ブロック、１４ 部分領域、２０ 光電変換画素部、２２ 基準画素部、２４ 第１基準画素部、２６ 第２基準画素部、３０ 領域、４０ カラーフィルタ、４２ 光電変換部、４４ 転送部、４６ 電荷電圧変換部、４８ 電荷排除部、４９ 増幅部、５０ 出力部、５２ 高電位部、５４ 信号線、６０ 信号処理部、７０ 駆動回路、８０ 制御部、９０ 遮光層、２００ 撮像素子部、３４０ シャッタユニット、４１０ 光軸、４００ 一眼レフカメラ、５００ レンズユニット、５５０ レンズマウント、６００ カメラボディ、６２０ ボディ基板、６２２ ＣＰＵ、６２４ 画像処理ＡＳＩＣ、６３４ 背面表示部、６５０ ファインダ、６５２ ピント板、６５４ ペンタプリズム、６５６ ファインダ光学系、６６０ ボディマウント、６７０ ミラーボックス、６７２ メインミラー、６７４ サブミラー、６８０ 合焦光学系、６８２ 焦点検出センサ

Claims (9)

1. 複数の光電変換部が配置された光電変換領域において、互いに独立して信号を読み出すことができる少なくとも２つの光電変換ブロックを備え、
   前記少なくとも２つの光電変換ブロックの各々は、
   前記光電変換領域への入射光量に応じて光電変換された電荷を蓄積する光電変換部を各々含む、複数の光電変換画素部と、
   前記光電変換領域への入射光量に依存しない電圧基準レベルを生成する、少なくとも１つの基準画素部と
   を有する撮像素子。
2. 前記少なくとも２つの光電変換ブロックの各々は、複数の基準画素部を有し、
   前記少なくとも２つの光電変換ブロックの各々において、前記複数の基準画素部の各々は、ランダムな位置に配置される
   請求項１に記載の撮像素子。
3. ランダムに配置された前記複数の基準画素部のパターンは、前記２つの光電変換ブロックの間において異なる
   請求項２に記載の撮像素子。
4. 前記少なくとも２つの光電変換ブロックの各々は、複数の基準画素部を有し、
   前記複数の基準画素部は、第１方向に平行な複数の線に沿って配置され、
   前記複数の基準画素部が配置される前記第１方向に平行な前記複数の線の間隔は一定でなく、
   前記複数の基準画素部は、前記第１方向に垂直な第２方向に平行な複数の線に沿って配置され、
   前記複数の基準画素部が配置される前記第２方向に平行な前記複数の線の間隔も一定でない
   請求項１に記載の撮像素子。
5. 前記少なくとも２つの光電変換ブロックにおいて、
   前記複数の基準画素部における配置のパターンが同じである
   請求項４に記載の撮像素子。
6. 前記複数の基準画素部において生成された電圧基準レベルを用いて、前記複数の光電変換画素部から出力される信号を補正する信号処理部をさらに備える
   請求項２から５のいずれか一項に記載の撮像素子。
7. 前記信号処理部は、前記複数の基準画素部の各々に隣接する前記複数の光電変換画素部から出力される信号を用いて、前記複数の基準画素部の位置における信号を補間して生成する
   請求項６に記載の撮像素子。
8. 前記少なくとも２つの光電変換ブロックの各々は、複数の基準画素部を有し、
   前記複数の基準画素部は、
   光電変換部を含み、かつ、光電変換された電荷が信号として読み出されない、複数の第１基準画素部と、
   光電変換部を含まない複数の第２基準画素部と
   を有し、
   第１方向において、前記複数の第１基準画素部と前記複数の第２基準画素部とは交互に配置され、
   前記第１方向に垂直な第２方向において、前記複数の第１基準画素部と前記複数の第２基準画素部とは交互に配置される
   請求項１に記載の撮像素子。
9. 請求項１から８のいずれか一項に記載の撮像素子を備える撮像装置。