JP2017152824A - 情報処理装置、情報処理装置の制御方法、及びプログラム - Google Patents
情報処理装置、情報処理装置の制御方法、及びプログラム Download PDFInfo
- Publication number
- JP2017152824A JP2017152824A JP2016031738A JP2016031738A JP2017152824A JP 2017152824 A JP2017152824 A JP 2017152824A JP 2016031738 A JP2016031738 A JP 2016031738A JP 2016031738 A JP2016031738 A JP 2016031738A JP 2017152824 A JP2017152824 A JP 2017152824A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- circuit configuration
- image
- unit
- specific function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 所定の機能処理を開始する前にFPGAの回路再構成を行うように制御することで、回路再構成時に生じるダウンタイムを解消する。
【解決手段】
情報処理装置において、特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成すると、特定の機能処理を確定する指示を受け付ける前に、該生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする。
【選択図】 図12
【解決手段】
情報処理装置において、特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成すると、特定の機能処理を確定する指示を受け付ける前に、該生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする。
【選択図】 図12
Description
本発明は、情報処理装置、情報処理装置の制御方法、及びプログラムに関するものである。
複合機に代表される画像形成装置が提供するコピー、プリント、スキャン原稿送信等の機能では画像データに対して様々な画像処理を実行し出力結果を生成する。この画像処理は、画像形成装置が備えるASIC(特定用途集積回路)やCPU(中央演算処理装置)のそれぞれが行う複数の処理を組み合わせることで実行できる。更には、画像形成装置に外付けしたオプションボードを組み合わせることで、より機能拡張した画像処理を実行できる。
画像形成装置のオプションボードとしてFPGA(Field Programmable Gate Array)等の再構成デバイスを備えたものが知られている。FPGAはローカルなROM(Read Only Memory)に予め備えた回路構成情報に基づき処理回路を構成して所望の画像処理を実行できる。また、近年ではホストCPUからハードディスク等の外部記憶に備える回路構成情報をランタイムでダウンロードして処理回路を再構成できるFPGAも実用化されている。
このFPGAの処理回路を再構成するには再構成対象の回路の使用を停止する必要があり、この間ダウンタイムが発生して前記回路を用いた画像処理の実行が待たされる。このダウンタイムは一般にミリ秒から数秒を要することが知られている。
より詳細には、FPGAデバイス固有の回路再構成時間や回路情報のデータ量、また、ハードディスクからの回路情報読み出し時間やFPGAに転送するまでの時間等を組み合わせた構成システムの性能に依存するものである。
ここで、特許文献1に記載の情報処理システムでは、アプリケーション実行開始時にFPGAの回路再構成とアプリケーション処理とを並列に実行することでアプリケーション実行時のFPGAダウンタイムを回避する技術が開示されている。
しかしながら、大規模にFPGAを再構成する場合や、コストを優先した性能の低い構成システムを用いる場合には、回路再構成時間が長くなってしまう結果、FPGAでの処理実行までに回路再構成が完了せず処理実行が待たされてしまう。また、アプリケーション開始直後にFPGAで処理を行う必要がある場合も、FPGAでの処理実行までに回路再構成が完了せず処理実行が待たされてしまう。
このように処理実行待ちが発生すると、コピーや留め置き印刷等のユーザが画像形成装置の前で行う処理においてユーザ利便性が損なわれてしまう。
このように処理実行待ちが発生すると、コピーや留め置き印刷等のユーザが画像形成装置の前で行う処理においてユーザ利便性が損なわれてしまう。
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、所定の機能処理を開始する前にFPGAの回路再構成を行うように制御することで、回路再構成時に生じるダウンタイムを解消できる仕組みを提供することである。
上記目的を達成する本発明の情報処理装置は以下に示す構成を備える。
所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する再構成手段と、前記特定の機能処理を選択する選択手段と、前記選択手段により選択された前記特定の機能処理を確定する指示を受け付ける受付手段と、前記選択手段により前記特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成する生成手段と、を備え、前記再構成手段は、前記受付手段が前記特定の機能処理を確定する指示を受け付ける前に、前記生成手段が生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする。
所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する再構成手段と、前記特定の機能処理を選択する選択手段と、前記選択手段により選択された前記特定の機能処理を確定する指示を受け付ける受付手段と、前記選択手段により前記特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成する生成手段と、を備え、前記再構成手段は、前記受付手段が前記特定の機能処理を確定する指示を受け付ける前に、前記生成手段が生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする。
本発明によれば、所定の機能処理を開始する前にFPGAの回路再構成を行うように制御することで、回路再構成時に生じるダウンタイムを解消できる
できる。
できる。
以下、図面を参照して本発明を適用できる実施形態を詳細に説明する。なお、各図面において同様の機能を有する箇所には同一の符号を付し、説明の重複は適宜省略する。
<システム構成の説明>
〔第1実施形態〕
図1は、本実施形態を示す情報処理装置の構成を説明するブロック図である。本実施形態では、情報処理装置の一例として、スキャナとプリンタを備えて画像処理を行うMFPを例として説明する。
<システム構成の説明>
〔第1実施形態〕
図1は、本実施形態を示す情報処理装置の構成を説明するブロック図である。本実施形態では、情報処理装置の一例として、スキャナとプリンタを備えて画像処理を行うMFPを例として説明する。
図1において、画像形成装置100は、画像の入出力や送受信と、それに関連する各種の画像処理を行う複合機である。画像形成装置100は、メインコントローラ101、ユーザインタフェースである操作部102、画像入力デバイスであるスキャナ103、および、画像出力デバイスであるプリンタ104を備える。操作部102、スキャナ103、および、プリンタ104は、それぞれメインコントローラ101に接続され、メインコントローラ101が各部の動作を制御する。
また、画像形成装置100は、メインコントローラ101が備える後述する拡張IF121を通じて拡張処理部105と接続する。メインコントローラ101は、主制御を司るCPU(Central Processing Unit)106を備える。CPU106は、システムバス130を介して、RAM(Random Access Memory)107、ROM(Read Only Memory)108、Flash109と接続する。更に、画像バスI/F110、操作部I/F111、NW通信部112、モデム部113、および、拡張IF121と接続する。
また、画像形成装置100は、メインコントローラ101が備える後述する拡張IF121を通じて拡張処理部105と接続する。メインコントローラ101は、主制御を司るCPU(Central Processing Unit)106を備える。CPU106は、システムバス130を介して、RAM(Random Access Memory)107、ROM(Read Only Memory)108、Flash109と接続する。更に、画像バスI/F110、操作部I/F111、NW通信部112、モデム部113、および、拡張IF121と接続する。
RAM107は、CPU106の主記憶部として作業領域を提供するための随時読み書き可能なメモリであり、内部処理する画像データを一時記憶するための画像メモリとしても使用される。ROM108は、ブートROMでありシステム起動に必要なブートプログラム、および、動作に必要な各種処理プログラムが保持される。FLASH109は、不揮発性メモリであり画像形成装置100の電源遮断後にも保持が必要なシステムソフトウエアや設定値情報等が格納される。
操作部IF111は、例えば、液晶タッチパネル等で構成する操作部102との間で入出力を行うためのインタフェースである。操作部IF111は、操作部102に対して表示すべき画像データを出力し、また、ユーザが操作部102を介して入力した情報を受付け、CPU106に伝送する。
NW通信部112は、LAN(Local Area Network)と接続するためのインタフェースであり、LANに対して情報の入出力を行う。モデム部113は、公衆回線と接続するためのインタフェースであり、公衆回線に対して情報の入出力を行う。
画像バスIF110は、システムバス130と画像データを転送するための画像バス131とを接続するインタフェースであり、互いのバスプロトコルを変換するバスブリッジとして動作する。
NW通信部112は、LAN(Local Area Network)と接続するためのインタフェースであり、LANに対して情報の入出力を行う。モデム部113は、公衆回線と接続するためのインタフェースであり、公衆回線に対して情報の入出力を行う。
画像バスIF110は、システムバス130と画像データを転送するための画像バス131とを接続するインタフェースであり、互いのバスプロトコルを変換するバスブリッジとして動作する。
HDD(Hard Disk Drive)114は、不揮発なデータ記憶装置であり、画像データ、システムデータ、ユーザデータ等の各種データ、および、CPU106が実行する動作プログラムが保持される。拡張処理部105として接続されるFPGAを備えるオプションボードの制御プログラムや回路情報もHDD114に保持される。メインコントローラ101が、HDD114を接続しない構成をとる場合は、前記各種データはFLASH109に保持されるものとする。
画像バス131には、RIP(Raster Image Processor)115、デバイスIF116、スキャナ画像処理部117、プリンタ画像処理部118、編集画像処理部119、および、画像圧縮部120が接続される。
RIP115は、LANから受信したPDL(Page Description Language)データをビットマップイメージに展開する。デバイスIF116は、スキャナ103やプリンタ104の各デバイスとメインコントローラ101とを接続するインタフェースであり、互いの画像データ送受信を行う。
スキャナ画像処理部117は、スキャナ103から読み込んだ入力画像データ、および、プリンタ画像処理部118は、プリンタ104へ出力するプリント出力画像データに対して、それぞれ画像処理を行う。また、編集画像処理部119は、RAM107やHDD114が保持する画像データに対してループバック的に画像処理を行う。これらの画像処理部は、例えばASIC(Application Specific Integrate Circuit)を用いたハードウェア処理として実装される。スキャナ画像処理部117、プリンタ画像処理部118、編集画像処理部119の詳細は後述する。
画像圧縮部120は、多値画像データに対してはJPEG(Joint Photographic Experts Group)圧縮伸長処理を行う。また、2値画像データに対してはJBIG(Joint Bi-level Image Experts Group)、MMR(Modified Modified Read)などの符号化方式を用いた圧縮伸長処理を行う。
拡張IF121は、例えば、PCIExpressで構成される周辺機器接続用のインタフェースであり、接続する周辺機器とメインコントローラ101との間でデータ送受信を行う。本実施形態では、周辺機器として拡張処理部105が拡張IF121と接続することでメインコントローラ101に対して機能拡張となる画像処理を提供する。拡張処理部105の詳細は後述する。
電源制御部122は、電力供給手段である電源装置123から電力供給ライン124を介して受容したDC電源を、電力供給ライン125を介してメインコントローラ101の電源ドメイン141に供給する。
図2は、図1に示したメインコントローラ101が備えるスキャナ画像処理部117、プリンタ画像処理部118、および、編集画像処理部119の構成を説明するブロック図である。
図2において、スキャナ画像処理部117は、入出力制御部200と画像処理部(201〜204)とで構成される。入出力制御部200は不図示のDMA(Direct Memory Access)制御部を備える。接続する画像バス131を介してスキャナ103から入力したデータを画像処理部201に送信して画像処理を開始する。また、画像処理部204から画像処理後のデータを受信して画像バス131へ送信する。本実施形態では、スキャナ画像処理部117は4個の画像処理部201〜204を直列接続する構成とする。具体的には、画像処理部201が行う処理S1はシェーディング補正処理である。また、画像処理部202の行う処理S2は、MTF補正である。画像処理部203が行う処理S3はガンマ補正である。画像処理部204が行う処理S4は、下地除去処理である。
図2において、スキャナ画像処理部117は、入出力制御部200と画像処理部(201〜204)とで構成される。入出力制御部200は不図示のDMA(Direct Memory Access)制御部を備える。接続する画像バス131を介してスキャナ103から入力したデータを画像処理部201に送信して画像処理を開始する。また、画像処理部204から画像処理後のデータを受信して画像バス131へ送信する。本実施形態では、スキャナ画像処理部117は4個の画像処理部201〜204を直列接続する構成とする。具体的には、画像処理部201が行う処理S1はシェーディング補正処理である。また、画像処理部202の行う処理S2は、MTF補正である。画像処理部203が行う処理S3はガンマ補正である。画像処理部204が行う処理S4は、下地除去処理である。
プリンタ画像処理部118は、上述したスキャナ画像処理部117と同様、不図示のDMA制御部と、入出力制御部210と画像処理部211〜214とで構成される。接続する画像バス131を介してHDD114にスプールした画像データを受信して画像処理を開始し、処理後の画像データをプリンタ104に送信する。本実施形態では、プリンタ画像処理部118は4個の画像処理部を直列接続する構成とする。具体的には、画像処理部211が行う処理P1は色空間変換を行う。画像処理部212が行う処理P2はハーフトーニング処理である。画像処理部213が行う処理P3は、スムージング処理である。画像処理部214が行う処理S4は、マスキング処理である。
編集画像処理部119は、上述したスキャナ画像処理部117と同様、不図示のDMA制御部と入出力制御部220と画像処理部221〜223とで構成される。接続する画像バス131を介してHDD114にスプールした画像データを受信して画像処理を開始し、処理後の画像データをHDD114に送信する。本実施形態では、編集画像処理部119は3個の画像処理部を備え、入出力制御部は各画像処理と個別にデータ送受信できる構成とする。具体的には、画像処理部221が行う処理L1は変倍処理である。画像処理部222が行う処理L2が合成処理である。画像処理部223が行う処理L3は回転処理である。
図3は、図1に示した拡張処理部105の構成を説明するブロック図である。
図3において、拡張処理部105は、プログラマブル処理部301と、ローカルRAM302と、ローカルROM303とで構成される。プログラマブル処理部301は、回路構成情報に応じて論理回路を変更できる再構成デバイスであり、本実施形態ではFPGAで構成するものとする。プログラマブル処理部301は、内部にメインコントローラ101と接続するためのホストインタフェースや後述するローカルRAM302を備える。また、プログラマブル処理部301は、ローカルROM303との接続インタフェース、および、再構成できる回路領域(再構成領域)を備える。プログラマブル処理部301の詳細は後述する。
図3において、拡張処理部105は、プログラマブル処理部301と、ローカルRAM302と、ローカルROM303とで構成される。プログラマブル処理部301は、回路構成情報に応じて論理回路を変更できる再構成デバイスであり、本実施形態ではFPGAで構成するものとする。プログラマブル処理部301は、内部にメインコントローラ101と接続するためのホストインタフェースや後述するローカルRAM302を備える。また、プログラマブル処理部301は、ローカルROM303との接続インタフェース、および、再構成できる回路領域(再構成領域)を備える。プログラマブル処理部301の詳細は後述する。
ローカルRAM302は、プログラマブル処理部301が動作時に使用する主記憶メモリであり、プログラマブル処理部301が画像処理する画像データ等の中間データを一時的に保持するためのワークメモリとして使用される。ローカルROM303は、プログラマブル処理部301の回路構成情報を備える不揮発なフラッシュメモリである。本実施形態では、ローカルROM303はプログラマブル処理部301で常に使用する領域の設定情報を含む回路構成情報を備える。ローカルROM303が備える回路構成情報は、メインコントローラ101のCPU106と通信するために必要となる最小限の回路情報を備える。また、ローカルROM303が備える回路構成情報は、プログラマブル処理部301がハードマクロとして実装されるホストインタフェース回路等の初期化するための設定情報とを備える。
拡張処理部105は、電源起動後にローカルROM303から回路構成情報を読み出し、プログラマブル処理部301に回路を構成する。これにより、後述する拡張IF121を介してCPU106と通信するためのホストインタフェースやシステムバス等の常時使用する回路部が使用可能状態となる。プログラマブル処理部301を用いた処理の詳細は後述する。
図4は、図3に示したプログラマブル処理部301の詳細を説明するブロック図である。
図4において、機能部401は、ローカルROM303、および、CPU106から転送される回路構成情報に基づき画像処理等の機能を構成する論理回路である。ホストIF402は、メインコントローラ101の拡張IF121と接続するインタフェース処理部である。ホストIF402は、例えば、ハードマクロで実装するPCIExpressで構成され、CPU106とプログラマブル処理部301との通信を媒介する。
図4において、機能部401は、ローカルROM303、および、CPU106から転送される回路構成情報に基づき画像処理等の機能を構成する論理回路である。ホストIF402は、メインコントローラ101の拡張IF121と接続するインタフェース処理部である。ホストIF402は、例えば、ハードマクロで実装するPCIExpressで構成され、CPU106とプログラマブル処理部301との通信を媒介する。
RAM IF403は、ローカルRAM302と接続するインタフェース処理部であり、機能部401やホストIF402を介して受信するデータ書き込み要求や、データ読み出し要求に基づくメモリ制御を行う。
システムバス404は、機能部401とホストIF402、および、RAM IF403とを接続するシステムバスである。コンフィギュレーション制御部405は、ローカルROM303と接続するインタフェース処理部であり、ローカルROM303から読み出した回路構成情報に基づき機能部401に論理回路を形成する。
システムバス404は、機能部401とホストIF402、および、RAM IF403とを接続するシステムバスである。コンフィギュレーション制御部405は、ローカルROM303と接続するインタフェース処理部であり、ローカルROM303から読み出した回路構成情報に基づき機能部401に論理回路を形成する。
ホストIF402は電源投入時にローカルROM303が備える回路構成情報に基づき初期状態設定を行い使用可能状態となりメインコントローラ101のCPU106と通信可能状態となる。そして、CPU106から機能部401に画像処理等の回路構成情報を設定することができ、メインコントローラ101から受信した画像データに対して機能部401に設定した処理を実行できる。また、CPU106は後述のとおり、HDD114から読み出した回路構成情報をプログラマブル処理部301に転送することで、機能部を401の回路を再構成することができる。
図5は、図3に示したプログラマブル処理部301が備える機能部401に適用する回路構成情報の詳細を説明する図である。
図5において、プログラマブル処理部301が備える機能部401において異なる機能の処理回路を構成するために、HDD114は回路構成情報の格納領域500に複数の回路構成情報(E1、E2、…)を保持する。ここで格納領域500は、HDD114上で回路構成情報を保持するために割り当てた所定の論理アドレス領域を示す。CPU106が格納領域500に対応するHDD114の所定の論理アドレスから回路構成情報を読み出し、拡張IF121を介してプログラマブル処理部301に転送し回路構成を構成する。回路構成情報は機能部401とシステムバス404とを構成する構成情報を備え、構成情報が備える論理機能と接続情報とに基づき回路を構成する。
格納領域500は機能部401に構成される回路の機能の種類に応じて複数の回路構成情報を備える。本実施形態では、回路構成情報E1、回路構成情報E2、回路構成情報E3、の3つの回路情報を備えるものとし、それぞれが構成されて実行される機能は、拡張下地除去、拡張色変換、拡張トナー量制御の画像処理機能とする。
図6、図7は、図1に示した画像形成装置100が備える画像パス情報の詳細を説明する図である。
図6において、画像パス情報600は、画像形成装置100が備えるコピー(COPY)やスキャン原稿送信(SEND)、および、不図示のプリント等の機能601別に備えた画像パスで構成される。ここで画像パス610とは、画像形成装置100が備える機能を所定の設定情報で実行する際に使用する一連の画像処理の組み合わせと、実行順序と、画像格納情報とを示したものである。機能601が備えるそれぞれの画像パスはID602を備え、ID602を用いて画像パスを一意に識別できる。
図6において、画像パス情報600は、画像形成装置100が備えるコピー(COPY)やスキャン原稿送信(SEND)、および、不図示のプリント等の機能601別に備えた画像パスで構成される。ここで画像パス610とは、画像形成装置100が備える機能を所定の設定情報で実行する際に使用する一連の画像処理の組み合わせと、実行順序と、画像格納情報とを示したものである。機能601が備えるそれぞれの画像パスはID602を備え、ID602を用いて画像パスを一意に識別できる。
例えば、ID602がC2で識別される画像パス610は、コピー実行時に拡張処理部105で行う画像処理を指定するための画像パスである。ここではスキャナ画像処理部117の処理S1〜S4(画像処理部201〜204に対応する)の画像処理後にHDD114に画像データをスプールした後、拡張処理1(画像パス611)に基づき拡張処理部105で画像処理を行う。その後、処理した画像データをHDD114に再度スプールした後、プリンタ画像処理部118のP1〜P4(画像処理部211〜214)の画像処理により出力画像データを得る。
ここで、画像パス610に示す拡張処理1(画像パス611)で行う画像処理は、コピー実行時の設定情報と図7に示す拡張処理情報700とに基づき指定できる。拡張処理情報700は、画像形成装置100に予めインストールされた拡張処理701で示す各画像処理が、画像パス情報600が備えるどの機能601で実行できるかを示すための情報として機能702を備える。また、画像パス情報600の画像パスが備えるどの拡張処理の実行位置(画像パス)611)で、拡張処理701で示す各画像処理が実行できるかを示す配置情報703を備える。
本実施形態において、画像形成装置100は処理E1〜処理E3の3つの拡張処理を備えるものとし、これらは上述した回路構成情報501〜503に対応するものである。例えば、処理E1(拡張処理710)は回路構成情報E1(501)により拡張処理部105のプログラマブル処理部301に構成される拡張下地除去を行う画像処理である。処理E1(拡張処理710)は、画像パス情報の機能601におけるコピー(COPY)と、スキャン原稿送信(SEND)機能の画像パスのいずれかが備える拡張処理1に配置して実行できる。
なお、前述した画像パス情報600は、HDD114に備えRAM107に展開してCPU106実行する不図示のファームウエアが予め備えるものとする。また、拡張処理情報700が備える拡張機能、および、付随する各情報(機能情報702、配置情報703)は、画像形成装置100に拡張機能をインストールする時に追加更新するものとする。
図8は、図1に示した操作部102の画面に表示されるUI画面を説明する図である。以下、ユーザが所望の機能実行を指示する際に操作部102が備える不図示の液晶タッチパネル上に表示する操作画面を説明する。
図8の(a)に示す画面800は、画像形成装置100が提供する機能を選択するためのメニュー画面である。前述の拡張処理情報700で示した拡張機能を使用するために、例えば、ユーザはコピー機能を実行指定するボタン801を押下し後述のコピー設定画面を表示できる。
図8の(a)に示す画面800は、画像形成装置100が提供する機能を選択するためのメニュー画面である。前述の拡張処理情報700で示した拡張機能を使用するために、例えば、ユーザはコピー機能を実行指定するボタン801を押下し後述のコピー設定画面を表示できる。
図8の(b)に示す画面810は、ボタン801を押下後に表示されるコピー設定画面である。本実施形態において、ユーザは拡張機能を実行指定するボタン811を押下して後述する拡張機能の設定画面を表示して拡張処理部105が提供する拡張機能を指定できる。
図8の(c)に示す画面820は、ボタン811を押下後に表示される拡張機能の設定画面である。画面820は、画像形成装置100の拡張処理情報700が備える拡張処理701である処理E1(拡張処理710)、および、処理E2(拡張処理720)に対応するボタン821、822をそれぞれ備える。
ユーザは、所望の機能に対応するボタン821、822を押下して、所望の拡張機能を指定後、確定ボタン823を押下することで実行する拡張機能を確定して画面810へ遷移する。キャンセルボタン824を押下した時は、画面820での設定指示を全て破棄して画面810へ遷移する。以上の画面操作の後、操作部102が備える不図示のコピー開始ボタンを押下することで全ての設定情報を確定しコピー機能を実行できる。
ユーザは、所望の機能に対応するボタン821、822を押下して、所望の拡張機能を指定後、確定ボタン823を押下することで実行する拡張機能を確定して画面810へ遷移する。キャンセルボタン824を押下した時は、画面820での設定指示を全て破棄して画面810へ遷移する。以上の画面操作の後、操作部102が備える不図示のコピー開始ボタンを押下することで全ての設定情報を確定しコピー機能を実行できる。
次に、図9〜図11を用いて、ユーザ操作に基づき前述した画面820における拡張機能の選択確定を検出して拡張処理部105に回路構成する処理を詳細に説明する。
図9は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。以下、不図示の操作部制御手段1250が画面820で行う拡張機能の選択検出処理を詳細に説明する。ここで、本処理は予めRAM107に展開された不図示のファームウエアに基づきCPU106が操作部制御手段1250として実行するものである。本処理は、ユーザが行う操作部102を用いた機能設定において画面810のボタン811の押下を検知後に開始するものとする。なお、操作部制御手段1250に対応するファームウエアはHDD114が予め備えるものとし、画像形成装置100の電源起動後、CPU106がファームウエアをRAM107に展開するものとする。
まず、S901において、拡張機能選択画面である画面820への画面遷移が完了するまで待つ。
操作部制御手段1250は、画面遷移完了を検出したらS902に遷移して、画面820が備える各種ボタンの押下を検出する処理を開始する。このとき画面820が備える拡張機能の指定ボタン821、822や、確定ボタン823等のボタンは予め不図示の固有な識別情報を備えるものとし、ボタン押下検出時に前記識別情報を判別することで何れのボタンが押下されたかを検出する。
操作部制御手段1250は、画面遷移完了を検出したらS902に遷移して、画面820が備える各種ボタンの押下を検出する処理を開始する。このとき画面820が備える拡張機能の指定ボタン821、822や、確定ボタン823等のボタンは予め不図示の固有な識別情報を備えるものとし、ボタン押下検出時に前記識別情報を判別することで何れのボタンが押下されたかを検出する。
S902でボタン押下検出処理を開始後は、操作部制御手段1250は画面820が備える何れかのボタン押下をループ処理S903〜S905の中で検出し、押下を検出したボタンに応じた処理を行う。操作部制御手段1250がボタンの押下を検出しない場合はボタン押下のループ処理を継続する。
S903で、操作部制御手段1250は、ユーザにより確定ボタン823が押下されるのを待つ。そして、確定ボタン823が押下されたことを検出した場合、操作部制御手段1250がS907に遷移して後述する画像パス制御手段1251に対して回路構成指示を行う。
これにより、画像パス制御手段1251は後述するS909でセットする拡張機能の選択フラグ情報を参照して、拡張処理部105に対して回路構成指示を行う際に使用する回路構成情報を準備する。
S907の回路構成指示に基づき画像パス制御手段1251が行う回路構成の詳細は後述する。その後、操作部制御手段1250がS908へ遷移して画面820の上位階層画面である画面810へ遷移して本処理フローを終了する。
これにより、画像パス制御手段1251は後述するS909でセットする拡張機能の選択フラグ情報を参照して、拡張処理部105に対して回路構成指示を行う際に使用する回路構成情報を準備する。
S907の回路構成指示に基づき画像パス制御手段1251が行う回路構成の詳細は後述する。その後、操作部制御手段1250がS908へ遷移して画面820の上位階層画面である画面810へ遷移して本処理フローを終了する。
S904では、操作部制御手段1250は、ユーザによりキャンセルボタン824が押下されるのを待つ。そして、キャンセルボタン824が押下されたことを検出した場合、操作部制御手段1250は画面820での設定情報を取得せずにS908へ遷移し、操作画面は画面820から上位階層画面である画面810へ遷移して本処理フローを終了する。
S905では、操作部制御手段1250は、ユーザにより拡張機能に対応するボタン821、822が押下されるのを待ち、何れかの拡張機能ボタンの押下されたことを検出した場合は、操作部制御手段1250がS906に遷移する。そして、操作部制御手段1250は、押下された拡張機能ボタンに対応する拡張機能が有効化されたことを示す不図示の選択フラグが設定済みか否かを判定する。ここで、選択フラグがセットされていないと操作部制御手段1250が判断した場合はS909に遷移して対応する拡張機能の選択フラグをセットする。そして、S910に遷移して、操作部制御手段1250が対応する拡張機能ボタン画像を選択状態の画像に置き変え、ボタン押下検出のループ処理を継続する。
一方、S906で選択フラグがセットされていると操作部制御手段1250が判断した場合はS911で対応する拡張機能の選択フラグをリセットする。そして、S912に遷移して、操作部制御手段1250は対応する拡張機能ボタン画像を非選択状態の画像に置き変え、ボタン押下検出のループ処理を継続する。
なお、S905において、拡張機能ボタンの押下が検出されない場合は、操作部制御手段1250は、ボタン押下検出のループ処理を繰り返し行う。
一方、S906で選択フラグがセットされていると操作部制御手段1250が判断した場合はS911で対応する拡張機能の選択フラグをリセットする。そして、S912に遷移して、操作部制御手段1250は対応する拡張機能ボタン画像を非選択状態の画像に置き変え、ボタン押下検出のループ処理を継続する。
なお、S905において、拡張機能ボタンの押下が検出されない場合は、操作部制御手段1250は、ボタン押下検出のループ処理を繰り返し行う。
図10は、本実施形態を示す情報処理装置の制御方法を示すフローチャートである。本例は、画像パス制御手段1251が拡張処理部105を回路構成する処理の例である。ここで、本処理は予めRAM107に展開された不図示のファームウエアに基づきCPU106が不図示の画像パス制御手段1251として実行し、前述の操作部制御手段1250がS907で行う指示に基づき開始するものとする。
まず、S1001において、画像パス制御手段1251は、操作部制御手段1250が設定した拡張機能の選択フラグを取得する。次に、画像パス制御手段1251は、S1002に遷移して選択フラグがセットされた拡張機能の有無を判定する。選択フラグがセットされた拡張機能が無いと画像パス制御手段1251が判断した場合は本フローチャートの処理を終了する。
一方、選択フラグがセットされた拡張機能があると画像パス制御手段1251が判断した場合は、S1003に遷移して選択フラグがセットされた拡張機能の実行順を決定する。ここでは、選択フラグがセットされた拡張機能をキーとして拡張処理情報700から取得した配置情報703に基づき、拡張処理が実行される早い順を実行順とする。
具体的には、拡張機能として唯一の処理E2(拡張処理720)がフラグセットされた場合は処理E2を最初に実行するものとする。また、処理E1(拡張処理710)と処理E2(拡張処理720)とがフラグセットされた場合はそれぞれの配置情報703の添え番号に基づき、番号の昇順を実行順として処理E1、処理E2の順で拡張処理を実行するものとする。
一方、選択フラグがセットされた拡張機能があると画像パス制御手段1251が判断した場合は、S1003に遷移して選択フラグがセットされた拡張機能の実行順を決定する。ここでは、選択フラグがセットされた拡張機能をキーとして拡張処理情報700から取得した配置情報703に基づき、拡張処理が実行される早い順を実行順とする。
具体的には、拡張機能として唯一の処理E2(拡張処理720)がフラグセットされた場合は処理E2を最初に実行するものとする。また、処理E1(拡張処理710)と処理E2(拡張処理720)とがフラグセットされた場合はそれぞれの配置情報703の添え番号に基づき、番号の昇順を実行順として処理E1、処理E2の順で拡張処理を実行するものとする。
次に、S1004において、画像パス制御手段1251はフラグセットされた拡張機能に対応する回路構成情報を拡張処理の実行順にキュー管理する。
具体的には、例えば、処理E1(拡張処理710)と処理E2(拡張処理720)とがフラグセットされた場合、まず、各処理に対応する回路構成情報E1、および、回路構成情報E2をHDD114から取得する。
次に、拡張処理の実行順S1003で決定した拡張処理の実行順に基づき、処理E1(拡張処理710)に対応する回路構成情報E1を不図示の回路構成情報キューの先頭に配置する。そして、処理E2(拡張処理720)に対応する回路構成情報E2をキューの次段に配置する。
なお、図示しない回路構成情報キューは先入れ先出しのリスト構造であるものとし、キューの出し入れは不図示の書き込み位置情報、および、読み込み位置情報とに基づき行う。
キュー書き込み時は、書き込み位置情報に対応するキューの段に回路構成情報を書き込み、書き込み位置情報を「1」だけ進める。また、キュー読み込み時は、読み込み位置情報に対応するキューの段が備える回路構成情報を取得して読み込み位置情報を「1」だけ進める。
例えば、回路構成情報キューが、回路構成情報E1と回路構成情報E2を備える場合、書き込み位置情報は読み込み位置情報に対して位置情報が相対的に2だけ進んだ状態となる。次に、S1005において、後述するCPU106が実行する拡張処理制御手段1253に対して拡張処理部105の回路構成を指示し、処理フローを終了する。
具体的には、例えば、処理E1(拡張処理710)と処理E2(拡張処理720)とがフラグセットされた場合、まず、各処理に対応する回路構成情報E1、および、回路構成情報E2をHDD114から取得する。
次に、拡張処理の実行順S1003で決定した拡張処理の実行順に基づき、処理E1(拡張処理710)に対応する回路構成情報E1を不図示の回路構成情報キューの先頭に配置する。そして、処理E2(拡張処理720)に対応する回路構成情報E2をキューの次段に配置する。
なお、図示しない回路構成情報キューは先入れ先出しのリスト構造であるものとし、キューの出し入れは不図示の書き込み位置情報、および、読み込み位置情報とに基づき行う。
キュー書き込み時は、書き込み位置情報に対応するキューの段に回路構成情報を書き込み、書き込み位置情報を「1」だけ進める。また、キュー読み込み時は、読み込み位置情報に対応するキューの段が備える回路構成情報を取得して読み込み位置情報を「1」だけ進める。
例えば、回路構成情報キューが、回路構成情報E1と回路構成情報E2を備える場合、書き込み位置情報は読み込み位置情報に対して位置情報が相対的に2だけ進んだ状態となる。次に、S1005において、後述するCPU106が実行する拡張処理制御手段1253に対して拡張処理部105の回路構成を指示し、処理フローを終了する。
〔拡張機能処理〕
図11は、本実施形態を示す情報処理装置の制御方法を示すフローチャートである。本例は、拡張処理制御手段1253が拡張処理部105を回路構成する処理の詳細を説明する。ここで、本処理は予めRAM107に展開された不図示のファームウエアに基づきCPU106が不図示の拡張処理制御手段1253として実行し、前述の画像パス制御手段1251がS1005で行う回路構成指示に基づき開始するものとする。
図11は、本実施形態を示す情報処理装置の制御方法を示すフローチャートである。本例は、拡張処理制御手段1253が拡張処理部105を回路構成する処理の詳細を説明する。ここで、本処理は予めRAM107に展開された不図示のファームウエアに基づきCPU106が不図示の拡張処理制御手段1253として実行し、前述の画像パス制御手段1251がS1005で行う回路構成指示に基づき開始するものとする。
まずS1101において、拡張処理制御手段1253は前述の画像パス制御手段1251が設定した不図示の回路構成情報キューが回路構成情報を備えるか否かを判定する。具体的には、回路構成情報キューが備える不図示の書き込み位置情報と読み出し位置情報との相対位置が異なる場合は回路構成情報キューに回拡張処理制御手段1253が判断した場合はS1102に遷移する。一方、判定結果が偽であると拡張処理制御手段1253が判断した場合は処理フローを終了する。
S1102では、拡張処理制御手段1253が回路構成情報キューの読み込み位置情報に基づき回路構成情報を取得する。ここでは回路構成情報キューの先頭の回路構成情報を取得する。その後、S1103に遷移して、拡張処理制御手段1253が先に取得した回路構成情報を拡張処理部105に設定して回路構成を行う。そして、S1104に遷移して回路構成完了を待ち、完了後、拡張処理制御手段1253がS1105に遷移して、拡張処理制御手段1253が備える不図示の回路構成完了フラグをセットする。
次に、S1106に遷移して、拡張処理制御手段1253が拡張処理部105から先に設定した回路を用いた処理実行の完了指示を待つ。処理終了完了を検出したら、S1107に遷移して、拡張処理制御手段1253が回路構成完了フラグをリセットした後、S1101に戻る。なお、回路構成情報キューが更に回路構成情報を備える場合は、前述のS1102以降の処理を繰り返して行い拡張処理部105が次に行う回路を構成する。
以上の処理を回路構成情報キューが備える全回路構成情報に対して行い(S1101)処理フローを終了する。
以上の処理を回路構成情報キューが備える全回路構成情報に対して行い(S1101)処理フローを終了する。
〔画像処理〕
図12は、本実施形態を示す情報処理装置における画像処理工程を説明する図である。本例は、ユーザが操作部102で指定した拡張機能に基づき拡張処理部105の回路を構成して画像形成装置100が処理を実行する振舞いを説明する。
ここでは、画面820での操作に基づき拡張機能(特定の機能処理)として処理E1(710)と処理E2(720)が選択される。そして、不図示の他のユーザ設定に基づき画像パス情報600が備えるID602のC101で示される画像パス630が選択されるものとする。
図12は、本実施形態を示す情報処理装置における画像処理工程を説明する図である。本例は、ユーザが操作部102で指定した拡張機能に基づき拡張処理部105の回路を構成して画像形成装置100が処理を実行する振舞いを説明する。
ここでは、画面820での操作に基づき拡張機能(特定の機能処理)として処理E1(710)と処理E2(720)が選択される。そして、不図示の他のユーザ設定に基づき画像パス情報600が備えるID602のC101で示される画像パス630が選択されるものとする。
また、本処理フローは、ユーザが操作部102で機能設定を行い実行開始指示したことをCPU106が検知した後に開始されるものとする。なお、本処理フローにおいて、操作部制御手段1250、画像パス制御手段1251、画像処理実行手段1252、および、拡張処理制御手段1253は不図示のファームウエアに実装されるものとする。これらは前述のとおり画像形成装置100の電源起動後、CPU106がファームウエアをRAM107に展開することで実行されるものとする。
まず、操作部制御手段1250は、ユーザが操作部102において画面820でボタン821(図8の(c))、および、ボタン822を押下した後、確定ボタン823を押下することを検出する。これにより、処理E1(710)および処理E2(720)の拡張機能の実行が確定する(1201)。そして、操作部制御手段1250は、画像パス制御手段1251に対して確定した拡張機能設定情報を送信し回路構成指示を行う(1202)。
画像パス制御手段1251は、受信した拡張機能設定情報に基づき不図示の回路構成情報キューに処理E1(拡張処理710)と処理E2(拡張処理720)に対応する回路構成情報をこの順に設定する(1203)。そして、拡張処理制御手段1253に対して回路構成指示を行う(1204)。
拡張処理制御手段1253は、不図示の回路構成情報キューから回路構成情報を1つ読み出し、拡張処理部105に対して回路構成指示を行う(1205)。ここでは不図示の回路構成情報キューの先頭から読み出される処理E1(710)に対応する回路構成情報を用いて回路構成が指示され、拡張処理部105の回路が構成される(1206)。拡張処理制御手段1253は、回路構成終了通知を受信後(1207)、不図示の回路構成完了フラグをセットする。この回路構成処理は、ユーザのコピー開始操作を待たずに実行される。
一方、操作部制御手段1250は、ユーザが操作部102で設定し不図示のコピー開始ボタンが押下されたことを検出した後(1208)、確定した不図示の設定情報を取得して(1209)、画像パス制御手段1251に送信する(1210)。
次に、画像パス制御手段1251は、受信した不図示の設定情報が基づき画像パス情報600から画像パスを選択する。ここで、本実施形態における不図示の設定情報は、前述の2つの拡張処理の指定に加え、コピー機能で縮小レイアウト処理が予め指定されるものとする。
これにより、2つの拡張処理実行位置631、632と画像編集処理部119で行う縮小レイアウト処理633とを含む画像パス630が決定される(1211)。画像パス制御手段1251は、決定した画像パス630を画像処理実行手段1252に送信する(1212)。
これにより、2つの拡張処理実行位置631、632と画像編集処理部119で行う縮小レイアウト処理633とを含む画像パス630が決定される(1211)。画像パス制御手段1251は、決定した画像パス630を画像処理実行手段1252に送信する(1212)。
画像処理実行手段1252は、画像パス制御手段1251から受信した設定情報と画像パス630とに基づき各画像処理部(117〜119)の設定と実行制御を行う。
まず、設定情報に基づきスキャナ画像処理部117、プリンタ画像処理部118、編集画像処理部119が備える各画像処理部(117〜119のレジスタの設定指示を行う(1213、1214、1215)。その後、全ての画像処理が終了したことを検出するための終了検知処理を実行後(1216)、デバイスIF116にスキャン開始を指示して(1217)、スキャナ103の原稿読み込みを開始する。
スキャナ103は、原稿読み込みにより画像データを取得する。デバイスIF116からスキャナ103の原稿読み込み終了の通知を受信後(1218)、画像処理実行手段1252は、スキャナ画像処理部117に画像処理開始を指示する(1219)。
まず、設定情報に基づきスキャナ画像処理部117、プリンタ画像処理部118、編集画像処理部119が備える各画像処理部(117〜119のレジスタの設定指示を行う(1213、1214、1215)。その後、全ての画像処理が終了したことを検出するための終了検知処理を実行後(1216)、デバイスIF116にスキャン開始を指示して(1217)、スキャナ103の原稿読み込みを開始する。
スキャナ103は、原稿読み込みにより画像データを取得する。デバイスIF116からスキャナ103の原稿読み込み終了の通知を受信後(1218)、画像処理実行手段1252は、スキャナ画像処理部117に画像処理開始を指示する(1219)。
スキャナ画像処理部117は、スキャナ103から取得した画像データに対して画像処理部201〜204(処理S1〜S4)を行った後(1220)、スキャナ画像処理部117は、画像処理実行手段1252に処理終了を通知する(1221)。スキャナ画像処理部117で処理後の画像データは画像パス630に基づきHDD114にスプールする。
次に、画像処理実行手段1252は拡張処理制御手段1253に対して画像パス630の拡張処理1(拡張処理実行位置631)で行う処理E1(拡張処理700)の開始指示を行う(1222)。
次に、画像処理実行手段1252は拡張処理制御手段1253に対して画像パス630の拡張処理1(拡張処理実行位置631)で行う処理E1(拡張処理700)の開始指示を行う(1222)。
拡張処理制御手段1253は、受信した拡張処理実行指示を受信後(1222)、不図示の回路構成完了フラグがセットされていることを確認して(1223)拡張処理部105に対して処理開始指示を行う(1224)。拡張処理部105はスキャナ画像処理後の画像データに対して画像処理E1を実行後(1225)、処理終了通知を拡張処理制御手段1253に通知する(1226)。拡張処理制御手段1253は、不図示の回路構成完了フラグをリセットして、画像処理実行手段1252に対して画像パス630の拡張処理1での処理終了を通知する(1227)。拡張処理1で処理後の画像データは画像パス630に基づきHDD114にスプールする。
その後、回路構成完了フラグをリセットした拡張処理制御手段1253は、再度、不図示の回路構成情報キューに残っている回路構成情報を一つ読み出し、拡張処理部105に対して2回目の回路構成指示を行う(1228)。このとき処理E2(720)に対応する回路構成情報を用いて回路構成が指示され、拡張処理部105の回路が構成される(1229)。拡張処理制御手段1253は、回路構成終了通知を受信後(1230)、不図示の回路構成完了フラグをセットする。
これらの回路構成処理は、拡張処理1での処理終了通知(1227)以降に画像処理実行手段1252が行う処理と並列的に実行される。画像処理実行手段1252は、拡張処理制御手段1253から拡張処理1の処理終了通知を受信後(1227)、画像パス630に基づき編集画像処理部119に対して画像処理の開始指示を行う(1231)。編集画像処理部119は、拡張処理1で行った画像処理後の画像データに対して画像処理部L1〜L3(221〜223)の各処理を実行後(1232)、画像処理実行手段1252に対して処理終了を通知する(1233)。これら編集画像処理部119で実行する処理により不図示の設定情報で指定された縮小レイアウト処理ができる。編集画像処理部119で処理後の画像データは画像パス630に基づきHDD114にスプールする。
次に、画像処理実行手段1252は拡張処理制御手段1253に対して画像パス630の拡張処理2で行う処理E2(710)の開始指示を行う(1234)。拡張処理制御手段1253は、受信した拡張処理実行指示(1234)を受信後(1234)、不図示の回路構成完了フラグがセットされていることを確認して(1235)拡張処理部105に対して処理開始指示を行う(1236)。拡張処理部105は編集画像処理後の画像データに対して画像処理を実行後(1237)、処理終了通知を拡張処理制御手段1253に通知する(1238)。拡張処理制御手段1253は、不図示の回路構成完了フラグをリセットして、画像処理実行手段1252に対して画像パス630の拡張処理2での処理終了を通知する(1239)。拡張処理2で処理後の画像データは画像パス630に基づきHDD114にスプールする。
次に、設定情報で指示されるコピー機能におけるプリント処理を行うために、画像処理実行手段1252はプリンタ画像処理部118に対して画像処理の開始指示を行う(1240)。プリンタ画像処理部118は、拡張処理2で行った画像処理後の画像データに対して画像処理部P1〜P4(211〜214)の各処理を実行後(1241)、画像処理実行手段1252に対して処理終了を通知する(1242)。プリンタ画像処理部118で処理後の画像データはデバイスIF116を介してプリンタ104へ送信され出力される。
画像処理実行手段1252は、画像パス630の全画像処理の終了を検出後(1243)、画像パス制御手段1251と操作部制御手段950に対して終了通知を行い(1244、1245)、本処理を終了する。
以上の説明により、コピー実行開始を検出(1208)する前に、ユーザが操作部102で指定した拡張機能の確定を検出したときに(1201)必要な拡張処理部105を回路構成できる(1203〜1207)。そして、コピー開始後に行う一連の画像処理制御フローにおいて、拡張処理部105を使用する際に回路構成済みであることを確認するだけで(1223)即、拡張処理部105で行う画像処理を実行できる(1224〜1226)。これにより拡張処理部105を使用するときの回路構成時に生じるダウンタイムによる待ちを回避できる。また、続いて拡張処理部105を使用する場合も、拡張処理部105の処理終了後に、即、次の回路構成指示を行うことができる(1228〜1235)。
これにより、次に拡張処理部105を使用するときの回路構成時に生じるダウンタイムによる待ちを回避して(1235)、処理を実行できる(1236〜1238)。なお、上述した実施形態は本発明を限定するものではない。
これにより、次に拡張処理部105を使用するときの回路構成時に生じるダウンタイムによる待ちを回避して(1235)、処理を実行できる(1236〜1238)。なお、上述した実施形態は本発明を限定するものではない。
ユーザが操作部102で指定した拡張機能に対応する回路を拡張処理部105に構成する指示するタイミングは、画面820の確定ボタン823を押下することを検出することに限定するものではない。
例えば、画面820の拡張処理を指定する各ボタン821、822の押下を検出して対応する拡張機能の有効フラグをセット時に(S909)、即、回路構成指示を出しても良い。
これにより確定ボタン823を押下するよりも早く拡張処理部105の回路構成を完了することができ、拡張処理部105の回路構成により時間を要する場合でも回路構成による処理実行待ちを回避できる。
例えば、画面820の拡張処理を指定する各ボタン821、822の押下を検出して対応する拡張機能の有効フラグをセット時に(S909)、即、回路構成指示を出しても良い。
これにより確定ボタン823を押下するよりも早く拡張処理部105の回路構成を完了することができ、拡張処理部105の回路構成により時間を要する場合でも回路構成による処理実行待ちを回避できる。
また、画像パス制御手段1251が行う回路構成情報キューに格納する回路構成情報は回路構成情報(500〜503)そのものに限定するものではなく、例えば、HDD114上の各回路構成情報の論理アドレスを示すポインタ情報でも良い。前記ポインタ情報を用いることで回路構成情報キューが管理するデータ量を低減でき、処理負荷も低減できる。
また、拡張処理部105における回路の構成は一つの回路に限定するものではなく、複数の回路構成面を備えて回路構成情報に基づく回路を複数同時に構成できても良い。このとき拡張処理制御手段1253は、S1102において拡張処理部105で利用可能な回路構成面数分の回路構成情報数を回路構成情報キューから取得して回路構成することができる。これにより多数の拡張機能を使用する場合でも前もって拡張処理部105に回路構成することができ、回路構成による処理実行待ちを回避できる。
また、操作部制御手段1250が行う拡張機能が確定したことを検出するのは、操作部102からの指示に限定するものではない。
例えば、画像形成装置100がNW通信部112を介して接続するLANに接続する不図示のパソコンで実行するプリンタドライバにおいて拡張機能の使用確定を検出してもよい。このとき前記不図示のプリンタドライバは、印刷品質設定で拡張機能として提供する設定モードが選択されたことを画像形成装置100にLANを介して通知し、これを操作部制御手段1250が検出する。これによりプリント処理の実行開始する前に、プリント処理で使用する拡張機能を拡張処理部105に回路構成として生成することができ、回路構成による処理実行待ちを回避できる。
例えば、画像形成装置100がNW通信部112を介して接続するLANに接続する不図示のパソコンで実行するプリンタドライバにおいて拡張機能の使用確定を検出してもよい。このとき前記不図示のプリンタドライバは、印刷品質設定で拡張機能として提供する設定モードが選択されたことを画像形成装置100にLANを介して通知し、これを操作部制御手段1250が検出する。これによりプリント処理の実行開始する前に、プリント処理で使用する拡張機能を拡張処理部105に回路構成として生成することができ、回路構成による処理実行待ちを回避できる。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステムまたは装置に供給する。そして、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えばASIC)によっても実現可能である。
105 拡張処理部
Claims (9)
- 所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する再構成手段と、
前記特定の機能処理を選択する選択手段と、
前記選択手段により選択された前記特定の機能処理を確定する指示を受け付ける受付手段と、
前記選択手段により前記特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成する生成手段と、を備え、
前記再構成手段は、前記受付手段が前記特定の機能処理を確定する指示を受け付ける前に、前記生成手段が生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする情報処理装置。 - 所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する再構成手段と、
前記特定の機能処理を選択する選択手段と、
前記選択手段により選択された前記特定の機能処理を確定する指示を受け付ける受付手段と、
前記受付手段により前記特定の機能処理を確定する指示を受け付けることに応じて、再構成領域に書き込むべき回路構成情報を生成する生成手段と、を備え、
前記再構成手段は、前記受付手段が受け付けた前記特定の機能処理を開始する指示を受け付ける前に、前記生成手段が生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする情報処理装置。 - 前記再構成手段が再構成した回路を用いて、特定の拡張処理を実行する実行手段を備え、
前記再構成手段は、前記実行手段が前記特定の拡張処理を終了することに応じて、次に実行すべき特定の機能処理を実行する回路を再構成することを特徴とする請求項1または2に記載の情報処理装置。 - 特定の画像処理を実行する画像処理手段を備え、
前記生成手段により生成される回路構成情報は、前記画像処理手段が処理した画像に対して実行すべき拡張処理に対応づけられていることを特徴とする請求項2に記載の情報処理装置。 - 前記再構成手段は、所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する複数の領域を有することを特徴とする請求項4に記載の情報処理装置。
- 前記実行手段は、前記再構成手段が再構成した複数の回路を用いて、特定の拡張処理を実行することを特徴とする請求項3に記載の情報処理装置。
- 前記画像処理手段は、原稿を読み取る処理、画像を印刷する処理、画像を編集する処理、またはこれらの処理の組み合わせを含むことを特徴とする請求項4に記載の情報処理装置。
- 所定の回路構成情報に従い特定の機能処理を実行するための回路を再構成する再構成手段を備える情報処理装置の制御方法であって、
前記特定の機能処理を選択する選択工程と、
前記選択工程で選択された前記特定の機能処理を確定する指示を受け付ける受付工程と、
前記選択工程で前記特定の機能処理が選択することに応じて、再構成領域に書き込むべき回路構成情報を生成する生成工程と、を備え、
前記再構成手段は、前記受付工程で前記特定の機能処理を確定する指示を受け付ける前に、前記生成工程で生成した回路構成情報に従い特定の機能処理を実行する回路を再構成することを特徴とする情報処理装置の制御方法。 - 請求項8に記載の情報処理装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031738A JP2017152824A (ja) | 2016-02-23 | 2016-02-23 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031738A JP2017152824A (ja) | 2016-02-23 | 2016-02-23 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152824A true JP2017152824A (ja) | 2017-08-31 |
Family
ID=59739200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016031738A Pending JP2017152824A (ja) | 2016-02-23 | 2016-02-23 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017152824A (ja) |
-
2016
- 2016-02-23 JP JP2016031738A patent/JP2017152824A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015429B2 (ja) | 情報処理装置、プログラム、情報処理システム | |
JP2008312123A (ja) | 画像処理装置、画像処理システム、画像処理装置の制御方法及びプログラム | |
US20110296439A1 (en) | Information processing device, application execution method, and computer readable medium | |
US20120215828A1 (en) | Information processing system, information processing device, and recording medium | |
JP2009251728A (ja) | 情報処理装置及び情報処理方法 | |
US9584689B2 (en) | Information processing apparatus and control method thereof | |
JP2015201766A (ja) | 画像処理装置、その制御方法及びプログラム | |
JP6351315B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
JP2017047642A (ja) | 先行rip時におけるrip後データ保存方法 | |
US10037591B2 (en) | Information processing apparatus and method of controlling the same | |
US9917968B2 (en) | Image processing device and terminal device using application programming interface corresponding to specific function | |
JP7077170B2 (ja) | 情報処理装置、その制御方法、及びプログラム | |
JP5116539B2 (ja) | ジョブ処理装置、ジョブ処理装置の制御方法、記憶媒体及びプログラム | |
US11606471B2 (en) | Image processing apparatus that performs function in action pattern corresponding to changeable user's request, control method therefor, and storage medium storing control | |
JP2017152824A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
US20180084122A1 (en) | Processing device, image forming apparatus, and non-transitory computer readable medium | |
JP2008304548A (ja) | 画像形成装置 | |
JP7336281B2 (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP7259326B2 (ja) | 情報処理装置、プログラム、画像形成システム、及び画像形成方法 | |
US20080285066A1 (en) | Image processor and image processing method | |
JP2017108250A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP5779905B2 (ja) | 画像処理装置、画像処理システム、及び画像処理プログラム | |
KR101405920B1 (ko) | 잡 컨트롤 장치 및 복합장치 그리고 그들의 동작 방법 | |
JP6614987B2 (ja) | 管理システム、管理装置及びその制御方法 | |
JP5442090B2 (ja) | ジョブ処理装置、ジョブ処理装置の制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180306 |