JP6351315B2 - 画像処理装置、その制御方法及びプログラム - Google Patents
画像処理装置、その制御方法及びプログラム Download PDFInfo
- Publication number
- JP6351315B2 JP6351315B2 JP2014050533A JP2014050533A JP6351315B2 JP 6351315 B2 JP6351315 B2 JP 6351315B2 JP 2014050533 A JP2014050533 A JP 2014050533A JP 2014050533 A JP2014050533 A JP 2014050533A JP 6351315 B2 JP6351315 B2 JP 6351315B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- configuration data
- processing apparatus
- power saving
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00891—Switching on or off, e.g. for saving power when not in use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/21—Intermediate information storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
Description
<画像処理装置の構成>
以下では、図1乃至図8を参照して、本発明の第1の実施形態について説明する。まず、図1を参照して、本発明の実施形態に関わる画像処理装置の装置構成を説明するブロック図である。本実施形態において、画像処理装置100は、スキャナ部やプリンタ部を有する複合機(多機能処理装置)の場合で説明する。
次に、図2を参照して、本実施形態に係る画像処理装置100における、再構成部131に構成される画像処理機能構成を示すコンフィグデータ(構成データ)について説明する。画像処理装置100は、以下で説明するコンフィグデータを用いて再構成部131を再構成する。なお、コンフィグデータは、機能単位(機能ブロック)で切り分けることができる。なお、機能ブロックは、任意のレベルで切り分けることができ、例えば、複数の画像処理機能を有する後述する読み取り用画像処理部202を1つの機能ブロックとしてもよい。より細分化して、1つの画像処理機能のみの機能ブロック、例えば、像域分離処理部211としてもよい。再構成部131には、複数の機能ブロックを構成することができる。
次に、図3を参照して、本実施形態に係る画像処理装置100における、省電力時の状態について説明する。1011と同様のブロックは、電源及びクロックが供給されており、動作可能状態であることを示す。1012と同様のブロックは、電源は入っているが、クロックゲートや各機能の一部が動作していない状態、即ち、一部に電力の供給を停止している状態である、省電力状態であることを示す。1013と同様のブロックは、電源もOFFされ、最も消費電力の少ない状態であることを示す。
次に、図4を参照して、本実施形態に係る画像処理装置100の省電力モードへ移行手順及び省電力モードからの復帰手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。本フローは、以下で記載する全ての実施形態において共通のフローであるため、電力状態を考慮しながら全体動作を説明する。S101、S103、及びS106は各実施形態により処理内容が変わるため、本フローの説明においては詳細な説明は省略し、詳細については図5以降の説明で記載する。
次に、図5を参照して、本実施形態に係る画像処理装置100のコンフィグデータの格納制御、及び、再構成部131に構成される画像処理回路の状態について説明する。
次に、図6を参照して、図4のS101の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。
次に、図7を参照して、図4のS103の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。
次に、図8を参照して、図4のS106の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。
以下では、図9乃至図12を参照して、本発明の第2の実施形態について説明する。まず、上記第1の実施形態との前提の違いを説明する。本実施形態においては、コンフィグデータは必ずRAM111から読み出し、再構成部131の構成を行う点である。つまり、本実施形態では、通常モードで動作中のコンフィグデータはROM104に格納されているコンフィグデータを読み出して構成するのではなく、RAM111にコピーしたコンフィグデータを読み出して構成する。再構成部131を再構成する場合に、RAM111にコンフィグデータがない場合には、一度コンフィグデータのROM104からRAM111へのコピーし、RAM111からコンフィグデータを読み出し構成する。当然、RAM111は容量に限りがあるため、コピーできるコンフィグデータには限りがあるため、コンフィグデータの数や、コンフィグデータの容量によりRAM111にコピーできるコンフィグデータの数は制限される。
まず、図9を参照して、本実施形態に係る画像処理装置100のコンフィグデータの格納制御、及び、再構成部131に構成される画像処理回路の状態について説明する。図9の構成及び、用語の定義は、上記第1の実施形態の図5の説明と同様であるため、説明は省略する。図5との違いとしては、再構成部131に構成するコンフィグデータがRAM111に通常モードでは常にコピーされている点である。図9を説明する上での前提として、RAM111にコピー可能なコンフィグデータが2つの場合を例に説明する。
次に、図10を参照して、図4のS101の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。
次に、図11を参照して、図4のS103の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。
図12は、図4のS106の詳細な処理手順を示す。なお、S701、S702、S706は、図8のS401、S402、S403と同じ処理であるため説明を省略する。また、S703乃至S705は、図10のS503乃至S505と同じ処理であるため説明は省略する。
以下では、図13乃至図15を参照して、第3の実施形態について説明する。上記第1及び第2の実施形態では、省エネモードとして省電力モードの場合について説明したが、本実施形態では、低電力モードの場合について説明する。本実施形態では、省エネモードが低電力モードであるため、再構成部131に構成された画像処理部が省エネモードに移行しても消えない。そこで、優先コンフィグデータをRAM111に展開するのではなく、再低電力モード移行前に再構成部131に優先コンフィグデータを予め構成しておく。
まず、図13を参照して、本実施形態に係る画像処理装置100のコンフィグデータの格納制御、及び、再構成部131に構成される画像処理回路の状態について説明する。
次に、図14を参照して、図4のS103の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。ここでは、上記第1及び第2の実施形態の図7及び図11との差分を説明する。
次に、図15を参照して、図4のS106の詳細な処理手順について説明する。以下で説明する処理は、CPU101がROM104等に予め格納された制御プログラムをRAM111に読み出して実行することにより実現される。ここでは、主に第1及び第2の実施形態の図8及び図12との差分を説明する。
以下では、図16を用いて、本発明の第4の実施形態について説明する。本実施形態では、部分再構成を使用し、省電力モードからの復帰時間を短縮する方法について説明する。処理フローについては、上記第1乃至第3の実施形態で説明した処理フローと同様である。上記第1乃至第3の実施形態で説明した処理との違いは、準備するコンフィグデータが、図2に示す画像処理部の1つ1つの機能をそれぞれコンフィグデータとして準備する点である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (12)
- 画像処理を行う機能ブロックを再構成可能な再構成回路を有する画像処理装置であって、
前記機能ブロックを前記再構成回路に構成するための複数の前記機能ブロックごとの構成データを記憶する第1記憶手段と、
前記第1記憶手段と比較して読み出し速度が速く、読み書き可能な第2記憶手段と、
前記複数の機能ブロックに対応する複数の構成データのうちの少なくとも1つの構成データを前記第1記憶手段から読み出して前記第2記憶手段に書き込む書込手段と、
前記第2記憶手段に書き込まれた構成データを使って前記再構成回路に機能ブロックを構成する再構成手段と
を備え、
前記画像処理装置は、前記書込手段へのクロックの供給が停止される省電力状態へ移行可能であり、
前記書込手段は、前記画像処理装置の前記省電力状態への移行によって前記書込手段へのクロックの供給が停止される前に、前記構成データを前記第1記憶手段から前記第2記憶手段に書き込むことを特徴とする画像処理装置。 - 前記画像処理装置は、前記省電力状態への移行条件にしたがって、前記省電力状態へ移行し、
前記書込手段は、前記省電力状態への前記移行条件にしたがって、前記構成データを前記第1記憶手段から前記第2記憶手段に書き込むことを特徴とする請求項1に記載の画像処理装置。 - 前記画像処理装置を前記省電力状態へ移行する指示をユーザーから受け付ける受付手段を有し、
前記指示の受け付けを前記省電力状態への前記移行条件とする請求項2に記載の画像処理装置。 - 前記再構成手段は、前記第2記憶手段に必要な前記構成データが書き込まれていなければ、前記第1記憶手段から該構成データを読み出して前記再構成回路に機能ブロックを構成することを特徴とする請求項1に記載の画像処理装置。
- 前記再構成手段は、前記第2記憶手段に必要な前記構成データが書き込まれていなければ、前記書込手段によって該構成データを前記第2記憶手段に書き込ませ、前記第2記憶手段に書き込まれた該構成データを使って前記再構成回路に機能ブロックを構成することを特徴とする請求項1に記載の画像処理装置。
- 前記再構成手段は、前記省電力状態からの復帰時に、前記少なくとも1つの構成データを使って前記再構成回路に機能ブロックを構成することを特徴とする請求項1乃至5の何れか1項に記載の画像処理装置。
- 前記画像処理装置は、省電力状態として、通常動作時よりも消費電力が少なく、前記再構成回路へ電力を供給する低電力モードを備え、
前記再構成手段は、前記低電力モードへ移行する前に、前記少なくとも1つの構成データを使って前記再構成回路に機能ブロックを構成することを特徴とする請求項1乃至6の何れか1項に記載の画像処理装置。 - 前記少なくとも1つの構成データを指定する指定手段をさらに備えることを特徴とする請求項1乃至7の何れか1項に記載の画像処理装置。
- 前記書込手段は、該第2記憶手段に既に書き込まれている前記構成データのうち、次に必要となる可能性が低い前記機能ブロックを削除して、前記少なくとも1つの構成データを前記第2記憶手段に書き込むことを特徴とする請求項1乃至8の何れか1項に記載の画像処理装置。
- 前記再構成回路は、一部の回路構成のみを部分的に再構成可能な再構成回路であることを特徴とする請求項1乃至9の何れか1項に記載の画像処理装置。
- 画像処理を行う機能ブロックを再構成可能な再構成回路と、前記機能ブロックを前記再構成回路に構成するための複数の前記機能ブロックごとの構成データを記憶する第1記憶手段と、前記第1記憶手段と比較して読み出し速度が速く、読み書き可能な第2記憶手段と、を備える画像処理装置の制御方法であって、
書込手段が、前記複数の機能ブロックに対応する複数の構成データのうちの少なくとも1つの構成データを前記第1記憶手段から読み出して前記第2記憶手段に書き込む書込工程と、
再構成手段が、前記第2記憶手段に書き込まれた構成データを使って前記再構成回路に機能ブロックを構成する再構成工程と
を含み、
前記画像処理装置は、前記書込手段へのクロックの供給が停止される省電力状態へ移行可能であり、
前記書込工程では、前記画像処理装置の前記省電力状態への移行によって前記書込手段へのクロックの供給が停止される前に、前記構成データを前記第1記憶手段から前記第2記憶手段に書き込むことを特徴とする画像処理装置の制御方法。 - 請求項1乃至10の何れか1項に記載の画像処理装置としてコンピュータを機能させるための該コンピュータで読み取り可能なプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014050533A JP6351315B2 (ja) | 2014-03-13 | 2014-03-13 | 画像処理装置、その制御方法及びプログラム |
US14/642,932 US9332151B2 (en) | 2014-03-13 | 2015-03-10 | Image processing apparatus, method of controlling the same and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014050533A JP6351315B2 (ja) | 2014-03-13 | 2014-03-13 | 画像処理装置、その制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177252A JP2015177252A (ja) | 2015-10-05 |
JP6351315B2 true JP6351315B2 (ja) | 2018-07-04 |
Family
ID=54070358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014050533A Expired - Fee Related JP6351315B2 (ja) | 2014-03-13 | 2014-03-13 | 画像処理装置、その制御方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9332151B2 (ja) |
JP (1) | JP6351315B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6681244B2 (ja) * | 2016-03-30 | 2020-04-15 | キヤノン株式会社 | 画像処理装置、その制御方法、及びプログラム |
US10579465B1 (en) * | 2018-03-29 | 2020-03-03 | Keep Security LLC | Systems and methods for self correcting secure computer systems |
US11263074B1 (en) | 2018-03-29 | 2022-03-01 | Keep Security, Llc | Systems and methods for self correcting secure computer systems |
US11669389B1 (en) | 2018-03-29 | 2023-06-06 | Keep Security, Llc | Systems and methods for secure deletion of information on self correcting secure computer systems |
JP2022138650A (ja) * | 2021-03-10 | 2022-09-26 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置およびプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7457943B2 (en) * | 2003-06-12 | 2008-11-25 | Fuji Xerox Co., Ltd. | Controller, image processing apparatus, and method of controlling execution of program |
JP3877002B2 (ja) * | 2006-01-05 | 2007-02-07 | 富士ゼロックス株式会社 | 情報処理システムおよび情報処理方法 |
JP2007251329A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | プログラマブルロジックデバイス |
JP4841533B2 (ja) * | 2007-11-14 | 2011-12-21 | 理想科学工業株式会社 | 画像読取装置 |
US20090201558A1 (en) * | 2008-02-08 | 2009-08-13 | Kabushiki Kaisha Toshiba | Image forming apparatus and control method |
JP5407631B2 (ja) * | 2009-07-21 | 2014-02-05 | 富士ゼロックス株式会社 | 回路情報生成装置、機能実行システム、及びプログラム |
JP5786434B2 (ja) | 2011-04-28 | 2015-09-30 | 富士ゼロックス株式会社 | 画像データ処理装置及びプログラム |
JP6087608B2 (ja) | 2012-12-10 | 2017-03-01 | キヤノン株式会社 | 携帯可能な装置、携帯可能な装置を制御する方法およびプログラム |
-
2014
- 2014-03-13 JP JP2014050533A patent/JP6351315B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-10 US US14/642,932 patent/US9332151B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015177252A (ja) | 2015-10-05 |
US20150264217A1 (en) | 2015-09-17 |
US9332151B2 (en) | 2016-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6308821B2 (ja) | 画像処理装置 | |
US10122883B2 (en) | Image processing apparatus including circuit configuration and method of controlling the same | |
JP6351315B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
US8745564B2 (en) | Data processing apparatus and method for controlling the apparatus | |
JP2010206704A (ja) | 画像処理装置、画像処理装置の制御方法、及び、プログラム | |
JP6370063B2 (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP2015149025A (ja) | 画像処理装置およびその制御方法、並びにプログラム | |
US20150244898A1 (en) | Image processing apparatus, method for controlling the same, and storage medium | |
US10037591B2 (en) | Information processing apparatus and method of controlling the same | |
US8582153B2 (en) | Image forming apparatus and method | |
US20160050332A1 (en) | Image processing apparatus for controlling dynamic reconfigurable apparatus, information processing method for image processing apparatus, and storage medium for storing program to achieve information processing method | |
JP5516551B2 (ja) | 画像形成システム及び画像形成制御方法 | |
JP2016076867A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
US8427660B2 (en) | Image processing apparatus, image forming apparatus, and computer readable medium storing program | |
JP2015191335A (ja) | 画像処理装置、その制御方法及びプログラム | |
JP6914027B2 (ja) | 画像形成装置、画像形成方法 | |
JP2006229712A (ja) | 画像形成装置 | |
JP2017108250A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2006352256A (ja) | プログラマブル論理回路及びその論理回路構成の再構築方法、並びにプログラム | |
JP2015139009A (ja) | 画像処理装置、その制御方法及びプログラム | |
JP5347915B2 (ja) | 画像処理装置 | |
JP2017152824A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2016136359A (ja) | 画像処理装置、その制御方法及びプログラム | |
JP2015197863A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP2018086751A (ja) | 情報処理装置、情報処理装置の制御法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6351315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |