JP2017135536A - スイッチング装置 - Google Patents

Abstract

【課題】メインスイッチング素子のターンオフ時に生じるリンギングを抑制するスナバ回路を低耐圧部品で構成する。
【解決手段】メインスイッチング素子のゲート端子とオフ電圧の間に、第１抵抗と第１スイッチング素子の直列回路と、第２抵抗と第２スイッチング素子の直列回路を並列に接続する。第１抵抗の抵抗値＜第２抵抗の抵抗値とする。メインスイッチング素子のターンオフ時には、第１スイッチング素子と第２スイッチング素子のゲート端子に接続されている
制御装置が、第１スイッチング素子を先にオンさせ、その後に第１スイッチング素子をオフさせて第２スイッチング素子をオンさせるゲート電圧を出力する。メインスイッチング素子がオフした後は、メインスイッチング素子のドレイン・ゲート間の容量と、第２抵抗によるＲＣスナバ回路が機能し、リンギングを減衰させる。
【選択図】 図１

Description

本明細書では、負荷に対する通電をオン・オフするスイッチング装置を開示する。

電源と負荷とスイッチング素子を直列に接続し、そのスイッチング素子のオン・オフを切り換えることによって負荷に対する通電をオン・オフするスイッチング装置が普及している。本明細書では、負荷に供給する電流をメイン電流といい、メイン電流をオン・オフするスイッチング素子をメインスイッチング素子という。

メインスイッチング素子をターンオフすると、メインスイッチング素子の主電極間電圧（ソース・ドレイン間電圧あるいはエミッタ・コレクタ間電圧）に電圧振動（リンギング）が発生し、メインスイッチング素子の主電極間に電源電圧以上の高電圧が印加されることがある。リンギングの発生を抑制するスナバ回路が開発されている。

特許文献１に開示されているスナバ回路は、メインスイッチング素子の主電極間を接続するコンデンサと抵抗の直列回路と、その直列回路と並列に接続されているスイッチング素子を備えている。スイッチング素子のゲート端子は、コンデンサと抵抗の接続点に接続されている。
特許文献２に開示されているスナバ回路は、メインスイッチング素子の主電極間を接続するコイルとコンデンサとダイオードの直列回路と、コンデンサとダイオードの接続点に接続されている抵抗を備えている。

特開２００９−５５６９２号公報 特開２０１５−１２７４２号公報

従来のスナバ回路は、メインスイッチング素子の主電極間を接続しており、主電極間に印加される電圧がスナバ回路に印加される。スナバ回路を構成するコンデンサ等には、主電圧間に印加される電圧に耐えられる高耐圧部品を用いる必要があり、高価な部品を必要とする。
本明細書では、主電極間電圧に耐えられる高耐圧部品を必要とせず、メインスイッチング素子のゲート電圧を制御する回路に生じる電圧（主電極間電圧に比して低い）に耐えられればよい安価な部品で構成できるスナバ回路を開示する。

メインスイッチング素子をターンオフさせるために、メインスイッチング素子のゲート端子とオフ電圧（通常は接地電圧）の間を、抵抗とスイッチング素子を介して接続する放電回路が用いられる。スイッチング素子がオンすると、メインスイッチング素子のゲート電極に帯電していた電荷が放電され、メインスイッチング素子のゲート電位がオフ電圧となり、メインスイッチング素子がターンオフする。本明細書では、単にスイッチング素子という場合は、メインスイッチング素子のゲート端子に接続されているスイッチング素子をいう。
また、メインスイッチング素子は、ドレイン・ゲート間容量（あるいはコレクタ・ゲート間容量）を内蔵している。

本明細書で開示するスイッチング装置は、メインスイッチング素子が備えている前記容量と、放電回路が備えている前記抵抗を利用してスナバ回路を構成する。

上記した放電回路は公知のものである。従来の放電回路によって、メインスイッチング素子が内蔵しているドレイン・ゲート間容量（あるいはコレクタ・ゲート間容量）と前記抵抗によって、スナバ回路が構成されるようにも思われる。しかしながら、メインスイッチング素子のゲート電圧を放電する第１抵抗の抵抗値は小さく、リンギングを減衰させることはできない。

本明細書で開示するスイッチング装置は、メインスイッチング素子と、メインスイッチング素子のゲート端子とオフ電圧の間を第１抵抗と第１スイッチング素子を介して接続する第１放電回路と、メインスイッチング素子のゲート端子とオフ電圧の間を第２抵抗と第２スイッチング素子を介して接続する第２放電回路を備えている。第１抵抗の抵抗値＜第２抵抗の抵抗値の関係にある。またこのスイッチング装置は、第１スイッチング素子のゲート端子と第２スイッチング素子のゲート端子に接続されている制御装置を備えている。メインスイッチング素子をターンオフする時には、その制御装置が、第１スイッチング素子をオンさせてからオフさせ、その第１スイッチング素子をオフさせる時までに第２スイッチング素子をオンさせるゲート電圧を出力する。

本明細書に開示する技術では、抵抗値が大きい第２抵抗が挿入されている第２放電回路を利用する。ただし、第１抵抗と第２抵抗を並列に接続するだけでは、スナバ回路にならない。抵抗値の小さな第１抵抗を通電するために、リンギングを減衰させることができないからである。さりとて、第１抵抗の抵抗値を大きくしてしまうとメインスイッチング素子のターンオフ速度が低下してしまい、スイッチング損失が増大してしまう。

本明細書に開示する技術では、第１抵抗と第２抵抗を時間的に切換えて用いる。メインスイッチング素子がターンオフするまでは、第１抵抗を介して放電するようにしてメインスイッチング素子のターンオフ速度を低下させない。メインスイッチング素子がターンオフしてリンギングが生じる期間となると、第２抵抗を介して通電するようにしてリンギングを抑止する。この切換技術によると、メインスイッチング素子が内蔵しているドレイン・ゲート間容量（あるいはコレクタ・ゲート間容量）と第２抵抗を利用してリンギングを減衰することができる。すなわち、メインスイッチング素子が持っている前記容量を利用してスナバ回路を実現することができる。メインスイッチング素子はもともと高耐圧であり、リンギングの抑制のために高耐圧とする必要はない。第２放電回路を構成する第２抵抗と第２スイッチング素子には、主電極間電圧といった大きな電圧は印加されない。低耐圧な第２抵抗と低耐圧な第２スイッチング素子を利用してスナバ回路を構成することができる。

実施例１のスイッチング装置の回路を示す。 実施例１のスイッチング装置に生じる現象を示す。 実施例２のスイッチング装置の回路を示す。 実施例２のスイッチング装置に生じる現象を示す。 実施例３のスイッチング装置の回路を示す。 実施例３のスイッチング装置が実行する制御手順を示す。 実施例４のスイッチング装置の回路を示す。 実施例４のスイッチング装置に生じる現象を示す。

以下に示す実施例の特徴を列記しておく。
（特徴１）第２抵抗の抵抗値は、第１抵抗の抵抗値よりも大きく、閾値電圧以下に低下したメインスイッチング素子のゲート電圧が振動して閾値電圧に達する抵抗値より小さい。
（特徴２）メインスイッチング素子のゲート端子とオン電圧の間を、充電用スイッチング素子と抵抗を介して接続する充電回路が設けられている。
（特徴３）充電用スイッチング素子がターンオフする時に第１スイッチング素子がターンオンする。
（特徴４）オフ電圧は接地電位である。
（特徴５）第１放電回路に第１の第２放電回路と第２の第２放電回路が加えられている。
（特徴６）第１抵抗＜第１の第２抵抗＜第２の第２抵抗の関係にある。
（特徴７）第１放電回路を有効とする期間と、第１の第２放電回路を有効とする期間と、第２の第２放電回路を有効する期間を、その順序で切り替える。
（特徴８）リンギングの周期が時間の経過の経過とともに短くなる。
（特徴９）リンギングの振幅が減衰するにつれてリンギングの周期が短くなる。
（特徴１０）前記周期に基づいて、有効とする放電回路を順に切り替える。
（特徴１１）第１放電回路にツェナ―ダイオードを挿入し、第１スイッチング素子と第２スイッチング素子のゲート端子に同じ制御電圧を印加する。メインスイッチング素子がターンオフした後は第１放電回路を無効化する。
（特徴１２）メインスイッチング素子のゲート端子に、小さな抵抗を介して放電する第１放電回路と、大きな抵抗を介して放電する第２放電回路を並列に接続する。放電初期には少なくとも第１放電回路を有効にして迅速に放電させる。メインスイッチングがオフした後に第１放電回路を無効にして第２放電回路を有効とする。

（実施例１）
図１は、実施例１のスイッチング装置６の回路を示す。このスイッチング装置６は、電源２と負荷４に直列に接続して用いる。スイッチング装置６は、メインスイッチング素子Ｓ１を備えている。メインスイッチング素子Ｓ１は、ＦＥＴとダイオードで構成されており、ＦＥＴのドレインに高電圧が印加され、ソースに低電圧が印加される向きに接続される。ダイオードは、アノードがソースに接続され、カソードがドレインに接続される向きに配置されている。ダイオードはフリーホイールダイオードとして機能する。ＦＥＴにフリーホイールダイオードが並列に接続されているという構成は、後記するスイッチング素子Ｍ１，Ｍ２，Ｍ３に共通する特徴であり、その説明を繰り返さない。負荷４は、電源２とメインスイッチング素子Ｓ１の間に接続してもよいし、メインスイッチング素子Ｓ１と接地点の間に接続してもよい。

メインスイッチング素子Ｓ１のゲート端子は、抵抗Ｒ３と充電用スイッチング素子Ｍ３を介して、Ｖｃｃ電圧に接続されている。Ｖｃｃ電圧は、メインスイッチング素子Ｓ１のゲートに印加するとメインスイッチング素子Ｓ１がオンする電圧に維持されている。Ｖｃｃ電圧とゲート端子を接続する配線を、充電回路８という。
メインスイッチング素子Ｓ１のゲート端子は、第１抵抗Ｒ１と第１スイッチング素子Ｍ１を介して、接地電圧に接続されている。接地電圧をメインスイッチング素子Ｓ１のゲートに印加するとメインスイッチング素子Ｓ１がオフする。接地電圧はオフ電圧である。第１抵抗Ｒ１と第１スイッチング素子Ｍ１を介してゲート端子と接地電圧を接続する配線を第１放電回路１０という。
メインスイッチング素子Ｓ１のゲート端子は、第２抵抗Ｒ２と第２スイッチング素子Ｍ２を介して、接地電圧に接続されている。第２抵抗Ｒ２と第２スイッチング素子Ｍ２を介してゲート端子と接地電圧を接続する配線を第２放電回路１２という。

第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２と充電用スイッチング素子Ｍ３の夫々のゲート端子には制御装置１４が接続されている。制御装置１４は、夫々のゲート端子に、ハイとローの間で変化する電圧を印加する。第１スイッチング素子Ｍ１はｎチャネルであり、ゲート端子に印加される電圧Ｖｉｎ１がハイであれば第１スイッチング素子Ｍ１がオンし、Ｖｉｎ１がローであれば第１スイッチング素子Ｍ１がオフする。第２スイッチング素子Ｍ２もｎチャネルであり、ゲート端子に印加される電圧Ｖｉｎ２がハイであれば第２スイッチング素子Ｍ２がオンし、Ｖｉｎ２がローであれば第２スイッチング素子Ｍ２がオフする。充電用スイッチング素子Ｍ３はｐチャネルであり、ゲート端子に印加される電圧Ｖｉｎ３がローであれば充電用スイッチング素子Ｍ３がオンし、Ｖｉｎ３がハイであれば充電用スイッチング素子Ｍ３がオフする。

図２に、メインスイッチング素子Ｓ１をターンオフする際に、制御装置１４が出力するＶｉｎ１とＶｉｎ２とＶｉｎ３の時間変化を示す。タイミングｔ１以前は、Ｖｉｎ１とＶｉｎ２がローであるために第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２はオフしており、Ｖｉｎ３がローであるために充電用スイッチング素子Ｍ３はオンしている。この状態ではメインスイッチング素子Ｓ１のゲート電圧はＶｃｃであるためにメインスイッチング素子Ｓ１がオンし、負荷４に通電される。
タイミングｔ１はターンオフタイミングであり、このタイミングでＶｉｎ３がハイに反転して充電用スイッチング素子Ｍ３がオフし、Ｖｉｎ１がハイに反転して第１スイッチング素子Ｍ１がオンする。すると、メインスイッチング素子Ｓ１のゲートに帯電していた電電荷が第１抵抗Ｒ１を介して放電され、ゲート電圧は低下していく。図２のＶｇは、メインスイッチング素子Ｓ１のゲート電圧を示しており、タイミングｔ１以降は低下する。タイミングｔ２は、メインスイッチング素子Ｓ１のゲート電圧Ｖｇが閾値Ｖｔｈに低下したタイミングを示しており、このタイミングｔ２でメインスイッチング素子Ｓ１はオフとなる。それによってメインスイッチング素子Ｓ１の主電極間（ドレイン・ソース間）電圧が上昇する。図２のＶｄｓは、メインスイッチング素子Ｓ１の主電極間電圧を示しており、Ｖ０は電源電圧である。メインスイッチング素子Ｓ１がオフしたタイミングｔ２の直後には、寄生インダクタンス等の影響によって生じたリンギング（電圧振動）が電源電圧Ｖ０に重畳し、メインスイッチング素子Ｓ１の主電極間電圧Ｖｄｓが電源電圧Ｖ０以上に上昇する時間帯が生じる。リンギングは好ましい現象でなく、急速に減衰させることが好ましい。
なお、タイミングｔ１とｔ２の間に、ゲート電圧Ｖｇが一定に維持される時間帯が存在しているが、ミラー期間中に生じる事象である。

図１の回路では、メインスイッチング素子Ｓ１のドレイン・ゲート間容量と第１抵抗Ｒ１の直列回路が、メインスイッチング素子Ｓ１のドレイン・ソース間を接続しており、その直列回路がリンギングを減衰させるように作用する。しかしながら、第１抵抗Ｒ１の抵抗値は、ゲート電圧Ｖｇを速やかに低下させるために小さな値である必要があり、リンギングを減衰させるには小さすぎる。第１抵抗Ｒ１では、リンギングを実効的に減衰させることはできない。

本実施例では、メインスイッチング素子Ｓ１がオフしたタイミングｔ２に続くタイミングｔ３で、第１スイッチング素子Ｍ１をオフして第２スイッチング素子Ｍ２をオンする。すなわち、タイミングｔ３以降は、メインスイッチング素子Ｓ１のゲート端子を第２抵抗Ｒ２を介して接地電圧に接続する。タイミングｔ３以降は、第１放電回路１０を無効化して第２放電回路６を有効とする。第２抵抗Ｒ２は、メインスイッチング素子Ｓ１のターンオフ速度に影響しないために、リンギングの減衰に有効な抵抗値のものを使用することができる。第１抵抗Ｒ１の抵抗値＜第２抵抗Ｒ２の抵抗値の関係とすることができる。

メインスイッチング素子Ｓ１の主電極間電圧Ｖｄｓにリンギングが生じると、メインスイッチング素子Ｓ１のドレイン・ゲート間に形成されている容量によって、メインスイッチング素子Ｓ１のゲート電圧Ｖｇも振動する。第２抵抗Ｒ２が大きいほど、メインスイッチング素子Ｓ１のゲート電圧Ｖｇの振動振幅は大きくなる。第２抵抗Ｒ２があまりに大きいと、閾値電圧Ｖｔｈ以下に低下したゲート電圧が、前記した電圧振動によって、再び閾値電圧Ｖｔｈ以上に上昇してしまう。すると、メインスイッチング素子Ｓ１が意図に反してオンしてしまう。第２抵抗Ｒ２の抵抗値は、閾値電圧Ｖｔｈ以下に低下したゲート電圧が電圧振動によって再び閾値電圧Ｖｔｈ以上に上昇してしまう抵抗値よりは小さくしておく必要がある。その制約があっても、第１抵抗Ｒ１の抵抗値＜第２抵抗Ｒ２の抵抗値の関係にすることができ、第２抵抗Ｒ２によってメインスイッチング素子Ｓ１の主電極間電圧Ｖｄｓに生じるリンギングを急速に減速させることができる。

図２に示すＶｄｓ（主電極間電圧）のグラフの実線は、タイミングｔ３において第１放電回路１０を無効化して第２放電回路１２を有効化した場合の変化を示す。それに対して破線は、タイミングｔ３以降も第１放電回路１０のみを有効とした場合の変化を示す。明らかに、第１放電回路１０を無効化して第２放電回路１２を有効化することによって、リンギング（電圧振動）が速やかに減衰する。

メインスイッチング素子Ｓ１の主電極間電圧がリンギングすると、メインスイッチング素子Ｓ１のドレイン・ゲート間容量によってゲート電圧Ｖｇも振動する。グラフＶｇの実線は、タイミングｔ３において第１放電回路１０を無効化して第２放電回路１２を有効化した場合のＶｇの変化を示す。それに対して、破線は、タイミングｔ３以降も第１放電回路１０のみを有効とした場合のＶｇの変化を示す。この実施例では、タイミングｔ３以降は、メインスイッチング素子Ｓ１のゲート端子を、大きな抵抗値を持つ第２抵抗Ｒ２を介して接地するために、ゲート電圧Ｖｇの振動振幅が大きくなる。本実施例では、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達することがない大きさの抵抗値を持つものを第２抵抗Ｒ２に利用する。そのために、メインスイッチング素子Ｓ１が意図しないタイミングでオンすることはない。また上記制約の第２抵抗Ｒ２でも、第１抵抗Ｒ１より高抵抗であり、リンギングを十分に減衰させることができる。

第２スイッチング素子Ｍ２は、第１スイッチング素子Ｍ１をオンするタイミングｔ１からオフするタイミングｔ３までの間にオンさせればよい。すなわち、ｔ３まで待ってオンする必要はなく、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２の双方がオンする期間が存在していてもよい。すくなくともリンギングを減衰させる必要がある期間に第１スイッチング素子Ｍ１がオフして第２スイッチング素子Ｍ２がオンしている期間があれば、第２抵抗Ｒ２の大きな抵抗値を利用してリンギングを減衰させることができる。それに先立って、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２の双方がオンする期間が存在していても格別の不都合は存在しない。メインスイッチング素子Ｓ１のゲート電圧は第１抵抗Ｒ１を介して速やかに放電されるので、第２放電回路１２が有効化されていても問題はない。

（実施例２）
以下では、説明済みの実施例と相違する点のみを説明する。図２に示す実施例２のスイッチング装置１８では、メインスイッチング素子Ｓ１のゲート端子と接地電圧の間に、第２の第２放電回路１２−２が付加されている。第２の第２放電回路１２−２は、第２の第２抵抗Ｒ２−２と第２の第２スイッチング素子Ｍ２−２の直列回路で構成されている。それとの対比から、本実施例の説明では、第１の第２放電回路１２−１、第１の第２抵抗Ｒ２−１、第１の第２スイッチング素子Ｍ２−１の名称と符号を用いる。抵抗値に関しては下記の関係にある。
第１抵抗Ｒ１＜第１の第２抵抗Ｒ２−１＜第２の第２抵抗Ｒ２−２

本実施例では、タイミングｔ１で充電用スイッチング素子Ｍ３をオフした後は、下記の順で放電用スイッチング素子のオン・オフを切り換える。
ｔ１〜ｔ３：第１スイッチング素子Ｍ１のみをオンし、第１放電回路１０のみを有効とする。この間に、メインスイッチング素子Ｓ１のゲート電圧Ｖｇは閾値Ｖｔｈ以下に低下してオフする。ｔ３は、メインスイッチング素子Ｓ１のゲート電圧Ｖｇが閾値Ｖｔｈに低下するタイミングｔ２以降に設定されている。
ｔ３〜ｔ４：第１の第２スイッチング素子Ｍ２−１のみをオンし、第１の第２放電回路１２−１のみを有効とする。第１の第２抵抗Ｒ２−１によってリンギングを減衰させる。
ｔ４〜：第２の第２スイッチング素子Ｍ２−２のみをオンし、第２の第２放電回路１２−２のみを有効とする。第２の第２抵抗Ｒ２−２によってリンギングを減衰させる。

第２放電回路１２に挿入されている抵抗は、その抵抗値が高いほど主電極間電圧Ｖｄｓのリンギングを急速に減衰させる。反面、抵抗値が高いほどゲート電圧Ｖｇに生じる電圧変動の振幅が増大する。前者に着目して抵抗値を大きくすると、後者によって閾値電圧Ｖｔｈ以下に低下したゲート電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象が生じる可能性がある。ゲート電圧Ｖｇに生じる電圧変動の振幅は、主電極間電圧Ｖｄｓのリンギングが減衰するにつれて減少する。従って、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象を生じさせない抵抗値の最大値も、主電極間電圧Ｖｄｓのリンギングが減衰するにつれて上昇する。ｔ３〜ｔ４の期間とｔ４〜の期間を比較すると、前者では主電極間電圧Ｖｄｓのリンギングが大きく、後者では主電極間電圧Ｖｄｓのリンギングが小さい関係にある。閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象を生じさせない抵抗値の最大値は、前者の期間で小さく、後者の期間で大きい。本実施例では、上記の知見に従って、第１の第２抵抗Ｒ２−１の抵抗値＜第２の第２抵抗Ｒ２−２の関係に設定している。夫々の抵抗値は、夫々の期間における主電極間電圧Ｖｄｓのリンギングの大きさに基づいて設定されており、夫々の期間で閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象を生じさせない抵抗値以下に設定されている。

実施例２のスイッチング装置１８によると、実施例１よりもリンギングを高速度で減衰させることができる。

（実施例３）
図５に示す実施例３では、振幅検出装置２２が付加されている。実施例２では、予め定められているタイミングｔ１，ｔ３，ｔ４でスイッチング素子Ｍ１，Ｍ２−１，Ｍ２−２，Ｍ３のゲート電圧を切り換えるが、実施例３ではリンギングが減衰してゆくのに追従してスイッチング素子Ｍ１，Ｍ２−１，Ｍ２−２のゲート電圧を切り換える。

図６は、実施例３の制御装置１４が実施する処理手順を示し、ステップＳ２は、タイミングｔ１において充電用スイッチング素子Ｍ３をオフし、第１スイッチング素子Ｍ１をオンして第１放電回路１０を有効化するのに対応する。すると、メインスイッチング素子Ｓ１のゲート電圧Ｖｇが低下してタイミングｔ２において閾値Ｖｔｈ以下となり、メインスイッチングＳ１がオフする。その後にリンギングが発生する。ステップＳ４は、タイミングｔ２に対応する。

主電極間電圧Ｖｄｓに生じるリンギングの振幅は周期に対応することがわかっている。周期が長いほど振幅が大きい。ステップＳ６では、周期を検出して所定周期と比較する。リンギングの振幅（大きさ）を所定の振幅と比較するのに等しい。
振幅が大きい場合（タイミングｔ３〜ｔ４の期間では通常振幅が大きい）、Ｓ８の処理を実行する。この場合は小さい方の第２抵抗（この場合は第１の第２抵抗Ｒ２−１）を利用してリンギングを減衰させる。主電極間電圧Ｖｄｓのリンギング振幅が大きい場合に、大きな第２抵抗（この場合は第２の第２抵抗Ｒ２−２）を利用すると、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象が生じる可能性があるからである。本実施例では、ステップＳ６とＳ８の処理によって、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象が生じないようにしている。

主電極間電圧Ｖｄｓのリンギング振幅が小さい場合（ｔ４〜の期間では通常振幅が小さい）、Ｓ１２の処理を実行する。この場合は大きい方の第２抵抗（この場合は第２の第２抵抗Ｒ２−２）を利用してリンギングを急速に減衰させる。この場合は、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象が生じないので、大きな抵抗値によってリンギングを急速に減衰させる。

（実施例４）
図７の実施例４のスイッチング装置２４では、第１放電回路１０にツェナーダイオードＺＤ１を挿入する。代わりに、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２のゲート端子には、共通のゲート電圧を印加する。制御装置１４の構成を簡単化することができる。
図８に示すように、制御装置１４は、タイミングｔ１において、充電用スイッチング素Ｍ３をオフし、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２をオンする。

タイミングｔ１以降はメインスイッチング素子Ｓ１のゲート電圧Ｖｇは放電によって低下していく。放電初期にはゲート電圧Ｖｇが高く、ツェナーダイオードＺＤ１が降伏する。放電初期には、第１抵抗Ｒ１を介してゲート電圧Ｖｇは高速度で低下する。ツェナーダイオードＺＤ１の降伏電圧Ｖｃは閾値電圧Ｖｔｈよりも低く、ゲート電圧Ｖｇは第１抵抗Ｒ１を介して放電し、高速度で閾値電圧Ｖｔｈ以下に低下する。この期間も第２放電回路１２が有効になっているが、第２抵抗Ｒ２の抵抗値が大きいので、ゲート電圧Ｖｇの低下速度にはほとんど影響しない。抵抗値の小さな第１放電回路１０が実質的な放電回路となる。

ゲート電圧Ｖｇが降伏電圧Ｖｃ以下に低下すると、それ以降はツェナーダイオードＺＤ１によって第１放電回路１０が無効化され、第２放電回路１２のみが有効となる。抵抗値が大きい第２抵抗Ｒ２を利用してリンギングを急速に減衰させる。ここでも、第２抵抗Ｒ２の抵抗値は、閾値電圧Ｖｔｈ以下に低下した電圧Ｖｇが再び閾値電圧Ｖｔｈに達する現象が生じないという制約下に置かれている。それでも第１抵抗より高抵抗であり、リンギングを急速に減衰させる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：電源
４：負荷
６，１８，２０，２４：スイッチング装置
８：充電回路
１０：第１放電回路
１２：第２放電回路
１２−１：第１の第２放電回路
１２−２：第２の第２放電回路
１４：制御装置
２２：振幅検出回路
Ｓ１：メインスイッチグ素子
Ｒ１：第１抵抗
Ｍ１：第１スイッチング素子
Ｒ２：第２抵抗
Ｍ２：第２スイッチング素子
Ｒ２−１：第１の第２抵抗
Ｍ２−１：第１の第２スイッチング素子
Ｒ２−２：第２の第２抵抗
Ｍ２−２：第２の第２スイッチング素子
ＺＤ１：ツェナーダイオード
Ｖｄｓ：主電極間電圧
Ｖｇ：メインスイッチング素子のゲート電位
Ｖｉｎ１：第１スイッチング素子のゲート電位
Ｖｉｎ２：第２スイッチング素子のゲート電位
Ｖｉｎ２−１：第１の第２スイッチング素子のゲート電位
Ｖｉｎ２−２：第２の第２スイッチング素子のゲート電位
Ｖｉｎ３：充電用スイッチング素子のゲート電位

Claims (1)

1. メインスイッチング素子と、
   前記メインスイッチング素子のゲート端子とオフ電圧の間を第１抵抗と第１スイッチング素子を介して接続する第１放電回路と、
   前記メインスイッチング素子の前記ゲート端子とオフ電圧の間を第２抵抗と第２スイッチング素子を介して接続する第２放電回路と、
   前記第１スイッチング素子のゲート端子と前記第２スイッチング素子のゲート端子に接続されている制御装置を備えており、
   前記第１抵抗の抵抗値＜前記第２抵抗の抵抗値であり、
   前記メインスイッチング素子のターンオフ時に、前記制御装置が、前記第１スイッチング素子をオンさせてからオフさせ、前記第１スイッチング素子をオフさせる時までに前記第２スイッチング素子をオンさせるゲート電圧を出力する、
   スイッチング装置。

Images