JP2017131076A - モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 - Google Patents
モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 Download PDFInfo
- Publication number
- JP2017131076A JP2017131076A JP2016010533A JP2016010533A JP2017131076A JP 2017131076 A JP2017131076 A JP 2017131076A JP 2016010533 A JP2016010533 A JP 2016010533A JP 2016010533 A JP2016010533 A JP 2016010533A JP 2017131076 A JP2017131076 A JP 2017131076A
- Authority
- JP
- Japan
- Prior art keywords
- gate signal
- switching element
- signal generation
- generation logic
- terminal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】コイル電流歪みを精度良く補正する。【解決手段】ブラシレスモータ３０１のコイル端子３１３に接続され、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とを有するブリッジ回路３０２と、コイル端子に印加する端子電圧指令値と搬送波とに基づいて、パルス幅変調ＰＷＭ信号を生成するパルス幅変調ＰＷＭ部３０３と、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル端子の電圧が所定レベルより大きいか否かを判定して、電圧判定信号を生成する端子電圧判定３０４と、パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理又は第２のゲート信号生成論理に従って、上側アームのスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アームのスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成部３０５と、を備える。【選択図】図２
Description
本発明は、モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置に関する。
従来、モータ駆動装置としては、ブラシレスモータを回転駆動するために、モータのコイル端子にパルス幅変調（ＰＷＭ：Pulse Wide Modulation）した電圧を印加するものが知られている。
従来のモータ駆動装置にあっては、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にＯＮすることに起因して、電源と接地ＧＮＤとの間が短絡することを防止する目的で短絡防止期間（デッドタイム）ｔｄが設けられている。
短絡防止期間では、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にＯＦＦ期間になる。
ここで、図１７を参照して、短絡防止期間におけるコイル電流ｉｘの方向に対する、ブリッジ回路内の電流経路、及び端子電圧Ｖｘについて説明する。
コイル電流ｉｘが正のときは、電流は接地から下側アームのダイオード３２６Ｌを通ってコイル３１２へ流れる。このとき、端子電圧ＶｘはＧＮＤレベルになる。
一方、コイル電流ｉｘが負のときは、コイル３１２から上側アームのダイオード３２６Ｈを通って電源へ流れる。このとき、端子電圧ＶｘはＶｃｃレベルになる。
つまり、同じ電圧指令値に基づいて生成された同一のゲート信号であっても、コイル電流ｉｘの方向により端子電圧Ｖｘに差異が生じる現象が発生する。
この現象は、上記電圧指令と実際の端子電圧の誤差の原因となり、さらにコイル電流の歪みの原因となり、この結果としてモータの回転変動の原因となるという課題があることが知られている。
なお、ゲート信号のＯＮ／ＯＦＦ状態（Ｓｔａｔｅ）がＨｏｎ、及びＬｏｎのときは、電流方向による端子電圧の差異は生じないため、考慮する必要はない。
この課題に対して、例えば特許文献１には、コイル電流値を検出して、その値から検出したコイル電流の向きに応じて、上記上側アームのスイッチング素子、及び下側アームのスイッチング素子を駆動するための駆動論理、つまりゲート信号の生成方法を切り替えることにより、上記コイル電流の歪みを補正するという技術が開示されている。
特許文献１にあっては、ゲート信号生成論理を切り替える判定において、コイル電流の値を検出する第１の手法と、コイル電流の方向のみを検出する第２の手法を用いている。
従来のモータ駆動装置にあっては、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にＯＮすることに起因して、電源と接地ＧＮＤとの間が短絡することを防止する目的で短絡防止期間（デッドタイム）ｔｄが設けられている。
短絡防止期間では、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にＯＦＦ期間になる。
ここで、図１７を参照して、短絡防止期間におけるコイル電流ｉｘの方向に対する、ブリッジ回路内の電流経路、及び端子電圧Ｖｘについて説明する。
コイル電流ｉｘが正のときは、電流は接地から下側アームのダイオード３２６Ｌを通ってコイル３１２へ流れる。このとき、端子電圧ＶｘはＧＮＤレベルになる。
一方、コイル電流ｉｘが負のときは、コイル３１２から上側アームのダイオード３２６Ｈを通って電源へ流れる。このとき、端子電圧ＶｘはＶｃｃレベルになる。
つまり、同じ電圧指令値に基づいて生成された同一のゲート信号であっても、コイル電流ｉｘの方向により端子電圧Ｖｘに差異が生じる現象が発生する。
この現象は、上記電圧指令と実際の端子電圧の誤差の原因となり、さらにコイル電流の歪みの原因となり、この結果としてモータの回転変動の原因となるという課題があることが知られている。
なお、ゲート信号のＯＮ／ＯＦＦ状態（Ｓｔａｔｅ）がＨｏｎ、及びＬｏｎのときは、電流方向による端子電圧の差異は生じないため、考慮する必要はない。
この課題に対して、例えば特許文献１には、コイル電流値を検出して、その値から検出したコイル電流の向きに応じて、上記上側アームのスイッチング素子、及び下側アームのスイッチング素子を駆動するための駆動論理、つまりゲート信号の生成方法を切り替えることにより、上記コイル電流の歪みを補正するという技術が開示されている。
特許文献１にあっては、ゲート信号生成論理を切り替える判定において、コイル電流の値を検出する第１の手法と、コイル電流の方向のみを検出する第２の手法を用いている。
しかしながら、上記第１の手法では、一般にアナログデジタル変換器を用いるが、サンプリングの間隔や変換時間が長く、実際のコイル電流の方向が切り替わってから、モータ駆動装置が検知するまで大きな遅延が生じるといった問題があった。
一方、上記第２の手法では、例えばコイルと直列に挿入したシャント抵抗と、その両端の電圧差の正負を検出するコンパレータにより構成されるが、コンパレータのオフセットずれや、スイッチング素子の動作等に起因する電流ノイズの影響により、コイル電流に係る方向変化のタイミングを精度良く検出することができないといった問題があった。
第１の手法及び第１の手法の何れも、コイル電流に係る方向変化のタイミング検出に遅れや、精度の悪化の可能性があり、その結果として、補正の精度が悪化するといった問題があった。
本発明は、上記に鑑みてなされたもので、その目的としては、ブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流歪みを精度良く補正することにある。
一方、上記第２の手法では、例えばコイルと直列に挿入したシャント抵抗と、その両端の電圧差の正負を検出するコンパレータにより構成されるが、コンパレータのオフセットずれや、スイッチング素子の動作等に起因する電流ノイズの影響により、コイル電流に係る方向変化のタイミングを精度良く検出することができないといった問題があった。
第１の手法及び第１の手法の何れも、コイル電流に係る方向変化のタイミング検出に遅れや、精度の悪化の可能性があり、その結果として、補正の精度が悪化するといった問題があった。
本発明は、上記に鑑みてなされたもので、その目的としては、ブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流歪みを精度良く補正することにある。
請求項１記載の発明は、上記課題を解決するため、モータのコイル端子に接続され、上側アームのスイッチング素子と下側アームのスイッチング素子とを有するブリッジ回路と、 前記コイル端子に印加する端子電圧指令値と搬送波とに基づいて、パルス幅変調ＰＷＭ信号を生成するパルス幅変調ＰＷＭ手段と、前記上側アームのスイッチング素子と前記下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、前記コイル端子の電圧が所定レベルより大きいか否かを判定して、電圧判定信号を生成する端子電圧判定手段と、前記パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は前記第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、前記上側アームのスイッチング素子をオンオフする上側ゲート信号を生成するとともに、前記下側アームのスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成手段と、を備え、前記ゲート信号生成手段は、前記電圧判定信号が表す電圧判定結果に応じて、前記第１のゲート信号生成論理と前記第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とする。
本態様によれば、モータ駆動装置のブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流歪みを精度良く補正することができる。
以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、ブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流の波形に歪みが生じるコイル電流歪みを精度良く補正するために、以下の構成を有する。
すなわち、本発明のモータ駆動装置は、モータのコイル端子に接続され、上側アームのスイッチング素子と下側アームのスイッチング素子とを有するブリッジ回路と、コイル端子に印加する端子電圧指令値と搬送波とに基づいて、パルス幅変調ＰＷＭ信号を生成するパルス幅変調ＰＷＭ手段と、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル端子の電圧が所定レベルより大きいか否かを判定して、電圧判定信号を生成する端子電圧判定手段と、パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、上側アームのスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アームのスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成手段と、を備え、ゲート信号生成手段は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とする。
以上の構成を備えることにより、モータ駆動装置のブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
本発明は、ブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流の波形に歪みが生じるコイル電流歪みを精度良く補正するために、以下の構成を有する。
すなわち、本発明のモータ駆動装置は、モータのコイル端子に接続され、上側アームのスイッチング素子と下側アームのスイッチング素子とを有するブリッジ回路と、コイル端子に印加する端子電圧指令値と搬送波とに基づいて、パルス幅変調ＰＷＭ信号を生成するパルス幅変調ＰＷＭ手段と、上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル端子の電圧が所定レベルより大きいか否かを判定して、電圧判定信号を生成する端子電圧判定手段と、パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、上側アームのスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アームのスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成手段と、を備え、ゲート信号生成手段は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とする。
以上の構成を備えることにより、モータ駆動装置のブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
＜画像形成装置の構成＞
図１は、第１の実施形態に係る画像形成装置２００の概略構成を例示する図である。
図１に示すように、画像形成装置２００は、自動原稿送り装置（ＡＤＦ）１４０、画像読取部１３０、画像形成部１１０、書き込みユニット１２０、給紙ユニット１５０を有する。
ＡＤＦ１４０は、原稿給紙台上に積載された原稿を、一枚ずつ画像読取部１３０のコンタクトガラス１１上に搬送し、画像データが読み取られた後に排紙トレイ上に排出する。
画像読取部１３０は、原稿が載置されるコンタクトガラス１１、露光ランプ４１、第１ミラー４２、第２ミラー４３、第３ミラー４４、レンズ４５、ＣＣＤ４６を有する。露光ランプ４１、第１ミラー４２、第２ミラー４３及び第３ミラー４４は、一定速度で移動しながら原稿を走査し、原稿からの反射光がレンズ４５を介してＣＣＤ４６の受光面に結像されて光電変換される。
図１は、第１の実施形態に係る画像形成装置２００の概略構成を例示する図である。
図１に示すように、画像形成装置２００は、自動原稿送り装置（ＡＤＦ）１４０、画像読取部１３０、画像形成部１１０、書き込みユニット１２０、給紙ユニット１５０を有する。
ＡＤＦ１４０は、原稿給紙台上に積載された原稿を、一枚ずつ画像読取部１３０のコンタクトガラス１１上に搬送し、画像データが読み取られた後に排紙トレイ上に排出する。
画像読取部１３０は、原稿が載置されるコンタクトガラス１１、露光ランプ４１、第１ミラー４２、第２ミラー４３、第３ミラー４４、レンズ４５、ＣＣＤ４６を有する。露光ランプ４１、第１ミラー４２、第２ミラー４３及び第３ミラー４４は、一定速度で移動しながら原稿を走査し、原稿からの反射光がレンズ４５を介してＣＣＤ４６の受光面に結像されて光電変換される。
ＣＣＤ４６によって光電変換された画像データは、画像処理回路でＡ／Ｄ変換された後に画像処理回路によって各種の画像処理（γ補正、色変換、画像分離、階調補正等）が施される。
書き込みユニット１２０は、それぞれイエロー（ｙ）、マゼンタ（ｍ）、シアン（ｃ）、ブラック（ｋ）の静電潜像を形成する露光装置４７ｙ、４７ｍ、４７ｃ、４７ｋを有する。ユーザが原稿画像の複写を指示した場合や、プリンタとして画像の印刷を指示した場合には、書き込みユニット１２０が色毎に感光ドラムに画像に対応する静電潜像を形成する。
書き込みユニット１２０は、それぞれイエロー（ｙ）、マゼンタ（ｍ）、シアン（ｃ）、ブラック（ｋ）の静電潜像を形成する露光装置４７ｙ、４７ｍ、４７ｃ、４７ｋを有する。ユーザが原稿画像の複写を指示した場合や、プリンタとして画像の印刷を指示した場合には、書き込みユニット１２０が色毎に感光ドラムに画像に対応する静電潜像を形成する。
画像形成装置２００には、各色のトナー画像が形成される４つの感光体ユニット１３ｙ、１３ｍ、１３ｃ、１３ｋが、中間転写ベルト１４の搬送方向に沿って並設されている。各感光体ユニット１３ｙ、１３ｍ、１３ｃ、１３ｋには、感光体ドラム２７ｙ、２７ｍ、２７ｃ、２７ｋと、帯電装置４８ｙ、４８ｍ、４８ｃ、４８ｋ、現像装置１６ｙ、１６ｍ、１６ｃ、１６ｋ、クリーニング装置４９ｙ、４９ｍ、４９ｃ、４９ｋがそれぞれ設けられている。以下では、色を表す符号ｙ、ｍ、ｃ、ｋを省略して説明する。
書き込みユニット１２０の露光装置４７は、例えば発光ダイオード（ＬＥＤ）アレイとレンズアレイからなるＬＥＤ書込み方式で露光する。露光装置４７は、各色に光電変換された画像データに応じてＬＥＤを発光して感光体ドラム２７上に静電潜像を形成する。
書き込みユニット１２０の露光装置４７は、例えば発光ダイオード（ＬＥＤ）アレイとレンズアレイからなるＬＥＤ書込み方式で露光する。露光装置４７は、各色に光電変換された画像データに応じてＬＥＤを発光して感光体ドラム２７上に静電潜像を形成する。
現像装置１６は、現像剤を担持して回転する現像ローラが、感光体ドラム２７上に形成された静電潜像にトナーを供給し、各色のトナー像を形成する。
感光体ドラム２７に形成された各色のトナー像は、感光体ドラム２７と中間転写ベルト１４とが接する一次転写位置で、中間転写ベルト１４上に重ねて転写される。
感光体ドラム２７に中間転写ベルト１４を介して対向する位置には、中間転写ローラ２６が設けられている。中間転写ローラ２６は、それぞれ中間転写ベルト１４の内周面に当接され、中間転写ベルト１４を各感光体の表面に接触させる。中間転写ローラ２６は、電圧が印加されることで、感光体ドラム２７のトナー像を中間転写ベルト１４に転写するための中間転写電界が形成される。中間転写電界により、中間転写ベルト１４上にトナー画像が転写される。各色のトナー画像は重畳して転写され、フルカラートナー画像が中間転写ベルト１４に形成される。
中間転写ベルト１４上に形成されたトナー画像が二次転写ローラ１８の位置に達するタイミングで、記録紙５３が二次転写ローラ１８と斥力ローラ１７との間の二次転写位置５０に到達するように給紙搬送され、トナー画像が記録紙５３に二次転写される。
感光体ドラム２７に形成された各色のトナー像は、感光体ドラム２７と中間転写ベルト１４とが接する一次転写位置で、中間転写ベルト１４上に重ねて転写される。
感光体ドラム２７に中間転写ベルト１４を介して対向する位置には、中間転写ローラ２６が設けられている。中間転写ローラ２６は、それぞれ中間転写ベルト１４の内周面に当接され、中間転写ベルト１４を各感光体の表面に接触させる。中間転写ローラ２６は、電圧が印加されることで、感光体ドラム２７のトナー像を中間転写ベルト１４に転写するための中間転写電界が形成される。中間転写電界により、中間転写ベルト１４上にトナー画像が転写される。各色のトナー画像は重畳して転写され、フルカラートナー画像が中間転写ベルト１４に形成される。
中間転写ベルト１４上に形成されたトナー画像が二次転写ローラ１８の位置に達するタイミングで、記録紙５３が二次転写ローラ１８と斥力ローラ１７との間の二次転写位置５０に到達するように給紙搬送され、トナー画像が記録紙５３に二次転写される。
記録紙５３は、第１トレイ２２ａ、第２トレイ２２ｂ、第３トレイ２２ｃ、第４トレイ２２ｄの何れかから給紙される。各給紙トレイ２２ａ〜２２ｄは、内部に収容された記録紙５３を一番上から順次給紙する給紙ローラ２８、給紙された記録紙５３を個々に分離してから搬送路２３に送り出す分離ローラ３１、複数の搬送ローラ対２９を有する。
搬送ローラ対２９は、給紙トレイ２２から搬送される記録紙５３を後段の搬送ローラ対２９、画像形成部１１０の給紙路３２に向けて送り出す。給紙路３２に送り込まれた記録紙５３は、その先端がレジストセンサ５１によって検出された後、レジストローラ３３に突き当てられて一端停止する。レジストローラ３３は、挟み込んだ記録紙５３を所定のタイミングで二次転写位置５０に送り込む。所定のタイミングは、中間転写ベルト１４に形成されたフルカラートナー画像が二次転写位置５０に搬送されるタイミングである。
搬送ローラ対２９は、給紙トレイ２２から搬送される記録紙５３を後段の搬送ローラ対２９、画像形成部１１０の給紙路３２に向けて送り出す。給紙路３２に送り込まれた記録紙５３は、その先端がレジストセンサ５１によって検出された後、レジストローラ３３に突き当てられて一端停止する。レジストローラ３３は、挟み込んだ記録紙５３を所定のタイミングで二次転写位置５０に送り込む。所定のタイミングは、中間転写ベルト１４に形成されたフルカラートナー画像が二次転写位置５０に搬送されるタイミングである。
記録紙５３は、二次転写ローラ１８と斥力ローラ１７との間の二次転写位置５０で、中間転写ベルト１４上のフルカラートナー画像が転写され、搬送ベルト２４によって定着装置１９まで搬送される。
定着装置１９は、加熱ローラ２５、加圧ローラ１２を有し、記録紙５３を加熱及び加圧することで、フルカラートナー画像を記録紙５３上に定着させる。定着装置１９によりフルカラートナー画像が定着された記録紙５３は、排紙トレイ２１上に排出される。
定着装置１９は、加熱ローラ２５、加圧ローラ１２を有し、記録紙５３を加熱及び加圧することで、フルカラートナー画像を記録紙５３上に定着させる。定着装置１９によりフルカラートナー画像が定着された記録紙５３は、排紙トレイ２１上に排出される。
画像形成装置２００では、例えば給紙ローラ２８、搬送ローラ対２９、感光体ドラム２７等を駆動させるためにステッピングモータ（以下、「ＳＴＭ」という）が用いられており、これらのＳＴＭがＤＣモータ（以下、「ＤＣＭ」という）への置き換え対象となる。ＳＴＭを置き換えるＤＣＭとしては、例えばブラシ付きＤＣモータ、ブラシレスＤＣモータ等がある。
なお、画像形成装置２００として、電子写真方式で画像を記録紙５３に形成する画像形成装置を例示したが、インク滴を吐出して画像を形成するインクジェット方式等の他の画像形成方式で画像を形成する画像形成装置であっても良い。
なお、画像形成装置２００として、電子写真方式で画像を記録紙５３に形成する画像形成装置を例示したが、インク滴を吐出して画像を形成するインクジェット方式等の他の画像形成方式で画像を形成する画像形成装置であっても良い。
＜第１実施形態＞
図２を参照して、本発明の第１実施形態に係るモータ駆動装置３００の構成について説明する。
モータ駆動装置３００は、上述したＤＣＭを駆動するための装置であり、ＤＣＭとしてブラシレスモータ３０１を搭載している。
ブラシレスモータ３０１は、Ｕ相、Ｖ相、Ｗ相の３相のコイル３１２を備え、それぞれがＵ相、Ｖ相、Ｗ相の各コイル端子３１３を介して後述するブリッジ回路３０２に接続される。
ブリッジ回路３０２は、図３に示すように、スイッチング素子３２５とダイオード２６が並列に接続された上側アーム３２１と、同様に構成された下側アーム３２２が、直列に接続されたペアが、３相並列に接続されて構成される。
相ごとに上側アーム３２１と下側アーム３２２の接続点がコイル端子３１３に接続され、上側アーム３２１と下側アーム３２２の他端はそれぞれ電源Ｖｃｃと接地ＧＮＤへ接続される。
各スイッチング素子３２５は、ゲート信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬによりＯＮ／ＯＦＦ駆動され、ブラシレスモータ３０１のコイル端子３１３にパルス幅変調ＰＷＭされた電圧を印加して、３相のコイル３１２へコイル電流ｉｕ，ｉｖ，ｉｗ（コイル電流（Ｕ相、Ｖ相、Ｗ相））を供給し、ブラシレスモータ３０１を回転駆動する。
なお、ＵＨ、ＶＨ、ＷＨはそれぞれゲート信号（Ｕ相、Ｖ相、Ｗ相 上側アーム）であり、ＵＬ、ＶＬ、ＷＬはそれぞれゲート信号（Ｕ相、Ｖ相、Ｗ相 下側アーム）である。
図２を参照して、本発明の第１実施形態に係るモータ駆動装置３００の構成について説明する。
モータ駆動装置３００は、上述したＤＣＭを駆動するための装置であり、ＤＣＭとしてブラシレスモータ３０１を搭載している。
ブラシレスモータ３０１は、Ｕ相、Ｖ相、Ｗ相の３相のコイル３１２を備え、それぞれがＵ相、Ｖ相、Ｗ相の各コイル端子３１３を介して後述するブリッジ回路３０２に接続される。
ブリッジ回路３０２は、図３に示すように、スイッチング素子３２５とダイオード２６が並列に接続された上側アーム３２１と、同様に構成された下側アーム３２２が、直列に接続されたペアが、３相並列に接続されて構成される。
相ごとに上側アーム３２１と下側アーム３２２の接続点がコイル端子３１３に接続され、上側アーム３２１と下側アーム３２２の他端はそれぞれ電源Ｖｃｃと接地ＧＮＤへ接続される。
各スイッチング素子３２５は、ゲート信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬによりＯＮ／ＯＦＦ駆動され、ブラシレスモータ３０１のコイル端子３１３にパルス幅変調ＰＷＭされた電圧を印加して、３相のコイル３１２へコイル電流ｉｕ，ｉｖ，ｉｗ（コイル電流（Ｕ相、Ｖ相、Ｗ相））を供給し、ブラシレスモータ３０１を回転駆動する。
なお、ＵＨ、ＶＨ、ＷＨはそれぞれゲート信号（Ｕ相、Ｖ相、Ｗ相 上側アーム）であり、ＵＬ、ＶＬ、ＷＬはそれぞれゲート信号（Ｕ相、Ｖ相、Ｗ相 下側アーム）である。
なお、図５にＵ相を例として示すように、コイル端子３１３の電圧をＶｕとする。またコイルを流れる電流をｉｕとして、ブリッジ回路３０２からコイル３１２へ流れる方向を正とする。
なお、本実施形態におけるブリッジ回路３０２が、本発明におけるブリッジ回路を構成する。
なお、本実施形態におけるブリッジ回路３０２が、本発明におけるブリッジ回路を構成する。
ＰＷＭ部３０３は、例えば図４に示すように、仮想０を振幅の中心として３相で互いに位相差を持った正弦波もしくは正弦波に近似した波形であり、各コイル端子に印加する電圧の指令値である、端子電圧指令値（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）と、搬送波Ｖｃを比較してパルス幅変調し、ＰＷＭ信号（Ｕｐｗｍ、Ｖｐｗｍ、Ｗｐｗｍ）を生成する。なお、Ｖｕ＊、Ｖｖ＊、Ｖｗ＊はそれぞれ端子電圧指令値（Ｕ相、Ｖ相、Ｗ相）であり、Ｖｕ、Ｖｖ、Ｖｗはそれぞれ端子電圧（Ｕ相、Ｖ相、Ｗ相）であり、Ｕｐｗｍ、Ｖｐｗｍ、ＷｐｗｍはそれぞれＰＷＭ信号（Ｕ相、Ｖ相、Ｗ相）である。
＜パルス幅変調ＰＷＭ部＞
次に、図７を参照して、パルス幅変調ＰＷＭ部３０３の動作について説明する。
ここでは、Ｕ相についてのみ説明するが、Ｖ相、Ｗ相についても同様に動作する。また、パルス幅変調ＰＷＭ部３０３の動作は、図７と後述する図８で違いはない。
図７の２段目に示す搬送波Ｖｃは、所定のＰＷＭ周期ｔｐｗｍの三角波であり、接地ＧＮＤから電源電圧Ｖｃｃまでの振幅を持つこととする。端子電圧指令値Ｖｕ＊は、上記ＶｃｃとＧＮＤの中間の電圧を仮想０とする。
パルス幅変調ＰＷＭ部３０３は、上記端子電圧指令値Ｖｕ＊と搬送波Ｖｃとを比較して、図７の３段目に示すＰＷＭ信号Ｕｐｗｍを生成する。
ＰＷＭ信号Ｕｐｗｍの幅ｔｏｎは数１（パルス幅変調におけるパルス幅の例を示す式）に示す通りであり、オフセット値Ｖｏｆｓは仮想０に相当する電圧である。
次に、図７を参照して、パルス幅変調ＰＷＭ部３０３の動作について説明する。
ここでは、Ｕ相についてのみ説明するが、Ｖ相、Ｗ相についても同様に動作する。また、パルス幅変調ＰＷＭ部３０３の動作は、図７と後述する図８で違いはない。
図７の２段目に示す搬送波Ｖｃは、所定のＰＷＭ周期ｔｐｗｍの三角波であり、接地ＧＮＤから電源電圧Ｖｃｃまでの振幅を持つこととする。端子電圧指令値Ｖｕ＊は、上記ＶｃｃとＧＮＤの中間の電圧を仮想０とする。
パルス幅変調ＰＷＭ部３０３は、上記端子電圧指令値Ｖｕ＊と搬送波Ｖｃとを比較して、図７の３段目に示すＰＷＭ信号Ｕｐｗｍを生成する。
ＰＷＭ信号Ｕｐｗｍの幅ｔｏｎは数１（パルス幅変調におけるパルス幅の例を示す式）に示す通りであり、オフセット値Ｖｏｆｓは仮想０に相当する電圧である。
なお、端子電圧指令値Ｖｕ＊の波形は、これに限るものではなく、例えば３相正弦波を２相変調した波形や空間ベクトル変調した波形であってもよい。
なお、本実施形態におけるパルス幅変調ＰＷＭ部３０３が、本発明におけるパルス幅変調ＰＷＭ手段を構成する。
なお、本実施形態におけるパルス幅変調ＰＷＭ部３０３が、本発明におけるパルス幅変調ＰＷＭ手段を構成する。
＜端子電圧判定部＞
図６を参照して、端子電圧判定部３０４の動作について説明する。
端子電圧判定部３０４は、各相のコイル端子３１３に接続され、分圧抵抗３４１ｕと、比較部３４２ｕを備え、相ごとにＳｔａｔｅ（相毎のスイッチング素子のＯＮ／ＯＦＦ状態）＝Ｄｅａｄ（上側のスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間）の期間のみ動作する。
分圧抵抗３４１ｕは、コイル端子３１３と接地ＧＮＤ間に挿入され、端子電圧Ｖｕを分圧する。
比較部３４２ｕは、上記分圧された電圧値と閾値とを大小比較して、その結果を電圧判定信号ｖｓｕとして出力する。Ｖ相、Ｗ相についても同様に構成するが、その説明を省略する。
図６を参照して、端子電圧判定部３０４の動作について説明する。
端子電圧判定部３０４は、各相のコイル端子３１３に接続され、分圧抵抗３４１ｕと、比較部３４２ｕを備え、相ごとにＳｔａｔｅ（相毎のスイッチング素子のＯＮ／ＯＦＦ状態）＝Ｄｅａｄ（上側のスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間）の期間のみ動作する。
分圧抵抗３４１ｕは、コイル端子３１３と接地ＧＮＤ間に挿入され、端子電圧Ｖｕを分圧する。
比較部３４２ｕは、上記分圧された電圧値と閾値とを大小比較して、その結果を電圧判定信号ｖｓｕとして出力する。Ｖ相、Ｗ相についても同様に構成するが、その説明を省略する。
電圧判定信号ｖｓｕは、数２（第１実施形態における電圧判定信号を示す式）に示すように、各相のコイル端子３１３ごとに端子電圧と閾値とを大小比較した結果であり、比較部３４２からＨｉ／Ｌｏが電圧判定信号ｖｓｕ、ｖｓｖ、ｖｓｗとして出力される。なお、ｖｓｕ、ｖｓｖ、ｖｓｗはそれぞれ電圧判定信号（Ｕ相、Ｖ相、Ｗ相）である。
本実施形態において、上記閾値は電源電圧Ｖｃｃの１／２を、端子電圧Ｖｕと同様に分圧した値とするが、これに限るものではなく、電源電圧Ｖｃｃから接地ＧＮＤの間の適切に設定した値であればよい。
以上の構成により、Ｓｔａｔｅ＝Ｄｅａｄの短絡防止期間のみであるが、端子電圧の変化をほぼ遅れなく電圧判定信号ｖｓｕに出力できる。また、端子電圧の値はおおよそ電源電圧Ｖｃｃまたは接地ＧＮＤの２値であり、変化幅が大きくノイズにも強いため、端子電圧の変化タイミングを精度良く検出することができる。
なお、本実施形態における端子電圧判定部３０４が、本発明における端子電圧判定手段を構成し、本実施形態における閾値（Ｖｃｃ／２）が、本発明における所定レベルに相当する。
以上の構成により、Ｓｔａｔｅ＝Ｄｅａｄの短絡防止期間のみであるが、端子電圧の変化をほぼ遅れなく電圧判定信号ｖｓｕに出力できる。また、端子電圧の値はおおよそ電源電圧Ｖｃｃまたは接地ＧＮＤの２値であり、変化幅が大きくノイズにも強いため、端子電圧の変化タイミングを精度良く検出することができる。
なお、本実施形態における端子電圧判定部３０４が、本発明における端子電圧判定手段を構成し、本実施形態における閾値（Ｖｃｃ／２）が、本発明における所定レベルに相当する。
＜ゲート信号生成部＞
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）ｔｄを挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子３２５のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）ｔｄを挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子３２５のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
次に、図７及び図８を参照して、ゲート信号生成部５の詳細な動作について説明する。なお、ここではＵ相のみを例として説明するが、他のＶ相、Ｗ相の動作も同様である。
＜第１のゲート信号生成論理＞
まず、図７を参照して、電圧判定信号ｖｓｕ＝Ｌｏのときの動作について説明する。
図７の４段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、短絡防止期間の長さｔｄだけ遅らせた信号を、上側アーム３２１のスイッチング素子のゲート信号ＵＨとして出力する。
また、図７の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりに同期して立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから上記短絡防止期間の長さｔｄの２倍の時間遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
このとき、図７の７段目に示すように、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部の動作であり、この動作を第１のゲート信号生成論理とする。
まず、図７を参照して、電圧判定信号ｖｓｕ＝Ｌｏのときの動作について説明する。
図７の４段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、短絡防止期間の長さｔｄだけ遅らせた信号を、上側アーム３２１のスイッチング素子のゲート信号ＵＨとして出力する。
また、図７の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりに同期して立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから上記短絡防止期間の長さｔｄの２倍の時間遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
このとき、図７の７段目に示すように、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部の動作であり、この動作を第１のゲート信号生成論理とする。
＜第２のゲート信号生成論理＞
次に、図８を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図８の４段目に示すように、上側アーム３２１のスイッチング素子のゲート信号ＵＨは、ＯＦＦとする。
また、図８の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから短絡防止期間の長さｔｄだけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子３２５のゲート信号ＵＬとして出力する。
このとき、図８の７段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
次に、図８を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図８の４段目に示すように、上側アーム３２１のスイッチング素子のゲート信号ＵＨは、ＯＦＦとする。
また、図８の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから短絡防止期間の長さｔｄだけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子３２５のゲート信号ＵＬとして出力する。
このとき、図８の７段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｈｉのときのゲート信号生成部の動作であり、この動作を第２のゲート信号生成論理とする。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理を構成する。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理を構成する。
＜本実施形態の効果＞
ここで、図９及び図１０を参照して、本実施形態の効果について説明する。
図９では、１ＰＷＭ周期の途中でコイル電流ｉｕの方向が負から正に変化した場合の動作を示す。
まず、図９に示す１ＰＷＭ周期の初期は、コイル電流ｉｕが負方向であり、電圧判定信号ｖｓｕ＝Ｈｉである。このため、図８に示す第２のゲート信号生成論理の動作であり、上側アーム３２１のゲート信号ＵＨはＯＦＦであり、下側アームのゲート信号ＵＬはＰＷＭ信号Ｕｐｗｍに基づいて立ち下がる。
次に、コイル電流ｉｕが負から正に変化したとすると、図９の２段目に示すように、ほぼ遅れなく電圧判定信号ｖｓｕがＨｉからＬｏに変化する。
電圧判定信号ｖｓｕの変化により、ＰＷＭ信号Ｕｐｗｍからゲート信号ＵＨ、ＵＬの生成が、図７に示す第１のゲート信号生成論理に切り替わり、ゲート信号ＵＨが立ち上がる。
ここで、図９及び図１０を参照して、本実施形態の効果について説明する。
図９では、１ＰＷＭ周期の途中でコイル電流ｉｕの方向が負から正に変化した場合の動作を示す。
まず、図９に示す１ＰＷＭ周期の初期は、コイル電流ｉｕが負方向であり、電圧判定信号ｖｓｕ＝Ｈｉである。このため、図８に示す第２のゲート信号生成論理の動作であり、上側アーム３２１のゲート信号ＵＨはＯＦＦであり、下側アームのゲート信号ＵＬはＰＷＭ信号Ｕｐｗｍに基づいて立ち下がる。
次に、コイル電流ｉｕが負から正に変化したとすると、図９の２段目に示すように、ほぼ遅れなく電圧判定信号ｖｓｕがＨｉからＬｏに変化する。
電圧判定信号ｖｓｕの変化により、ＰＷＭ信号Ｕｐｗｍからゲート信号ＵＨ、ＵＬの生成が、図７に示す第１のゲート信号生成論理に切り替わり、ゲート信号ＵＨが立ち上がる。
これにより、図９の８段目に示すように、コイル電流ｉｕの方向が変化しても端子電圧Ｖｕは電源電圧Ｖｃｃを維持することができるため、すばやく精度よく端子電圧を補正することができる。
なお、本実施形態における、１ＰＷＭ周期内のゲート信号生成論理の切り替えが、本発明における搬送波の周期に非同期のタイミングでの切り替えに相当する。
コイル電流ｉｕの方向が変化したときに、上記駆動論理の切り替えがない手法では、端子電圧ＶｕはＧＮＤになるため、端子電圧指令地Ｖｕ＊と端子電圧Ｖｕの誤差がさらに発生することになる。
一方、従来技術のように電流値を検出して電流方向を判断する手法では、アナログデジタル変換により、１ＰＷＭ周期内の所定のタイミング、もしくは１ＰＷＭ周期当たり最大２０回程度の連続サンプリングにより電流値を取得する。このとき、図１０に示すように、サンプリング間隔と変換時間が、検出遅延となるため、補正処理のタイミングが遅れ、精度良く補正をすることはできない。
なお、本実施形態における、１ＰＷＭ周期内のゲート信号生成論理の切り替えが、本発明における搬送波の周期に非同期のタイミングでの切り替えに相当する。
コイル電流ｉｕの方向が変化したときに、上記駆動論理の切り替えがない手法では、端子電圧ＶｕはＧＮＤになるため、端子電圧指令地Ｖｕ＊と端子電圧Ｖｕの誤差がさらに発生することになる。
一方、従来技術のように電流値を検出して電流方向を判断する手法では、アナログデジタル変換により、１ＰＷＭ周期内の所定のタイミング、もしくは１ＰＷＭ周期当たり最大２０回程度の連続サンプリングにより電流値を取得する。このとき、図１０に示すように、サンプリング間隔と変換時間が、検出遅延となるため、補正処理のタイミングが遅れ、精度良く補正をすることはできない。
以上のように、本実施形態のモータ駆動装置３００は、ブリッジ回路の上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、端子電圧の変化を直ちに精度良く検出して、端子電圧の変化に応じて、実際の端子電圧が端子電圧指令値との誤差を補償するように、ゲート素子駆動論理をＰＷＭ周期の途中でも切り替えるように構成したので、短絡防止期間において、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、第１のゲート信号生成論理は、短絡防止期間において、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替えるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、モータ駆動装置３００がブラシレスモータ３０１を駆動することができる。
また、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、モータ駆動装置３００がブラシレスモータ３０１を駆動することができる。
さらに、画像形成装置に備えられているブラシレスモータ３０１に対して、モータ駆動装置３００を用いて駆動することができるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第２実施形態＞
本発明の第２実施形態に係るモータ駆動装置３００について説明する。
なお、モータ駆動装置３００に備えたブラシレスモータ３０１、ブリッジ回路３０２、及びパルス幅変調ＰＷＭ部３０３は、第１実施形態と同様であるので、その説明を省略する。
本発明の第２実施形態に係るモータ駆動装置３００について説明する。
なお、モータ駆動装置３００に備えたブラシレスモータ３０１、ブリッジ回路３０２、及びパルス幅変調ＰＷＭ部３０３は、第１実施形態と同様であるので、その説明を省略する。
＜端子電圧判定部＞
端子電圧判定部３０４は、各相のコイル端子３１３に接続され、分圧抵抗３４１ｕと、比較部３４２ｕを備え、相ごとにＳｔａｔｅ＝Ｄｅａｄの短絡防止期間のみ動作する。分圧抵抗３４１ｕは、第１実施形態と同様である。
比較部３４２ｕは、上記分圧された電圧値と閾値とを大小比較して、結果を電圧判定信号ｖｓｕとして出力する。Ｖ相、Ｗ相についても同様に構成するので、その説明を省略する。
端子電圧判定部３０４は、各相のコイル端子３１３に接続され、分圧抵抗３４１ｕと、比較部３４２ｕを備え、相ごとにＳｔａｔｅ＝Ｄｅａｄの短絡防止期間のみ動作する。分圧抵抗３４１ｕは、第１実施形態と同様である。
比較部３４２ｕは、上記分圧された電圧値と閾値とを大小比較して、結果を電圧判定信号ｖｓｕとして出力する。Ｖ相、Ｗ相についても同様に構成するので、その説明を省略する。
＜ヒステリシス＞
電圧判定信号ｖｓｕは、図１３に示すように、端子電圧Ｖｕが閾値Ｖ２より大きくなるとＬｏからＨｉへ変化し、端子電圧Ｖｕが閾値Ｖ１より小さくなるとＨｉからＬｏへ変化する。
このとき、２つの閾値Ｖ１、Ｖ２は、Ｖ１＜Ｖ２の大小関係にあり、閾値Ｖ１とＶ２は、所定のヒステリシス幅Ｖｈｙｓを用いて、例えば数３（第２実施形態における閾値を示す式）に示す値とする。
電圧判定信号ｖｓｕは、図１３に示すように、端子電圧Ｖｕが閾値Ｖ２より大きくなるとＬｏからＨｉへ変化し、端子電圧Ｖｕが閾値Ｖ１より小さくなるとＨｉからＬｏへ変化する。
このとき、２つの閾値Ｖ１、Ｖ２は、Ｖ１＜Ｖ２の大小関係にあり、閾値Ｖ１とＶ２は、所定のヒステリシス幅Ｖｈｙｓを用いて、例えば数３（第２実施形態における閾値を示す式）に示す値とする。
また、Ｓｔａｔｅ＝Ｄｅａｄの短絡防止期間のみ動作して、短絡防止期間Ｄｅａｄの最後で、電圧判定信号ｖｓｕの値をラッチして、次の短絡防止期間Ｄｅａｄまで保持する。
このように、上記閾値にヒステリシス特性を設けることにより、端子電圧Ｖｕの判定において、スイッチング素子３２５のＯＮ／ＯＦＦ切り替え等によるノイズによる、端子電圧の変化タイミングの誤検出を防止することができる。
なお、本実施形態における端子電圧判定部３０４が本発明の端子電圧判定手段を構成し、本実施形態における閾値Ｖ１、及びＶ２が本発明における所定レベルに相当する。
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）を挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
なお、本実施形態における端子電圧判定部３０４が本発明の端子電圧判定手段を構成し、本実施形態における閾値Ｖ１、及びＶ２が本発明における所定レベルに相当する。
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）を挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
＜ゲート信号生成部＞
次に、図１１及び図１２を参照して、ゲート信号生成部３０５の詳細な動作について説明する。なお、Ｕ相のみを例として説明するが、他のＶ相、Ｗ相の動作も同様であるので、その説明を省略する。
次に、図１１及び図１２を参照して、ゲート信号生成部３０５の詳細な動作について説明する。なお、Ｕ相のみを例として説明するが、他のＶ相、Ｗ相の動作も同様であるので、その説明を省略する。
＜第１のゲート信号生成論理＞
まず、電圧判定信号ｖｓｕ＝Ｌｏのときの動作を、図１１を用いて説明する。
図１１の４段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れた信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１１の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから上記短絡防止期間の長さｔｄの３倍３＊ｔｄだけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
このとき、図１１の７段目に示すように、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部５の動作であり、この動作を第１のゲート信号生成論理とする。
まず、電圧判定信号ｖｓｕ＝Ｌｏのときの動作を、図１１を用いて説明する。
図１１の４段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れた信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１１の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから上記短絡防止期間の長さｔｄの３倍３＊ｔｄだけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
このとき、図１１の７段目に示すように、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部５の動作であり、この動作を第１のゲート信号生成論理とする。
＜第２のゲート信号生成論理＞
次に、図１２を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図１２の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れて立ち上がり、ＰＷＭ信号Ｕｐｗｍの立下りに同期して立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
次に、図１２を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図１２の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れて立ち上がり、ＰＷＭ信号Ｕｐｗｍの立下りに同期して立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１２の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから短絡防止期間の長さｔｄだけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子３２５のゲート信号ＵＬとして出力する。
このとき、図１２の７段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｈｉのときのゲート信号生成部５の動作であり、この動作を第２のゲート信号生成論理とする。
このとき、図１２の７段目に示すように、ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｈｉのときのゲート信号生成部５の動作であり、この動作を第２のゲート信号生成論理とする。
以上のように、１つのＰＷＭ周期において、ＰＷＭ信号Ｕｐｗｍの立ち上がりに応じて変化する、ゲート信号ＵＨの立ち上がり、及びＵＬの立下りまでは、ゲート信号生成部５は電圧判定信号ｖｓｕの値によらず同じ動作である。
つまり、上記第１のゲート信号生成論理、及び第２のゲート信号生成論理は同じである。一方で、ＰＷＭ信号Ｕｐｗｍの立ち下がりに応じて変化する、ゲート信号ＵＨの立ち下がり、及びＵＬの立ち上がりは、短絡防止期間Ｄｅａｄの最後でラッチした電圧判定信号ｖｓｕの値により変化する。つまり第１のゲート信号生成論理、及び第２のゲート信号生成論理は異なる。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理に相当する。
つまり、上記第１のゲート信号生成論理、及び第２のゲート信号生成論理は同じである。一方で、ＰＷＭ信号Ｕｐｗｍの立ち下がりに応じて変化する、ゲート信号ＵＨの立ち下がり、及びＵＬの立ち上がりは、短絡防止期間Ｄｅａｄの最後でラッチした電圧判定信号ｖｓｕの値により変化する。つまり第１のゲート信号生成論理、及び第２のゲート信号生成論理は異なる。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理に相当する。
以上のように、本実施形態のモータ駆動装置３００は、ブリッジ回路の上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、端子電圧の変化についてヒステリシスを設けて精度良く検出して、その変化に応じて、実際の端子電圧が端子電圧指令値との誤差を補償するよう、ゲート素子駆動論理を切り替えるよう構成したので、短絡防止期間において、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いこととするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第３実施形態＞
本発明の第３実施形態に係るモータ駆動装置３００について説明する。
なお、モータ駆動装置３００に備えたブラシレスモータ３０１、ブリッジ回路３０２、パルス幅変調ＰＷＭ部３０３は、第１実施形態と同様であり、端子電圧判定部３０４は、第２実施形態と同様であるので、その説明を省略する。
本発明の第３実施形態に係るモータ駆動装置３００について説明する。
なお、モータ駆動装置３００に備えたブラシレスモータ３０１、ブリッジ回路３０２、パルス幅変調ＰＷＭ部３０３は、第１実施形態と同様であり、端子電圧判定部３０４は、第２実施形態と同様であるので、その説明を省略する。
ここで、図１４を参照して、ダイオードの順方向電圧Ｖｆと端子電圧Ｖｕについて説明する。
ダイオード２６には順方向電圧Ｖｆという特性があり、所定の電圧降下が生じる。この値は材質や構造により決まっている一定の値である。
短絡防止期間Ｄｅａｄのとき、ブリッジ回路３０２内の電流経路は、スイッチング素子３２５ではなく、ダイオード２６を通るため、ダイオード２６の順方向電圧Ｖｆも考慮すると、短絡防止期間Ｄｅａｄにおけるコイル電流方向と端子電圧Ｖｕは図１４、及び数４（ダイオード順方向電圧を考慮した場合の短絡防止期間Ｄｅａｄの端子電圧を示す式）に示す通りである。
ダイオード２６には順方向電圧Ｖｆという特性があり、所定の電圧降下が生じる。この値は材質や構造により決まっている一定の値である。
短絡防止期間Ｄｅａｄのとき、ブリッジ回路３０２内の電流経路は、スイッチング素子３２５ではなく、ダイオード２６を通るため、ダイオード２６の順方向電圧Ｖｆも考慮すると、短絡防止期間Ｄｅａｄにおけるコイル電流方向と端子電圧Ｖｕは図１４、及び数４（ダイオード順方向電圧を考慮した場合の短絡防止期間Ｄｅａｄの端子電圧を示す式）に示す通りである。
短絡防止期間の長さｔｄにおいて、順方向電圧Ｖｆにより生じる誤差を電圧値Ｖｃｃのパルス幅で補償する場合のパルス幅ｔｆ（ダイオードの順方向電圧の補償幅の長さ）は数５（ダイオード順方向電圧を補償するパルス幅を示す式）に示す通りである。
＜ゲート信号生成部＞
以下、順方向電圧Ｖｆを考慮して端子電圧Ｖｕを補正する、デート信号生成部５について説明する。
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）を挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
以下、順方向電圧Ｖｆを考慮して端子電圧Ｖｕを補正する、デート信号生成部５について説明する。
ゲート信号生成部５は、ＰＷＭ信号Ｕｐｗｍ、及び電圧判定信号ｖｓｕに従って、スイッチング素子の短絡防止期間（デッドタイム）を挿入して、上記上側アーム３２１のゲートと上記下側アーム３２２のスイッチング素子のゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）を生成する。
次に、図１５、及び図１６を参照して、ゲート信号生成部３０５の詳細な動作について説明する。なお、Ｕ相のみを例として説明するが、他のＶ相、Ｗ相の動作も同様であるので、その説明を省略する。
＜第１のゲート信号生成論理＞
まず、図１１を参照して、電圧判定信号ｖｓｕ＝Ｌｏのときの動作について説明する。
図１５の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄの２倍（２＊ｔｄ）だけ遅れ立ち上がり、ＰＷＭ信号Ｕｐｗｍの立ち下がりから２＊（ｔｄ−ｔｆ）だけ遅れて立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１６の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから（３＊ｔｄ−２＊ｔｄ）だけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
まず、図１１を参照して、電圧判定信号ｖｓｕ＝Ｌｏのときの動作について説明する。
図１５の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄの２倍（２＊ｔｄ）だけ遅れ立ち上がり、ＰＷＭ信号Ｕｐｗｍの立ち下がりから２＊（ｔｄ−ｔｆ）だけ遅れて立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１６の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから（３＊ｔｄ−２＊ｔｄ）だけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子のゲート信号ＵＬとして出力する。
このとき、図１６の７段目に示すように、短絡防止期間Ｄｅａｄの順方向電圧Ｖｆによる誤差を、期間Ｈｏｎ（上側アームのスイッチング素子のみＯＮの期間（下側アームはＯＦＦ））の長さを短くして補正することにより、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部５の動作であり、この動作を第１のゲート信号生成論理とする。
以上が、電圧判定信号ｖｓｕ＝Ｌｏのときのゲート信号生成部５の動作であり、この動作を第１のゲート信号生成論理とする。
＜第２のゲート信号生成論理＞
次に、図１６を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図１６の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れて立ち上がり、ＰＷＭ信号Ｕｐｗｍの立下りから、２＊ｔｆだけ遅れて立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１６の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから（ｔｄ＋２＊ｔｆ）だけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子３２５のゲート信号ＵＬとして出力する。
このとき、図１６の７段目に示すように、短絡防止期間Ｄｅａｄの順方向電圧Ｖｆによる誤差を、期間Ｈｏｎの長さを長くして補正することにより、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
次に、図１６を参照して、電圧判定信号ｖｓｕ＝Ｈｉのときの動作について説明する。
図１６の４段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから、短絡防止期間の長さｔｄの２倍２＊ｔｄだけ遅れて立ち上がり、ＰＷＭ信号Ｕｐｗｍの立下りから、２＊ｔｆだけ遅れて立ち下がる信号を、上側アーム３２１のスイッチング素子３２５のゲート信号ＵＨとして出力する。
また、図１６の５段目に示すように、ＰＷＭ信号Ｕｐｗｍの立ち上がりから短絡防止期間の長さｔｄだけ遅れて立ち下り、ＰＷＭ信号Ｕｐｗｍの立ち下がりから（ｔｄ＋２＊ｔｆ）だけ遅れて立ち上がる信号を、下側アーム３２２のスイッチング素子３２５のゲート信号ＵＬとして出力する。
このとき、図１６の７段目に示すように、短絡防止期間Ｄｅａｄの順方向電圧Ｖｆによる誤差を、期間Ｈｏｎの長さを長くして補正することにより、上記ＰＷＭ信号Ｕｐｗｍに対して、上記端子電圧Ｖｕは過不足なくコイルに電圧を印加している。つまり、端子電圧指令値Ｖｕ＊に対して、パルス幅変調された端子電圧Ｖｕは誤差がないことになる。
以上が、電圧判定信号ｖｓｕ＝Ｈｉのときのゲート信号生成部５の動作であり、この動作を第２のゲート信号生成論理とする。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理に相当する。
なお、本実施形態におけるゲート信号生成部５が、本発明におけるゲート信号生成手段を構成し、本実施形態における第１のゲート信号生成論理、及び第２のゲート信号生成論理が、それぞれ本発明における第１のゲート信号生成論理、及び第２のゲート信号生成論理に相当する。
以上のように、本実施形態のモータ駆動装置３００は、ブリッジ回路の上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、端子電圧の変化についてヒステリシスを設けて精度良く検出して、その変化に応じて、実際の端子電圧が端子電圧指令値との誤差を補償するよう、ゲート素子駆動論理を切り替え、また、ゲート素子駆動論理はダイオードの順方向電圧降下も含めて補償するように構成したので、短絡防止期間において、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
また、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本実施形態によれば、各種の画像形成装置においてコイル電流の歪みを精度良く補正することで、モータが発生するトルク変動を低減し、高精度な駆動を行うことが可能になる。
その他、本発明のモータ駆動装置３００は、プリプレグやプラスチックシート、紙幣等のシートを搬送する搬送装置において、搬送ローラを駆動するモータ等に用いるものであっても良い。
尚、本モータ駆動装置３００は画像形成装置や搬送装置だけでなく、自動車やロボットやアミューズメント機器等他分野に適用しても良い。
尚、本モータ駆動装置３００は画像形成装置や搬送装置だけでなく、自動車やロボットやアミューズメント機器等他分野に適用しても良い。
＜従来技術＞
まず、コイル端子にパルス幅変調ＰＷＭされた電圧を印加して回転駆動するモータ駆動装置における、コイル電流の波形歪みについて説明する。
まず、図１７にモータ駆動装置の一部である、ブラシレスモータのコイルと、コイル端子に接続されたブリッジ回路を示す。
ブラシレスモータはコイル３１２を備え、コイル端子３１３で後述するブリッジ回路と接続されており、ブリッジ回路により、コイル端子３１３に電圧を印加して、コイル３１２へ電流を供給することにより回転駆動する。
ブリッジ回路は、スイッチング素子３２５とダイオード２６が並列に接続された上側アームと下側アームが直列に接続され、上記直列の接続点は上記コイル端子３１３に接続され、また上記上側アーム、及び下側アームの他端はそれぞれ電源Ｖｃｃ、及び設置ＧＮＤに接続される。
このとき、コイル端子の電圧を端子電圧Ｖｘ、コイル１３に流れるコイル電流をｉｘとする。なお、コイル電流ｉｘは、ブリッジ回路からコイルに流れ込む方向を正とする。
上側アーム、及び下側アームのスイッチング素子３２５はそれぞれ上側ゲート信号ＸＨ、及び下側ゲート信号ＸＬによりオンオフ駆動され、一般にゲート信号ＸＨ、ＸＬは、上記コイル端子３１３に印加する電圧を示す電圧指令値をパルス幅変調して生成され、図１８に示すように、上側アームのスイッチング素子と下側アームのスイッチング素子との短絡防止を目的に設けられる短絡防止期間（デッドタイム）ｔｄを間にして相補的にオン／オフするよう生成される。なお、Ｖｘは従来技術における端子電圧であり、ＸＨ、ＸＬはそれぞれ従来技術におけるゲート信号（上側アーム、下側アーム）である。
まず、コイル端子にパルス幅変調ＰＷＭされた電圧を印加して回転駆動するモータ駆動装置における、コイル電流の波形歪みについて説明する。
まず、図１７にモータ駆動装置の一部である、ブラシレスモータのコイルと、コイル端子に接続されたブリッジ回路を示す。
ブラシレスモータはコイル３１２を備え、コイル端子３１３で後述するブリッジ回路と接続されており、ブリッジ回路により、コイル端子３１３に電圧を印加して、コイル３１２へ電流を供給することにより回転駆動する。
ブリッジ回路は、スイッチング素子３２５とダイオード２６が並列に接続された上側アームと下側アームが直列に接続され、上記直列の接続点は上記コイル端子３１３に接続され、また上記上側アーム、及び下側アームの他端はそれぞれ電源Ｖｃｃ、及び設置ＧＮＤに接続される。
このとき、コイル端子の電圧を端子電圧Ｖｘ、コイル１３に流れるコイル電流をｉｘとする。なお、コイル電流ｉｘは、ブリッジ回路からコイルに流れ込む方向を正とする。
上側アーム、及び下側アームのスイッチング素子３２５はそれぞれ上側ゲート信号ＸＨ、及び下側ゲート信号ＸＬによりオンオフ駆動され、一般にゲート信号ＸＨ、ＸＬは、上記コイル端子３１３に印加する電圧を示す電圧指令値をパルス幅変調して生成され、図１８に示すように、上側アームのスイッチング素子と下側アームのスイッチング素子との短絡防止を目的に設けられる短絡防止期間（デッドタイム）ｔｄを間にして相補的にオン／オフするよう生成される。なお、Ｖｘは従来技術における端子電圧であり、ＸＨ、ＸＬはそれぞれ従来技術におけるゲート信号（上側アーム、下側アーム）である。
ここで、上記２つのゲート信号ＸＨ、ＸＬのＯＮ／ＯＦＦ状態（Ｓｔａｔｅ）について、説明する。図１８に示すように、ＸＨ：ＯＮ／ＸＬ：ＯＦＦの期間Ｈｏｎ、ＸＨ：ＯＦＦ／ＸＬ：ＯＮの期間をＬｏｎ（下側アームのスイッチング素子のみＯＮの期間（上側アームはＯＦＦ））、ＸＨ：ＯＦＦ／ＸＬ：ＯＦＦの期間を短絡防止期間Ｄｅａｄと呼ぶ。なお、ＸＨ：ＯＮ／ＸＬ：ＯＮの組み合わせは、短絡を起こしてスイッチング素子が破壊されてしまうため、実用上存在しない。
次に、上記短絡防止期間Ｄｅａｄ、つまり上側アームのスイッチング素子と下側アームのスイッチング素子３２５とが伴にオフ状態となる短絡防止期間における、コイル電流ｉｘの方向に対する、ブリッジ回路内の電流経路、及び端子電圧Ｖｘについて図１９に示す。
コイル電流ｉｘが正のときは、電流は接地から下側アームのダイオード２６を通ってコイル３１２へ流れる。このとき、端子電圧ＶｘはＧＮＤになる。一方で、コイル電流ｉｘが負のときは、コイル３１２から上側アームのダイオード２６を通って電源へ流れる。このとき、端子電圧ＶｘはＶｃｃになる。
つまり、同じ電圧指令値にもとづいて生成された同一のゲート信号であっても、コイル電流ｉｘの方向により端子電圧に差異が生じる現象が発生する。
この現象は、上記電圧指令と実際の端子電圧の誤差の原因となり、さらにはコイル電流歪み、結果としてモータの回転変動の原因となる課題が知られている。
なお、ゲート信号のＯＮ／ＯＦＦ状態（Ｓｔａｔｅ）がＨｏｎ、及びＬｏｎのときは、電流方向による端子電圧の差異は生じないため、考慮する必要はない。
コイル電流ｉｘが正のときは、電流は接地から下側アームのダイオード２６を通ってコイル３１２へ流れる。このとき、端子電圧ＶｘはＧＮＤになる。一方で、コイル電流ｉｘが負のときは、コイル３１２から上側アームのダイオード２６を通って電源へ流れる。このとき、端子電圧ＶｘはＶｃｃになる。
つまり、同じ電圧指令値にもとづいて生成された同一のゲート信号であっても、コイル電流ｉｘの方向により端子電圧に差異が生じる現象が発生する。
この現象は、上記電圧指令と実際の端子電圧の誤差の原因となり、さらにはコイル電流歪み、結果としてモータの回転変動の原因となる課題が知られている。
なお、ゲート信号のＯＮ／ＯＦＦ状態（Ｓｔａｔｅ）がＨｏｎ、及びＬｏｎのときは、電流方向による端子電圧の差異は生じないため、考慮する必要はない。
＜本発明の実施態様例の構成、作用、効果＞
＜第１態様＞
本態様のモータ駆動装置３００は、ブラシレスモータ３０１のコイル端子３１３に接続され、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とを有するブリッジ回路３０２と、コイル端子３１３に印加する端子電圧指令値（Ｖｕ＊）と搬送波（Ｖｃ）とに基づいて、パルス幅変調ＰＷＭ信号（Ｕｐｗｍ）を生成するパルス幅変調ＰＷＭ部３０３と、上側アームのスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフする短絡防止期間において、コイル端子３１３の電圧が所定レベル（Ｖｃｃ／２，Ｖ１，Ｖ２）より大きいか否かを判定して、電圧判定信号（ｖｓｕ）を生成する端子電圧判定３０４と、パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、上側アーム３２１のスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アーム３２２のスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成部３０５と、を備え、ゲート信号生成部３０５は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とする。
＜第１態様＞
本態様のモータ駆動装置３００は、ブラシレスモータ３０１のコイル端子３１３に接続され、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とを有するブリッジ回路３０２と、コイル端子３１３に印加する端子電圧指令値（Ｖｕ＊）と搬送波（Ｖｃ）とに基づいて、パルス幅変調ＰＷＭ信号（Ｕｐｗｍ）を生成するパルス幅変調ＰＷＭ部３０３と、上側アームのスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフする短絡防止期間において、コイル端子３１３の電圧が所定レベル（Ｖｃｃ／２，Ｖ１，Ｖ２）より大きいか否かを判定して、電圧判定信号（ｖｓｕ）を生成する端子電圧判定３０４と、パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、上側アーム３２１のスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アーム３２２のスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成部３０５と、を備え、ゲート信号生成部３０５は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とする。
本態様によれば、モータ駆動装置３００は、ブリッジ回路３０２がブラシレスモータ３０１のコイル端子３１３に接続され、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とを有する。パルス幅変調ＰＷＭ部３０３がコイル端子３１３に印加する端子電圧指令値（Ｖｕ＊）と搬送波（Ｖｃ）とに基づいて、パルス幅変調ＰＷＭ信号（Ｕｐｗｍ）を生成する。端子電圧判定３０４が、上側アームのスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフ状態となる短絡防止期間において、コイル端子３１３の電圧が所定レベル（Ｖｃｃ／２，Ｖ１，Ｖ２）より大きいか否かを判定して、電圧判定信号（ｖｓｕ）を生成する。ゲート信号生成部３０５がパルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、上側アーム３２１のスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、下側アーム３２２のスイッチング素子をオンオフする下側ゲート信号を生成する。この際、ゲート信号生成部３０５は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用する。
これにより、モータ駆動装置のブリッジ回路に設けられた上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、ゲート信号生成部３０５は、電圧判定信号が表す電圧判定結果に応じて、第１のゲート信号生成論理と第２のゲート信号生成論理との何れか一方を選択して使用するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第２態様＞
本態様の第１のゲート信号生成論理は、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフ状態となる短絡防止期間を設け、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成することを特徴とする。
本態様によれば、第１のゲート信号生成論理は、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフ状態となる短絡防止期間を設け、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成する。
これにより、第１のゲート信号生成論理は、短絡防止期間において、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の第１のゲート信号生成論理は、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフ状態となる短絡防止期間を設け、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成することを特徴とする。
本態様によれば、第１のゲート信号生成論理は、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが伴にオフ状態となる短絡防止期間を設け、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成する。
これにより、第１のゲート信号生成論理は、短絡防止期間において、上側アーム３２１のスイッチング素子と下側アーム３２２のスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、第２のゲート信号生成論理は、下側アーム３２２のスイッチング素子のみを駆動するゲート信号を生成するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第３態様＞
本態様のモータ駆動装置３００は、同一のパルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いことを特徴とする。
本態様によれば、モータ駆動装置３００は、同一のパルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いこととする。
これにより、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いこととするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様のモータ駆動装置３００は、同一のパルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いことを特徴とする。
本態様によれば、モータ駆動装置３００は、同一のパルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いこととする。
これにより、第１のゲート信号生成論理により生成される上側ゲート信号が、第２のゲート信号生成論理により生成される上側ゲート信号に対して、搬送波（Ｖｃ）の１周期当たりのスイッチング素子をオンする時間が所定幅だけ長いこととするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第４態様＞
本態様のゲート信号生成部３０５は、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替えることを特徴とする。
本態様によれば、ゲート信号生成部３０５は、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替える。
これにより、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替えるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様のゲート信号生成部３０５は、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替えることを特徴とする。
本態様によれば、ゲート信号生成部３０５は、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替える。
これにより、搬送波（Ｖｃ）の周期に非同期のタイミングで、電圧判定信号の変化に従って、第１のゲート信号生成論理と第２のゲート信号生成論理とを切り替えるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第５態様＞
本態様の所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであることを特徴とする。
本態様によれば、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さである。
これにより、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであることを特徴とする。
本態様によれば、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さである。
これにより、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第６態様＞
本態様の所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとすることを特徴とする。
本態様によれば、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとする。
これにより、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとすることを特徴とする。
本態様によれば、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとする。
これにより、所定幅は、上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、スイッチング素子に並列接続されたダイオードの順方向電圧値（Ｖｆ）をパルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとするので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第７態様＞
本態様の端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有することを特徴とする。
本態様によれば、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有する。
これにより、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有することを特徴とする。
本態様によれば、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有する。
これにより、端子電圧判定部３０４は、所定レベルにおいてヒステリシス（Ｖｈｙｓ）特性を有するので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第８態様＞
本態様のモータ駆動システムは、第１態様乃至第７態様の何れか１項に記載のモータ駆動装置３００と、ブラシレスモータ３０１と、を備えることを特徴とする。
本態様によれば、モータ駆動システムは、第１態様乃至第７態様の何れか１項に記載のモータ駆動装置３００と、ブラシレスモータ３０１と、を備える。
これにより、モータ駆動装置３００がブラシレスモータ３０１を駆動することができる。
本態様のモータ駆動システムは、第１態様乃至第７態様の何れか１項に記載のモータ駆動装置３００と、ブラシレスモータ３０１と、を備えることを特徴とする。
本態様によれば、モータ駆動システムは、第１態様乃至第７態様の何れか１項に記載のモータ駆動装置３００と、ブラシレスモータ３０１と、を備える。
これにより、モータ駆動装置３００がブラシレスモータ３０１を駆動することができる。
＜第９態様＞
本態様の搬送装置は、第８態様に記載のモータ駆動システムを備えることを特徴とする。
本態様によれば、搬送装置は、第８態様に記載のモータ駆動システムを備える。
これにより、モータ駆動システムに備えられているブラシレスモータ３０１に対して、モータ駆動装置３００を用いて駆動することができるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の搬送装置は、第８態様に記載のモータ駆動システムを備えることを特徴とする。
本態様によれば、搬送装置は、第８態様に記載のモータ駆動システムを備える。
これにより、モータ駆動システムに備えられているブラシレスモータ３０１に対して、モータ駆動装置３００を用いて駆動することができるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
＜第１０態様＞
本態様の画像形成装置は、第７態様又は第８態様に記載のモータ駆動システムを備えることを特徴とする。
本態様によれば、画像形成装置は、第７態様又は第８態様に記載のモータ駆動システムを備える。
これにより、画像形成装置に備えられているブラシレスモータ３０１に対して、モータ駆動装置３００を用いて駆動することができるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
本態様の画像形成装置は、第７態様又は第８態様に記載のモータ駆動システムを備えることを特徴とする。
本態様によれば、画像形成装置は、第７態様又は第８態様に記載のモータ駆動システムを備える。
これにより、画像形成装置に備えられているブラシレスモータ３０１に対して、モータ駆動装置３００を用いて駆動することができるので、コイル電流方向により生じる端子電圧指令値と実際の端子電圧の誤差を直ちに精度良く補正することができるため、コイル電流歪みを精度良く補正することができる。
３０１…ブラシレスモータ、３１２…コイル（Ｕ相、Ｖ相、Ｗ相）、３１３…コイル端子（３相）、３０２…ブリッジ回路、３２１…上側アーム、３２２…下側アーム、３２５…スイッチング素子、３２６…ダイオード、３０３…パルス幅変調ＰＷＭ部、３０４…端子電圧判定部、３４１ｕ…分圧抵抗（Ｕ相）、３４２ｕ…比較部（Ｕ相）、３０５…ゲート信号生成部
Claims (10)
- モータのコイル端子に接続され、上側アームのスイッチング素子と下側アームのスイッチング素子とを有するブリッジ回路と、
前記コイル端子に印加する端子電圧指令値と搬送波とに基づいて、パルス幅変調ＰＷＭ信号を生成するパルス幅変調ＰＷＭ手段と、
前記上側アームのスイッチング素子と前記下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間において、前記コイル端子の電圧が所定レベルより大きいか否かを判定して、電圧判定信号を生成する端子電圧判定手段と、
前記パルス幅変調ＰＷＭ信号に基づいて、第１のゲート信号生成論理、又は前記第１のゲート信号生成論理と異なる第２のゲート信号生成論理に従って、前記上側アームのスイッチング素子をオンオフする上側ゲート信号を生成すると伴に、前記下側アームのスイッチング素子をオンオフする下側ゲート信号を生成するゲート信号生成手段と、を備え、
前記ゲート信号生成手段は、前記電圧判定信号が表す電圧判定結果に応じて、前記第１のゲート信号生成論理と前記第２のゲート信号生成論理との何れか一方を選択して使用することを特徴とするモータ駆動装置。 - 前記第１のゲート信号生成論理は、前記上側アームのスイッチング素子と下側アームのスイッチング素子とが伴にオフ状態となる短絡防止期間を設け、前記上側アームのスイッチング素子と下側アームのスイッチング素子とが相補的にオンオフするようにゲート信号を生成し、
前記第２のゲート信号生成論理は、前記下側アームのスイッチング素子のみを駆動するゲート信号を生成することを特徴とする請求項１に記載のモータ駆動装置。 - 同一の前記パルス幅変調ＰＷＭ信号に基づいて、前記第１のゲート信号生成論理により生成される上側ゲート信号は、前記第２のゲート信号生成論理により生成される上側ゲート信号に対して、前記搬送波の１周期当たりの前記スイッチング素子をオンする時間が所定幅だけ長いことを特徴とする請求項１に記載のモータ駆動装置。
- 前記ゲート信号生成手段は、前記搬送波の周期に非同期のタイミングで、前記電圧判定信号の変化に従って、前記第１のゲート信号生成論理と前記第２のゲート信号生成論理とを切り替えることを特徴とする請求項１又は請求項２に記載のモータ駆動装置。
- 前記所定幅は、前記上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の２倍の長さであることを特徴とする請求項１又は請求項３に記載のモータ駆動装置。
- 前記所定幅は、前記上側ゲート信号のスイッチング素子と下側ゲート信号のスイッチング素子との短絡防止期間の長さの２倍から、前記スイッチング素子に並列接続されたダイオードの順方向電圧値を前記パルス幅変調ＰＷＭ信号のパルス幅に変調した長さの４倍を引いた長さとすることを特徴とする請求項１又は請求項３に記載のモータ駆動装置。
- 前記端子電圧判定手段は、前記所定レベルにおいてヒステリシス特性を有することを特徴とする請求項１乃至６の何れか１項に記載のモータ駆動装置。
- 請求項１乃至７の何れか１項に記載のモータ駆動装置と、
前記モータと、を備えることを特徴とするモータ駆動システム。 - 請求項８に記載のモータ駆動システムを備えることを特徴とする搬送装置。
- 請求項７に記載のモータ駆動システムを備えることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016010533A JP2017131076A (ja) | 2016-01-22 | 2016-01-22 | モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016010533A JP2017131076A (ja) | 2016-01-22 | 2016-01-22 | モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017131076A true JP2017131076A (ja) | 2017-07-27 |
Family
ID=59396334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016010533A Pending JP2017131076A (ja) | 2016-01-22 | 2016-01-22 | モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017131076A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000083397A (ja) * | 1998-07-10 | 2000-03-21 | Matsushita Electric Ind Co Ltd | モ―タの制御装置及びその制御装置を有するモ―タユニット |
| JP2011193612A (ja) * | 2010-03-12 | 2011-09-29 | Ricoh Co Ltd | モータ駆動装置、および画像形成装置 |
| CN102843059A (zh) * | 2011-07-19 | 2012-12-26 | 合康变频科技（武汉）有限公司 | 电压型逆变器死区补偿方法及装置 |
| WO2013111575A1 (ja) * | 2012-01-25 | 2013-08-01 | パナソニック株式会社 | モータ駆動装置およびこれを用いた冷蔵庫 |
| JP2014155244A (ja) * | 2013-02-05 | 2014-08-25 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
| JP2015167446A (ja) * | 2014-03-04 | 2015-09-24 | 株式会社ジェイテクト | 車載用モータ制御装置 |
| WO2015159694A1 (ja) * | 2014-04-17 | 2015-10-22 | アイシン・エィ・ダブリュ株式会社 | 回転電機制御装置 |
-
2016
- 2016-01-22 JP JP2016010533A patent/JP2017131076A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000083397A (ja) * | 1998-07-10 | 2000-03-21 | Matsushita Electric Ind Co Ltd | モ―タの制御装置及びその制御装置を有するモ―タユニット |
| JP2011193612A (ja) * | 2010-03-12 | 2011-09-29 | Ricoh Co Ltd | モータ駆動装置、および画像形成装置 |
| CN102843059A (zh) * | 2011-07-19 | 2012-12-26 | 合康变频科技（武汉）有限公司 | 电压型逆变器死区补偿方法及装置 |
| WO2013111575A1 (ja) * | 2012-01-25 | 2013-08-01 | パナソニック株式会社 | モータ駆動装置およびこれを用いた冷蔵庫 |
| JP2014155244A (ja) * | 2013-02-05 | 2014-08-25 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
| JP2015167446A (ja) * | 2014-03-04 | 2015-09-24 | 株式会社ジェイテクト | 車載用モータ制御装置 |
| WO2015159694A1 (ja) * | 2014-04-17 | 2015-10-22 | アイシン・エィ・ダブリュ株式会社 | 回転電機制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8405329B2 (en) | Motor drive controller and image forming apparatus incorporating the motor drive controller | |
| US9742325B2 (en) | Control device, driving device, and image forming apparatus | |
| US9787241B2 (en) | Motor driving device for controlling motor with pulse signal | |
| US8446597B2 (en) | Image forming apparatus, image forming method, and computer program product including a secondary-transfer control unit that transfers a single-color image onto the intermediate transfer medium | |
| US10018955B2 (en) | Power supply circuit and image forming apparatus | |
| US10012925B2 (en) | Image forming apparatus and image forming method | |
| JP6685256B2 (ja) | モータ制御装置、シート搬送装置、原稿給送装置、原稿読取装置及び画像形成装置 | |
| US20110222896A1 (en) | Serial communication apparatus and image forming apparatus including the same | |
| JP6770610B2 (ja) | モータ駆動装置及び画像形成装置 | |
| JP7010134B2 (ja) | 画像形成装置、及び画像形成方法 | |
| JP2017131076A (ja) | モータ駆動装置、モータ駆動システム、搬送装置、及び画像形成装置 | |
| US9891574B2 (en) | High-voltage power supply apparatus and image forming apparatus | |
| JP2005292735A (ja) | 画像形成装置 | |
| JP5621960B2 (ja) | モータ駆動装置、および画像形成装置 | |
| JP2018033268A (ja) | モータ制御装置及び画像形成装置 | |
| US9991828B2 (en) | Voltage level detecting device, motor driving apparatus, motor driving system, and method for detecting voltage level | |
| US10705462B2 (en) | Image forming apparatus detecting status of motor | |
| JP2022129004A (ja) | 画像形成装置 | |
| JP2009098171A (ja) | 画像形成装置 | |
| JP2016126213A (ja) | 電源装置および画像形成装置 | |
| JP2019154236A (ja) | 制御装置、駆動装置および画像形成装置 | |
| JP6456148B2 (ja) | 画像形成装置 | |
| JP2020162199A (ja) | ツイン駆動装置及びモータ制御方法 | |
| JP2007212761A (ja) | 高圧電源装置および画像形成装置 | |
| JP2016053694A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200507 |