JP2017125783A - 信号処理回路および信号処理方法 - Google Patents

Abstract

【課題】ホール素子の駆動信号がオフセットまたは低周波ノイズを持つ場合のオフセットまたはノイズを除去する。
【解決手段】基準信号を第１クロック信号に応じて変調して駆動信号を生成する駆動信号生成回路と、ホール素子の複数の端子へ駆動信号を供給する端子位置と、ホール素子の複数の端子からホール起電力信号を出力する端子位置とを、第２クロック信号に応じて切り替える切替回路と、を備え、第１クロック信号と第２クロック信号とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる信号処理回路を提供する。
【選択図】図７

Description

本発明は、信号処理回路および信号処理方法に関する。

従来からホール素子を使った磁気センサが利用されている。ホール素子の駆動方法として、ホール駆動電流の方向を切り替えることによりオフセット電圧をキャンセルするスピニングカレント法が知られている。スピニングカレント法は、ホール素子に駆動電流を流す端子対と、ホール起電力信号を検出するための端子対とを、スピニングカレントクロックにしたがって周期的に切り替える。
［先行技術文献］
［非特許文献］
［非特許文献１］ Ｒ．Ｓ． Ｐｏｐｏｖｉｃ著、「Ｈａｌｌ Ｅｆｆｅｃｔ Ｄｅｖｉｃｅｓ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ」、Ｉｎｓｔ ｏｆ Ｐｈｙｓｉｃｓ Ｐｕｂ Ｉｎｃ、２００３年１２月

しかしながら、ホール起電力信号は、入力磁場の磁束密度Ｂのみならずホール駆動電流など駆動信号にも依存する。駆動信号がオフセットまたは低周波ノイズを持つ場合には、従来のスピニングカレント法では、オフセットまたはノイズを除去できなかった。

本発明の第１の態様においては、基準信号を第１クロック信号に応じて変調して駆動信号を生成する駆動信号生成回路と、ホール素子の複数の端子へ駆動信号を供給する端子位置と、ホール素子の複数の端子からホール起電力信号を出力する端子位置とを、第２クロック信号に応じて切り替える切替回路と、を備え、第１クロック信号と第２クロック信号とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる信号処理回路を提供する。

本発明の第２の態様においては、基準信号を第１クロック信号に応じて変調するステップと、基準信号が変調された信号を、第１クロック信号に応じて復調した駆動信号を生成するステップと、ホール素子の複数の端子へ駆動信号を供給する端子位置と、ホール素子の複数の端子からホール起電力信号を出力する端子位置とを、第１クロック信号とは立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる第２クロック信号に応じて切り替えるステップと、を備える信号処理方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

スピニングカレントクロックの位相がφ１でのホール素子の接続例を示す図である。 スピニングカレントクロックの位相がφ２でのホール素子の接続例を示す図である。 ホール素子１０において発生する信号Ｖｈａｌｌの信号スペクトルを示す図である。 ホール素子１０に入出力する信号を処理する信号処理回路２００の概略構成を示す図である。 信号処理回路２００の回路構成の一例を示す図である。 オフセットと駆動電圧との関係の説明する図である。 信号処理回路２００における各信号の波形を示す図である。 第１実施形態における信号処理回路１００の概略構成を示す図である。 第１実施形態における信号処理回路１００の回路構成の一例を示す図である。 第１実施形態の信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。 第１実施形態の信号処理回路１００におけるチョッパー復調時の各信号の波形を示す図である。 第１実施形態の信号処理回路１００におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。 信号処理方法を説明するフローチャートである。 第１実施形態における信号処理回路１００による入力磁場と出力ノイズの関係を示す図である 比較例における信号処理回路におけるチョッパー変調時の各信号の波形を示す図である。 比較例における信号処理回路におけるチョッパー復調時の各信号の波形を示す図である。 比較例における信号処理回路におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。 第２実施形態における信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。 第２実施形態における信号処理回路１００におけるチョッパー復調時の各信号の波形を示す図である。 第２実施形態の信号処理回路１００におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。 スピニングカレントクロックの位相がφ３でのホール素子１０の接続例を示す図である。 スピニングカレントクロックの位相がφ４でのホール素子１０の接続例を示す図である。 第３実施形態の信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。 第３実施形態の信号処理回路１００におけるチョッパー復調時の各信号の波形を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１Ａ及び図１Ｂは、スピニングカレント法（非特許文献１）によるオフセットキャンセルの方法を説明するための図である。図１Ａは、スピニングカレントクロックの位相がφ１でのホール素子の接続例を示す。図１Ｂは、スピニングカレントクロックの位相がφ２でのホール素子の接続例を示す。ホール素子１０は、駆動電流が入力される入力端子対と、磁束密度Ｂに応じたホール起電力Ｖｈａｌｌを検出する出力端子対を有する。スピニングカレントクロックは、異なる位相φでは、異なる論理値を示す。

図１Ａにおいて、スピニングカレントクロックの位相がφ１のとき、端子１の電位はＶｂｉａｓ＋となり、端子３の電位は、Ｖｂｉａｓ＋より低いＶｂｉａｓ−となる。ホール素子１０の駆動電流は、端子１から注入されて端子３に向けて流れる。このときのホール素子１０の駆動電流の方向を０度とする。ホール素子がＮ型半導体であり、ホール素子１０に印加される磁束密度Ｂの向きが紙面の表側面から裏側面に向けて垂直な向きである場合、ホール効果によって、端子２が＋側の電位＋Ｖｓｉｇ（Ｂ）を持ち、端子４が−側の電位−Ｖｓｉｇ（Ｂ）を持つ。ホール起電力Ｖｈａｌｌ（φ１）は、端子４を基準として測定される端子２の電位として定義されるため、Ｖｈａｌｌ（φ１）＝＋２Ｖｓｉｇ（Ｂ）として検出される。

図１Ｂにおいて、スピニングカレントクロックの位相がφ２のとき、端子２の電位はＶｂｉａｓ＋となり、端子４の電位は、Ｖｂｉａｓ−となる。ホール素子１０の駆動電流は、端子２から注入されて端子４に向けて流れる。このときのホール素子１０の駆動電流の方向を９０度とする。ホール効果によって、端子１が−側の電位−Ｖｓｉｇ（Ｂ）を持ち、端子３が＋側の電位＋Ｖｓｉｇ（Ｂ）を持つ。ホール起電力Ｖｈａｌｌ（φ２）は、端子３を基準として測定される端子１の電位として定義されるため、Ｖｈａｌｌ（φ１）＝‐２Ｖｓｉｇ（Ｂ）として検出される。

実際には、ホール起電力Ｖｈａｌｌ（φ１）およびＶｈａｌｌ（φ２）は、数式１に示されるように、ホール起電力信号成分Ｖｓｉｇ（Ｂ）とホール素子１０のオフセット信号Ｖｏｓ（Ｈａｌｌ）の和として表される。ホール起電力信号成分Ｖｓｉｇ（Ｂ）は、ホール効果によって外部磁場による磁束の方向及び駆動電流の流れる方向と垂直な方向に発生する。ホール起電力信号成分に基づいて、磁束密度Ｂの大きさが検出される。

オフセット信号Ｖｏｓは、ホール素子１０の製造ばらつき等により、磁束密度Ｂがゼロの場合であっても生じる信号である。オフセット信号Ｖｏｓ（Ｈａｌｌ）を除去することにより、磁束密度Ｂの大きさが精度よく検出される。

表１は、ホール素子１０において通電する端子対、ホール起電力を検出する端子対、およびホール起電力Ｖｈａｌｌついて示す。

スピニングカレント法では、入力端子対と出力端子対とが、スピニングカレントクロックの位相φ１、φ２間で交互に入れ替えられる。これにより、スピニングカレントクロックの位相にしたがって、ホール素子１０の駆動電流の方向が、０度と９０度の間で周期的に切替えられる。この結果、検出対象の磁場の磁束密度に対応したホール起電力信号Ｖｓｉｇ（Ｂ）の極性が反転する。したがって、スピニングカレントクロック周波数ｆ＿ｃｈｏｐでホール素子１０の駆動電流の方向を切り替えることによって、Ｖｓｉｇ（Ｂ）をスピニングカレントクロックの周波数ｆ＿ｃｈｏｐに周波数変調することができる。

一方、ホール素子１０のＤＣオフセット電圧Ｖｏｓ（Ｈａｌｌ）は、ホール素子１０の駆動方向を０度と９０度の間で切替えても同じ極性の値となる。したがって、Ｖｏｓ（Ｈａｌｌ）はスピニングカレントクロックによる周波数変調を受けない。

図２は、ホール素子１０において発生するホール起電力Ｖｈａｌｌの信号スペクトルを示す図である。検出対象の磁束密度Ｂに対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子１０のオフセット電圧Ｖｏｓ（Ｈａｌｌ）は、周波数領域において分離される。したがって、スピニングカレント法を用いたホール素子１０の駆動により、オフセット信号Ｖｏｓ（Ｈａｌｌ）を除去できる。

図３は、ホール素子に入出力する信号を処理する信号処理回路の概略構成を示す図である。信号処理回路２００は、駆動信号生成回路２０、クロック信号生成部３０、切替回路４０、および信号処理部５０を有する。駆動信号生成回路２０は、基準信号に基づいて、ホール素子１０に供給する駆動信号を生成する。駆動信号生成回路２０は、駆動信号を供給することによってホール素子１０を駆動する。駆動信号は、ホール駆動電流またはホール駆動電圧であってよい。

クロック信号生成部３０は、クロック信号を生成する。具体的には、クロック信号生成部３０は、スピニングカレントクロック信号である第２クロック信号ＣＬＫ２を生成する。クロック信号生成部３０は、チョッパー復調のためのチョッパークロックである第３クロック信号ＣＬＫ３を生成する。

切替回路４０は、第２クロック信号ＣＬＫ２の位相φ（φ１、φ２）にしたがって、ホール素子を駆動する駆動電流または電圧を注入する端子対およびホール起電力信号を検出する端子対を切替える。ホール起電力Ｖｈａｌｌは、スピニングカレント駆動により、スピニングカレントクロック周波数ｆ＿ｃｈｏｐにチョッパー変調される。信号処理部５０は、第３クロック信号ＣＬＫ３に応じて、切替回路４０からの出力信号を復調する。

図４は、信号処理回路２００の回路構成の一例を示す図である。駆動信号生成回路２０は、オペアンプ２２、第１帰還抵抗２４、および第２帰還抵抗２６を有する。

オペアンプ２２の第１入力端には基準信号が入力される。第１帰還抵抗２４の一端は、オペアンプ２２の出力端に電気的に接続される。第１帰還抵抗２４の他端と第２帰還抵抗２６の一端とが接続される。その接続点が、オペアンプ２２の第２入力端に接続される。第２帰還抵抗２６の他端は、接地されてよい。信号処理部５０は、増幅回路５２、チョッパー復調スイッチ５４、およびアナログデジタル変換部５６を有する。

増幅回路５２は、計装アンプであってよい。増幅回路５２は、ホール起電力Ｖｈａｌｌを増幅してチョッパー復調スイッチ５４に出力する。チョッパー復調スイッチ５４は、復調回路である。アナログデジタル変換部５６は、復調信号Ｖｈａｌｌ_ｏｕｔをデジタル信号に変換する。

駆動信号生成回路２０のオフセットに起因する駆動信号のオフセットＶｏｄのうち、ホール素子１０のオフセットに影響する成分をオフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）とする。駆動信号のオフセットＶｏｄのうち、入力磁場の影響を受ける成分を磁場因子成分Ｖｏｄｂ（Ｂ）とする。表２は、ホール素子１０において通電する端子対、ホール起電力を検出する端子対、およびホール起電力Ｖｈａｌｌついて示す。

表２からわかる通り、ホール起電力信号成分Ｖｓｉｇ（Ｂ）と、駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）とが位相φ１、φ２の両方で同じ極性になっている。したがって、スピニングカレント法によっては、ホール起電力信号成分Ｖｓｉｇ（Ｂ）と磁場因子成分Ｖｏｄｂ（Ｂ）とを分離できない。

駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）は、駆動信号のオフセットをＶｏｄ、ホール素子１０の定電圧感度をＳｖ、印加される磁場の磁束密度をＢとすると、Ｖｏｄｂ（Ｂ）＝Ｖｏｄ・Ｓｖ・Ｂと表すことができる。したがって、駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）は、印加される磁場の磁束密度Ｂに比例する。

図５は、オフセットと駆動電圧との関係の説明する図である。図５では、ホール素子１０を、４つの抵抗Ｒ１、Ｒ２、Ｒ３、およびＲ４で構成されるブリッジ回路によってモデリングしている。Ｒ２、Ｒ３、およびＲ４は、抵抗値Ｒを有し、Ｒ１が抵抗値Ｒ＋ΔＲを有する。ΔＲが、オフセットを生じさせる抵抗成分である。端子１と端子３との間の駆動電圧をＶとする。この場合、無磁場時のオフセットを計算すると、数式２のとおりである。ホール素子１０のブリッジ抵抗に非平衡成分ΔＲがある場合、オフセット因子成分Ｖｏｄｈは駆動電圧Ｖに比例する。

図６は、信号処理回路２００におけるスピニングカレント法による信号処理動作の一例を示す。より具体的には、図６は、チョッパー変調された変調信号とチョッパー復調された復調信号を示す。駆動信号生成回路のオフセットの影響が有る場合、つまり駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）およびオフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）を考慮した場合を実線で示し、これらを考慮しない場合の信号波形を点線で示している。

ホール素子のオフセットは駆動電圧に比例するため、より正確には駆動信号生成回路のオフセットの影響(Ｖｏｄｈ)を受ける。しかし、復調後にはチョッパー動作により高周波に変調されるためＶｏｄｈは、Ｖｓｉｇと分離される。一方、表２でも示した通り、駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）はホール起電力信号成分Ｖｓｉｇと同極性となり分離されないため、ホール起電力信号成分Ｖｓｉｇと区別がつかない。磁場因子成分Ｖｏｄｂ（Ｂ）は、上記のように印加磁場の磁束密度に比例する。したがって、印加磁場の磁束密度に比例して出力オフセットやＤＣ近傍の低周波ノイズが増加する。

図７は、第１実施形態における信号処理回路１００の概略構成を示す図である。信号処理回路１００は、駆動信号生成回路１２０、クロック信号生成部１３０、切替回路１４０、および信号処理部１５０を有する。本実施形態の信号処理回路１００は、基本的な構成は、図３および図４で説明した信号処理回路２００と同様である。しかし、信号処理回路１００は、駆動信号用のチョッパークロック信号である第１クロック信号ＣＬＫ１を生成し、駆動信号生成回路１２０に供給する。

駆動信号生成回路１２０は、基準信号を第１クロック信号に応じて変調して駆動信号を生成する。より具体的には、駆動信号生成回路１２０は、第１クロック信号ＣＬＫ１に応じて、基準信号を変調及び復調した駆動信号を生成してよい。基準信号は、回路外部から供給されてよい。

クロック信号生成部１３０は、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３のみならず、第１クロック信号ＣＬＫ１を生成する。駆動信号生成回路１２０は、第１クロック信号ＣＬＫ１を駆動信号生成回路１２０に提供する。クロック信号生成部１３０は、第２クロック信号ＣＬＫ２を切替回路１４０に供給する。クロック信号生成部１３０は、第３クロック信号ＣＬＫ３を信号処理部１５０に供給する。

切替回路１４０は、ホール素子１０の複数の端子へ駆動信号を供給する端子位置と、ホール素子１０の複数の端子からホール起電力信号を出力する端子位置とを、第２クロック信号ＣＬＫ２に応じて切り替える。切替回路１４０は位相φ（φ１、φ２）にしたがって、ホール素子を駆動する駆動電流または電圧を注入する端子対およびホール起電力信号を検出する端子対を切替えてよい。例えば、切替回路１４０は、ホール素子１０が備える４つの端子である端子１、端子２、端子３、および端子４において、駆動信号を供給する端子位置を、少なくとも第１の端子から第２の端子へ、第２クロック信号に応じて切り替える。信号処理部１５０は、第３クロック信号ＣＬＫ３の位相φ（φ１、φ２）により、切替回路１４０からの出力信号を復調する。

図８は、本実施形態における信号処理回路１００の回路構成の一例を示す図である。信号処理部１５０は、増幅回路１５２、チョッパー復調スイッチ１５４、およびアナログデジタル変換部１５６を有する。増幅回路１５２は、切替回路１４０からの出力信号であるホール起電力Ｖｈａｌｌを増幅して、チョッパー復調スイッチ１５４に供給する。

チョッパー復調スイッチ５４は、切替回路１４０からの出力信号を受け取る。チョッパー復調スイッチ５４は、増幅回路１５２を介して、切替回路１４０からの出力信号を受け取ってよい。チョッパー復調スイッチ５４は、クロック信号生成部１３０から、第３クロック信号ＣＬＫ３を取得する。

チョッパー復調スイッチ１５４は、信号処理部１５０用の第３クロック信号ＣＬＫ３の位相φ（φ１、φ２）により、切替回路４０からの出力信号を第３クロック信号ＣＬＫ３に応じて極性を切り替えて、復調信号ｈａｌｌ_ｏｕｔを出力する。本明細書において、復調とは、スピニングカレントクロック周波数ｆ＿ｃｈｏｐにチョッパー変調された信号をベースバンドに戻すことを指す。第２クロック信号ＣＬＫ２と、第３クロック信号ＣＬＫ３は、立ち上がりタイミングおよび立ち下がりタイミングが同じであってよい。すなわち、第２クロック信号ＣＬＫ２と、第３クロック信号ＣＬＫ３は、クロック波形が同じであってよい。

駆動信号生成回路１２０は、第１チョッパースイッチ１２１、第２チョッパースイッチ１２２、初段トランスコンダクタ差動対１２３、２段目トランスコンダクタ差動対１２４、第１帰還抵抗１２５、および第２帰還抵抗１２６を有する。初段トランスコンダクタ差動対１２３、２段目トランスコンダクタ差動対１２４は、２段のトランスコンダクタ差動対構成（２段ｇｍ構成）のオペアンプを構成してよい。

初段トランスコンダクタ差動対１２３および２段目トランスコンダクタ差動対１２４のうちの少なくとも１つ、即ち、複数段の増幅器のうちの少なくとも一つの増幅器の入力側に第１チョッパースイッチ１２１が接続されてよく、増幅器の出力側に第２チョッパースイッチ１２２が接続されてよい。第１チョッパースイッチ１２１は、基準信号を第１クロック信号ＣＬＫ１に応じて変調する。変調信号は、初段トランスコンダクタ差動対１２３によって増幅される。初段トランスコンダクタ差動対１２３は、変調信号を増幅して第２チョッパースイッチ１２２に供給する。

第２チョッパースイッチ１２２は、増幅された変調信号を第１クロック信号ＣＬＫ１に応じて復調して、駆動信号を生成する。したがって、駆動信号生成回路１２０は、第１チョッパースイッチ１２１および第２チョッパースイッチ１２２によって、第１クロック信号ＣＬＫ１により基準信号をチョッパー変調し、さらに変調信号をチョッパー復調することができる。この処理により、初段トランスコンダクタ差動対１２３が持つオフセットおよび低周波ノイズは、第１クロック信号ＣＬＫの周波数にチョッパー変調される。

表３は、ホール素子１０において通電する端子対、ホール起電力を検出する端子対、第１クロック信号ＣＬＫ１の極性、およびホール起電力Ｖｈａｌｌについて示す。

表３に示されるとおり、第１クロック信号ＣＬＫ１の極性に応じて、駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）およびオフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）の符号が切り替わる。

図９Ａは、第１実施形態の信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。図９Ｂは、第１実施形態の信号処理回路１００におけるチョッパー復調時の各信号の波形を示す図である。実線が、駆動信号オフセットの磁場因子成分Ｖｏｄｂ（Ｂ）およびホールオフセット影響成分Ｖｏｄｈ（Ｈａｌｌ）を考慮した場合を示し、点線がこれらの成分を考慮しない場合を示す。

図９Ａおよび図９Ｂに示されるとおり、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＭ３とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる。第１クロック信号ＣＬＫ１は、極性がＨ状態とＬ状態とで遷移する。同様に、第２クロック信号ＣＬＫ２も、極性がＨ状態とＬ状態とで遷移する。

例えば、第１クロック信号ＣＬＫ１の極性と第２クロック信号ＣＬＫ２の極性との組み合わせとして、Ｈ状態とＨ状態であるＨ‐Ｈ状態、Ｈ状態とＬ状態であるＨ‐Ｌ状態、Ｌ状態とＨ状態であるＬ‐Ｈ状態、およびＬ状態とＬ状態であるＬ‐Ｌ状態が存在する。Ｈ‐Ｈ状態、Ｈ‐Ｌ状態、Ｌ‐Ｈ状態、およびＬ‐Ｌ状態が、繰り返し現れる。特に、これらの状態が現れる順序は限定されない。Ｈ‐Ｈ状態、Ｈ‐Ｌ状態、Ｌ‐Ｈ状態、およびＬ‐Ｌ状態の各期間が一定であってよい。図９Ａおよび図９Ｂの場合であれば、各期間は、４分の１クロック周期である。

本実施形態では、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは、クロック周波数が同じで位相が異なる。本例では、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２は、位相が４分の１クロックずれている。図９Ａおよび図９Ｂに示される例では、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３に対して、第１クロック信号ＣＬＫ１の位相が４分の１クロック遅れている。

図９Ａに示されるとおり、ホール起電力Ｖｈａｌｌの変調信号の極性は、第１クロック信号ＣＬＫ１およびスピニングカレントクロック周波数であるｆ＿ｃｈｏｐで反転される。一方、ホール起電力Ｖｈａｌｌの変調信号の信号振幅は、ｆ＿ｃｈｏｐの２倍の周波数で振動する。図９Ｂに示されるとおり、ホール素子オフセットの復調信号の極性は、ｆ＿ｃｈｏｐで反転される。一方、ホール素子オフセットの復調信号の信号振幅は、ｆ＿ｃｈｏｐの２倍の周波数で振動する。

第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２の周波数ｆ＿ｃｈｏｐが同じである場合であっても、互いの位相が異なることによって、各クロックの組み合わせについて、Ｈ‐Ｈ状態、Ｈ‐Ｌ状態、Ｌ‐Ｈ状態、およびＬ‐Ｌ状態の４種類の状態が生じる。これによって、ｆ＿ｃｈｏｐと異なる周波数を持った信号振幅が生じる。

図９Ａおよび図９Ｂにおいて、駆動信号生成回路１２０のオフセットが適切にチョッピングされることで復調後の信号の平均値の変化を防止しつつ、駆動信号生成回路１２０に起因する低周波ノイズを高周波に変調する。

図１０は、第１実施形態の信号処理回路１００におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。ホール起電力Ｖｈａｌｌは、スピニングカレントクロック周波数ｆ＿ｃｈｏｐでの変調に加えて、第１クロック信号のチョッパー周波数ｆ＿ｃｈｏｐの影響を受ける。そのため、ホール起電力Ｖｈａｌｌは、周波数軸上において、スピニングカレントクロック周波数ｆ＿ｃｈｏｐに加えて、スピニングカレントクロック周波数ｆ＿ｃｈｏｐから第１クロック信号のチョッパー周波数ｆ＿ｃｈｏｐだけ離れた周波数位置、２×ｆ＿ｃｈｏｐにも集中したスペクトルを有する。一方、オフセット信号Ｖｏｓ（Ｈａｌｌ）は、ベースバンドに集中したスペクトルを有する。

復調信号におけるホール起電力信号成分Ｖｓｉｇ（Ｂ）は、ベースバンドに復調されたスペクトルを有する。すなわち、ホール起電力信号成分Ｖｓｉｇ（Ｂ）はＤＣ付近に復調される。一方、復調信号において、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）は、スピニングカレントクロック周波数ｆ＿ｃｈｏｐでの変調に加えて、第１クロック信号のチョッパー周波数ｆ＿ｃｈｏｐの影響を受ける。そのため、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）は、周波数軸上において、スピニングカレントクロック周波数ｆ＿ｃｈｏｐに加えて、スピニングカレントクロック周波数ｆ＿ｃｈｏｐから第１クロック信号のチョッパー周波数ｆ＿ｃｈｏｐだけ離れた周波数位置、２×ｆ＿ｃｈｏｐに集中したスペクトルを有する。

誤差要因となり得るオフセット信号Ｖｏｓ（Ｈａｌｌ）および磁場因子成分Ｖｏｄｂ（Ｂ）は、スピニングカレントクロック周波数ｆ＿ｃｈｏｐ付近に復調される。したがって、後段信号処理回路のローパスフィルタによってオフセット信号Ｖｏｓ（Ｈａｌｌ）および磁場因子成分Ｖｏｄｂ（Ｂ）を除去することができる。

また、本実施形態のように９０度チョッパークロックの場合、第２クロック信号ＣＬＫ２または第３クロック信号ＣＬＫ３に対して、±１／４位相ずれにすることが望ましい。この場合、第２クロック信号ＣＬＫ２のＨ区間の中間点とＬ区間の中間点でクロックが切り替わる。したがって、変調される成分のＤｕｔｙが５０％となり、駆動信号生成部のオフセットの影響は理想的には完全にキャンセルされる。

図１１は、信号処理方法を説明するフローチャートである。駆動信号生成回路１２０は、基準信号を取得する。第１チョッパースイッチ１２１は、基準信号を第１クロック信号ＣＬＫ１に応じて変調する（ステップＳ１）。第２チョッパースイッチ１２２は、基準信号が変調された信号を取得する。第２チョッパースイッチ１２２が取得する信号は、基準信号が変調されていればよく、基準信号が変調された信号が増幅された信号であってもよい。第２チョッパースイッチ１２２は、基準信号が変調された信号を、第１クロック信号に応じて復調した駆動信号を生成する（ステップＳ２）。

切替回路１４０は、ホール素子１０の複数の端子へ駆動信号を供給する端子位置と、ホール素子１０の複数の端子からホール起電力信号を出力する端子位置とを、第２クロック信号ＣＬＫ２に応じて切り替える。第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１とは立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる。第２チョッパースイッチ１２２によって生成された駆動信号は、切替回路１４０を介してホール素子１０の端子に供給される（ステップＳ３）。

チョッパー復調スイッチ１５４は、ホール起電力信号を取得して、第３クロック信号ＣＬＫ３に応じて極性を切り替えて出力する（ステップＳ４）。第３クロック信号ＣＬＫ３は、第２クロック信号ＣＬＫ２と立ち上がりタイミングおよび立ち下がりタイミングが同じである。以上の処理によって、駆動信号がオフセットまたは低周波ノイズを持つ場合にもオフセットまたはノイズを除去することができる。

図１２は、第１実施形態における信号処理回路１００による入力磁場と出力ノイズの関係を示す図である。点線が、第１クロック信号ＣＬＫ１を用いない信号処理回路２００による結果を示し、実線が第１クロック信号ＣＬＫ１を用いる本実施形態の信号処理回路１００による結果を示す。本実施形態の信号処理回路１００によれば、ホール起電力出力ノイズの磁場依存性を低減させることができる。

本実施形態では、第１クロック信号ＣＬＫ１と、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる。図１３Ａおよび図１３Ｂに、第１クロック信号ＣＬＫ１と、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とが、立ち上がりタイミングおよび立ち下がりタイミングが同じ場合の比較例を示す。比較例において第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とは、同じクロック波形を有する。

図１３Ａは、比較例における信号処理回路におけるチョッパー変調時の各信号の波形を示す図である。図１３Ｂは、比較例における信号処理回路におけるチョッパー復調時の各信号の波形を示す図である。第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とが同じクロック波形であった場合、図１３Ａおよび図１３Ｂに示される信号波形になる。

比較例の場合、駆動信号生成回路１２０をチョッパー化することにより、出力オフセットが磁気信号に影響する成分は高周波に変調されるためキャンセルされる。しかし、比較例においては、ホール素子１０のオフセットに影響する成分はキャンセルされずにＤＣ成分として残ってしまい、特に、無磁場時の低周波ノイズ特性が劣化する。

なお、図１３Ａおよび図１３Ｂに示される場合、第１クロック信号ＣＬＫ１の極性と第２クロック信号ＣＬＫ２の極性との組み合わせがＨ状態とＨ状態であるＨ‐Ｈ状態と、Ｌ状態とＬ状態であるＬ‐Ｌ状態が存在するが、Ｈ‐Ｌ状態およびＬ‐Ｈ状態が現れない。Ｈ‐Ｈ状態、Ｈ‐Ｌ状態、Ｌ‐Ｈ状態、およびＬ‐Ｌ状態の４種類の状態が生じないので、ｆ＿ｃｈｏｐと異なる周波数を持った変調が生じない。

図１４は、比較例における信号処理回路におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。比較例によれば、ホール起電力信号成分Ｖｓｉｇ（Ｂ）と、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）とが周波数軸上において区別できない。したがって、後段処理回路で、ホール起電力信号成分Ｖｓｉｇ（Ｂ）と、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）とを分離することができない。

図１５Ａは、第２実施形態における信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。図１５Ｂは、第２実施形態における信号処理回路１００におけるチョッパー復調時の各信号の波形を示す図である。本例では、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とは、周波数が異なる。周波数が周期の逆数であるので、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３とは周期も異なる。

本例では、第１クロック信号ＣＬＫ１の周期は、第２クロック信号の周期および第３クロック信号の周期の２倍である。したがって、第２クロック信号ＣＬＫ２の周波数、即ち、スピニングカレントクロック周波数をｆ＿ｃｈｏｐとすると、第１クロック信号の周波数は、ｆ＿ｃｈｏｐの半分の１／２・ｆ＿ｃｈｏｐである。

図１５Ａおよび図１５Ｂに示されるとおり、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる。また、第１クロック信号ＣＬＫ１の極性と第２クロック信号ＣＬＫ２の極性との組み合わせとして、Ｈ状態とＨ状態であるＨ‐Ｈ状態、Ｈ状態とＬ状態であるＨ‐Ｌ状態、Ｌ状態とＨ状態であるＬ‐Ｈ状態、およびＬ状態とＬ状態であるＬ‐Ｌ状態が繰り返し現れる。Ｈ‐Ｈ状態、Ｈ‐Ｌ状態、Ｌ‐Ｈ状態、およびＬ‐Ｌ状態の各期間が一定である。

駆動信号生成回路１２０のオフセットが第１クロック信号ＣＬＫ１によって、第２クロック信号ＣＬＫ２および第３クロック信号ＣＬＫ３の周期の２倍のクロックでチョッピングされる。この結果、復調後の信号の平均値は変化せず、駆動信号生成回路１２０に起因する低周波ノイズおよびオフセットは高周波に変調される。

図１６は、第２実施形態の信号処理回路１００におけるチョッパー変調後および復調後の各信号のスペクトルを示す図である。ホール起電力Ｖｈａｌｌは、スピニングカレントクロック周波数ｆ＿ｃｈｏｐでの変調に加えて、第１クロック信号のチョッパー周波数、本例では１／２・ｆ＿ｃｈｏｐの影響を受ける。そのため、ホール起電力Ｖｈａｌｌは、周波数軸上において、スピニングカレントクロック周波数ｆ＿ｃｈｏｐに加えて、スピニングカレントクロック周波数ｆ＿ｃｈｏｐから第１クロック信号のチョッパー周波数１／２・ｆ＿ｃｈｏｐだけ離れた周波数位置、１／２・ｆ＿ｃｈｏｐおよび３／２・ｆ＿ｃｈｏｐにも集中したスペクトルを有する。一方、オフセット信号Ｖｏｓ（Ｈａｌｌ）は、ベースバンドに集中したスペクトルを有する。

復調信号におけるホール起電力信号成分Ｖｓｉｇ（Ｂ）は、復調されてベースバンドに集中したスペクトルを有する。すなわち、ホール起電力信号成分Ｖｓｉｇ（Ｂ）はＤＣ付近に復調される。一方、復調信号において、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）および磁場因子成分Ｖｏｄｂ（Ｂ）は、スピニングカレントクロック周波数ｆ＿ｃｈｏｐでの変調に加えて、第１クロック信号のチョッパー周波数１／２・ｆ＿ｃｈｏｐでの変調を受ける。そのため、Ｖｏｄｈ（Ｈａｌｌ）および磁場因子成分Ｖｏｄｂ（Ｂ）は、スピニングカレントクロック周波数ｆ＿ｃｈｏｐから第１クロック信号のチョッパー周波数１／２・ｆ＿ｃｈｏｐだけ離れた周波数位置、１／２・ｆ＿ｃｈｏｐおよび３／２・ｆ＿ｃｈｏｐにも集中したスペクトルを有する。オフセット信号Ｖｏｓ（Ｈａｌｌ）はスピニングカレントクロック周波数ｆ＿ｃｈｏｐ付近に復調される。

ホール起電力信号成分Ｖｓｉｇ（Ｂ）は、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）、磁場因子成分Ｖｏｄｂ（Ｂ）、オフセット信号Ｖｏｓ（Ｈａｌｌ）を周波数軸上で区別される。したがって、後段信号処理回路のローパスフィルタでホール起電力信号成分Ｖｓｉｇ（Ｂ）を分離できる。

以上の説明では、９０度チョッパー駆動と呼ばれる２方向切替の構成を説明したが、本発明は、この場合に限られない。たとえば、３６０度チョッパー駆動と呼ばれる４方向切替の構成に、本発明を適用することもできる。

第３実施形態の信号処理回路１００は、３６０度チョッパー駆動である。ホール素子１０は、φ１、φ２、φ３、およびφ４のチョッパークロックの位相により駆動される。φ１およびφ２については、表２、図１Ａ、および図１Ｂに示した９０度チョッパークロックの場合と同様である。

図１７Ａは、スピニングカレントクロックの位相がφ３でのホール素子１０の接続例を示す。図１７Ｂは、スピニングカレントクロックの位相がφ４でのホール素子１０の接続例を示す。図１７Ａにおいて、スピニングカレントクロックの位相がφ３のとき、端子４の電位はＶｂｉａｓ＋となり、端子２の電位は、Ｖｂｉａｓ＋より低いＶｂｉａｓ−となる。ホール素子１０の駆動電流は、端子４から注入されて端子２に向けて流れる。このときのホール素子１０の駆動電流の方向を２７０度とする。本例では、ホール効果によって、端子１が＋側の電位＋Ｖｓｉｇ（Ｂ）を持ち、端子３が−側の電位−Ｖｓｉｇ（Ｂ）を持つ。ホール起電力Ｖｈａｌｌ（φ３）は、端子１を基準として測定される端子３の電位として定義されるため、Ｖｈａｌｌ（φ３）＝-２Ｖｓｉｇ（Ｂ）として検出される。

図１７Ｂにおいて、スピニングカレントクロックの位相がφ４のとき、端子３の電位はＶｂｉａｓ＋となり、端子１の電位は、Ｖｂｉａｓ−となる。ホール素子１０の駆動電流は、端子３から注入されて端子１に向けて流れる。このときのホール素子１０の駆動電流の方向を１８０度とする。ホール効果によって、端子２が−側の電位−Ｖｓｉｇ（Ｂ）を持ち、端子４が＋側の電位＋Ｖｓｉｇ（Ｂ）を持つ。ホール起電力Ｖｈａｌｌ（φ２）は、端子２を基準として測定される端子４の電位として定義されるため、Ｖｈａｌｌ（φ１）＝＋２Ｖｓｉｇ（Ｂ）として検出される。

表４は、ホール素子１０において通電する端子対、ホール起電力を検出する端子対、第１クロック信号ＣＬＫ１の極性、およびホール起電力Ｖｈａｌｌついて示す。

図１８Ａは、第３実施形態の信号処理回路１００におけるチョッパー変調時の各信号の波形を示す図である。図１８Ｂは、第３実施形態の信号処理回路におけるチョッパー復調時の各信号の波形を示す図である。本例によっても、第２実施形態の場合と同様に、ホール起電力信号成分Ｖｓｉｇ（Ｂ）を、オフセット因子成分Ｖｏｄｈ（Ｈａｌｌ）、磁場因子成分Ｖｏｄｂ（Ｂ）、およびオフセット信号Ｖｏｓ（Ｈａｌｌ）から分離することができる。
なお各実施形態において、駆動信号生成回路２０または１２０は、差動出力構成でもよい。 駆動信号生成回路２０または１２０を差動出力の構成とする場合、その出力は切替回路４０または１４０の駆動端子対に供給される。つまり、切替回路４０または１４０の駆動端子（＋側）には駆動信号生成回路２０または１２０の差動出力の＋側（Ｖｂｉａｓ＋）が接続され、駆動端子（−側）には差動出力の−側（Ｖｂｉａｓ−）が接続される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

１０ ホール素子、２０ 駆動信号生成回路、２２ オペアンプ、２４ 第１帰還抵抗、２６ 第２帰還抵抗、３０ クロック信号生成部、４０ 切替回路、５０ 信号処理部、５２ 増幅回路、５４ チョッパー復調スイッチ、５６ アナログデジタル変換部、１００ 信号処理回路、１２０ 駆動信号生成回路、１２１ 第１チョッパースイッチ、１２２ 第２チョッパースイッチ、１２３ 初段トランスコンダクタ差動対、１２４ ２段目トランスコンダクタ差動対、１２５ 第１帰還抵抗、１２６ 第２帰還抵抗、１３０ クロック信号生成部、１４０ 切替回路、１５０ 信号処理部、１５２ 増幅回路、１５４ チョッパー復調スイッチ、１５６ アナログデジタル変換部、２００ 信号処理回路

Claims (13)

1. 基準信号を第１クロック信号に応じて変調して駆動信号を生成する駆動信号生成回路と、
   ホール素子の複数の端子へ前記駆動信号を供給する端子位置と、前記ホール素子の複数の端子からホール起電力信号を出力する端子位置とを、第２クロック信号に応じて切り替える切替回路と、を備え、
   前記第１クロック信号と前記第２クロック信号とは、立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる
   信号処理回路。
2. 前記第１クロック信号および前記第２クロック信号は、極性がそれぞれＨ状態とＬ状態とで遷移し、
   前記第１クロック信号の極性と前記第２クロック信号の極性との組み合わせがＨ状態とＨ状態とであるＨ‐Ｈ状態、Ｈ状態とＬ状態であるＨ‐Ｌ状態、Ｌ状態とＨ状態であるＬ‐Ｈ状態、およびＬ状態とＬ状態であるＬ‐Ｌ状態が、繰り返し現れる
   請求項１に記載の信号処理回路。
3. 前記Ｈ‐Ｈ状態、前記Ｈ‐Ｌ状態、前記Ｌ‐Ｈ状態、および前記Ｌ‐Ｌ状態は、それぞれの期間が等しい
   請求項２に記載の信号処理回路。
4. 前記第１クロック信号と前記第２クロック信号とは、位相が異なる
   請求項１から３のいずれか一項に記載の信号処理回路。
5. 前記第１クロック信号と前記第２クロック信号とは、クロック周波数が等しく、
   前記第１クロック信号と前記第２クロック信号とは、位相が４分の１クロックずれている
   請求項４に記載の信号処理回路。
6. 前記第１クロック信号と前記第２クロック信号とは、周期が異なる
   請求項１から３のいずれか一項に記載の信号処理回路。
7. 前記第１クロック信号は、前記第２クロック信号の２倍の周期をもつ
   請求項６に記載の信号処理回路。
8. 前記切替回路は、前記ホール素子が備える４つの端子において、前記駆動信号を供給する端子位置を、少なくとも第１の端子から第２の端子へ、前記第２クロック信号に応じて切り替える
   請求項１から７のいずれか一項に記載の信号処理回路。
9. 前記切替回路の出力信号を、第３クロック信号に応じて極性を切り替えて出力する信号処理部をさらに備え、
   前記第２クロック信号と前記第３クロック信号とは、立ち上がりタイミングおよび立ち下がりタイミングが同じである
   請求項１から８のいずれか一項に記載の信号処理回路。
10. 前記駆動信号生成回路は、前記第１クロック信号に応じて、入力される前記基準信号を変調及び復調した前記駆動信号を生成する
    請求項１から９のいずれか一項に信号処理回路。
11. 前記駆動信号生成回路は、前記基準信号を増幅する増幅器と、前記増幅器の入力側に設けられる第１チョッパースイッチと、前記増幅器の出力側に設けられる第２チョッパースイッチと、を有し、
    前記第１チョッパースイッチは、前記第１クロック信号に応じて、前記基準信号を変調した信号を生成し、
    前記第２チョッパースイッチは、前記基準信号が変調された信号を、前記第１クロック信号に応じて復調した前記駆動信号を生成する
    請求項１０に記載の信号処理回路。
12. 基準信号を第１クロック信号に応じて変調するステップと、
    前記基準信号が変調された信号を、前記第１クロック信号に応じて復調した駆動信号を生成するステップと、
    ホール素子の複数の端子へ前記駆動信号を供給する端子位置と、前記ホール素子の複数の端子からホール起電力信号を出力する端子位置とを、前記第１クロック信号とは立ち上がりタイミングおよび立ち下がりタイミングの少なくとも一方が異なる第２クロック信号に応じて切り替えるステップと、
    を備える信号処理方法。
13. 前記ホール起電力信号を、前記第２クロック信号と立ち上がりタイミングおよび立ち下がりタイミングが同じ第３クロック信号に応じて極性を切り替えて出力するステップをさらに備える請求項１２に記載の信号処理方法。

Images