JP2012181188A - 信号処理装置及び回転角度検出装置 - Google Patents
信号処理装置及び回転角度検出装置 Download PDFInfo
- Publication number
- JP2012181188A JP2012181188A JP2012014568A JP2012014568A JP2012181188A JP 2012181188 A JP2012181188 A JP 2012181188A JP 2012014568 A JP2012014568 A JP 2012014568A JP 2012014568 A JP2012014568 A JP 2012014568A JP 2012181188 A JP2012181188 A JP 2012181188A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- offset
- output
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】クロック信号生成器によって発せられるクロック信号の各隣接する半周期の期間毎に各1つのゲイン調整を行うパルス信号を生成するゲイン調整信号生成器145を設けた。
【選択図】 図1
Description
このようなホール素子を利用した非接触回転角度センサでは、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理(AD変換)を適用して検出し、該検出値に基づいて磁石の(従って、当該回転体の)回転角度を求める(例えば、非特許文献1、特許文献1、特許文献2参照)。
図10の非接触回転角度センサでは、シリコン基板30の中にホール素子X1、X2、Y1、Y2、および、信号処理回路が形成されている。
そして、ホール素子X1で発生するホール起電力信号とホール素子X2で発生するホール起電力信号との差を計算することによりVx信号を得ることができる。
上述のようにして得られたVx信号、Vy信号は、回転体に取り付けられた磁石が作る磁場と回転角センサの間の角度θに対して、次の式(1)の関係がある。
理想的には、Vamp,x=Vamp,yであることが望ましいが、半導体製造プロセス上のプロセス勾配などの理由により、Vamp,x≠Vamp,yとなり、このような各対のホール素子X1およびX2、ホール素子Y1およびY2の磁気感度のミスマッチは回転角度センサにおける角度検出誤差の一つの要因となる。
一方、回転角度センサの角度誤差を0.03度程度に抑制して高精度の回転角度センサを実現する場合には、磁気感度Vamp,xとVamp,yのミスマッチを、0.1%、ないしは、それ以下の分解能で補正することが必要となり、信号処理回路には極めて高い分解能でのゲイン調整機能が要求されることになる。
図11のホール起電力信号検出装置は、ホール素子を用いた回転角度センサに適用される場合、ホール素子X1およびX2の対に対応する系統と、ホール素子Y1およびY2の系統に対応する系統との双方の系統についてこの図11と同様の構成の回路がそれぞれに設けられ、これら双方の系統におけるホール起電力信号検出装置で精密なゲイン調整を行うことによって上述の磁気感度Vamp,xとVamp,yのミスマッチが極小となるようにされる。
ΔΣ変調器440は、加算器441、積分器442、コンパレータ443、および、1ビットD−A変換器444を含んで構成されている。
なお、スイッチ回路420にはクロック信号生成器460からチョッパークロック信号が供給されて、該チョッパークロック信号に同期した切替え操作(従って、これによる変調処理)が行われる。また、復調器430にも、クロック信号生成器460からチョッパークロック信号が供給されて該クロック信号に同期した復調処理が行われる。
図12は、ホール素子をバイアスする駆動電流(バイアス電流)の向きを、基準となる向きに対し、0度および90度に交互に切替えたときのホール起電力の検出について説明するための図である。図12(a)はバイアス電流の向きが0度のとき、図12(b)はバイアス電流の向きが90度のときを表している。
ホール素子へのバイアス電流の向きを0度および90度の間で交互に切替えた時に測定される電圧信号 V_Sig_0degとV_Sig_90degとは、次の式(3)におけるように、ホール起電力信号V_HallとオフセットV_Offsetとの和として表される。
図13は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。
図13における信号V_Sig_Modは、復調器430(図11参照)に入力され、ホール素子のバイアス電流の向きを切替えるために用いられたものと同じチョッパークロック信号に同期して復調されて、信号V_Sig_Dmodとなる。復調器430における復調処理は、式(6)に示したように、該チョッパークロック信号の位相に従って信号V_Sig_Modの符号を切替える操作となる。
以上の結果、復調器430の出力信号V_Sig_Dmodは、次の式(7)に示したように表される。
図14(a)の信号V_Sig_Modでは、ホール起電力信号は、チョッパー周波数f_Modに変調されており、DC信号であるオフセットV_Offsetが重畳している。
図14のようなスペクトルを持つ信号V_Sig_Dmodを、図11に示したようにカットオフ周波数f_LPFを持つローパスフィルタ450を通すことによって、式(7)における周波数f_Modの成分を除去することができる。
図15は、ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。なお、図15のような構成の回路自体は公知である(非特許文献3参照)。
図15の回路は、積分器の部分がスイッチドキャパシタ回路として構成されており、2相のノンオーバーラップクロックφ1、φ2によって駆動される。
図17に例示された状況では、ホール起電力信号を変調するチョッパークロック信号周期T_ModがΔΣ変調器のサンプリング周期の整数倍になっている。
即ち、図18は、上記のゲイン調整機能を、前出のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの精度が損なわれるより具体的なケースを示している。図18(a)は、ΔΣ変調器のサンプリングクロックを示し、そのサンプリングクロックが8回生成される毎に位相が切り替わるチョッパークロック(周期T_Mod)の波形は、図18(b)のようになる。つまり、サンプリングクロックを16分周することで、チョッパークロックが生成されている。そして、GAIN_ADJ信号をチョッパークロックに同期して1回ずつ生成してしまうと、図18(c)に示すようになる。この図18(c)の例では、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が生成されている様子を示しており、GAIN_ADJ信号は、常に、チョッパークロックがハイレベルにあるときのみに生成されている。このため、信号V_Sig_Dmodの直流成分(ホール起電力信号V_Hall)のゲイン調整が行われる一方で、交流成分(オフセットV_Offset)に対してもゲイン調整が影響してしまう。よって、既述の式(5)に示されたオフセットキャンセルの精度が損なわれることになる。
即ち、ホール素子に供給するバイアス電流の向きを2相のクロック信号に同期して順次交互に切替えることによって前記ホール素子から検出されるホール起電力信号を変調し、該変調されたホール起電力信号を前記クロック信号に同期して復調する変調−復調処理を行った後ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理の方式と、前記ΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比を調整するゲイン調整信号に基づいてゲイン調整を行う方式とを単純に組み合わせると、オフセットキャンセルの精度が損なわれてしまう。そして、上述におけるようなオフセットキャンセルの精度が損なわれるという問題を回避する技術は未だ提案されるに到っていない。
(1)磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、n、N’、n’は自然数、N’>n’、N’/2Nが整数であって、
N’/n’≠2N/(2n−1)
を満たすことを特徴とする信号処理装置。
(3)n=1であることを特徴とする上記(2)の信号処理装置。
(4)前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記(1)〜(3)の何れかの信号処理装置。
(5)前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記(1)〜(4)の何れかの信号処理装置。
(6)磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、N’、n’は自然数、N’>n’であって、
N’/2Nが整数ではないことを特徴とする信号処理装置。
(8)前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記(6)又は(7)の信号処理装置。
(9)磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、N’、n、n’は自然数、N’>n’、2N/N’が整数であって、
N’/n’≠2N(2n−1)
を満たすことを特徴とする信号処理装置。
(11)前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記(10)又は(11)の信号処理装置。
(12)上記(1)〜(11)の何れかの信号処理装置を含むことを特徴とする回転角度検出装置。
(第1実施形態)
図1は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
図1において、ホール素子110にはスイッチ回路120によって方向が順次交互に直交する方向に切替えられるバイアス電流が供給されると共に、該切替えに同期して極性が反転するように生起するホール起電力信号がスイッチ回路120を介して出力される。
復調器130によって復調された信号は、1次のΔΣ変調器140に入力されて、基準電圧+Vref、−Vrefを基準にして、1ビットに量子化される。
そして、ΔΣ変調器140におけるゲイン調整は、ゲイン調整信号生成器145から供給されるゲイン調整信号によって、積分器142での積分動作の繰り返しにおける各積分期間のデューティー比を調整することによって行われる。
ローパスフィルタ150のカットオフ周波数f_LPFは、ΔΣ変調器140のサンプリング周波数f_SAMPおよびクロック周波数f_Modと比較して、充分に低く設定される。これは、上述のようにしてホール起電力信号に対して変調−復調処理を行った後、ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理を効果的に行うためである。
また、ゲイン調整信号生成器145は、ΔΣ変調器140のサンプリングクロックが、N’回カウントされる毎にn’回の頻度でGAIN_ADJ信号を生成するようになっているが、特に、本実施の形態では、ΔΣ変調器140のサンプリングクロックが8(N=23)回生成される毎に、スイッチ回路120の位相が切り替わり、サンプリングクロック信号が256(N’=28)回生成される毎に16(n’=16)回の頻度で、GAIN_ADJ信号が生成されるようになっている。
なお、図1のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え動作自体については図12を参照して既述の説明を援用する。
図2のとおり、ゲイン調整信号生成器145から生成されるGAIN_ADJ信号は、ホール素子のバイアス電流方向が0度である位相において1回「1」になることに呼応して、ホール素子のバイアス電流方向が90度である位相においても必ず1回「1」になる形態である。即ち、クロック信号生成器160から供給されるチョッパークロック信号(周期T_Mod)の半周期毎に、1回「1」になる形態である。また、このGAIN_ADJ信号の波形から容易に理解されるとおり、ゲイン調整信号生成器145は、例えば、図示のサンプリングクロックで駆動されるカウンター態様の回路構成を採ることができる。
なお、図2に表された例では、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、各1回のみのゲイン調整が実行されるため、オフセットキャンセルの精度を維持するためにゲイン調整が影響を被る度合いが極小である。
ゲイン調整信号GAIN_ADJによるゲイン調整は、α2の頻度で、α1の大きさのパルス信号を信号V_Sig_Dmodに乗じるということであるから、信号成分毎に考えると、図3(a)に示す信号成分に図3(c)に示すゲイン調整信号GAIN_ADJを乗じるとともに、図3(b)に示すオフセット成分に図3(c)に示すゲイン調整信号GAIN_ADJを乗じるということになる。
即ち、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、換言すれば、復調器の出力信号の各隣接する半周期の期間において、GAIN_ADJ信号が相呼応するように対を成して発現し、該各半周期で等しい回数「1」になる(この回数のゲイン調整が実行される)ようにすればよいという趣旨である。そして、図2を参照して容易に理解されるとおり、復調器の出力信号の各隣接する半周期の期間は、クロック信号生成器160から供給されるクロック信号(周期T_Mod)の各隣接する半周期の期間に略等しい。
ベストは、図7のAで示す部分、つまり、オフセットへの影響が0になるケースのいずれかである。このベストケースでは、GAIN_ADJ信号は、オフセット成分V_Offsetの正方向及び負方向に等しい回数ずつ重畳されるため、積分値が0になるというものである。
従って、図1に示す回路の設計者は、ゲイン調整信号生成器145が生成するGAIN_ADJ信号を設定する際には、ゲイン調整に必要な調整値n’を求めてみて、その調整値n’によるオフセットへの影響が0である場合には、その調整値n’をそのまま用いることになる。
そこで、オフセットの影響がBやCで示す部分にあった場合や、或いは、Aで示す部分とBで示す部分との間にある場合、Aで示す部分とCで示す部分との間にある場合には、ゲイン調整の精度は若干低下するものの、オフセットの影響が0になる調整値n’を選び直し、その選び直した調整値n’をゲイン調整信号生成器145にセットするということを行う。具体的には、最初に求められた調整値n’の近くにある他の調整値n’のうち、オフセットの影響が0になる(Aで示す部分にある)調整値n’を選択すればよい。
また、図1の如く、ゲイン調整信号生成器145をΔΣ変調器140内に設けた構成では、別途にゲイン調整信号生成器145をΔΣ変調器外に設けることなく、ΔΣ変調器140内でゲイン調整に係る処理を完結させることが可能である。
ここで、本実施の形態にあっては、スイッチ回路120及び復調器130によって信号調整部が構成され、ゲイン調整信号生成器145と積分器142内の図15に示す回路のキャパシタα1C1を通過する部分とで感度補正部が構成され、ΔΣ変調器140のうち感度補正部以外の構成がA/D変換部に対応する。
以上、図1を参照して説明した実施の形態は、次のように変形して実施することも可能である。
即ち、図1においては、信号V_Sig_Modを増幅するためのプリアンプ回路を省略しているが、信号V_Sig_Modを増幅する目的で、スイッチ回路120と復調器130との間に、プリアンプ回路を配置することも可能である。
図8は、本発明の他の実施形態におけるホール起電力信号検出装置を表す機能ブロック図である。なお、図1に示した装置と同じ構成には、同じ符号を付し、その重複する説明は省略する。
即ち、本実施の形態では、スイッチ回路120の後段に、増幅器(プリアンプ回路)125を設けていて、その増幅器125で増幅された信号V_Sig_Modが復調器130に供給されるようになっている。
調整値n’はGAIN_ADJ信号の生成頻度、サンプリングクロックはΔΣ変調器サンプリングクロックと同様のものである。この構成では、入力値n’がサンプリングクロック毎にフルアダー202及びレジスタ203で積算されていき、積算結果がフルアダーのレンジN’(通常x’-bitの場合、N’=2x’)を超え、オーバーフローした際にGAIN_ADJ信号が生成される。つまり、ΔΣ変調器サンプリングクロックが2x’回カウントされる間にGAIN_ADJ信号はn’回生成され、補正を行う頻度α2はn’/N’で表される。
本実施形態の構成では、ビットストリーム生成器200に供給される調整値n’を適宜選定することで、ゲイン調整回路としての調整量を任意に設定することができる。つまり、この回転角度検出装置の出荷前に、調整値n’が0の状態(GAIN_ADJ信号を入力しない状態)で、且つ、大きさが既知の磁気がホール素子に加わった状態で、ホール起電力信号V_Detを測定する。そのときのホール起電力信号V_Detが、大きさが既知の磁気に応じて本来ならば出力されるべき大きさの信号からどの程度ずれているかを把握し、そのずれが0になるようなゲイン調整がなされるように、調整値n’を選定し、ビットストリーム生成器200内のメモリ等にセットする。
即ち、ベストケースと調整値n’は、
n’=2n×(N’/2N)
である。
N’/n’=2N/(2n−1)
を満足する場合であり、
また、2N/N’が整数の場合においては、
N’/n’=2N(2n−1)
を満足する場合である。
換言すれば、N’/2Nが整数の場合においては、
N’/n’≠2N/(2n−1)
という式を満足するように調整値n’を選定すれば、少なくとも最悪のケースは避けることができる。
また、2N/N’が整数の場合においては、N’/n’≠2N/(2n−1)
という式を満足するように調整値n’を選定すれば、少なくとも最悪のケースは避けることができる。
ここで、本実施の形態では、スイッチ回路120及び復調器130によって信号調整部が構成され、ビットストリーム生成器200、増幅器210及び乗算器220によって感度補正部が構成され、ΔΣ変調器140のうち感度補正部以外構成がA/D変換部に対応する。
ここで、上記実施形態で用いたN、N’は、サンプリングクロック信号を分周して生成されるものであるが、通常、同じ回路の中で用いられるN、N’の分周比は、設計の容易さの面から2の累乗の関係となる。つまり、クロック信号生成器160がサンプリングクロック信号N回生成する毎に、分周器165はチョッパークロックのハイ/ローを切り換えるのであるが、その分周器165内がカウントする数値Nとして2の累乗以外の値を用いるか、或いは、サンプリングクロック信号をN’回カウントする内にn’回のパルスを生成するビットストリーム生成器200におけるGAIN_ADJ信号の生成タイミングに関係する要素の内、N’/2Nが整数ではない構成とすることで、オフセットキャンセルの効果が損なわれないようにすることも可能である。
先ずは、2Nを2x、N’を2x’、またGAIN_ADJ信号中に含まれる周波数成分をf_gain_adj置くと、
f_Mod:f_gain_adj=1/2N・f_SAMP:n’/N’・f_SAMP=N’/2N:n’
=2(x’-x):n’
であり、N、N’が共に2の累乗の場合、n’の値によって、
f_Mod=f_gain_adj
となる。
上記第3実施形態の場合では、例えばN’=255、N=16とすると、
f_Mod:f_gain_adj=N’/2N:n’=255/32:n’で、
n’は整数であるため、
f_Mod≠f_gain_adj
となるためベースバンドへのオフセットの折り返しは生じない。
ホール素子をモデル化して表す図12を参照して既述の説明では、ホール素子のバイアス電流の向きを0度および90度の間で交互に切替えるものとしたが、バイアス電流の向きの切替えに関する選択の可能性は上述の限りではない。
即ち、ホール素子において発生されるホール起電力信号V_Sig_Modが既述のクロック信号によって変調される様に、ホール素子のバイアス電流の向きを切替えてホール起電力信号を検出する限りにおいては、切替え選択するバイアス電流の向きを180度、270度といった向きにする場合を選択可能な向きとして含めるようにしてもよい。
ゲイン調整信号生成器145は、一定時間間隔毎にGAIN_ADJ信号を生成することが設計容易性の観点から好ましい。また、クロック信号生成器160は、一定時間間隔毎にクロック信号を生成することが設計容易性の観点から好ましい。
120、420…………………バイアス電流源
130、430…………………復調器
140、440…………………ΔΣ変調器
141、441…………………加算器
142、442…………………積分器
143、443…………………コンパレータ
144、444…………………1ビットD−A変換器
145……………………………ゲイン調整信号生成器
150、450…………………ローパスフィルタ
160、161、460…………………クロック信号生成器
165……………………………分周器
200……………………………ビットストリーム生成器
Claims (12)
- 磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、n、N’、n’は自然数、N’>n’、N’/2Nが整数であって、
N’/n’≠2N/(2n−1)
を満たすことを特徴とする信号処理装置。 - N’/n’=N/n
を満たすことを特徴とする請求項1記載の信号処理装置。 - n=1
であることを特徴とする請求項2記載の信号処理装置。 - 前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項1乃至3の何れか1項に記載の信号処理装置。
- 前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項1乃至4の何れか1項に記載の信号処理装置。
- 磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、N’、n’は自然数、N’>n’であって、
N’/2Nが整数ではないことを特徴とする信号処理装置。 - 前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項6に記載の信号処理装置。
- 前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項6又は7に記載の信号処理装置。
- 磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がN回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がN’回カウントされる毎に、n’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してA/D変換するA/D変換部と、
を備え、
N、N’、n、n’は自然数、N’>n’、2N/N’が整数であって、
N’/n’≠2N(2n−1)
を満たすことを特徴とする信号処理装置。 - 前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項9項に記載の信号処理装置。
- 前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項10又は11に記載の信号処理装置。
- 請求項1乃至11の何れか1項に記載の信号処理装置を含むことを特徴とする回転角度検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014568A JP5449417B2 (ja) | 2011-02-07 | 2012-01-26 | 信号処理装置及び回転角度検出装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024102 | 2011-02-07 | ||
JP2011024102 | 2011-02-07 | ||
JP2012014568A JP5449417B2 (ja) | 2011-02-07 | 2012-01-26 | 信号処理装置及び回転角度検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012181188A true JP2012181188A (ja) | 2012-09-20 |
JP5449417B2 JP5449417B2 (ja) | 2014-03-19 |
Family
ID=47012481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014568A Active JP5449417B2 (ja) | 2011-02-07 | 2012-01-26 | 信号処理装置及び回転角度検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5449417B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542155A (zh) * | 2018-11-09 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种分辨率可调的函数发生器偏置电压产生电路及方法 |
CN109631954A (zh) * | 2019-01-28 | 2019-04-16 | 绍兴光大芯业微电子有限公司 | 实现片上温度补偿功能的可编程线性霍尔传感器芯片结构 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017000564B4 (de) | 2016-01-29 | 2022-10-27 | Asahi Kasei Microdevices Corporation | Winkeldetektionsvorrichtung und Verfahren |
-
2012
- 2012-01-26 JP JP2012014568A patent/JP5449417B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109542155A (zh) * | 2018-11-09 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种分辨率可调的函数发生器偏置电压产生电路及方法 |
CN109631954A (zh) * | 2019-01-28 | 2019-04-16 | 绍兴光大芯业微电子有限公司 | 实现片上温度补偿功能的可编程线性霍尔传感器芯片结构 |
CN109631954B (zh) * | 2019-01-28 | 2021-05-11 | 绍兴光大芯业微电子有限公司 | 实现片上温度补偿功能的可编程线性霍尔传感器芯片结构 |
Also Published As
Publication number | Publication date |
---|---|
JP5449417B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5385490B1 (ja) | ホール起電力信号検出回路及びその電流センサ | |
JP4924370B2 (ja) | Σδ型ad変換器およびそれを用いた角速度センサ | |
EP3517897B1 (en) | Position sensing device | |
US10459003B2 (en) | Signal detection method for capacitance detection type sensor, MEMS sensor, and system | |
WO2006056829A1 (en) | Continuously calibrated magnetic field sensor | |
JP2006047144A (ja) | 振動型角速度センサ | |
EP2848957A1 (en) | Magnetic detection device and magnetic detection method | |
JP2015027087A (ja) | 振幅変調されたアナログ信号を処理する方法、およびピックオフ信号処理システム | |
JP5449417B2 (ja) | 信号処理装置及び回転角度検出装置 | |
JP5318796B2 (ja) | ホール起電力検出装置および回転角度検出装置 | |
JP5342045B2 (ja) | 角度検出装置および角度検出方法 | |
JP5314619B2 (ja) | ホール起電力信号検出装置 | |
JP5081852B2 (ja) | 容量式センサおよび角速度センサ | |
JP2015081797A (ja) | 角度検出装置、角度検出方法 | |
JP5043878B2 (ja) | 角度検出装置および角度検出方法 | |
JP5687223B2 (ja) | 信号処理装置、回転角度検出装置及び調整値設定装置 | |
JP2012230021A (ja) | 回転角度計測装置 | |
JP5507744B2 (ja) | ホール起電力検出装置および回転角度検出装置 | |
JP2011163928A (ja) | ホール起電力信号検出装置 | |
JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
JP5964473B1 (ja) | 位相変調信号生成回路並びにその生成回路を用いた変位量検出装置 | |
JP2011169814A (ja) | 磁気式エンコーダ | |
JP5012916B2 (ja) | Σδ型ad変換器を用いた角速度センサ | |
RU2308039C1 (ru) | Устройство для измерения ускорений | |
RU2274833C1 (ru) | Устройство преобразования сигналов микромеханического гироскопа вибрационного типа |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5449417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |