JP2017123745A - 電源回路、電源回路の異常検出プログラム及び電源回路の異常検出方法 - Google Patents

Abstract

【課題】電源回路が劣化異常の状態で動作し続けることを防止すること。【解決手段】スイッチング素子を有し、入力電圧を前記スイッチング素子のスイッチングにより出力電圧に変換する変換回路と、前記出力電圧を検出する出力電圧検出部と、検出された前記出力電圧の値が前記出力電圧の目標値に一致するように前記スイッチングのデューティ比を制御する制御値を生成する補償器と、前記入力電圧を検出する入力電圧検出部と、前記目標値と検出された前記入力電圧の値とから、前記制御値が許容される範囲を推定する推定部と、前記制御値が前記範囲を外れたか否かを判定する判定部と、前記制御値が前記範囲を外れたと前記判定部により判定された場合、前記スイッチングが停止するように前記制御値を調整する調整部とを備える、電源回路。【選択図】図３

Description

本発明は、電源回路、電源回路の異常検出プログラム及び電源回路の異常検出方法に関する。

従来、スイッチング素子を有する電源回路において、スイッチング素子のスイッチングのデューティ比を変化させることで、電源回路の出力電圧を制御する技術が知られている（例えば、特許文献１を参照）。また、スイッチング素子を有する直流―直流変換装置において、スイッチング素子のスイッチングのデューティ比を変化させることで、直流―直流変換装置の出力電圧を制御する技術が知られている（例えば、特許文献２を参照）。

特開平６−３５１２４４号公報 特開２００３−９２８８０号公報

図１は、スイッチング素子のスイッチングにより入力電圧から出力電圧を生成する電源回路１００の構成の一例を示すブロック線図である。電源回路１００は、スイッチング回路５と、検出回路４と、目標電圧設定部１と、誤差演算部２と、補償器３とを備える。スイッチング回路５は、スイッチング素子５ａを有し、入力電圧Ｖｉｎをスイッチング素子５ａのスイッチングにより出力電圧Ｖｏｕｔに変換する。検出回路４は、スイッチング回路５から出力される出力電圧Ｖｏｕｔを検出し、出力電圧Ｖｏｕｔの検出値を出力する。目標電圧設定部１は、出力電圧Ｖｏｕｔの目標値Ｖｒｅｆを設定する。誤差演算部２は、目標電圧設定部１により設定された目標値Ｖｒｅｆと検出回路４から出力された出力電圧Ｖｏｕｔの出力値との誤差を演算する。補償器３は、当該誤差が零になるように、スイッチング素子５ａのスイッチングのデューティ比を制御する。

図１のような電源回路１００では、スイッチング回路５と検出回路４との間に断線が発生すると、検出回路４の出力値は零になるため（例えば、図２のタイミングｔ２参照）、当該断線による異常が電源回路１００に発生したと判断することができる。図２は、検出回路４の出力値の変化の一例を示す図である。ところが、電源回路１００に劣化異常が発生すると、検出回路４のゲインが変化するので、検出回路４の出力値も変化する。そのため、検出回路４の出力値が零以外の値に変化した場合には（例えば、図２のタイミングｔ１参照）、検出回路４の出力値が出力電圧Ｖｏｕｔの変動により変化したのか電源回路１００の劣化異常により変化したのかを判別することが難しい。その結果、電源回路１００が劣化異常の状態で動作し続けるおそれがある。

そこで、本開示は、電源回路が劣化異常の状態で動作し続けることを防止することを目的とする。

一つの案では、
スイッチング素子を有し、入力電圧を前記スイッチング素子のスイッチングにより出力電圧に変換する変換回路と、
前記出力電圧を検出する出力電圧検出部と、
前記出力電圧検出部により検出された前記出力電圧の値が前記出力電圧の目標値に一致するように前記スイッチングのデューティ比を制御する制御値を生成する補償器と、
前記入力電圧を検出する入力電圧検出部と、
前記目標値と前記入力電圧検出部により検出された前記入力電圧の値とから、前記制御値が許容される範囲を推定する推定部と、
前記制御値が前記範囲を外れたか否かを判定する判定部と、
前記制御値が前記範囲を外れたと前記判定部により判定された場合、前記スイッチングが停止するように前記制御値を調整する調整部とを備える、電源回路が提供される。

本開示の一局面によれば、電源回路が劣化異常の状態で動作し続けることを防止することができる。

スイッチング素子のスイッチングにより入力電圧から出力電圧を生成する電源回路の構成の一例を示すブロック線図である。 検出回路の出力値の変化の一例を示す図である。 一実施形態に係る電源回路の構成の一例を示すブロック線図である。 電源回路に劣化異常が発生した場合の電源回路の動作の一例を示すタイミングチャートである。 デューティ比推定部の動作の一例を示すフローチャートである。 範囲推定部及び異常判定部の動作の一例を示すフローチャートである。 調整部の動作の一例を示すフローチャートである。 スイッチング回路の出力電圧及び出力電流の変化の一例を示すタイミングチャートである。 電源回路の劣化異常判定をアナログ回路により実現した場合の電源回路の構成の一例を示す図である。 アナログ補償器の構成の一例を示す図である。 電源回路の劣化異常判定をソフトウェアにより実現した場合の電源回路の構成の一例を示す図である。 ＣＰＵにより実現される複数の機能を例示するブロック図である。 スイッチング回路の構成の一例を示す図である。 スイッチング回路の構成の一例を示す図である。 スイッチング回路の構成の一例を示す図である。 スイッチング回路の構成の一例を示す図である。 スイッチング回路の構成の一例を示す図である。

図３は、一実施形態に係る電源回路１０１の構成の一例を示すブロック線図である。電源回路１０１は、スイッチング回路５０内のスイッチング素子５０ａのスイッチングにより、直流の入力電圧Ｖｉｎから直流の出力電圧Ｖｏｕｔを生成するスイッチング電源の一例である。電源回路１０１は、例えば、スイッチング回路５０と、出力電圧検出部４０と、目標電圧設定部１０と、誤差演算部２０と、補償器３０と、入力電圧検出部６０と、推定部７０と、異常判定部８０と、調整部９０とを備える。

スイッチング回路５０は、スイッチング素子５０ａを有し、スイッチング回路５０に入力される入力電圧Ｖｉｎをスイッチング素子５０ａのスイッチングにより出力電圧Ｖｏｕｔに変換する変換回路の一例である。スイッチング回路５０は、直流の入力電圧Ｖｉｎを電圧変換して、電圧変換後の直流の出力電圧Ｖｏｕｔを出力する。スイッチング回路５０は、入力電圧Ｖｉｎを降圧して、降圧後の出力電圧Ｖｏｕｔを出力する降圧変換回路でもよいし、入力電圧Ｖｉｎを昇圧して、昇圧後の出力電圧Ｖｏｕｔを出力する昇圧変換回路でもよい。スイッチング素子５０ａの具体例として、バイポーラトランジスタ、電界効果トランジスタなどが挙げられる。

出力電圧検出部４０は、スイッチング回路５０から出力される出力電圧Ｖｏｕｔを検出し、出力電圧Ｖｏｕｔの検出値を出力する手段の一例である。出力電圧検出部４０は、出力電圧Ｖｏｕｔの電圧値を検出し、検出した電圧値に対応する出力電圧検出値を出力する。出力電圧検出部４０は、例えば、出力電圧Ｖｏｕｔを検出するフォトカプラを有し、当該フォトカプラの出力値に応じて出力電圧Ｖｏｕｔの検出値を出力する。

目標電圧設定部１０は、出力電圧Ｖｏｕｔの目標値Ｖｒｅｆを設定する手段の一例である。目標値Ｖｒｅｆは、例えば、一定の基準値に予め決められる。

誤差演算部２０は、目標電圧設定部１０により設定された目標値Ｖｒｅｆと出力電圧検出部４０から出力された出力電圧Ｖｏｕｔの検出値との誤差Ｅを演算する。誤差演算部２０は、例えば、目標値Ｖｒｅｆから出力電圧Ｖｏｕｔの検出値を減算して誤差Ｅを算出する。

補償器３０は、出力電圧検出部４０から出力された出力電圧Ｖｏｕｔの検出値が目標電圧設定部１０により設定された目標値Ｖｒｅｆに一致するようにスイッチング回路５０のデューティ比Ｄを制御するデューティ比制御値Ｄｒを生成する手段の一例である。すなわち、補償器３０は、スイッチング回路５０のデューティ比Ｄを誤差Ｅが零になるように制御するデューティ比制御値Ｄｒを生成する。スイッチング回路５０のデューティ比Ｄとは、スイッチング回路５０におけるスイッチング素子５０ａのスイッチングのデューティ比を表す。

入力電圧検出部６０は、スイッチング回路５０に入力された入力電圧Ｖｉｎを検出し、入力電圧Ｖｉｎの検出値を出力する手段の一例である。入力電圧検出部６０は、入力電圧Ｖｉｎの電圧値を検出し、検出した電圧値に対応する入力電圧検出値を出力する。

推定部７０は、目標電圧設定部１０により設定された目標値Ｖｒｅｆと入力電圧検出部６０から出力された入力電圧Ｖｉｎの検出値とから、デューティ比制御値Ｄｒの正常範囲Ｄｘを推定する手段の一例である。正常範囲Ｄｘは、デューティ比制御値Ｄｒが許容される範囲の一例である。

推定部７０は、例えば、デューティ比推定部７１と、範囲推定部７２とを有する。デューティ比推定部７１は、目標電圧設定部１０により設定された目標値Ｖｒｅｆと入力電圧検出部６０から出力された入力電圧Ｖｉｎの検出値とから、デューティ比制御値Ｄｒの代表値Ｄｅを推定する代表値推定部の一例である。

デューティ比推定部７１は、例えば、目標電圧設定部１０により設定された目標値Ｖｒｅｆと入力電圧検出部６０から出力された入力電圧Ｖｉｎの検出値とから、代表値Ｄｅを推定するための代表値推定則に基づいて、代表値Ｄｅを推定する。代表値推定則には、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値と代表値Ｄｅとの対応関係が定められている。代表値推定則は、推定演算式によって予め定義されてもよいし、テーブル（マップ）によって予め定義されてもよい。代表値Ｄｅを推定するための推定演算式及びテーブル（マップ）のそれぞれの具体例については後述する。デューティ比推定部７１がテーブルに基づいて代表値Ｄｅを推定することによって、例えば、デューティ比推定部７１として機能するときのＣＰＵ（Central Processing Unit）１１４（図１１参照。詳細は後述）の処理負荷を低減することができる。

範囲推定部７２は、デューティ比制御値Ｄｒの代表値Ｄｅから正常範囲Ｄｘを推定する。代表値Ｄｅは、正常範囲Ｄｘに含まれる値である。範囲推定部７２は、例えば、代表値Ｄｅよりも大きな値に正常範囲Ｄｘの上限値Ｄｍａｘを設定する上限設定部と、代表値Ｄｅよりも小さな値に正常範囲Ｄｘの下限値Ｄｍｉｎを設定する下限設定部とを有する。上限値Ｄｍａｘ及び下限値Ｄｍｉｎが設定されることにより、正常範囲Ｄｘが確定する。例えば、上限設定部は、代表値Ｄｅを所定の増加量増加させた値に上限値Ｄｍａｘを設定し、下限設定部は、代表値Ｄｅを所定の減少量減少させた値に下限値Ｄｍｉｎを設定する。

範囲推定部７２の上限設定部は、例えば、代表値Ｄｅと上限値Ｄｍａｘとの対応関係を定めた上限値推定則に基づいて、代表値Ｄｅから上限値Ｄｍａｘを推定する。範囲推定部７２の下限設定部は、例えば、代表値Ｄｅと下限値Ｄｍｉｎとの対応関係を定めた下限値推定則に基づいて、代表値Ｄｅから下限値Ｄｍｉｎを推定する。上限値推定則及び下限値推定則は、推定演算式によって予め定義されてもよいし、テーブル（マップ）によって予め定義されてもよい。上限値Ｄｍａｘ及び下限値Ｄｍｉｎを推定するための推定演算式及びテーブル（マップ）のそれぞれの具体例については後述する。範囲推定部７２の上限設定部がテーブルに基づいて上限値Ｄｍａｘを推定することによって、例えば、範囲推定部７２の上限設定部として機能するときのＣＰＵ１１４の処理負荷を低減することができる。同様に、範囲推定部７２の下限設定部がテーブルに基づいて下限値Ｄｍｉｎを推定することによって、例えば、範囲推定部７２の下限設定部として機能するときのＣＰＵ１１４の処理負荷を低減することができる。

あるいは、推定部７０は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定し、推定した代表値Ｄｅから正常範囲Ｄｘを推定するのではなく、代表値Ｄｅを推定せずに正常範囲Ｄｘを推定してもよい。すなわち、推定部７０は、目標電圧設定部１０により設定された目標値Ｖｒｅｆと入力電圧検出部６０から出力された入力電圧Ｖｉｎの検出値とから、正常範囲Ｄｘの上下限値を推定するための上下限推定則に基づいて、正常範囲Ｄｘを推定する。上下限推定則は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値と正常範囲Ｄｘの上限値Ｄｍａｘとの対応関係を定義した上限推定則と、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値と正常範囲Ｄｘの下限値Ｄｍｉｎとの対応関係を定義した下限推定則とを含む。上限推定則及び下限推定則は、推定演算式によって予め定義されてもよいし、テーブル（マップ）によって予め定義されてもよい。推定部７０がテーブルに基づいて上限値Ｄｍａｘ及び下限値Ｄｍｉｎを推定することによって、例えば、推定部７０として機能するときのＣＰＵ１１４の処理負荷を低減することができる。

異常判定部８０は、補償器３０により生成されたデューティ比制御値Ｄｒが推定部７０により推定された正常範囲Ｄｘを外れたか否かを判定する手段の一例である。異常判定部８０は、補償器３０により生成されたデューティ比制御値Ｄｒが正常範囲Ｄｘを外れたと判定した場合、電源回路１０１に劣化異常が発生したと判定する。一方、異常判定部８０は、補償器３０により生成されたデューティ比制御値Ｄｒが正常範囲Ｄｘを外れていない（正常範囲Ｄｘ内にある）と判定した場合、電源回路１０１に劣化異常が発生していないと判定する。

調整部９０は、異常判定部８０の判定結果に応じてデューティ比制御値Ｄｒを調整する手段の一例である。調整部９０が異常判定部８０の判定結果に応じてデューティ比制御値Ｄｒを調整することにより、デューティ比制御値Ｄｒに異常判定部８０の判定結果を反映させることができる。

次に、電源回路１０１に劣化異常が発生した場合の電源回路１０１の動作について説明する。電源回路１０１の劣化異常とは、補償器３０とスイッチング回路５０と出力電圧検出部４０とのうちの少なくとも一つの出力特性が劣化により変化することを表す。電源回路１０１の劣化異常の要因として、例えば、出力電圧検出部４０に含まれるフォトカプラの劣化、補償器３０とスイッチング回路５０と出力電圧検出部４０との少なくとも一つに含まれる増幅部の特性劣化などが挙げられる。

電源回路１０１に劣化異常が発生すると、出力電圧検出部４０のゲインＫが変化するので、出力電圧検出部４０から出力される出力電圧Ｖｏｕｔの検出値も変化する。出力電圧Ｖｏｕｔと目標値Ｖｒｅｆとの関係は、電源回路１０１の場合、下記の式で表される。

Ｇ（ｓ）は、補償器３０のゲインを表し、Ｐ（ｓ）は、スイッチング回路５０のゲインを表し、ｓは、ラプラス演算子を表す。つまり、電源回路１０１に劣化異常が発生することにより出力電圧検出部４０のゲインＫが変化すると、出力電圧Ｖｏｕｔも変化してしまう。

図４は、電源回路１０１に劣化異常が発生した場合の電源回路１０１の動作の一例を示すタイミングチャートである。

補償器３０とスイッチング回路５０と出力電圧検出部４０とのうちの少なくとも一つが劣化すると、出力電圧検出部４０のゲインＫが変化する。図４は、ゲインＫが低下する場合を例示する。

ゲインＫの低下に伴って、出力電圧検出部４０から出力される出力電圧Ｖｏｕｔの検出値は低下するので、誤差Ｅは増加する。誤差Ｅの増加に伴って、補償器３０は、デューティ比制御値Ｄｒを上昇させる。異常判定部８０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの上限値Ｄｍａｘを超えたと判定した場合、電源回路１０１に劣化異常が発生したと判定する。異常判定部８０は、例えば、デューティ比制御値Ｄｒが正常範囲Ｄｘを外れたか否かの判定結果を表す判定結果信号Ｒのレベルを非アクティブレベル（例えば、ハイレベル）からアクティブレベル（例えば、ローレベル）に変化させる。判定結果信号Ｒのレベルが非アクティブレベルのとき、デューティ比制御値Ｄｒが正常範囲Ｄｘ内であることを表し、判定結果信号Ｒのレベルがアクティブレベルのとき、デューティ比制御値Ｄｒが正常範囲Ｄｘ外であることを表す。

調整部９０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの上限値Ｄｍａｘを超えたと異常判定部８０により判定された場合、スイッチング回路５０のスイッチングが停止するように、デューティ比制御値Ｄｒを調整する。例えば、調整部９０は、アクティブレベルの判定結果信号Ｒを検知すると、デューティ比制御値Ｄｒに零を乗算することで、デューティ比制御値Ｄｒを図示のように零まで低下させる。これにより、スイッチング回路５０から出力される出力電圧Ｖｏｕｔの電圧値は零に向けて低下する。

調整部９０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの上限値Ｄｍａｘを超えたと異常判定部８０により判定された場合、電源回路１０１に劣化異常が発生したことを電源回路１０１の外部（例えば、ユーザ及び／又は所定の機器）に通知してもよい。

したがって、ゲインＫを低下させる劣化異常が電源回路１０１に発生しても、デューティ比制御値Ｄｒが上限値Ｄｍａｘを上限に制限されるため、出力電圧Ｖｏｕｔが上昇し続けることを防止することができる。よって、電源回路１０１が劣化異常の状態で動作し続けることを防止することができる。また、出力電圧Ｖｏｕｔが印加される負荷（スイッチング回路５０から直流電力が供給される負荷）が、出力電圧Ｖｏｕｔの過剰な上昇によって破損することを防止することができる。

一方、補償器３０とスイッチング回路５０と出力電圧検出部４０とのうちの少なくとも一つが劣化することによってゲインＫが上昇する場合、出力電圧検出部４０から出力される出力電圧Ｖｏｕｔの検出値は上昇する。出力電圧Ｖｏｕｔの検出値が上昇すると、誤差Ｅは減少する。誤差Ｅの減少に伴って、補償器３０は、デューティ比制御値Ｄｒを低下させる。異常判定部８０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの下限値Ｄｍｉｎを下回ったと判定した場合、電源回路１０１に劣化異常が発生したと判定する。異常判定部８０は、電源回路１０１に劣化異常が発生したと判定した場合、判定結果信号Ｒのレベルを非アクティブレベルからアクティブレベルに変化させる。

調整部９０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの下限値Ｄｍｉｎを下回ったと異常判定部８０により判定された場合、スイッチング回路５０のスイッチングが停止するように、デューティ比制御値Ｄｒを調整する。例えば、調整部９０は、アクティブレベルの判定結果信号Ｒを検知すると、デューティ比制御値Ｄｒに零を乗算することで、デューティ比制御値Ｄｒを図示のように零まで低下させる。これにより、スイッチング回路５０から出力される出力電圧Ｖｏｕｔの電圧値は零に向けて低下する。

調整部９０は、デューティ比制御値Ｄｒが正常範囲Ｄｘの下限値Ｄｍｉｎを下回ったと異常判定部８０により判定された場合、電源回路１０１に劣化異常が発生したことを電源回路１０１の外部（例えば、ユーザ及び／又は所定の機器）に通知してもよい。

したがって、ゲインＫを上昇させる劣化異常が電源回路１０１に発生しても、デューティ比制御値Ｄｒが下限値Ｄｍｉｎまで低下すると、デューティ比制御値Ｄｒを強制的に零まで低下させる。これにより、ゲインＫを上昇させる劣化異常が継続する状態で電源回路１０１が動作し続けることを防ぐことが可能である。

次に、電源回路１０１の異常検出方法の一例について説明する。電源回路１０１の異常検出方法は、図５〜図７に示される処理ステップにより実現される。

図５は、デューティ比推定部７１の動作の一例を示すフローチャートである。デューティ比推定部７１は、図５に示される一連の処理（「スタート」から「エンド」までの処理）を周期的に繰り返して実行する。

ステップＳ１１で、デューティ比推定部７１は、目標値Ｖｒｅｆを目標電圧設定部１０から取得するとともに、入力電圧Ｖｉｎの検出値を入力電圧検出部６０から取得する。ステップＳ１３で、デューティ比推定部７１は、ステップＳ１１で取得した目標値Ｖｒｅｆ及び入力電圧Ｖｉｎの検出値とから、デューティ比制御値Ｄｒの代表値Ｄｅを推定する。

図６は、範囲推定部７２及び異常判定部８０の動作の一例を示すフローチャートである。図６に示される一連の処理（「スタート」から「エンド」までの処理）は周期的に繰り返して実行される。ステップＳ２１〜ステップＳ２５までの処理は、範囲推定部７２により実行され、ステップＳ２７〜ステップＳ３３までの処理は、異常判定部８０により実行される。

ステップＳ２１で、範囲推定部７２は、デューティ比制御値Ｄｒの代表値Ｄｅ（推定デューティ比）をデューティ比推定部７１から取得する。

ステップＳ２３で、範囲推定部７２は、ステップＳ２１で取得した代表値Ｄｅよりも大きな値を正常範囲Ｄｘの上限値Ｄｍａｘに設定する。範囲推定部７２は、例えば、１よりも大きな所定の係数ＫＵを代表値Ｄｅに乗算することによって、上限値Ｄｍａｘ（上限デューティ比）を計算する。係数ＫＵの例については後述する。

ステップＳ２５で、範囲推定部７２は、ステップＳ２１で取得した代表値Ｄｅよりも小さな値を正常範囲Ｄｘの下限値Ｄｍｉｎに設定する。範囲推定部７２は、例えば、０よりも大きく１よりも小さな所定の係数ＫＬを代表値Ｄｅに乗算することによって、下限値Ｄｍｉｎ（下限デューティ比）を計算する。係数ＫＬの例については後述する。ステップＳ２５とステップＳ２３の順番は、互いに置換可能である。

ステップＳ２７で、異常判定部８０は、補償器３０から取得したデューティ比制御値Ｄｒが上限値Ｄｍａｘよりも大きいか否かを判定する。異常判定部８０は、デューティ比制御値Ｄｒが上限値Ｄｍａｘよりも大きいと判定した場合（ステップＳ２７Ｙｅｓ）、ステップＳ３１で判定結果信号Ｒのレベルをローレベル（＝０）に設定する。一方、異常判定部８０は、デューティ比制御値Ｄｒが上限値Ｄｍａｘ以下である場合（ステップＳ２７Ｎｏ）、ステップＳ２９の処理を実行する。

ステップＳ２９で、異常判定部８０は、補償器３０から取得したデューティ比制御値Ｄｒが下限値Ｄｍｉｎよりも小さいか否かを判定する。異常判定部８０は、デューティ比制御値Ｄｒが下限値Ｄｍｉｎよりも小さいと判定した場合（ステップＳ２９Ｙｅｓ）、ステップＳ３１で判定結果信号Ｒのレベルをローレベル（＝０）に設定する。一方、異常判定部８０は、デューティ比制御値Ｄｒが下限値Ｄｍｉｎ以上である場合（ステップＳ２９Ｎｏ）、ステップＳ３３の処理を実行する。ステップＳ３３で、異常判定部８０は、判定結果信号Ｒのレベルをハイレベル（＝１）に設定する。

なお、ステップＳ２７とステップＳ２９の順番は、互いに置換可能である。

図７は、調整部９０の動作の一例を示すフローチャートである。調整部９０は、図７に示される一連の処理（「スタート」から「エンド」までの処理）を周期的に繰り返して実行する。

ステップＳ４１で、調整部９０は、判定結果信号Ｒを異常判定部８０から取得する。ステップＳ４３で、調整部９０は、ステップＳ４１で取得した判定結果信号Ｒの論理レベルに応じて、デューティ比制御値Ｄｒを調整する。

ステップＳ４３で、調整部９０は、判定結果信号Ｒのレベルがハイレベルのとき、補償器３０から取得したデューティ比制御値Ｄｒに１を乗算して、デューティ比制御値Ｄｒを調整しない。一方、調整部９０は、判定結果信号Ｒのレベルがローレベルのとき、補償器３０から取得したデューティ比制御値Ｄｒに零を乗算して、デューティ比制御値Ｄｒを零に調整する。つまり、補償器３０から取得したデューティ比制御値Ｄｒが正常範囲Ｄｘ以内であれば、補償器３０から取得したデューティ比制御値Ｄｒの値は維持される。一方、補償器３０から取得したデューティ比制御値Ｄｒが正常範囲Ｄｘ外であれば、補償器３０から取得したデューティ比制御値Ｄｒの値は零になるので、スイッチング回路５に入力されるデューティ比制御値Ｄｒの値も零になる。

したがって、上述の異常検出方法において、デューティ比制御値Ｄｒが正常範囲Ｄｘを外れたか否かを判定することによって、劣化異常が電源回路１０１に発生したか否かを判定することができる。

なお、図５、図６及び図７にそれぞれ示される一連の処理の周期は、補償器３０がデューティ比制御値Ｄｒを生成する周期以上である。デューティ比Ｄは、補償器３０の応答周期よりも短い時間でしか変化しないからである。

ここで、例えば、出力電圧Ｖｏｕｔの目標値をＶｒｅｆ、デューティ比制御値Ｄｒの代表値をＤｅ，正常範囲Ｄｘの上限値をＤｍａｘ、正常範囲Ｄｘの下限値をＤｍｉｎ、出力電圧Ｖｏｕｔの規定上限値をＶｍａｘ、出力電圧Ｖｏｕｔの規定下限値をＶｍｉｎとする。このとき、範囲推定部７２は、
Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）
Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）
に従って、上限値Ｄｍａｘ及び下限値Ｄｍｉｎを算出できる。

図８は、スイッチング回路５０の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの変化の一例を示すタイミングチャートである。規定上限値Ｖｍａｘは、出力電圧Ｖｏｕｔの変動を許容する最大値であり、出力電圧Ｖｏｕｔが印加される負荷が電源回路１０１に要求する仕様で規定される。規定下限値Ｖｍｉｎは、出力電圧Ｖｏｕｔの変動を許容する最小値であり、出力電圧Ｖｏｕｔが印加される負荷が電源回路１０１に要求する仕様で規定される。

スイッチング回路５０から負荷に流れる負荷電流の急増により出力電流Ｉｏｕｔが上昇しても、電源回路１０１が出力電圧Ｖｏｕｔを規定下限値Ｖｍｉｎ以上に維持することを当該負荷側は要求する。同様に、スイッチング回路５０から負荷に流れる負荷電流の急減により出力電流Ｉｏｕｔが減少しても、電源回路１０１が出力電圧Ｖｏｕｔを規定上限値Ｖｍａｘ以下に維持することを当該負荷側は要求する。

つまり、正常範囲Ｄｘの上限値Ｄｍａｘが規定上限値Ｖｍａｘに応じた値に設定されることで、異常判定部８０は、出力電圧Ｖｏｕｔが規定上限値Ｖｍａｘを超えた場合、ゲインＫを低下させる劣化異常が電源回路１０１に発生したと判定することができる。同様に、正常範囲Ｄｘの下限値Ｄｍｉｎが規定下限値Ｖｍｉｎに応じた値に設定されることで、異常判定部８０は、出力電圧Ｖｏｕｔが規定下限値Ｖｍｉｎを下回った場合、ゲインＫを上昇させる劣化異常が電源回路１０１に発生したと判定することができる。

「Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）」は、代表値Ｄｅと規定上限値Ｖｍａｘと目標値Ｖｒｅｆとから上限値Ｄｍａｘを推定するための推定演算式の一例（上限値推定則の一例）である。「Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）」は、代表値Ｄｅと規定下限値Ｖｍｉｎと目標値Ｖｒｅｆとから下限値Ｄｍｉｎを推定するための推定演算式の一例（下限値推定則の一例）である。（Ｖｍａｘ／Ｖｒｅｆ）は、係数ＫＵの一例であり、（Ｖｍｉｎ／Ｖｒｅｆ）は、係数ＫＬの一例である。

あるいは、範囲推定部７２は、例えば、代表値Ｄｅと上限値Ｄｍａｘとの対応関係を定めた上限値推定テーブルに従って、上限値Ｄｍａｘを推定できる。例えば、上限値推定テーブルは、「Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）」に従って各代表値Ｄｅに対応する上限値Ｄｍａｘが予め算出されることによって得られる。各代表値Ｄｅに対応する上限値Ｄｍａｘが予め算出されることによって得られた上限値推定テーブルは、例えば、ＲＯＭ１１６又は補助記憶装置１１７（図１１参照。詳細は後述）に予め記憶される。

同様に、範囲推定部７２は、例えば、代表値Ｄｅと下限値Ｄｍｉｎとの対応関係を定めた下限値推定テーブルに従って、下限値Ｄｍｉｎを推定できる。例えば、下限値推定テーブルは、「Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）」に従って各代表値Ｄｅに対応する下限値Ｄｍｉｎが予め算出されることによって得られる。各代表値Ｄｅに対応する下限値Ｄｍｉｎが予め算出されることによって得られた下限値推定テーブルは、例えば、ＲＯＭ１１６又は補助記憶装置１１７に予め記憶される。

図９は、電源回路１０２の劣化異常判定をアナログ回路により実現した場合の電源回路１０２の構成の一例を示す図である。電源回路１０２は、図３の電源回路１０１の一具体例である。電源回路１０２は、例えば、スイッチング回路５１と、制御回路１２０とを有する。制御回路１２０は、例えば、電圧検出回路４２と、目標電圧発生回路１２と、オペアンプ２２と、アナログ補償器３２と、入力電圧検出回路６３と、推定部７０と、異常判定部８０と、スイッチ９２とを備える。

スイッチング回路５１は、図３のスイッチング回路５０の一例である。スイッチング回路５１は、一対の入力端子１５０と、一対の出力端子１５８と、スイッチング素子１５２と、変圧器１５３と、キャパシタ１５１，１５７と、ダイオード１５４，１５５と、インダクタ１５６とを有する周知のフォワード型コンバータの一例である。スイッチング回路５１は、直流入力電源１２１から変圧器１５３の一次側の一対の入力端子１５０に入力される入力電圧Ｖｉｎを、変圧器１５３の二次側の一対の出力端子１５８から出力される出力電圧Ｖｏｕｔに変換する。スイッチング回路５１は、変圧器１５３の一次側コイルに接続されたスイッチング素子１５２のスイッチングにより、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。出力電圧Ｖｏｕｔは、一対の出力端子１５８を介して負荷１２２に印加される。

電圧検出回路４２は、図３の出力電圧検出部４０の一例である。電圧検出回路４２は、例えば、出力電圧Ｖｏｕｔを抵抗分圧することによってアナログ検出電圧Ｖｏを出力する。

目標電圧発生回路１２は、図３の目標電圧設定部１０の一例であり、目標値Ｖｒｅｆの一例である一定の目標電圧を生成する。オペアンプ２２は、図３の誤差演算部２０の一例であり、誤差電圧Ｖｅを出力する。アナログ補償器３２は、図３の補償器３０の一例であり、デューティ比制御電圧Ｖｒを生成する。デューティ比制御電圧Ｖｒは、デューティ比制御値Ｄｒの一例であり、誤差電圧Ｖｅが零になるようにデューティ比Ｄを制御する。

図１０は、アナログ補償器３２の構成の一例を示す図である。アナログ補償器３２は、オペアンプ１３４によるフィルタ回路を有する。アナログ補償器３２は、オペアンプ１３４と、基準電圧源１３８と、抵抗１３１，１３３，１３５と、キャパシタ１３２，１３６，１３７とを有する周知の回路である。アナログ補償器３２は、誤差電圧Ｖｅに応じたデューティ比制御電圧Ｖｒを出力する。

図９において、入力電圧検出回路６３は、図３の入力電圧検出部６０の一例であり、入力電圧Ｖｉｎを抵抗分圧することにより、アナログの検出入力電圧を出力する。

推定部７０は、例えば、アナログ除算器７５と、アナログ範囲算出部７６とを有する。アナログ除算器７５は、デューティ比推定部７１の一例であり、アナログ範囲算出部７６は、範囲推定部７２の一例である。

スイッチング回路５１が図示のフォワード型コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ×Ｄ
が成立する（Ｄは、デューティ比）。したがって、アナログ除算器７５は、
Ｄ＝Ｖｏｕｔ／Ｖｉｎ
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝Ｖｏｕｔ／Ｖｉｎ」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

アナログ範囲算出部７６は、上限アナログ乗算器７６ａと、下限アナログ乗算器７６ｂとを有する。上限アナログ乗算器７６ａは、代表値Ｄｅよりも大きな値を正常範囲Ｄｘの上限値Ｄｍａｘに設定する上限設定部の一例である。上限アナログ乗算器７６ａは、例えば、代表値Ｄｅに係数ＫＵを乗算することによって、正常範囲Ｄｘの上限値Ｄｍａｘを算出する。下限アナログ乗算器７６ｂは、代表値Ｄｅよりも小さな値を正常範囲Ｄｘの下限値Ｄｍｉｎに設定する下限設定部の一例である。下限アナログ乗算器７６ｂは、例えば、代表値Ｄｅに係数ＫＬを乗算することによって、正常範囲Ｄｘの下限値Ｄｍｉｎを算出する。

異常判定部８０は、例えば、ウィンドコンパレータ８４を有し、ウィンドコンパレータ８４は、上限コンパレータ８４ａと、下限コンパレータ８４ｂとを有する。本実施例では、ウィンドコンパレータ８４は、デューティ比制御電圧Ｖｒが上限値Ｄｍａｘよりも大きいとき又は下限値Ｄｍｉｎよりも小さいとき、零を出力し、デューティ比制御電圧Ｖｒが下限値Ｄｍｉｎ以上で且つ上限値Ｄｍａｘ以下のとき、１を出力する。

スイッチ９２は、図３の調整部９０の一例である。スイッチ９２は、デューティ比制御電圧Ｖｒをウィンドコンパレータ８４の出力値に応じて調整する。スイッチ９２は、ウィンドコンパレータ８４の出力値が零のときオフとなり、ウィンドコンパレータ８４の出力値が１のときオンとなる。

制御回路１２０は、例えば、ＰＷＭ信号発生回路１１９と、ゲートドライバ１１２と、過電圧保護回路１１３とを備える。ＰＷＭは、パルス幅変調（Pulse Width Modulation）の略語である。ＰＷＭ信号発生回路１１９は、スイッチ９２から出力されたデューティ比制御電圧Ｖｒに従って、ＰＷＭ信号を出力する。ゲートドライバ１１２は、ＰＷＭ信号に従って、スイッチング素子１５２をスイッチングさせる。ゲートドライバ１１２は、所定の過電圧閾値以上のアナログ検出電圧Ｖｏが過電圧保護回路１１３により検出された場合、スイッチング素子１５２をオフにする。

図１１は、電源回路１０３の劣化異常判定をソフトウェアにより実現した場合の電源回路１０２の構成の一例を示す図である。電源回路１０３は、図３の電源回路１０１の一具体例である。電源回路１０３は、例えば、スイッチング回路５１と、電圧検出回路４２と、過電圧保護回路１１３と、ゲートドライバ１１２と、マイクロコンピュータ１１０とを備える。

マイクロコンピュータ１１０は、例えば、ＰＷＭモジュール１１１と、ＡＤ（Analog-to-Digital）変換器４１と、ＡＤ変換器６２と、プロセッサの一例であるＣＰＵ１１４と、ＲＡＭ（Random Access Memory）１１５と、ＲＯＭ（Read Only Memory）１１６と、補助記憶装置１１７とを有する。補助記憶装置１１７は、マイクロコンピュータ１１０の外部に設けられてもよい。この例では、ＣＰＵ１１４、ＲＡＭ１１５、ＲＯＭ１１６がバス１１８により接続されているが、マイクロコンピュータ１１０はバス１１８により接続された構成に限定されない。ＲＯＭ１１６は、ＣＰＵ１１４が実行するプログラム、各種データなどを格納する。

図１２は、ＣＰＵ１１４により実現される複数の機能を例示するブロック図である。ＣＰＵ１１４は、ＲＯＭ１１６に格納されたプログラムを実行することにより、目標電圧設定部１０と、誤差演算部２１と、補償器３１と、入力電圧取得部６１と、推定部７０と、異常判定部８０と、乗算部９１として機能する。

図１１において、電圧検出回路４２及びＡＤ変換器４１は、図３の出力電圧検出部４０の一例である。電圧検出回路４２は、例えば、出力電圧Ｖｏｕｔを抵抗分圧することによってアナログ検出電圧Ｖｏを出力する。ＡＤ変換器４１は、アナログ検出電圧Ｖｏをデジタルの出力電圧検出値に変換して出力する。

図１２において、目標電圧設定部１０は、例えば、出力電圧Ｖｏｕｔの目標値Ｖｒｅｆを、ＲＯＭ１１６に予め記憶された一定の基準値に設定する。誤差演算部２１は、図３の誤差演算部２０の一例であり、誤差Ｅを演算する。補償器３１は、図３の補償器３０の一例であり、誤差Ｅが零になるようにスイッチング回路５０のデューティ比Ｄを制御するデューティ比制御値Ｄｒを生成する。

図１１及び図１２において、ＡＤ変換器６２及び入力電圧取得部６１は、図３の入力電圧検出部６０の一例である。ＡＤ変換器６２は、アナログの入力電圧Ｖｉｎをデジタルの入力電圧Ｖｉｎに変換し、入力電圧取得部６１は、デジタルの入力電圧Ｖｉｎを取得する。

図１２において、推定部７０は、例えば、除算部７３と、範囲算出部７４とを有する。除算部７３は、デューティ比推定部７１の一例であり、範囲算出部７４は、範囲推定部７２の一例である。

スイッチング回路５１が図１１に示されるフォワード型コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ×Ｄ
が成立する（Ｄは、デューティ比）。したがって、除算部７３は、
Ｄ＝Ｖｏｕｔ／Ｖｉｎ
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝Ｖｏｕｔ／Ｖｉｎ」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

範囲算出部７４は、上限算出部７４ａと、下限算出部７４ｂとを有する。上限算出部７４ａは、代表値Ｄｅよりも大きな値を正常範囲Ｄｘの上限値Ｄｍａｘに設定する上限設定部の一例である。上限算出部７４ａは、例えば、代表値Ｄｅに係数ＫＵを乗算することによって、正常範囲Ｄｘの上限値Ｄｍａｘを算出する。下限算出部７４ｂは、代表値Ｄｅよりも小さな値を正常範囲Ｄｘの下限値Ｄｍｉｎに設定する下限設定部の一例である。下限算出部７４ｂは、例えば、代表値Ｄｅに係数ＫＬを乗算することによって、正常範囲Ｄｘの下限値Ｄｍｉｎを算出する。

異常判定部８０は、例えば、上限比較部８１と、下限比較部８２と、乗算部８３とを有する。本実施例では、上限比較部８１は、上限値Ｄｍａｘとデューティ比制御値Ｄｒとの大小関係を比較し、デューティ比制御値Ｄｒが上限値Ｄｍａｘよりも大きいとき、零を出力し、デューティ比制御値Ｄｒが上限値Ｄｍａｘ以下のとき、１を出力する。本実施例では、下限比較部８２は、下限値Ｄｍｉｎとデューティ比制御値Ｄｒとの大小関係を比較し、デューティ比制御値Ｄｒが下限値Ｄｍｉｎよりも小さいとき、零を出力し、デューティ比制御値Ｄｒが下限値Ｄｍｉｎ以上のとき、１を出力する。乗算部８３は、上限比較部８１の出力値と下限比較部８２の出力値との積を出力する。

乗算部９１は、図３の調整部９０の一例である。乗算部９１は、デューティ比制御値Ｄｒに乗算部８３の出力値を乗算して、デューティ比制御値Ｄｒを調整する。

図１１において、ＰＷＭモジュール１１１は、乗算部９１から出力されたデューティ比制御値Ｄｒに従って、ＰＷＭ信号を出力する。ゲートドライバ１１２は、ＰＷＭ信号に従って、スイッチング素子１５２をスイッチングさせる。ゲートドライバ１１２は、所定の過電圧閾値以上のアナログ検出電圧Ｖｏが過電圧保護回路１１３により検出された場合、スイッチング素子１５２をオフにする。

図１３は、スイッチング回路５２の構成の一例を示す図である。スイッチング回路５２は、図３のスイッチング回路５０の一例である。スイッチング回路５２は、スイッチング素子２５１と、キャパシタ２５４と、ダイオード２５２と、インダクタ２５３とを有する周知の降圧コンバータの一例である。

スイッチング回路５２が図示の降圧コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ×Ｄ
が成立する（Ｄは、デューティ比）。したがって、図３のデューティ比推定部７１は、
Ｄ＝Ｖｏｕｔ／Ｖｉｎ
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝Ｖｏｕｔ／Ｖｉｎ」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

図１４は、スイッチング回路５３の構成の一例を示す図である。スイッチング回路５３は、図３のスイッチング回路５０の一例である。スイッチング回路５３は、スイッチング素子３５２と、キャパシタ３５４と、ダイオード３５３と、インダクタ３５１とを有する周知の昇圧コンバータの一例である。

スイッチング回路５３が図示の昇圧コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ／（１−Ｄ）
が成立する（Ｄは、デューティ比）。したがって、図３のデューティ比推定部７１は、
Ｄ＝１−（Ｖｉｎ／Ｖｏｕｔ）
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝１−（Ｖｉｎ／Ｖｏｕｔ）」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

図１５は、スイッチング回路５４の構成の一例を示す図である。スイッチング回路５４は、図３のスイッチング回路５０の一例である。スイッチング回路５４は、スイッチング素子４５１と、キャパシタ４５４と、ダイオード４５３と、インダクタ４５２とを有する周知の昇降圧コンバータの一例である。

スイッチング回路５４が図示の昇降圧コンバータの場合、
Ｖｏｕｔ＝−Ｖｉｎ（Ｄ／（１−Ｄ））
が成立する（Ｄは、デューティ比）。したがって、図３のデューティ比推定部７１は、
Ｄ＝−Ｖｏｕｔ／（Ｖｉｎ−Ｖｏｕｔ）
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝−Ｖｏｕｔ／（Ｖｉｎ−Ｖｏｕｔ）」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

図１６は、スイッチング回路５５の構成の一例を示す図である。スイッチング回路５５は、図３のスイッチング回路５０の一例である。スイッチング回路５５は、スイッチング素子５５１と、キャパシタ５５７と、ダイオード５５６と、変圧器５５２とを有する周知のフライバック型コンバータの一例である。変圧器５５２は、励磁コイル５５３と、１次側コイル５５４と、２次側コイル５５５とを有する。

スイッチング回路５５が図示のフライバック型コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ×（Ｄ／（１−Ｄ））×（Ｎ２／Ｎ１）
が成立する（Ｄは、デューティ比、Ｎ１は、１次側コイル５５４の巻線数、Ｎ２は，２次側コイル５５５の巻線数）。したがって、図３のデューティ比推定部７１は、例えばＮ１とＮ２とが等しい場合、
Ｄ＝−Ｖｏｕｔ／（Ｖｉｎ−Ｖｏｕｔ）
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝−Ｖｏｕｔ／（Ｖｉｎ−Ｖｏｕｔ）」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

図１７は、スイッチング回路５６の構成の一例を示す図である。スイッチング回路５６は、図３のスイッチング回路５０の一例である。スイッチング回路５６は、スイッチング素子６５１と、キャパシタ６６０と、ダイオード６５２，６５７，６５８と、インダクタ６５９と、変圧器６６１とを有する周知のフォワード型コンバータの一例である。変圧器６６１は、励磁コイル６５３と、１次側コイル６５４，６５５と、２次側コイル６５６とを有する。

スイッチング回路５６が図示のフォワード型コンバータの場合、
Ｖｏｕｔ＝Ｖｉｎ×Ｄ×（Ｎ２／Ｎ１）
が成立する（Ｄは、デューティ比、Ｎ１は、１次側コイル６５４，６５５とを合わせた巻線数、Ｎ２は，２次側コイル６５６の巻線数）。したがって、図３のデューティ比推定部７１は、例えばＮ１とＮ２とが等しい場合、
Ｄ＝Ｖｏｕｔ／Ｖｉｎ
に基づいて、デューティ比制御値Ｄｒの代表値Ｄｅを計算する。「Ｄ＝Ｖｏｕｔ／Ｖｉｎ」は、目標値Ｖｒｅｆと入力電圧Ｖｉｎの検出値とから代表値Ｄｅを推定するための推定演算式の一例である。

以上、電源回路、電源回路の異常検出プログラム及び電源回路の異常検出方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
スイッチング素子を有し、入力電圧を前記スイッチング素子のスイッチングにより出力電圧に変換する変換回路と、
前記出力電圧を検出する出力電圧検出部と、
検出された前記出力電圧の値が前記出力電圧の目標値に一致するように前記スイッチングのデューティ比を制御する制御値を生成する補償器と、
前記入力電圧を検出する入力電圧検出部と、
前記目標値と検出された前記入力電圧の値とから、前記制御値が許容される範囲を推定する推定部と、
前記制御値が前記範囲を外れたか否かを判定する判定部と、
前記制御値が前記範囲を外れたと前記判定部により判定された場合、前記スイッチングが停止するように前記制御値を調整する調整部とを備える、電源回路。
（付記２）
前記推定部は、
前記目標値と検出された前記入力電圧の値とから前記制御値の代表値を推定する代表値推定部と、
前記代表値よりも大きな値に前記範囲の上限値を設定する上限設定部と、
前記代表値よりも小さな値に前記範囲の下限値を設定する下限設定部とを有する、付記１に記載の電源回路。
（付記３）
前記出力電圧の目標値をＶｒｅｆ、前記制御値の代表値をＤｅ、前記範囲の上限値をＤｍａｘ，前記範囲の下限値をＤｍｉｎ、前記出力電圧の規定上限値をＶｍａｘ、前記出力電圧の規定下限値をＶｍｉｎとするとき、
Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）
Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）
である、付記１又は２に記載の電源回路。
（付記４）
前記推定部は、前記目標値と検出された前記入力電圧の値とから、前記範囲を推定するためのテーブルに基づいて、前記範囲を推定する、付記１又は２に記載の電源回路。
（付記５）
入力電圧をスイッチング素子のスイッチングにより出力電圧に変換する変換回路を備える電源回路の異常検出プログラムであって、
前記出力電圧の検出値を取得する処理と、
前記出力電圧の検出値が前記出力電圧の目標値に一致するように前記変換回路の前記スイッチング素子のスイッチングのデューティ比を制御する制御値を生成する処理と、
前記入力電圧の検出値を取得する処理と、
前記目標値と前記入力電圧の検出値とから、前記制御値が許容される範囲を推定する処理と、
前記制御値が前記範囲を外れたか否かを判定する処理と、
前記制御値が前記範囲を外れたと判定された場合、前記スイッチングが停止するように前記制御値を調整する処理とを、コンピュータに実行させる、電源回路の異常検出プログラム。
（付記６）
前記範囲を推定する処理において、
前記目標値と前記入力電圧の検出値とから前記制御値の代表値を推定する処理と、
前記代表値よりも大きな値に前記範囲の上限値を設定する処理と、
前記代表値よりも小さな値に前記範囲の下限値を設定する処理とを、前記コンピュータに実行させる、付記５に記載の電源回路の異常検出プログラム。
（付記７）
前記出力電圧の目標値をＶｒｅｆ、前記制御値の代表値をＤｅ、前記範囲の上限値をＤｍａｘ、前記範囲の下限値をＤｍｉｎ、前記出力電圧の規定上限値をＶｍａｘ、前記出力電圧の規定下限値をＶｍｉｎとするとき、
Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）
Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）
である、付記５又は６に記載の電源回路の異常検出プログラム。
（付記８）
前記範囲を推定する処理において、
前記目標値と前記入力電圧の検出値とから、前記範囲を推定するためのテーブルに基づいて、前記範囲を推定する処理を、前記コンピュータに実行させる、付記５又は６に記載の電源回路の異常検出プログラム。
（付記９）
入力電圧をスイッチング素子のスイッチングにより出力電圧に変換する変換回路を備える電源回路の異常検出方法であって、
前記電源回路が、
前記出力電圧の検出値を取得し、
前記出力電圧の検出値が前記出力電圧の目標値に一致するように前記変換回路の前記スイッチング素子のスイッチングのデューティ比を制御する制御値を生成し、
前記入力電圧の検出値を取得し、
前記目標値と前記入力電圧の検出値とから、前記制御値が許容される範囲を推定し、
前記制御値が前記範囲を外れたか否かを判定し、
前記制御値が前記範囲を外れたと判定された場合、前記スイッチングが停止するように前記制御値を調整する、電源回路の異常検出方法。
（付記１０）
前記範囲を推定するステップは、
前記目標値と前記入力電圧の検出値とから前記制御値の代表値を推定し、
前記代表値よりも大きな値に前記範囲の上限値を設定し、
前記代表値よりも小さな値に前記範囲の下限値を設定する、付記９に記載の電源回路の異常検出方法。
（付記１１）
前記出力電圧の目標値をＶｒｅｆ、前記制御値の代表値をＤｅ、前記範囲の上限値をＤｍａｘ、前記範囲の下限値をＤｍｉｎ、前記出力電圧の規定上限値をＶｍａｘ、前記出力電圧の規定下限値をＶｍｉｎとするとき、
Ｄｍａｘ＝Ｄｅ×（Ｖｍａｘ／Ｖｒｅｆ）
Ｄｍｉｎ＝Ｄｅ×（Ｖｍｉｎ／Ｖｒｅｆ）
である、付記９又は１０に記載の電源回路の異常検出方法。
（付記１２）
前記範囲を推定するステップは、
前記目標値と前記入力電圧の検出値とから、前記範囲を推定するためのテーブルに基づいて、前記範囲を推定する、付記９又は１０に記載の電源回路の異常検出方法。

１０ 目標電圧設定部
２０ 誤差演算部
３０ 補償器
４０ 出力電圧検出部
５０〜５６ スイッチング回路
５０ａ スイッチング素子
６０ 入力電圧検出部
７０ 推定部
８０ 異常判定部
９０ 調整部
１００〜１０３ 電源回路
１１０ マイクロコンピュータ
１２０ 制御回路

Claims (4)

1. スイッチング素子を有し、入力電圧を前記スイッチング素子のスイッチングにより出力電圧に変換する変換回路と、
   前記出力電圧を検出する出力電圧検出部と、
   検出された前記出力電圧の値が前記出力電圧の目標値に一致するように前記スイッチングのデューティ比を制御する制御値を生成する補償器と、
   前記入力電圧を検出する入力電圧検出部と、
   前記目標値と検出された前記入力電圧の値とから、前記制御値が許容される範囲を推定する推定部と、
   前記制御値が前記範囲を外れたか否かを判定する判定部と、
   前記制御値が前記範囲を外れたと前記判定部により判定された場合、前記スイッチングが停止するように前記制御値を調整する調整部とを備える、電源回路。
2. 前記推定部は、
   前記目標値と検出された前記入力電圧の値とから前記制御値の代表値を推定する代表値推定部と、
   前記代表値よりも大きな値に前記範囲の上限値を設定する上限設定部と、
   前記代表値よりも小さな値に前記範囲の下限値を設定する下限設定部とを有する、請求項１に記載の電源回路。
3. 入力電圧をスイッチング素子のスイッチングにより出力電圧に変換する変換回路を備える電源回路の異常検出プログラムであって、
   前記出力電圧の検出値を取得する処理と、
   前記出力電圧の検出値が前記出力電圧の目標値に一致するように前記変換回路の前記スイッチング素子のスイッチングのデューティ比を制御する制御値を生成する処理と、
   前記入力電圧の検出値を取得する処理と、
   前記目標値と前記入力電圧の検出値とから、前記制御値が許容される範囲を推定する処理と、
   前記制御値が前記範囲を外れたか否かを判定する処理と、
   前記制御値が前記範囲を外れたと判定された場合、前記スイッチングが停止するように前記制御値を調整する処理とを、コンピュータに実行させる、電源回路の異常検出プログラム。
4. 入力電圧をスイッチング素子のスイッチングにより出力電圧に変換する変換回路を備える電源回路の異常検出方法であって、
   前記電源回路が、
   前記出力電圧の検出値を取得し、
   前記出力電圧の検出値が前記出力電圧の目標値に一致するように前記変換回路の前記スイッチング素子のスイッチングのデューティ比を制御する制御値を生成し、
   前記入力電圧の検出値を取得し、
   前記目標値と前記入力電圧の検出値とから、前記制御値が許容される範囲を推定し、
   前記制御値が前記範囲を外れたか否かを判定し、
   前記制御値が前記範囲を外れたと判定された場合、前記スイッチングが停止するように前記制御値を調整する、電源回路の異常検出方法。

Images