JP2017118351A - 差動増幅回路 - Google Patents

差動増幅回路 Download PDF

Info

Publication number
JP2017118351A
JP2017118351A JP2015252370A JP2015252370A JP2017118351A JP 2017118351 A JP2017118351 A JP 2017118351A JP 2015252370 A JP2015252370 A JP 2015252370A JP 2015252370 A JP2015252370 A JP 2015252370A JP 2017118351 A JP2017118351 A JP 2017118351A
Authority
JP
Japan
Prior art keywords
amplifier circuit
output
voltage
differential amplifier
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015252370A
Other languages
English (en)
Other versions
JP6571518B2 (ja
Inventor
禎久 磯部
Sadahisa Isobe
禎久 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015252370A priority Critical patent/JP6571518B2/ja
Priority to TW105140995A priority patent/TWI677185B/zh
Priority to US15/385,116 priority patent/US9979351B2/en
Priority to CN201611205248.7A priority patent/CN107026624A/zh
Publication of JP2017118351A publication Critical patent/JP2017118351A/ja
Application granted granted Critical
Publication of JP6571518B2 publication Critical patent/JP6571518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3033—NMOS SEPP output stages
    • H03F3/3035—NMOS SEPP output stages using differential amplifiers as phase-splitting elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3038—PMOS SEPP output stages
    • H03F3/304—PMOS SEPP output stages using differential amplifiers as phase-splitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30087—Only the bias of the pull transistor of the SEPP being dynamically controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30099—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor being gated by a switching element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】低消費電流で回路面積の小さい差動増幅回路を提供すること。【解決手段】２段の増幅回路１、２と直列接続された２段の出力トランジスタ３、４を有し、出力トランジスタ２つのうち一方の制御を１段目の増幅回路の出力により行い、他方を２段目の増幅回路の出力で制御されるドレイン接地回路（ソースフォロア）として構成した。【選択図】図１

Description

本発明は、２つの入力電圧の差分を増幅する差動増幅回路に関する。
差動増幅回路は、様々な電子機器で幅広く使用されている。特に、負帰還を掛けることで、高精度なアナログ信号処理が可能となり、今日の電子機器の発展に不可欠の技術となっている。
差動増幅回路の機能は、２つの入力電圧の差分を増幅することであるが、電池駆動のモバイル電子機器に代表されるように、低消費電流化と小型軽量化が常に求められている。
図３に、従来の差動増幅回路を示す。従来の差動増幅回路は、２つの入力端子ＩＰ及びＩＮの電圧差を増幅する１段目の増幅回路１と、増幅回路１の出力端子ＯＰ及びＯＮの電圧差を増幅する２段目の増幅回路２及び６と、増幅回路２の出力ＧＨよってゲートを制御されるＰ型ＭＯＳトランジスタの出力トランジスタ７と、増幅回路６の出力ＧＬによって制御されるＮ型ＭＯＳトランジスタの出力トランジスタ３とからなる。
上述したような差動増幅回路は、出力トランジスタ３及び７を設けることで出力端子ＯＵＴの低いインピーダンスを実現し、２段目の増幅回路２及び６を設けることで、出力トランジスタ３及び７が動作するバイアス設定を容易にしている。
特開平０３−２７４９１１号公報
しかしながら、上述の差動増幅回路は、増幅回路を３つ備えているため、消費電流が多くなり、回路面積が大きくなることが欠点であった。
本発明は、以上のような課題を解決するために考案されたものであり、低消費電流で回路面積の小さい差動増幅回路を実現するものである。
従来の課題を解決するために、本発明の差動増幅回路は以下のような構成とした。
２段の増幅回路と直列接続された２段の出力トランジスタを有し、２つの出力トランジスタうち一方の制御を１段目の増幅回路の出力により行い、他方を２段目の増幅回路の出力で制御されるドレイン接地回路（ソースフォロア）として構成した。
本発明の差動増幅回路によれば、出力トランジスタ２つのうち一方の制御を１段目の増幅回路の出力により行うことで増幅回路が１つ削減され、低い出力インピーダンスと、出力トランジスタが動作するバイアス設定の容易性を損なうことなく、消費電流と回路面積を削減することが出来るという効果がある。
さらに、２段目の増幅回路の出力で制御される出力トランジスタをドレイン接地回路とすることで電圧増幅利得を抑え、負帰還を掛けて使用するときに必要となる位相補償回路を削減することが出来るという効果がある。
本実施形態の差動増幅回路の回路図である。 本実施形態の差動増幅回路の他の例を示す回路図である。 従来の差動増幅回路の回路図である。
図１は、本実施形態の差動増幅回路の回路図である。
本実施形態の差動増幅回路は、増幅回路１と、増幅回路２と、Ｎ型ＭＯＳトランジスタの出力トランジスタ３及び４とを備えている。
増幅回路１は、二つの入力端子に差動増幅回路の入力端子ＩＰ及びＩＮが接続され、二つの入力端子の電圧差を増幅した電圧を出力端子ＯＰと出力端子ＯＮの電圧差として出力する。増幅回路２は、二つの入力端子に増幅回路１の出力端子ＯＰ及びＯＮが接続され、出力端子ＯＰと出力端子ＯＮの電圧差を増幅した電圧を出力端子ＧＨに出力する。出力トランジスタ３は、ゲートに増幅回路１の出力端子ＯＮが接続され、ソースはグラウンドに接続され、ドレインは出力端子ＯＵＴに接続されている。出力トランジスタ４は、ゲートに増幅回路２の出力端子ＧＨが接続され、ドレインは電源端子に接続され、ソースは出力端子ＯＵＴに接続されている。
上述した図１の回路は、入力端子ＩＰ及びＩＮの電圧差を増幅した電圧を出力端子ＯＵＴに出力する差動増幅回路を構成している。
次に、本実施形態の差動増幅回路の動作について説明する。
差動増幅回路の入力端子ＩＰとＩＮの電圧差が正の場合、増幅回路１の出力端子ＯＰと出力端子ＯＮとの電位差も正となり、出力端子ＯＰの電圧は電源電圧に近づき、出力端子ＯＮの電圧はグラウンド電圧に近づく。そして、出力トランジスタ３は、ゲート電圧が小さくなるので、電流駆動能力は小さくなる。出力端子ＯＰと出力端子ＯＮの電位差が正の場合、増幅回路２の出力端子ＧＨの電圧は電源電圧に近づく。そして、出力トランジスタ４は、ゲート電圧が大きくなるので、電流駆動能力は大きくなる。従って、差動増幅回路は、出力端子ＯＵＴに入力端子ＩＰとＩＮの電圧差に応じた高い電圧を出力する。
差動増幅回路の入力端子ＩＰとＩＮの電圧差が負の場合、増幅回路１の出力端子ＯＰと出力端子ＯＮとの電位差も負となり、出力端子ＯＰの電圧はグラウンド電圧に近づき、出力端子ＯＮの電圧は電源電圧に近づく。そして、出力トランジスタ３は、ゲート電圧が大きくなるので、電流駆動能力は大きくなる。出力端子ＯＰと出力端子ＯＮの電位差が負の場合、増幅回路２の出力端子ＧＨの電圧はグラウンド電圧に近づく。そして、出力トランジスタ４は、ゲート電圧が小さくなるので、電流駆動能力は小さくなる。従って、差動増幅回路は、出力端子ＯＵＴに入力端子ＩＰとＩＮの電圧差に応じた低い電圧を出力する。
ここで、増幅回路１の出力端子ＯＰと出力端子ＯＮの電圧差は、入力端子ＩＰと入力端子ＩＮの電圧差に対し増幅回路１の差動利得倍になる。また、出力端子ＯＮの電圧の変化は、入力端子ＩＰと入力端子ＩＮの電圧差に対し、増幅回路１の単相利得倍になる。増幅回路２の出力端子ＧＨの電圧の変化は、増幅回路１の出力端子ＯＰと出力端子ＯＮの電圧差に対し、増幅回路２の利得倍になる。さらに、出力トランジスタ３は、ソース接地増幅回路を構成しており、増幅回路１の出力端子ＯＮの電圧の変化に対し、増幅作用を備えている。
なお、増幅回路１の出力端子ＯＰと出力端子ＯＮの電圧の変化量の絶対値は、必ずしも同等である必要はなく、出力端子ＯＰの電圧の変化量はゼロでも構わない。
以上説明したように、図１の回路は、入力端子ＩＰと入力端子ＩＮの電圧差を増幅した電圧を出力端子ＯＵＴに出力する、差動増幅回路として機能する。
上述したように、本実施形態の差動増幅回路は、出力トランジスタ３のゲートを増幅回路１の出力端子ＯＮに接続する構成としたので、増幅回路が１つ削減され、従来技術に比較して消費電流と回路面積を削減することが可能となった。
さらに、増幅回路２の出力端子ＧＨがゲートに接続される出力トランジスタ４をドレイン接地回路とし、出力トランジスタ４の利得を抑えたので、従来技術に比較して負帰還を掛けて使用するときに必要となる位相補償回路を削減することが可能となった。なお、負帰還回路や位相補償回路は、同業者には一般に広く知られており図示していない。
図２は、本実施形態の差動増幅回路の他の例を示す回路図である。図２の差動増幅回路は、図１の差動増幅回路に対し、新たにＰＭＯＳトランジスタ５を備えている。
ＰＭＯＳトランジスタ５は、ゲートに制御信号端子ＥＮＢが接続され、ソースは電源に接続され、ドレインは出力トランジスタ４のドレインに接続されている。
ＰＭＯＳトランジスタ５は、制御信号端子ＥＮＢがグラウンド電圧のときオン状態となり、制御信号端子ＥＮＢが電源電圧のときオフ状態になる、スイッチとして機能する。
差動増幅回路は、増幅回路２の出力端子ＧＨがグラウンド電圧になり、出力トランジスタ４がオフ状態の場合は、出力トランジスタ４にオフリークと呼ばれるリーク電流が流れる場合がある。これは、出力端子ＯＵＴの出力電圧をより電源電圧に近づけるため、出力トランジスタ４の閾値電圧を低くした場合により顕著になる。
本実施形態の差動増幅回路では、出力トランジスタ４にリーク電流が流れる状況下において、制御信号ＥＮＢを電源電圧としＰＭＯＳトランジスタ５をオフ状態にすることでリーク電流を抑制することができる。
なお、通常、ＰＭＯＳトランジスタ５のサイズは、オン状態では十分オン抵抗が小さく、オフ状態では十分リーク電流が小さくなるようにサイズを設定することが容易である。
以上説明したように、本実施形態の差動増幅回路は、出力トランジスタ４を、スイッチとして機能するＰＭＯＳトランジスタ５を介して電源と接続する構成としたので、出力トランジスタ４がオフ状態のときのリーク電流を抑え、消費電流を削減することが可能となった。
なお、本実施形態の差動増幅回路では、出力トランジスタ４をＰＭＯＳトランジスタとして増幅回路１の出力と接続し、出力トランジスタ３をＰＭＯＳトランジスタとして増幅回路２の出力と接続し、スイッチとして機能するトランジスタ５をＮＭＯＳトランジスタとして出力トランジスタ３とグラウンドとの間に備えても、同様の効果が得られることは明らかである。
１、２ 増幅回路
３、４ Ｎ型ＭＯＳトランジスタ
５ Ｐ型ＭＯＳトランジスタ

Claims (2)

  1. 第１の入力電圧と第２の入力電圧の差分を増幅する差動増幅回路であって、
    前記第１及び第２の入力電圧の差分を増幅し、第１の出力電圧と第２の出力電圧の差として出力する第１の増幅回路と、
    前記第１の増幅回路の出力電圧の差をさらに増幅する第２の増幅回路と、
    直列接続された第１の出力トランジスタと第２の出力トランジスタと、を有し、
    前記第１の出力トランジスタは、ゲートに前記第１の出力電圧が入力され、ソースが第２の電源端子に接続され、ドレインが出力端子に接続され、
    前記第２の出力トランジスタは、ゲートに前記第２の増幅回路の出力電圧が入力され、ソースが前記出力端子に接続され、ドレインが第１の電源端子に接続され、
    ていることを特徴とする差動増幅回路。
  2. 前記第２の出力トランジスタのドレインは、スイッチとして機能するトランジスタを介して前記第１の電源端子に接続されることを特徴とする、請求項１に記載の差動増幅回路。
JP2015252370A 2015-12-24 2015-12-24 差動増幅回路 Active JP6571518B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015252370A JP6571518B2 (ja) 2015-12-24 2015-12-24 差動増幅回路
TW105140995A TWI677185B (zh) 2015-12-24 2016-12-12 差動放大電路
US15/385,116 US9979351B2 (en) 2015-12-24 2016-12-20 Differential amplifier circuit
CN201611205248.7A CN107026624A (zh) 2015-12-24 2016-12-23 差动放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015252370A JP6571518B2 (ja) 2015-12-24 2015-12-24 差動増幅回路

Publications (2)

Publication Number Publication Date
JP2017118351A true JP2017118351A (ja) 2017-06-29
JP6571518B2 JP6571518B2 (ja) 2019-09-04

Family

ID=59086799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015252370A Active JP6571518B2 (ja) 2015-12-24 2015-12-24 差動増幅回路

Country Status (4)

Country Link
US (1) US9979351B2 (ja)
JP (1) JP6571518B2 (ja)
CN (1) CN107026624A (ja)
TW (1) TWI677185B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575404A (en) * 1980-05-09 1982-01-12 Philips Nv Arithmetic amplifier
JPH05218755A (ja) * 1992-01-31 1993-08-27 Sony Corp 広帯域出力回路
JPH0856128A (ja) * 1994-08-12 1996-02-27 Nec Corp 演算増幅器
JPH11154832A (ja) * 1997-11-19 1999-06-08 Fujitsu Ltd 差動増幅回路及びオペアンプ回路
JP2001053559A (ja) * 1999-08-10 2001-02-23 Oki Micro Design Co Ltd 演算増幅器
JP2004222015A (ja) * 2003-01-16 2004-08-05 Fuji Electric Device Technology Co Ltd 増幅回路
WO2015168497A1 (en) * 2014-05-01 2015-11-05 Texas Instruments Incorporated Current-limiting in an amplifier system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274911A (ja) 1990-03-26 1991-12-05 Hitachi Ltd 演算増幅器
JPH05191162A (ja) * 1991-09-18 1993-07-30 Hitachi Ltd 演算増幅器および回線終端装置
CN101183270B (zh) * 2007-11-21 2010-06-02 北京中星微电子有限公司 一种低压差稳压器
JP5412968B2 (ja) * 2009-06-09 2014-02-12 富士通セミコンダクター株式会社 オペアンプ
CN101651449B (zh) * 2009-09-03 2011-06-15 上海博为光电科技有限公司 一种用于光通信接收机的光输入前置放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575404A (en) * 1980-05-09 1982-01-12 Philips Nv Arithmetic amplifier
JPH05218755A (ja) * 1992-01-31 1993-08-27 Sony Corp 広帯域出力回路
JPH0856128A (ja) * 1994-08-12 1996-02-27 Nec Corp 演算増幅器
JPH11154832A (ja) * 1997-11-19 1999-06-08 Fujitsu Ltd 差動増幅回路及びオペアンプ回路
JP2001053559A (ja) * 1999-08-10 2001-02-23 Oki Micro Design Co Ltd 演算増幅器
JP2004222015A (ja) * 2003-01-16 2004-08-05 Fuji Electric Device Technology Co Ltd 増幅回路
WO2015168497A1 (en) * 2014-05-01 2015-11-05 Texas Instruments Incorporated Current-limiting in an amplifier system

Also Published As

Publication number Publication date
TW201725851A (zh) 2017-07-16
JP6571518B2 (ja) 2019-09-04
US20170187330A1 (en) 2017-06-29
US9979351B2 (en) 2018-05-22
TWI677185B (zh) 2019-11-11
CN107026624A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
US8410854B2 (en) Semiconductor integrated circuit device
US8193861B2 (en) Differential amplifier
US9531336B2 (en) Operational amplifier and driving circuit
JP2000183672A (ja) 増幅回路
US8294518B2 (en) Class-AB/B amplifier and quiescent control circuit for implementation with same
US20160373077A1 (en) Operational amplifier circuit
US9214904B2 (en) Differential power amplifier using mode injection
US9369098B2 (en) Inverting amplifier
US20180287576A1 (en) Transconductance amplifier
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
JP6571518B2 (ja) 差動増幅回路
JP2017143473A (ja) 差動増幅回路
KR100695510B1 (ko) 차동증폭기
US20180278221A1 (en) Differential amplifier circuit
US9374047B2 (en) Buffer circuit
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
KR101338711B1 (ko) 전류원을 이용한 전력 증폭 장치
JP7479753B2 (ja) 差動増幅器
US8786366B1 (en) Amplifier circuit
KR101167454B1 (ko) 차동 구조를 이용한 전력 증폭기
JP5237715B2 (ja) 出力回路
JP2015159462A (ja) ボルテージフォロア回路
KR20020002556A (ko) 고주파에서 고속으로 동작하는 버퍼 증폭기
JPH0233206A (ja) 演算増幅器
JP2010226649A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6571518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250