JP2017095743A - Ｉｔｏ導電膜の成膜方法 - Google Patents

Abstract

【課題】本発明は、表面に複雑な形状の凹凸を有する基板上において、該凹凸における上面、側面、及び底面に略均一に薄くＩＴＯ導電膜を成膜する方法を提供することを目的とする。
【解決手段】ＩＴＯ導電膜をミストＣＶＤ法で成膜する方法であって、
１）インジウム化合物、スズ化合物、及びβ−ジケトン化合物若しくはＣ１〜Ｃ６アルコール類を含有するＩＴＯ導電膜成膜用原料液を、ミスト化する工程；
２）アスペクト比が１．５〜１００である凹凸を表面に有する基板を、前記ＩＴＯ導電膜成膜用原料液の蒸発温度以上に加熱する工程；
３）前記基板の表面から高さ１ｍｍ〜５０ｍｍの空間に、ミスト化したＩＴＯ導電膜成膜用原料を、前記基板の表面に対して平行に流して、前記基板にミスト化したＩＴＯ導電膜成膜用原料を接触させる工程；
を有する。
膜厚が１０ｎｍ〜２００ｎｍのＩＴＯ導電膜を、前記基板表面の凹凸における上面、側面、及び底面に略均一に成膜することができる。
【選択図】なし

Description

本発明は、ＩＴＯ導電膜を成膜する方法に関し、詳しくは、ミストＣＶＤ法により表面に複雑な形状の凹凸を有する基板上に、該凹凸における上面、側面、及び底面に略均一に薄くＩＴＯ導電膜を成膜する方法に関する。

透明導電膜として、ＩＴＯ（スズドープ酸化インジウム）膜、ＦＴＯ（フッ素ドープ酸化スズ）膜、ＳｎＯ_２（二酸化スズ）膜、ＡＴＯ（アンチモンドープ酸化スズ）膜、ＡＺＯ（アルミドープ酸化亜鉛）膜、ＧＺＯ（ガリウムドープ酸化亜鉛）膜、ＩＺＯ（インジウムドープ酸化亜鉛）膜、ＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）膜等が知られている。これらの透明導電膜を種々の基板上に作製したものは、例えば、フラットパネルディスプレイ（液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等）、面発熱体、タッチパネル、太陽電池、半導体素子等に使用される。
前記導電膜は、スパッタリング法に代表されるＰＶＤ法（物理気相成膜法）やＭＯＣＶＤ（有機金属気相成長法）やパイロゾル法に代表されるＣＶＤ法（化学気相成長法）等の方法によって作製することができる。
前記導電膜は、ガラス基板のような表面が平坦な基板だけでなく、表面に凹凸を有する基板にも成膜させることが必要である。表面に凹凸を有する基板に、導電膜をスパッタリング法によって積層させると、凹凸における平坦面と側壁面との膜厚に差が生じやすい。そこで、側壁面をスロープ化したり（特許文献２）、基板にバイアス電圧を印加しながら成膜する（特許文献１）等の試みがなされている。

パイロゾル法は、原料溶液を超音波で霧化させ基板に向けて噴霧すると、基板への到達の過程で、溶媒の蒸発とそれに続く溶質の熱分解・化学反応により薄膜が形成される。特許文献３には、曲面又は凸凹の形状を有する基体上に、直接又は中間膜を介して、パイロゾル法によって透明導電膜を形成することを特徴とする透明導電膜付基体の製造方法が開示されている。当該基体としては、部分的に曲面又は凹凸の形状を有するシート状の基体（基板）、ハニカム状の基体、ファイバー状の基体、球状の基体、発泡状の基体が挙げられている。
特許文献４には、高いアスペクト比の凸凹の形状を有する基板上に、パイロゾル法によって透明導電膜を形成することを特徴とする積層体の製造方法が開示されている。

特開平１１−５４４５７号公報 特開２０１１−９３０７号公報 特開２００４−３９２６９号公報 国際特許公開２０１３／０２２０３２号パンフレット

本発明は、表面に複雑な形状の凹凸を有する基板上において、該凹凸における上面、側面、及び底面に略均一に薄くＩＴＯ導電膜を成膜する方法を提供することを目的とする。

本発明は、以下のものを包含する。すなわち、本発明は、
〔１〕ＩＴＯ導電膜をミストＣＶＤ法で成膜する方法であって、
１）インジウム化合物、スズ化合物、及びβ−ジケトン化合物若しくはＣ１〜Ｃ６アルコール類を含有するＩＴＯ導電膜成膜用原料液を、ミスト化する工程；
２）アスペクト比が１．５〜１００である凹凸を表面に有する基板を、前記ＩＴＯ導電膜成膜用原料液の蒸発温度以上に加熱する工程；
３）前記基板の表面から高さ１ｍｍ〜５０ｍｍの空間に、ミスト化したＩＴＯ導電膜成膜用原料を、前記基板の表面に対して平行に流して、前記基板にミスト化したＩＴＯ導電膜成膜用原料を接触させる工程；
を有する、膜厚が１０ｎｍ〜２００ｎｍのＩＴＯ導電膜を、前記基板に成膜する方法
に関する。

さらには、
〔２〕インジウム化合物が、式（Ｉ）：Ｉｎ（Ｒ^１ＣＯＣＨＣＯＲ^２）_３（式（Ｉ）中、Ｒ^１及びＲ^２は、それぞれ独立してＣ１〜Ｃ６アルキル基又はフェニル基を表す。）で表されるインジウム化合物である前記〔１〕に記載の成膜方法；
〔３〕スズ化合物が、式（ＩＩ）：（Ｒ^３）_２Ｓｎ（ＯＲ^４）_２ （式（ＩＩ）中、Ｒ^３はＣ１〜Ｃ６アルキル基を表し、Ｒ^４はＣ１〜Ｃ６アルキル基又はＣ１〜Ｃ６アルキルカルボニル基を表す。）で表されるスズ化合物、若しくは塩化スズ化合物である前記〔１〕又は〔２〕に記載の成膜方法；
〔４〕前記凹凸が、針状突起、柱状突起、縦穴、細孔、又は溝からなるものである前記〔１〕〜〔３〕のいずれかに記載の成膜方法；及び
〔５〕段差被覆率が６０％〜１２０％になるように、前記ＩＴＯ導電膜を成膜する前記〔１〕〜〔４〕のいずれかに記載の成膜方法
に関する。

本発明の成膜方法によれば、表面に複雑な形状の凹凸を有する基板においても、該凹凸における上面、側面、及び底面に、薄く均一な膜厚のＩＴＯ導電膜を成膜することができる。

本発明に係るミストＣＶＤ成膜装置の概略断面図である。 実施例で用いた協同インターナショナル製シリコンお試しモールドを上面から見た図である。 左側の図は、図２のお試しモールドの成膜する方向を示す図である。右側の図は、実施例で得られた成膜後の基板の概略断面図である。枠で囲った部分（４箇所）は、観察位置を示すものである。 実施例１で得られた成膜後のシリコンお試しモールドの幅１μｍのライン アンド スペース（横Ｌ/Ｓ）部分を、電子顕微鏡を用いて観測した際の断面図である。それぞれ、上面、側面、及び底面を拡大した図である。 実施例１で得られた成膜後のシリコンお試しモールドの幅５μｍのライン アンド スペース（横Ｌ/Ｓ）部分を、電子顕微鏡を用いて観測した際の断面図である。それぞれ、上面、側面、及び底面を拡大した図である。 実施例２で得られた成膜後のシリコンお試しモールドの幅１μｍのライン アンド スペース（横Ｌ/Ｓ）部分を、電子顕微鏡を用いて観測した際の断面図である。それぞれ、上面、側面、及び底面を拡大した図である。 実施例２で得られた成膜後のシリコンお試しモールドの幅５μｍのライン アンド スペース（横Ｌ/Ｓ）部分を、電子顕微鏡を用いて観測した際の断面図である。それぞれ、上面、側面、及び底面を拡大した図である。 比較例１で得られた成膜後の基板を、電子顕微鏡を用いて観測した際の断面図である。（ａ）は上面の拡大図であり、（ｂ）は底面の拡大図である。

本発明者らは、特定の組成からなるＩＴＯ導電膜成膜用原料液を用いて、ミストＣＶＤ法により成膜を行うことによって、複雑な形状の凹凸を表面に有する基板に対し、薄く均一な膜厚のＩＴＯ導電膜を成膜できることを見出し、この知見に基づいてさらに検討を重ね、本発明を完成するに至った。

（１）ＩＴＯ導電膜成膜用原料液
まずは、本発明に用いるＩＴＯ導電膜成膜用原料液について説明する。
（インジウム化合物）
本発明に用いるインジウム化合物は、空気中で熱分解して、酸化インジウムを生成する化合物であれば特に制限されない。
インジウム化合物としては、三塩化インジウム（ＩｎＣｌ_３）、硝酸インジウム（Ｉｎ（ＮＯ_３）_３）、インジウムトリイソプロポキシド（Ｉｎ（Ｏ^ｉＰｒ）_３）等のインジウム化合物の他にも、式（Ｉ）：Ｉｎ（Ｒ^１ＣＯＣＨＣＯＲ^２）₃ で表される化合物を挙げることができる。
式（Ｉ）中、Ｒ^１及びＲ^２は、それぞれ独立してＣ１〜Ｃ６アルキル基又はフェニル基を表す。
Ｒ^１及びＲ^２におけるＣ１〜Ｃ６アルキル基としては、例えば、メチル基、エチル基、ｎ−プロピル基、ｎ−ブチル基、ｔ−ブチル基等を挙げることができる。
好ましいインジウム化合物は、インジウムトリスアセチルアセトナート（Ｉｎ（ＣＨ_３ＣＯＣＨＣＯＣＨ_３）_３）である。

（スズ化合物）
本発明に用いるスズ化合物は、空気中で熱分解して、酸化スズを生成する化合物であれば特に制限されない。
スズ化合物としては、式（II）：（Ｒ^３）₂Ｓｎ（ＯＲ^４）₂ で表される化合物の他にも、塩化第二スズ、ジメチルスズジクロライド、ジブチルスズジクロライド等の塩化スズ化合物を挙げることができる。
式（II）中、Ｒ^３はＣ１〜Ｃ６アルキル基を表し、Ｒ^４はＣ１〜Ｃ６アルキル基又はＣ１〜Ｃ６アルキルカルボニル基を表す。
Ｒ^３におけるＣ１〜Ｃ６アルキル基としては、例えば、メチル基、エチル基、ｎ−プロピル基、ｎ−ブチル基、ｔ−ブチル基等を挙げることができる。
Ｒ^４におけるＣ１〜Ｃ６アルキル基としては、例えば、メチル基、エチル基、ｎ−プロピル基、ｎ−ブチル基、ｔ−ブチル基等を挙げることができ、Ｃ１〜Ｃ６アルキルカルボニル基としては、例えば、アセチル基、プロピオニル基等を挙げることができる。
好ましいスズ化合物は、塩化スズ化合物である。

原料液に用いる溶媒は、インジウム化合物とスズ化合物とを溶解できるものであれば特に制限されない。例えば、メタノール、エタノール、ｎ−プロパノール、イソプロパノール等のＣ１〜Ｃ６アルコール類；アセチルアセトン等のβ−ジケトン化合物；アセト酢酸メチル、アセト酢酸エチル等のβ−ケトン酸エステル化合物；マロン酸ジメチル、マロン酸ジエチル等のβ−ジカルボン酸エステル化合物等を挙げることができる。
また、Ｃ１〜Ｃ６アルコール類を用いる場合は、水を混合して用いることもできる。さらにインジウム化合物とスズ化合物の溶解性を挙げる目的で、塩酸又は硝酸を添加することもできる。好ましい溶媒としては、メタノール、水、塩酸の混合溶媒を挙げることができる。

原料液に含有させるインジウム化合物とスズ化合物との比は、インジウム化合物由来のインジウム元素１モルに対して、スズ化合物由来のスズ元素が、好ましくは１モル未満、より好ましくは０．０００５〜０．５モル、さらに好ましくは０．００１〜０．１モルとなるようにする。

原料液に含有させるインジウム化合物とスズ化合物との合計量は、溶媒に溶解することができれば特に制限はないが、インジウム化合物由来のインジウム元素とスズ化合物由来のスズ元素の合計が、溶媒１Ｌに対して、好ましくは０．００００１〜０．１モル、さらに好ましくは０．０００５〜０．０５モルとなるようにする。

（２）基板
本発明に用いる基板は、その表面に凹凸を有する。前記凹凸のアスペクト比は、１．５〜１００、好ましくは２〜１００、よりさらに好ましくは１０〜１００、特に好ましくは１５〜１００である。前記凹凸の好ましい態様としては、針状突起、柱状突起、縦穴、細孔、又は溝（トレンチ）からなるものが挙げられる。
前記アスペクト比は、凹部の開口幅Ｗに対する凹部の深さＨの比（Ｈ／Ｗ）である。
前記凹凸が柱状突起（凸部）により形成される場合は、隣接する柱状突起の頂を結んだ最小幅を凹部の開口幅Ｗとし、柱状突起の高さ（柱状突起の頂から柱状突起間の底面まで下した垂線の長さ）を凹部の深さＨとする。
前記凹凸が針状突起（凸部）により形成される場合は、隣接する針状突起の先端部を結んだ最小幅を凹部の開口幅Ｗとし、針状突起の高さ（針状突起の先端部から針状突起間の底面まで下した垂線の長さ）を凹部の深さＨとする。
前記凹部の開口幅Ｗは、０．０５μｍ〜２００μｍが好ましく、より好ましくは０．０５μｍ〜１００μｍ、さらに好ましくは０．０５μｍ〜５０μｍ、特に好ましくは、０．０５μｍ〜１０μｍである。

前記凹凸の側面の傾斜角度は、特に限定されないが、上面に対してほぼ垂直、具体的には、上面に対して８０度超１００度以下であることが好ましく、上面に対して８５度以上９５度以下であることがより好ましい。

基板はその材料において特に限定されない。基板材料としては、例えば、ガラス、シリコン、酸化珪素等の無機材料、樹脂、ゴム等の有機材料、シリコーン等の高分子化合物が挙げられる。

（３）ミストＣＶＤ法とＩＴＯ成膜装置
ミストＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、原料溶液を何らかの手法で霧状とし（「ミスト化」ということがある。）、キャリアガスによって反応部に運び、「霧状」の原料溶液を熱分解により基板上で反応させるという成膜方法である。装置としては特殊な部品や真空を必要とせず簡単な構成を持ち、さらに毒性や危険性が少なく、高純度試薬として一般に用いられている原料を用いることができる。すなわち、安全で安価、かつ省エネルギーな成膜方法であり、環境に対する負荷も小さい事を特徴としている。
詳しくは、非特許文献「ミストＣＶＤ法とその酸化亜鉛薄膜成長への応用に関する研究」（京都大学 川原村敏幸、２００８年３月）の第２章「ミスト法」のページ２１からページ３７等に記載がある。

成膜装置は、少なくとも、ミスト化の手段と、ミスト化原料の供給手段、及び反応炉から構成される。
（ミスト化の手段）
ミスト化手段は、特に限定されるものではないが、例えば、加圧式、回転ディスク式、超音波式、オリフィス振動式、静電式等のスプレー式全般を用いることができ、特に超音波式が好ましい。超音波によるミスト化には、超音波振動子を用いて原料液をミスト化する噴霧器が好ましい。

（ミスト化原料の供給手段）
ミスト化された原料は、キャリアガスによって、後述する反応炉へと供給される。キャリアガスは、特に限定されるものではないが、空気、アルゴン等の希ガスを用いることができる。

（反応炉）
反応炉は、ミスト化された原料を含むキャリアガス（「ミスト化原料ガス」ということがある。）が整流される整流部と、整流されたミスト化原料ガスを導入し基板に接触させて、熱分解反応を行うための反応空間と、反応空間内と基板を加熱するためのヒータを備えている。
整流部に対して、反応空間は狭い空間であることが好ましい。ミスト化原料ガスが、急激に狭くなった反応空間に供給されることで、反応炉に設置された基板への原料の押しつけ効果を生じる。
反応空間は、整流部からガスの流路が狭まるように扁平形状を有するファインチャネル構造が好ましい。空間の高さは、成膜する基板の表面から１ｍｍ〜５０ｍｍが好ましい。さらに好ましくは、１ｍｍ〜２５ｍｍであり、より好ましくは、１ｍｍ〜５ｍｍである。
ミスト化原料ガスは、好ましくは基板の表面に対して平行に流れるように、導入することが好ましい。
ヒータは、反応空間の下面に位置することで、基板を直接加熱できるようにすることが好ましい。基板は、原料液に含有する溶媒の蒸発温度以上に加熱する。加熱する上限は、反応炉に依存する。溶媒としてアルコールを含有する場合は、７８℃以上であり、水を含有する場合は１００℃以上である。より均一に成膜するためには、基板の加熱温度は、好ましくは、原料液に含有する溶媒の蒸発温度以上６００℃以下であり、より好ましくは３００〜６００℃である。

（４）ＩＴＯ導電膜
ＩＴＯ導電膜は、基板上の凹凸における上面、側面、及び底面に略均一な厚さで積層されている。ここで、「凹凸における上面、側面、及び底面に略均一な厚さで積層されている」とは、凸部の上面の少なくとも１点と、凹部の底面の少なくとも１点と、側面の少なくとも２点において、積層されたＩＴＯ導電膜の膜厚を測定した時に、ほぼ等しい厚みであることを意味する。
凹凸における上面とは、凸部の頂部であって、側面との境界までの部分全体を意味し、凹凸における底面とは、凹部の底部であって、側面との境界までの部分全体を意味し、また、凹凸における側面とは、凸部の頂部と凹部の底部との間の壁部分を意味する。側面においては、側面上の垂直方向の離れた２点以上を測定する対象とすることが好ましい。
前記ＩＴＯ導電膜は、前記凹凸における上面、側面、及び底面に欠損することなく積層されていることが好ましい。

本発明の成膜方法によれば、ＩＴＯ導電膜の平均膜厚は、１０ｎｍ〜２００ｎｍの範囲で、用途等に応じて適宜選定することができる。例えば、シート抵抗値が３０Ω／□以下の導電膜を形成する場合には、平均厚さは８０ｎｍ〜２００ｎｍであることが好ましく、シート抵抗値が６０〜２００Ω／□の導電膜を形成する場合には、平均厚さは３０ｎｍ〜８０ｎｍであることが好ましく、シート抵抗値が２００〜３０００Ω／□の導電膜を形成する場合には、平均厚さは１０ｎｍ〜３０ｎｍであることが好ましい。

ＩＴＯ導電膜の段差被覆率は、好ましくは６０〜１２０％、より好ましくは８０〜１２０％、さらに好ましくは８０〜１１０％である。なお、本発明で規定する段差被覆率は、凸部の上面又は頂に積層された導電膜の膜厚に対する側面に積層された導電膜の平均膜厚の比を百分率（＝［側面の平均膜厚／凸部の上面又は頂の膜厚］×１００（％））で表したものである。
ここでいう「側面の平均膜厚」とは、側面の中間点から上部に位置する少なくとも１点での膜厚と、側面の中間部から下部に位置する少なくとも１点での膜厚との平均値のことをいう。また、「頂の膜厚」とは、頂の１点で測定された膜厚のことをいう。「頂」とは、基板の凸部が、柱状突起又は針状突起からなる場合の先端部分のことをいう。

次に、実施例を示して、本発明をより具体的に説明する。ただし、本発明の技術的範囲はこれら実施例に限定されるものではない。

実施例１
ＩＴＯ製膜装置として、溶液をミスト状にする超音波噴霧器（図１の左側部分）と、薄膜を成長する為の反応炉（図１の右側部分）を有するミストＣＶＤ成膜装置（図１）を用いた。基板として、協同インターナショナル製シリコンお試しモールド（幅１〜５０μｍ、深さ１０μｍ、型番ＤＴＭ−１−３）を用いた（図２）。反応炉の加熱温度を４１０〜４３０℃の間に設定した。

インジウムトリスアセチルアセトナート[Ｉｎ（ａｃａｃ）_３]をメタノール/水/塩酸（９０／９／１）混合溶媒に溶解させてモル濃度０．０２ｍｏｌ／Ｌの透明溶液を得た。この溶液に、インジウム元素１モルに対してスズ元素が０．０５モル（インジウム元素１モルに対してスズ元素が０．０５モル）となるように塩化スズ（II）・２水和物を添加し溶解させて原料液を調製した。

噴霧器上で、原料液を２.４ＭＨｚの超音波によって微小の液滴（霧）とし、該液滴を７Ｌ／分の流量の乾燥空気と共に、反応炉に導入した。平板基板でＩＴＯ膜の膜厚が１００ｎｍで成膜する条件として、加熱温度４２５℃、成膜時間を２分３０秒、供給量は６．２ｇで成膜を行った。

上記操作で得られた積層体に関し、シリコンお試しモールドの幅１μｍのライン アンド スペース（横Ｌ/Ｓ）部分（図３）の電子顕微鏡像を（図４）に示す。また、シリコンお試しモールドの幅５μｍのライン アンド スペース（横Ｌ/Ｓ）部分（図３）の電子顕微鏡像を（図５）に示す。
幅１μｍの場合、基板底面で一部連続膜になっていない部分もあるが、幅５μｍの場合、基板の凹凸の側面、底面及び上面にほぼ均一な厚さでＩＴＯ膜が積層されていることがわかった。幅１μｍの場合、ＩＴＯ膜の膜厚は、凸部の上面において７０．０ｎｍ、側面の上部において７６．０ｎｍ、側面の中間部において５８．０ｎｍ、側面の下部において４７．０ｎｍ、及び凹部の底面において２７．０ｎｍであった。段差被覆率は８６％であった。幅５μｍの場合、ＩＴＯ膜の膜厚は、凸部の上面において９５．０ｎｍ、側面の上部において９３．０ｎｍ、側面の中間部において７１．０ｎｍ、側面の下部において５６．０ｎｍ、及び凹部の底面において６６．０ｎｍであった。段差被覆率は７９％であった。

実施例２
ＩＴＯ製膜装置として、実施例１と同様に、図１に示すミストＣＶＤ成膜装置を用いた。基板として、実施例１と同じ基板を用いた。また、反応炉の加熱温度を４１０〜４３０℃の間に設定した。
成膜用原料液は、実施例１と同様な調製方法で原料液を調製した。

噴霧器上で、原料液を２.４ＭＨｚの超音波によって微小の液滴（霧）とし、該液滴を７Ｌ／分の流量の乾燥空気と共に反応炉に導入した。
平板基板でＩＴＯ膜の膜厚が２００ｎｍで成膜する条件として、加熱温度４２５℃、成膜時間を５分、供給量は１２．０ｇで成膜を行った。

上記操作で得られた積層体に関し、シリコンお試しモールドの幅１μｍのライン アンド スペース（横Ｌ/Ｓ）部分（図３）の電子顕微鏡像を（図６）に示す。また、シリコンお試しモールドの幅５μｍのライン アンド スペース（横Ｌ/Ｓ）部分（図３）の電子顕微鏡像を（図７）に示す。
幅１μｍ及び５μｍの場合とも、基板の凹凸の側面、底面及び上面にほぼ均一な厚さでＩＴＯ膜が積層されていることがわかった。幅１μｍの場合、ＩＴＯ膜の膜厚は、凸部の上面において１０３．０ｎｍ、側面の上部において８３．０ｎｍ、側面の中間部において８１．０ｎｍ、側面の下部において７０．０ｎｍ、及び凹部の底面において６２．０ｎｍであった。段差被覆率は７６％であった。幅５μｍの場合、ＩＴＯ膜の膜厚は、凸部の上面において１６４．０ｎｍ、側面の上部において１３２．０ｎｍ、側面の中間部において１１９．０ｎｍ、側面の下部において７８．０ｎｍ、及び凹部の底面において９１．０ｎｍであった。段差被覆率は６７％であった。

比較例１
基板として、実施例１と同じ基板を用いた。
ＩＴＯターゲットを用いて、到達圧力を５×１０^−４Ｐａとし、キャリアガスとしてＡｒガス１８（ｓｃｃｍ）及びＯ_２ガス２（ｓｃｃｍ）を用い、圧力を０．１Ｐａとする条件で、水平に設置した基板に対して、膜厚が５０ｎｍとなるような時間で成膜を実施した。
図８（ａ）及び（ｂ）に成膜後の基板を、トレンチの長手方向に対して垂直に切断した断面の写真を示す。成膜されたＩＴＯ膜の膜厚は、凸部の上部において５９ｎｍ、側面の上部において２９ｎｍであったが、側面の下部及び凹部の底面においては測定できず、段差被覆率は２５％であった。

本発明の成膜方法によれば、表面にアスペクト比１．５〜１００の凹凸を有する基板上に、該凹凸における上面、側面、及び底面に略均一な厚さでＩＴＯ導電膜が積層された積層体を容易に得ることができる。さらに、成膜する対象の基板と、原料液の組成、用いる成膜装置、及び反応条件を最適化することで、導電膜の付き周り性も向上させることが可能である。
そのため、アスペクト比が大きなコンタクトホール等においても均一な厚さで導電膜を成膜することができるので、コンタクトの不良が発生しなくなる。
本発明の成膜方法で得られた積層体は、フラットパネルディスプレイ（液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等）、面発熱体、タッチパネル、半導体素子等に使用することができる。

Claims (5)

1. ＩＴＯ導電膜をミストＣＶＤ法で成膜する方法であって、
   １）インジウム化合物、スズ化合物、及びβ−ジケトン化合物若しくはＣ１〜Ｃ６アルコール類を含有するＩＴＯ導電膜成膜用原料液を、ミスト化する工程；
   ２）アスペクト比が１．５〜１００である凹凸を表面に有する基板を、前記ＩＴＯ導電膜成膜用原料液の蒸発温度以上に加熱する工程；
   ３）前記基板の表面から高さ１ｍｍ〜５０ｍｍの空間に、ミスト化したＩＴＯ導電膜成膜用原料を、前記基板の表面に対して平行に流して、前記基板にミスト化したＩＴＯ導電膜成膜用原料を接触させる工程；
   を有する、膜厚が１０ｎｍ〜２００ｎｍのＩＴＯ導電膜を、前記基板に成膜する方法。
2. インジウム化合物が、式（Ｉ）：Ｉｎ（Ｒ^１ＣＯＣＨＣＯＲ^２）_３（式（Ｉ）中、Ｒ^１及びＲ^２は、それぞれ独立してＣ１〜Ｃ６アルキル基又はフェニル基を表す。）で表されるインジウム化合物である請求項１に記載の成膜方法。
3. スズ化合物が、式（ＩＩ）：（Ｒ^３）_２Ｓｎ（ＯＲ^４）_２（式（ＩＩ）中、Ｒ^３はＣ１〜Ｃ６アルキル基を表し、Ｒ^４はＣ１〜Ｃ６アルキル基又はＣ１〜Ｃ６アルキルカルボニル基を表す。）で表されるスズ化合物、若しくは塩化スズ化合物である請求項１又は２に記載の成膜方法。
4. 前記凹凸が、針状突起、柱状突起、縦穴、細孔、又は溝からなるものである請求項１〜３のいずれかに記載の成膜方法。
5. 段差被覆率が６０％〜１２０％になるように、前記ＩＴＯ導電膜を成膜する請求項１〜４のいずれかに記載の成膜方法。