JP2017090440A - 信号処理装置及び信号処理方法 - Google Patents

信号処理装置及び信号処理方法 Download PDF

Info

Publication number
JP2017090440A
JP2017090440A JP2016169165A JP2016169165A JP2017090440A JP 2017090440 A JP2017090440 A JP 2017090440A JP 2016169165 A JP2016169165 A JP 2016169165A JP 2016169165 A JP2016169165 A JP 2016169165A JP 2017090440 A JP2017090440 A JP 2017090440A
Authority
JP
Japan
Prior art keywords
signal
input
switch
input terminal
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016169165A
Other languages
English (en)
Other versions
JP6821359B2 (ja
Inventor
鍾 パル 金
Jong-Pal Kim
鍾 パル 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2017090440A publication Critical patent/JP2017090440A/ja
Application granted granted Critical
Publication of JP6821359B2 publication Critical patent/JP6821359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225—Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • A61B5/304—Switching circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7235—Details of waveform analysis
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7235—Details of waveform analysis
    • A61B5/725—Details of waveform analysis using specific filters therefor, e.g. Kalman or adaptive filters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2560/00—Constructional details of operational features of apparatus; Accessories for medical measuring apparatus
    • A61B2560/02—Operational features
    • A61B2560/0204—Operational features of power management
    • A61B2560/0209—Operational features of power management adapted for power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45428—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit using a four inputs dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Surgery (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physiology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Psychiatry (AREA)
  • Artificial Intelligence (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Cardiology (AREA)
  • Measurement Of Radiation (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

【課題】信号処理装置及び信号処理方法を提供する。【解決手段】本発明の信号処理装置は、基準信号に基づいて入力信号の変化を反映する差分信号を取得する差分信号取得器と、差分信号を増幅して増幅された差分信号を出力する信号増幅器と、増幅された差分信号をデジタル信号に変換し、デジタル信号を加算して出力信号を生成する信号復元器と、を備える。【選択図】図１

Description

本発明は、信号処理技術に関し、より詳しくは、信号処理装置及び信号処理方法に関する。
計測増幅器（Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ａｍｐｌｉｆｉｅｒ：ＩＡ）は様々な信号を測定するために用いられる。例えば、計測増幅器は、医療分野で、心電図（ＥＣＧ：ｅｌｅｃｔｒｏｃａｒｄｉｏｇｒａｍ）、筋電図（ＥＭＧ：ｅｌｅｃｔｒｏｍｙｏｇｒａｍ）、光電容積脈波（ＰＰＧ：ｐｈｏｔｏｐｌｅｔｈｙｓｍｏｇｒａｍ）、体抵抗、又は動き信号などのような生体信号を測定して増幅するために用いられる。一般に、計測増幅器は、低いオフセット、少ないノイズ、高い同相信号除去（ｈｉｇｈ ｃｏｍｍｏｎ ｍｏｄｅ ｒｅｊｅｃｔｉｏｎ）、高いループ利得、高い入力抵抗を示す差動増幅器で構成される。差動増幅器は、回路動作範囲内で入力信号を増幅して出力する。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、信号処理装置及び信号処理方法を提供することにある。
上記目的を達成するためになされた本発明の一態様による信号処理装置は、基準信号に基づいて入力信号の変化を反映する差分信号を取得する差分信号取得器と、前記差分信号を増幅して該増幅された差分信号を出力する信号増幅器と、前記増幅された差分信号をデジタル信号に変換し、前記デジタル信号を加算して出力信号を生成する信号復元器と、を備える。
前記差分信号取得器は、第１制御信号によって制御される第１スイッチを含み、前記第１スイッチは、前記第１制御信号により、周期的に前記信号増幅器の入力端子を前記基準信号に接続し、周期的に前記信号増幅器の入力端子を前記入力信号に接続することによって前記差分信号を生成し得る。
前記信号処理装置は、前記第１制御信号によって前記第１スイッチが短絡状態になると、前記信号増幅器の入力端子が前記基準信号の値にリセットされ、前記第１制御信号によって前記第１スイッチが開放状態になると、前記信号増幅器の入力端子に前記入力信号が入力され得る。
前記第１制御信号は、前記第１スイッチが前記入力信号の周期よりも早い周期でスイッチングするように前記第１スイッチを制御し得る。
前記差分信号取得器は、前記入力信号が入力される第１キャパシタを更に含み、前記第１スイッチの一端、前記第１キャパシタの一端、及び前記信号増幅器の入力端子は互いに電気的に接続され得る。
前記信号復元器は、前記入力信号の所定期間の間の前記デジタル信号を加算し得る。
前記差分信号の信号増幅範囲は、前記入力信号の信号増幅範囲よりも小さくあり得る。
前記信号処理装置は、周期的に前記信号増幅器の入力端子を前記基準信号に接続し、周期的に前記信号増幅器の入力端子を前記入力信号に接続することによって前記差分信号を生成するスイッチを更に含むことができる。
前記信号復元器は、サンプリングされた信号を生成するために前記増幅された差分信号をサンプリングし、前記サンプリングされた信号をホールドするサンプル及びホールド部と、前記サンプリングされた信号をデジタル信号に変換する信号コンバータと、前記信号コンバータにより変換されたデジタル信号を加算して前記出力信号を生成する信号加算器と、を含み得る。
前記サンプル及びホールド部は、スイッチング動作を行う前記第１スイッチが短絡される前の時点で前記増幅された差分信号をサンプリングし得る。
前記信号復元器は、前記サンプリングされた信号に対してローパスフィルタリングを行うフィルタを更に含み、前記信号コンバータは、前記ローパスフィルタリングが行われた信号をデジタル信号に変換し得る。
上記目的を達成するためになされた本発明の一態様による信号処理方法は、入力信号に適用されるスイッチング動作に基づいて前記入力信号の差分信号を取得するステップと、前記差分信号を増幅するステップと、前記増幅された差分信号をデジタル信号に変換するステップと、前記デジタル信号を加算して出力信号を生成するステップと、を有する。
上記目的を達成するためになされた本発明の他の態様による信号処理装置は、第１入力端子、第２入力端子、第３入力端子、及び第４入力端子を含む信号増幅器と、第１入力信号を前記信号増幅器の第１入力端子及び第２入力端子に交互に伝達する第１入力部と、第２入力信号を前記信号増幅器の第３入力端子及び第４入力端子に交互に伝達する第２入力部と、を備え、前記信号増幅器は、前記第１入力信号及び前記第２入力信号に基づいて差動信号を増幅して出力する。
前記第１入力部は、第１制御信号に基づいてスイッチング動作が制御される第１スイッチと、前記第１制御信号に重ならない第２制御信号に基づいてスイッチング動作が制御される第２スイッチと、を含み得る。
第１段階において、前記第１スイッチは、前記第１制御信号に基づいて短絡されて第１基準信号を前記第１入力端子に伝達し、前記第２スイッチは、前記第２制御信号に基づいて開放されて前記第１入力信号を前記第２入力端子に伝達し、第２段階において、前記第１スイッチは、前記第１制御信号に基づいて開放されて前記第１入力信号を前記第１入力端子に伝達し、前記第２スイッチは、前記第２制御信号に基づいて短絡されて前記第１基準信号を前記第２入力端子に伝達し得る。
前記第１スイッチの一端及び前記第２スイッチの一端は、基準信号に接続され得る。
前記第１入力部は、前記第１スイッチ及び前記第１入力端子に接続される第１キャパシタと、前記第２スイッチ及び前記第２入力端子に接続される第２キャパシタと、を更に含み得る。
前記第２入力部は、第３制御信号に基づいてスイッチング動作が制御される第３スイッチと、前記第３制御信号に重ならない第４制御信号に基づいてスイッチング動作が制御される第４スイッチとを含み得る。
第１段階において、前記第３スイッチは、前記第３制御信号に基づいて短絡されて第２基準信号を前記第３入力端子に伝達し、前記第４スイッチは、前記第４制御信号に基づいて開放されて前記第２入力信号を前記第４入力端子に伝達し、第２段階において、前記第３スイッチは、前記第３制御信号に基づいて開放されて前記第２入力信号を前記第３入力端子に伝達し、前記第４スイッチは、前記第４制御信号に基づいて短絡されて前記第２基準信号を前記第４入力端子に伝達し得る。
前記第２入力部は、前記第３スイッチ及び前記第３入力端子に接続される第３キャパシタと、前記第４スイッチ及び前記第４入力端子に接続される第４キャパシタと、を更に含み得る。
本発明によると、大きい信号範囲の信号を小さい信号範囲の信号に変換して増幅することで、回路の入力範囲よりも広い信号範囲の入力信号が入力されても入力信号を正常に増幅して出力することができる。
また、回路の動作電圧を低くすることができるため、回路の消費電力を低減することができる。
更に、入力信号範囲を小さい信号に変化させることで高調波歪による影響を減らすことができ、それによって回路設計の難易度を軽減させることができる。
一実施形態による信号処理装置の構成を示す図である。 一実施形態による信号復元器の構成を示す図である。 一実施形態による信号処理装置によって実行される信号処理を説明するための図である。 一実施形態による信号処理装置を具現するための回路の一例を示す図である。 図４Ａに示す回路の動作を説明するための図である。 図４Ａに示す信号処理装置に適用される制御信号及び信号処理装置で測定された信号の一例を示す図である。 他の実施形態による信号処理装置を説明するための図である。 図６に示す信号処理装置に適用される制御信号及び信号処理装置で測定された信号の一例を示す図である。 図６に示す信号処理装置に適用される制御信号及び信号処理装置で測定された信号の一例を示す図である。 一実施形態による信号処理方法の動作を示すフローチャートである。
本発明の実施形態に対する特定の構造的又は機能的な説明は、単に例示のための目的として開示したものであって、様々な形態に変更されて実施され得る。従って、本発明の実施形態は特定の開示形態に限定されるものではなく、本明細書の範囲は技術的な思想に含まれる変更、均等物、又は代替物を含む。
第１又は第２などの用語を複数の構成要素を説明するために用いることがあるが、このような用語は１つの構成要素を他の構成要素から区別する目的としてのみ解釈されなければならない。例えば、第１構成要素は第２構成要素と命名し、同様に第２構成要素は第１構成要素と命名することがある。
いずれかの構成要素が他の構成要素に「連結されて」いると言及した場合、その次の構成要素に直接的に連結されるか、或いは中間に他の構成要素が存在することもあるとして理解しなければならない。
単数の表現は、文脈上、明白に異なる意味をもたない限り複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを示すものであって、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものなどの存在又は付加の可能性を予め排除しないものとして理解しなければならない。
異なる定義がされない限り、技術的であるか又は科学的な用語を含むここで用いる全ての用語は、本実施形態が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる予め定義された用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであって、本明細書で明白に定義しない限り、理想的又は過度に形式的な意味として解釈されることはない。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面を参照して説明する際に、図面符号に関係なく同一の構成要素には同一の参照符号を付与し、これに対する重複説明は省略する。
図１は、一実施形態による信号処理装置の構成を示す図である。
図１を参照すると、信号処理装置１００は、入力信号（例えば、生体信号など）を増幅して出力する。信号処理装置１００は、入力信号に対する差分信号を取得して、差分信号を増幅した後に復元する。そのため、回路の動作範囲よりも広い範囲の入力信号を測定することができる。ここで、差分信号は、所定時間の区間における入力信号の変化を反映する信号である。以下、信号処理装置１００の構成に基づいて信号処理装置１００の機能及び動作をより詳しく説明する。
信号処理装置１００は、差分信号取得器１１０、信号増幅器１２０、及び信号復元器１３０を含む。差分信号取得器１１０は入力信号から差分信号を取得する。差分信号取得器１１０で、差分信号は基準信号を基準として所定時間の区間における入力信号の変化を反映する。基準信号は、例えば予め設定された電圧値を有するバイアス電圧である。本実施形態によると、差分信号は、周期的に基準信号の信号値に設定され、基準信号の信号電圧値を開始点にして入力信号の電圧変化を反映する信号形態を有する。
差分信号取得器１１０は、制御信号によって制御されるスイッチのスイッチング動作によって差分信号を取得する。ここで、スイッチングとは、スイッチが短絡状態と開放状態との間で転換されることを示す。本実施形態によると、差分信号取得器１１０は、周期的にスイッチを短絡して信号増幅器１２０の入力端子を基準信号の値にリセットした後にスイッチを開放して入力信号の変化を反映する差分信号を取得する。スイッチは、入力信号の周期よりも早い周期でスイッチングされる。差分信号取得器１１０がスイッチング動作によって差分信号を取得する過程については、図４Ａ及び図４Ｂを参照して詳細に後述する。
信号増幅器１２０は、差分信号取得器１１０から入力された差分信号を増幅し、増幅された差分信号を出力する。本実施形態によると、差分信号は、周期的に基準信号の信号値（例えば、電圧値）にリセットされるため、差分信号の振幅変化の範囲（信号範囲）は入力信号の振幅変化の範囲よりも小さい。信号処理装置１００に信号増幅器１２０が増幅可能な信号範囲を離脱する入力信号が入力されたとしても、信号範囲の減少した差分信号が信号増幅器１２０に入力されることによって正常な増幅が可能になる。
信号復元器１３０は、信号増幅器１２０から出力された増幅された差分信号に基づいてオリジナル入力信号に関する情報を復元する。本実施形態によると、信号復元器１３０は、増幅された差分信号をデジタル信号に変換し、入力信号の所定期間の間の該当する変換されたデジタル信号を加算（又は、累積）して出力信号を生成する。ここで、出力信号は、信号処理装置１００の入力信号が増幅されてデジタル信号に変換された信号に対応する。信号復元器１３０が信号を復元する過程は、図２、図４Ａ及び図４Ｂを参照して下記でより詳しく説明する。
本実施形態によると、信号処理装置１００は、測定された信号を増幅して出力する回路に適用される。一般に、回路の入力範囲よりも広い信号範囲の信号が増幅器に入力された場合、増幅器では飽和が発生して信号が正常に増幅されないことがある。信号処理装置１００は、上述したように大きい信号範囲の信号を小さい信号範囲の信号に変換して増幅することによって、回路の入力範囲よりも広い信号範囲の入力信号が入力されても入力信号を正常に増幅して出力することができる。
また、信号処理装置１００は、回路の動作電圧を低くすることによって消費電力を低減させ得る。一般に、回路の消費電力は、回路の動作電圧と回路で消費される電流によって決定される。例えば、入力信号の変化範囲が３０ｍＶであり、入力信号の増幅率が１００倍であると仮定すると、回路の正常な動作のためには３Ｖ以上の回路動作電圧が必要である。しかし、本実施形態によると、変化範囲が３０ｍＶである入力信号が、例えば変化範囲が５ｍＶ以内である時系列上の差分信号に変換され、該当する差分信号を１００倍増幅する場合に０．５Ｖ以内の増幅された信号範囲を有するため、回路の動作電圧は０．５Ｖまで低くなり得る。回路の動作電圧が低下することによって回路の消費電力は低減され得る。
また、本実施形態によると、回路の入力部で入力信号が信号範囲（又は、スイング）の小さい信号に変化することによって、高調波歪による影響を減らすことができ、そのため、回路設計の難易度が軽減される。
また、本実施形態によると、入力信号の初期安定化の時間を必要とする領域において初期安定化の時間が減少し、ユーザ便宜性を改善させることができる。例えば、心電図などのような生体信号を利用した個人認証では、信号源と回路が互いに接続された後に早い測定及び認証過程が実行されなければならない。一般に、金属電極を用いて生体信号を測定する場合、金属材料の分極特性に応じて金属電極が人体に接触した後から数秒が経過することで、測定された生体信号が処理可能な範囲内で安定化される。生体信号の初期安定化の過程で所要する時間に応じて認証時間は長くなる。本実施形態によると、金属電極によって測定された生体信号が回路の動作範囲よりも大きくても、生体信号を回路の動作範囲に含まれる信号に変換して処理することで、初期安定化の過程に必要な時間を短縮させ、認証に所要する時間が減少し、ユーザ便宜性が改善される。
図２は、一実施形態による信号復元器の構成を示す図である。図２を参照すると、本実施形態による信号復元器１３０は、サンプル及びホールド部２１０、信号コンバータ２３０、及び信号加算器２４０を含む。
サンプル及びホールド部２１０は、信号増幅器１２０から出力された信号をサンプリング及びホールド（ｈｏｌｄ）する。例えば、サンプル及びホールド部２１０は、スイッチを用いて信号増幅器１２０から出力された信号をサンプリングし、サンプリングされた信号を格納素子（例えば、キャパシタ）に格納する。
信号コンバータ２３０は、サンプル及びホールド部２１０によってサンプリング及びホールドされた信号をデジタル領域の信号に変換する。例えば、信号コンバータ２３０は、アナログ信号をデジタル信号に変換するアナログデジタルコンバータを用いて、サンプル及びホールド部２１０の出力信号をデジタル信号に変換する。
信号加算器２４０は、信号コンバータ２３０から出力されたデジタル信号を加算して出力信号を生成する。信号コンバータ２３０によって変換されたデジタル信号は、入力信号を周期的に差分して取得された情報を含んでいるため、該当するデジタル信号を加算することによってオリジナル入力信号に関する情報を復元することができる。
他の実施形態によると、信号復元器１３０は、フィルタ２２０を更に含む。フィルタ２２０は、サンプル及びホールド部２１０によってサンプリングされた信号に対してローパスフィルタリング（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒｉｎｇ）を行って、該当するサンプリングされた信号に含まれる高周波ノイズ成分を低減させる。信号コンバータ２３０は、ローパスフィルタリングが行われた信号をデジタル信号に変換し、信号加算器２４０は、該当するデジタル信号を加算して出力信号を生成する。
図３は、一実施形態による信号処理装置によって実行される信号処理を説明するための図である。
図３を参照すると、図面符号３１０は、差分信号取得器１１０に入力される入力信号の一例を示す。「Ａ」は所定時間の区間における入力信号３１０の信号範囲を示す。
図１に示す差分信号取得器１１０は、時間周期Ｔを有するスイッチング動作によって入力信号３１０から時系列上の差分信号を取得する。取得された差分信号を図面符号３２０に示す。差分信号３２０は、時間周期Ｔに達する毎に基準信号の信号値に設定され、設定された後のＴの時間の間に入力信号３１０の変化を反映する。「ａ」は差分信号３２０が有する最大信号範囲を示す。
差分信号３２０は図１に示す信号増幅器１２０で増幅され、増幅された差分信号を図面符号３３０に示す。「ａａ」は増幅された差分信号３３０が有する最大信号範囲を示す。
増幅された差分信号３３０は、図１に示す信号復元器１３０によってデジタル信号に変換される。変換されたデジタル信号の形態を図面符号３４０に示す。信号復元器１３０は、差分信号取得器１１０によって周期的に差分化が始まる各時点（ｐｏｉｎｔ ｉｎ ｔｉｍｅ）の直前の時点で、信号増幅器１２０から出力される増幅された差分信号３３０をサンプリングし、サンプリングされた値をデジタル信号値に変換する。「ｔｄ［ｎ−１］、ｔｄ［ｎ］、ｔｄ［ｎ＋１］」はそれぞれ差分信号取得器１１０によって差分化が始まる時点（又は、信号増幅器１２０の入力端子が基準信号の信号値にリセットされる時点）を示し、「ｔｃ［ｎ−１］、ｔｃ［ｎ］、ｔｃｃ［ｎ＋１］」はそれぞれ信号復元器１３０によってアナログ−デジタル変換が始まる時点を示す。
図４Ａ及び図４Ｂは、一実施形態による信号処理装置を具現するための回路の一例とその動作を説明するための図である。図４Ａを参照すると、信号処理装置４００は、差分信号取得器１１０、信号増幅器１２０、及び信号復元器１３０を含む。
差分信号取得器１１０は、第１スイッチ４２０及び第１キャパシタ４１０を含む。第１スイッチ４２０の一端は信号増幅器１２０の入力端子及び第１キャパシタ４１０に接続され、第１スイッチ４２０の他端は第１基準信号４３０に接続される。第１キャパシタ４１０の一端は、第１スイッチ４２０及び信号増幅器１２０の入力端子に接続される。
第１スイッチ４２０は、第１制御信号に基づいてスイッチング動作が制御され、入力信号の周期よりも速く（又は、帯域幅が広く）スイッチングされる。本実施形態によると、第１制御信号は、第１スイッチ４２０が入力信号の周期より２倍以上速い速度でスイッチングされるように第１スイッチ４２０を制御する。
第１スイッチ４２０が開放状態の時に第１キャパシタ４１０を通過した入力信号が信号増幅器１２０に入力され、第１スイッチ４２０が短絡状態の時に信号増幅器１２０の入力端子が第１基準信号４３０の信号値（例えば、バイアス電圧の電圧値）にリセットされる。信号処理装置４００の前端に位置する第１キャパシタ４１０は、入力信号から不要な直流成分を除去して入力信号の直流成分が信号増幅器１２０に伝達されることを防止し、第１スイッチ４２０が短絡状態になった時に信号増幅器１２０の入力端子を第１基準信号４３０の信号値に保持する。
第１スイッチ４２０が短絡状態から開放状態に変わった後、信号増幅器１２０に入力される信号は、第１基準信号４３０の信号値を開始点にして入力信号が変化する分だけ変わる。第１スイッチ４２０が短絡される毎に、信号増幅器１２０の入力端子は第１基準信号４３０の信号値に設定され、第１スイッチ４２０が開放されると、第１基準信号４３０の信号値を開始点にして入力信号の変化が反映された信号が信号増幅器１２０に入力される。このような第１スイッチ４２０のスイッチング動作によって、第１スイッチ４２０が開放された時間区間の間に入力信号の変化が反映されて示される差分信号を取得することができる。
信号増幅器１２０は、差分信号取得器１１０によって取得された差分信号を増幅する。一実施形態によると、信号増幅器１２０の入力端子には、信号増幅器１２０の基準バイアスを設定するために、第１スイッチ４２０に並列に接続されたバイアス抵抗（図示せず）が接続される。
サンプル及びホールド部２１０は、第２スイッチ４４０及び第２キャパシタ４５０を含む。第２スイッチ４４０の一端は信号増幅器１２０の出力端子に接続され、第２スイッチ４４０の他端は第２キャパシタ４５０及びフィルタ２２０に接続される。第２キャパシタ４５０の一端は第２スイッチ４４０及びフィルタ２２０に接続され、第２キャパシタ４５０の他端は第２基準信号４６０に接続される。一実施形態によると、第２基準信号４６０は、第１基準信号４３０と同一の信号値を有する。
第２スイッチ４４０は、第２制御信号に基づいて信号増幅器１２０の出力信号をサンプリングする。第２キャパシタ４５０は、第２スイッチ４４０によってサンプリングされた信号をホールドする。第２制御信号は、第１スイッチ４２０がリセットされる前（例えば、第１スイッチ４２０が短絡される直前）の時点で信号増幅器１２０の出力信号をサンプリングするように第２スイッチ４４０を制御する。
フィルタ２２０は、第２キャパシタ４５０に格納された信号（第２スイッチ４４０によってサンプリングされた信号）に対してローパスフィルタリングを行う。ローパスフィルタリングが行われた信号は、信号コンバータ２３０によってデジタル信号に変換される。信号加算器２４０は、信号コンバータ２３０によって変換されたデジタル信号を加算してオリジナル入力信号の情報を復元する。
本実施形態によると、信号処理装置４００は、第１制御信号及び第２制御信号を生成し、信号処理装置４００の全体的な動作を制御するためのコントローラ４０２を更に含む。
信号処理装置４００の各ノードで測定された信号波形の一例を図４Ｂに示す。図４Ｂを参照すると、ノード４７０を介して入力信号Ｖｉｎが入力され、第１スイッチ４２０のスイッチング動作によって差分信号Ｖ＿Ａ＿ｉが取得される。第１制御信号によって決定される第１スイッチ４２０のスイッチング動作周期により差分信号Ｖ＿Ａ＿ｉの周期４９５が決定される。差分信号Ｖ＿Ａ＿ｉは、信号増幅器１２０の入力端子４７２に入力されて信号増幅器１２０によって増幅され、増幅された差分信号Ｖ＿Ａ＿ｏは、信号増幅器１２０の出力端子４７４に出力される。
増幅された差分信号Ｖ＿Ａ＿ｏは、第２スイッチ４４０によってサンプリングされ、ノード４７６でサンプリングされた信号Ｖ＿ＳＨが取得される。フィルタ２２０は、信号Ｖ＿ＳＨに対してローパスフィルタリングを行って、ノード４７８でローパスフィルタリングが行われた信号Ｖ＿ＬＰＦが取得される。信号コンバータ２３０は、デジタルサンプリング過程によって信号Ｖ＿ＬＰＦをデジタル信号に変換し、ノード４８０でデジタル信号ＡＤＣｏｕｔが取得される。信号加算器２４０は、デジタル信号ＡＤＣｏｕｔを加算して出力信号Ｖｏｕｔを生成し、出力信号Ｖｏｕｔを出力端子４８２に出力する。
図面符号４８５は入力信号Ｖｉｎの信号範囲を示し、図面符号４９０は信号処理装置４００に適用される回路の動作範囲を示す。図４Ｂに示すように、回路の動作範囲４９０よりも大きい信号範囲を有する入力信号Ｖｉｎが回路に入力されても、入力信号Ｖｉｎの信号範囲４８５よりも小さい信号範囲の差分信号Ｖ＿Ａ＿ｉが増幅されることで、増幅過程が正常に行われる。このように、本実施形態によると、回路の動作範囲よりも広い範囲の入力信号を測定することができる。本実施形態では、入力信号の信号範囲が回路の動作範囲よりも大きい場合を例にして説明したが、入力信号の信号範囲が回路の動作範囲以内である場合でも本実施形態を適用することができる。
図５は、図４Ａに示す信号処理装置に適用される制御信号及び信号処理装置で測定された信号の一例を示す図である。
図５を参照すると、図面符号５１０は、第１スイッチ４２０に適用される第１制御信号を示す。図面符号５２０は信号増幅器１２０の入力信号として差分信号取得器１１０によって取得された差分信号を示し、図面符号５３０は信号増幅器１２０の出力信号を示す。図面符号５４０は第２スイッチ４４０に適用される第２制御信号を示し、図面符号５５０はサンプル及びホールド部２１０の出力信号を示す。
第１制御信号５１０は、周期的に論理ハイ（ｌｏｇｉｃ ｈｉｇｈ）になる。第１制御信号５１０が論理ハイになる毎に第１スイッチ４２０が短絡され、信号増幅器１２０の入力信号５２０は第１基準信号４３０の信号値に設定され、第１制御信号５１０が論理ロー（ｌｏｇｉｃ ｌｏｗ）である間に第１スイッチ４２０が開放されて信号処理装置４００に入力される入力信号の変化が信号増幅器１２０の入力信号５２０に反映される。
例えば、時間区間ａ−ｂ及びｄ−ｅにおいて第１制御信号５１０は論理ハイになり、信号増幅器１２０の入力信号５２０は第１基準信号４３０の信号値に設定される。ここで、時間区間ａ−ｂ及びｄ−ｅは、それぞれ約１μｓの時間の長さを有する。第１制御信号５１０が論理ローである時間区間ｂ−ｄにおいて、信号増幅器１２０の入力信号５２０は差分信号取得器１１０の入力信号が変化する分だけ変わる。
信号増幅器１２０の入力信号５２０は信号増幅器１２０によって増幅され、信号増幅器１２０から増幅された信号５３０が出力される。
第２制御信号５４０は、第１制御信号５１０が論理ハイになる前の時点で周期的に論理ハイになる。第２制御信号５４０が論理ハイである間に第２スイッチ４４０が短絡されて信号増幅器１２０の出力信号５３０がサンプリング及びホールドされ、第２制御信号５４０が論理ローである間に第２スイッチ４４０が開放されてサンプル及びホールド部２１０の出力信号５５０が前の時間区間でサンプリングされた信号値に保持される。
例えば、時間区間ａ−ｃにおいて第２制御信号５４０は論理ローになり、サンプル及びホールド部２１０の出力信号５５０が前の時間区間でサンプリングされた信号値に保持され、時間区間ｃ−ｄにおいて第２制御信号５４０は論理ハイになり、サンプル及びホールド部２１０の出力信号５５０が信号増幅器１２０の出力信号５３０によって変化する。
図６は、他の実施形態による信号処理装置を説明するための図である。
一般に、周期性を有するクロック信号はクロック信号の上昇エッジ又は下降エッジで信号の急激な変化が発生する。このような上昇エッジ又は下降エッジが発生する時間区間で増幅部の入力端子が基準信号にリセットされる場合、増幅部はクロック信号を充分増幅できない虞がある。
本実施形態によると、信号処理装置６００は、時間上で互いに区分されるステップ（ｐｈａｓｅ）で、入力信号を信号増幅器６７０の互いに異なる入力端子に印加することによって、クロック信号の形態を有する入力信号を正常に増幅することができ、信号増幅器６７０の入力端子を基準信号の信号値にリセットさせるスイッチのリセット時間を延長させることができる。スイッチのリセット時間が増加することにより、更に小さいサイズのスイッチを利用することができる。
信号処理装置６００は、図６に示すように差動二重入力及び差動出力の形態を有する。差動二重入力は、信号増幅器６７０が２つの入力端子で構成された（＋）入力、及び２つの入力端子で構成された（−）入力の形態を有することを示し、差動出力は、信号増幅器６７０が（＋）出力及び（−）出力の形態を有することを示す。しかし、信号増幅器６７０の入力端子及び出力端子の形態がこれによって限定されることはなく、様々な修正及び変形が可能である。以下、信号処理装置６００の構成に基づいて信号処理装置６００の機能及び動作をより詳しく説明する。
図６を参照すると、信号処理装置６００は、第１入力信号Ｖｉｐを信号増幅器６７０に伝達する第１入力部６１０、第２入力信号Ｖｉｎを信号増幅器６７０に伝達する第２入力部６４０、及び信号増幅器６７０を含む。ここで、第１入力信号Ｖｉｐ及び第２入力信号Ｖｉｎは差動信号の関係にあり、それぞれのクロック信号の形態を有する。
第１入力部６１０は、第１スイッチ６１５、第２スイッチ６２０、第１キャパシタ６２５、及び第２キャパシタ６３０を含む。第１スイッチ６１５及び第２スイッチ６２０のスイッチング動作は、それぞれ第１制御信号ｆｒｅｓｓｅｔｐ１及び第２制御信号ｆｒｅｓｓｅｔｐ２によって制御される。
第１スイッチ６１５の一端は第１キャパシタ６２５及び信号増幅器６７０の第１入力端子６７２に接続され、第１スイッチ６１５の他端は第１基準信号６３５（例えば、特定電圧値のバイアス電圧）に接続される。第１キャパシタ６２５の一端は第１スイッチ６１５及び信号増幅器６７０の第１入力端子６７２に接続され、第１キャパシタ６２５の他端は第１入力信号Ｖｉｐ及び第２キャパシタ６３０に接続される。第２スイッチ６２０の一端は第２キャパシタ６３０及び信号増幅器６７０の第２入力端子６７４に接続され、第２スイッチ６２０の他端は第１基準信号６３５に接続される。第２キャパシタ６３０の一端は第２スイッチ６２０及び信号増幅器６７０の第２入力端子６７４に接続され、第２キャパシタ６３０の他端は第１入力信号Ｖｉｐ及び第１キャパシタ６２５に接続される。
信号増幅器６７０の第１入力端子６７２及び第２入力端子６７４は、それぞれ信号増幅器６７０内の第１トランジスタ（図示せず）及び第２トランジスタ（図示せず）に接続される。一実施形態によると、第１及び第２トランジスタの両端は互いに接続される。例えば、第１トランジスタのドレイン端子は第２トランジスタのドレイン端子に接続され、第１トランジスタのソース端子は第２トランジスタのソース端子に接続される。
第１入力部６１０は、第１入力信号Ｖｉｐを第１入力端子６７２及び第２入力端子６７４に交互に伝達する。本実施形態によると、第１段階（ａ ｆｉｒｓｔ ｐｈａｓｅ）で、第１スイッチ６１５は短絡されて第１基準信号６３５を第１入力端子６７２に伝達し、第２スイッチ６２０は開放されて第１入力信号Ｖｉｐを第２入力端子６７４に伝達する。第２段階（ａｓｅｃｏｎｄ ｐｈａｓｅ）で、第１スイッチ６１５は開放されて第１入力信号Ｖｉｐを第１入力端子６７２に伝達し、第２スイッチ６２０は短絡されて第１基準信号６３５を第２入力端子６７４に伝達する。第１段階及び第２段階のそれぞれで、第１入力信号Ｖｉｐの上昇エッジ成分及び下降エッジ成分が信号増幅器６７０に伝えられる。第１入力部６１０は、第１段階と第２段階とを交互に繰り返し行う。
第２入力部６４０は、第３スイッチ６４５、第４スイッチ６５０、第３キャパシタ６５５、及び第４キャパシタ６６０を含む。第３スイッチ６４５及び第４スイッチ６５０のスイッチング動作は、それぞれ第３制御信号ｆｒｅｓｓｅｔｎ１及び第４制御信号ｆｒｅｓｓｅｔｎ２によって制御される。
第３スイッチ６４５の一端は第３キャパシタ６５５及び信号増幅器６７０の第３入力端子６７６に接続され、第３スイッチ６４５の他端は第２基準信号６６５に接続される。一実施形態によると、第２基準信号６６５は、第１基準信号６３５と同一の信号値を有する。第３キャパシタ６５５の一端は第３スイッチ６４５及び信号増幅器６７０の第３入力端子６７６に接続され、第３キャパシタ６５５の他端は第２入力信号Ｖｉｎ及び第４キャパシタ６６０に接続される。第４スイッチ６５０の一端は第４キャパシタ６６０及び信号増幅器６７０の第４入力端子６７８に接続され、第４スイッチ６５０の他端は第２基準信号６６５に接続される。第４キャパシタ６６０の一端は第４スイッチ６５０及び信号増幅器６７０の第４入力端子６７８に接続され、第４キャパシタ６６０の他端は第２入力信号Ｖｉｎ及び第３キャパシタ６５５に接続される。
信号増幅器６７０の第３入力端子６７６及び第４入力端子６７８は、それぞれ信号増幅器６７０内の第３トランジスタ（図示せず）及び第４トランジスタ（図示せず）に接続される。一実施形態によると、第３及び第４トランジスタの両端は互いに接続される。例えば、第３トランジスタのドレイン端子は第４トランジスタのドレイン端子に接続され、第３トランジスタのソース端子は第４トランジスタのソース端子に接続される。
第２入力部６４０は、第２入力信号Ｖｉｎを第３入力端子６７６及び第４入力端子６７８に交互に伝達する。本実施形態によると、第１段階で、第３スイッチ６４５は短絡されて第２基準信号６６５を第３入力端子６７６に伝達し、第４スイッチ６５０は開放されて第２入力信号Ｖｉｎを第４入力端子６７８に伝達する。第２段階で、第３スイッチ６４５は開放されて第２入力信号Ｖｉｎを第３入力端子６７６に伝達し、第４スイッチ６５０は短絡されて第２基準信号６６５を第４入力端子６７８に伝達する。第１段階及び第２段階のそれぞれで、第２入力信号Ｖｉｎの下降エッジ成分及び上昇エッジ成分が信号増幅器６７０に伝えられる。第２入力部６４０は、第１段階と第２段階とを交互に繰り返し行う。
信号増幅器６７０は、第１入力信号Ｖｉｐ及び第２入力信号Ｖｉｎの差動信号を増幅して出力する。信号増幅器６７０から出力された差動信号Ｖｏｐ及びＶｏｎはデジタル領域で復元される。例えば、信号増幅器６７０の出力信号をアナログデジタルコンバータでサンプリング及びデジタル変換し、デジタルに変換された値を加算又は積分する方法又は特定時間区間の信号値を移動させる方法などを用いて、信号の復元を行う。
本実施形態によると、信号処理装置６００は、第１、第２、第３、及び第４制御信号を生成し、信号処理装置６００の全体的な動作を制御するためのコントローラ６０２を更に含む。
図７Ａ及び図７Ｂは、図６の信号処理装置６００に適用される制御信号及び信号処理装置６００で測定された信号の一例を示す図である。
図７Ａを参照すると、クロック信号形態の入力信号Ｖｉｐｎは、差動信号の第１入力信号Ｖｉｐ及び第２入力信号Ｖｉｎに区分され、第１入力信号Ｖｉｐ及び第２入力信号Ｖｉｎはそれぞれ第１入力部６１０及び第２入力部６４０に入力される。
第１制御信号ｆｒｅｓｅｔｐ１は第１スイッチ６１５に印加され、第２制御信号ｆｒｅｓｅｔｐ２は第２スイッチ６２０に印加される。第１制御信号ｆｒｅｓｓｅｔｐ１と第２制御信号ｆｒｅｓｓｅｔｐ２は重ならない信号として、互いに反対となる位相を有する。第１制御信号ｆｒｅｓｅｔｐ１及び第２制御信号ｆｒｅｓｅｔｐ２が論理ハイである場合、それぞれ第１スイッチ６１５及び第２スイッチ６２０が短絡される。
第１制御信号ｆｒｅｓｅｔｐ１が論理ハイ（時間区間ｆ−ｇ、ｈ−ｉ）である場合、第１基準信号６３５が第１入力端子６７２に入力され、この時、第２制御信号ｆｒｅｓｅｔｐ２は論理ローであるため、第１入力信号Ｖｉｐが第２入力端子６７４に入力される。第１入力信号Ｖｉｐの上昇エッジ成分は第２入力端子６７４に入力される。
第１制御信号ｆｒｅｓｅｔｐ１が論理ロー（時間区間ｇ−ｈ、ｉ−ｊ）である場合、第１入力端子６７２には第１入力信号Ｖｉｐが入力され、この時、第２制御信号ｆｒｅｓｅｔｐ２は論理ハイであるため、第１基準信号６３５が第２入力端子６７４に入力される。第１入力信号Ｖｉｐの下降エッジ成分は第１入力端子６７２に入力される。
第１入力端子６７２及び第２入力端子６７４がそれぞれ回路の後端に同じ影響を及ぼす入力トランジスタに接続され、該当する入力トランジスタの両端が互いに接続されると仮定すると、回路の後端から見たときに第１入力端子６７２及び第２入力端子６７４を介して入力された二重入力信号は、Ｖ＿Ａ＿ｉｐ＿ｅｑが入力されたものと等価と見ることができる。
第２入力信号Ｖｉｎが入力される第２入力部６４０でも上記の第１入力部６１０における過程と同様の過程が行われる。第３制御信号ｆｒｅｓｅｔｎ１が論理ハイ（時間区間ｆ−ｇ、ｈ−ｉ）である場合、第２基準信号６６５が第３入力端子６７６に入力され、この時、第４制御信号ｆｒｅｓｅｔｎ２は論理ローであるため、第２入力信号Ｖｉｎが第４入力端子６７８に入力される。第２入力信号Ｖｉｎの下降エッジ成分は第４入力端子６７８に入力される。
第３制御信号ｆｒｅｓｅｔｎ１が論理ロー（時間区間ｇ−ｈ、ｉ−ｊ）である場合、第３入力端子６７６には第２入力信号Ｖｉｎが入力され、この時、第４制御信号ｆｒｅｓｅｔｐｎ２は論理ハイであるため、第２基準信号６６５が第４入力端子６７８に入力される。第２入力信号Ｖｉｎの上昇エッジ成分は第３入力端子６７６に入力される。
第３入力端子６７６及び第４入力端子６７８がそれぞれ回路の後端に同じ影響を及ぼす入力トランジスタに接続され、該当する入力トランジスタの両端が互いに接続されると仮定すると、回路の後端から見たときに第３入力端子６７６及び第４入力端子６７８を介して入力された二重入力信号は、Ｖ＿Ａ＿ｉｎ＿ｅｑが入力されたものと等価と見ることができる。
図７Ｂを参照すると、図面符号７１０は図７Ａに示したＶ＿Ａ＿ｉｐ＿ｅｑの信号波形からＶ＿Ａ＿ｉｎ＿ｅｑの信号波形を差し引いた信号波形を示す。信号増幅器６７０の第１〜第４入力端子６７２、６７４、６７６、６７８に入力された信号は、信号波形７１０のような信号が入力されたものと等価と見ることができる。信号波形７１０が信号増幅器６７０によって増幅され、増幅された信号に基づいてオリジナル入力信号の情報が復元される。信号の復元のために、例えば、各時点ｆ、ｇ、ｈ、ｉ、ｊの直前の時点で信号増幅器６７０の出力信号をサンプリングし、サンプリングされた値を継続して加算する方法を用いる。これに対する結果の信号波形を図面符号７２０で示す。他の例として、図面符号７３０に示すように、時間区間ｆ−ｇと時間区間ｈ−ｉで信号値を単純移動させるように特定周期毎に信号値を移動させる方法によって信号を復元することができる。
図８は、一実施形態による信号処理方法の動作を示すフローチャートである。本実施形態による信号処理方法は、信号処理装置（例えば、図１に示す信号処理装置１００及び図４Ａに示す信号処理装置４００）によって実行される。
図８を参照すると、ステップＳ８１０において、信号処理装置は、スイッチング動作に基づいて入力信号の差分信号を取得する。信号処理装置は、周期的にスイッチを短絡して信号増幅器の入力端子を基準信号の値にリセットさせた後、スイッチを開放して入力信号の変化を反映する差分信号を取得する。ステップＳ８２０において、信号処理装置は差分信号を増幅する。ステップＳ８３０において、信号処理装置は、増幅された差分信号をデジタル信号に変換する。信号処理装置は、増幅された差分信号をスイッチング動作に基づいてサンプリングし、サンプリングされた信号をデジタル信号に変換する。ステップＳ８４０において、信号処理装置は、デジタル信号を加算して出力信号を生成する。信号処理装置は、デジタル信号を時間により累積することによってオリジナル入力信号の情報を含む出力信号を生成する。
上述した実施形態は、ハードウェア構成要素、ソフトウェア構成要素、又はハードウェア構成要素及びソフトウェア構成要素の組合せで具現される。例えば、本実施形態で説明した装置及び構成要素は、例えば、プロセッサ、コントローラ、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ａｒｒａｙ）、ＰＬＵ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｕｎｉｔ）、マイクロプロセッサー、又は命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行して応答する異なる装置のように、１つ以上の汎用コンピュータ又は特殊目的コンピュータを用いて具現される。処理装置は、オペレーティングシステム（ＯＳ）及びオペレーティングシステム上で行われる１つ以上のソフトウェアアプリケーションを実行する。また、処理装置は、ソフトウェアの実行に応答してデータをアクセス、格納、操作、処理、及び生成する。理解の便宜のために、処理装置は１つが使用されるものとして説明する場合もあるが、当該技術分野で通常の知識を有する者は、処理装置が複数の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）及び／又は複数類型の処理要素を含むことが分かる。例えば、処理装置は、複数のプロセッサ又は１つのプロセッサ及び１つのコントローラを含む。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）のような、他の処理構成も可能である。
ソフトウェアは、コンピュータプログラム、コード、命令、又はこれらのうちの１つ以上の組合せを含み、希望通りに動作するように処理装置を構成し、独立的又は結合的に処理装置に命令する。ソフトウェア及び／又はデータは、処理装置によって解釈され、処理装置に命令又はデータを提供するためのあらゆる類型の機械、構成要素、物理的装置、仮想装置、コンピュータ格納媒体又は装置、或いは送信される信号波を介して永久的又は一時的に具現化される。ソフトウェアは、ネットワークに接続されたコンピュータシステム上に分散され、分散された方法で格納されるか又は実行される。ソフトウェア及びデータは１つ以上のコンピュータ読み取り可能な記録媒体に格納される。
本実施形態による方法は、多様なコンピュータ手段を介して実施されるプログラム命令の形態で具現され、コンピュータ読み取り可能な記録媒体に記録される。記録媒体は、プログラム命令、データファイル、データ構造などを単独又は組合せて含む。記録媒体及びプログラム命令は、本発明の目的のために特別に設計して構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知のものであり使用可能なものであってもよい。コンピュータ読み取り可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、及びＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置を含む。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行される高級言語コードを含む。ハードウェア装置は、本発明の動作を実行するために１つ以上のソフトウェアモジュールとして作動するように構成してもよく、その逆も同様である。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１００、４００、６００ 信号処理装置
１１０ 差分信号取得器
１２０、６７０ 信号増幅器
１３０ 信号復元器
２１０ サンプル及びホールド部
２２０ フィルタ
２３０ 信号コンバータ
２４０ 信号加算器
３１０ 入力信号
３２０、５２０ 差分信号
３３０ 増幅された差分信号
３４０ 変換されたデジタル信号
４０２、６０２ コントローラ
４１０、６２５ 第１キャパシタ
４２０、６１５ 第１スイッチ
４３０、６３５ 第１基準信号
４４０、６２０ 第２スイッチ
４５０、６３０ 第２キャパシタ
４６０ 第２基準信号
４７０、４７６、４７８、４８０ ノード
４７２ 入力端子
４７４、４８２ 出力端子
４８５ 入力信号の信号範囲
４９０ 回路の動作範囲
４９５ 差分信号の周期
５１０ 第１制御信号
５３０、５５０ 出力信号
５４０ 第２制御信号
６１０ 第１入力部
６４０ 第２入力部
６４５ 第３スイッチ
６５０ 第４スイッチ
６５５ 第３キャパシタ
６６０ 第４キャパシタ
６７２ 第１入力端子
６７４ 第２入力端子
６７６ 第３入力端子
６７８ 第４入力端子
７１０、７２０、７３０ 信号波形

Claims (20)

  1. 基準信号に基づいて入力信号の変化を反映する差分信号を取得する差分信号取得器と、
    前記差分信号を増幅して該増幅された差分信号を出力する信号増幅器と、
    前記増幅された差分信号をデジタル信号に変換し、前記デジタル信号を加算して出力信号を生成する信号復元器と、を備えることを特徴とする信号処理装置。
  2. 前記差分信号取得器は、第１制御信号によって制御される第１スイッチを含み、
    前記第１スイッチは、前記第１制御信号により、周期的に前記信号増幅器の入力端子を前記基準信号に接続し、周期的に前記信号増幅器の入力端子を前記入力信号に接続することによって前記差分信号を生成することを特徴とする請求項１に記載の信号処理装置。
  3. 前記第１制御信号によって前記第１スイッチが短絡状態になると、前記信号増幅器の入力端子が前記基準信号の値にリセットされ、
    前記第１制御信号によって前記第１スイッチが開放状態になると、前記信号増幅器の入力端子に前記入力信号が入力されることを特徴とする請求項２に記載の信号処理装置。
  4. 前記第１制御信号は、前記第１スイッチが前記入力信号の周期よりも早い周期でスイッチングするように前記第１スイッチを制御することを特徴とする請求項２又は３に記載の信号処理装置。
  5. 前記差分信号取得器は、前記入力信号が入力される第１キャパシタを更に含み、
    前記第１スイッチの一端、前記第１キャパシタの一端、及び前記信号増幅器の入力端子は互いに電気的に接続されることを特徴とする請求項２乃至４のいずれか一項に記載の信号処理装置。
  6. 前記信号復元器は、前記入力信号の所定期間の間の前記デジタル信号を加算することを特徴とする請求項１乃至５のいずれか一項に記載の信号処理装置。
  7. 前記差分信号の信号増幅範囲は、前記入力信号の信号増幅範囲よりも小さいことを特徴とする請求項１乃至６のいずれか一項に記載の信号処理装置。
  8. 周期的に前記信号増幅器の入力端子を前記基準信号に接続し、周期的に前記信号増幅器の入力端子を前記入力信号に接続することによって前記差分信号を生成するスイッチを更に含むことを特徴とする請求項１乃至７のいずれか一項に記載の信号処理装置。
  9. 前記信号復元器は、
    サンプリングされた信号を生成するために前記増幅された差分信号をサンプリングし、前記サンプリングされた信号をホールドするサンプル及びホールド部と、
    前記サンプリングされた信号をデジタル信号に変換する信号コンバータと、
    前記信号コンバータにより変換されたデジタル信号を加算して前記出力信号を生成する信号加算器と、を含むことを特徴とする請求項２乃至８のいずれか一項に記載の信号処理装置。
  10. 前記サンプル及びホールド部は、スイッチング動作を行う前記第１スイッチが短絡される前の時点で前記増幅された差分信号をサンプリングすることを特徴とする請求項９に記載の信号処理装置。
  11. 前記信号復元器は、前記サンプリングされた信号に対してローパスフィルタリングを行うフィルタを更に含み、
    前記信号コンバータは、前記ローパスフィルタリングが行われた信号をデジタル信号に変換することを特徴とする請求項９又は１０に記載の信号処理装置。
  12. 入力信号に適用されるスイッチング動作に基づいて前記入力信号の差分信号を取得するステップと、
    前記差分信号を増幅するステップと、
    前記増幅された差分信号をデジタル信号に変換するステップと、
    前記デジタル信号を加算して出力信号を生成するステップと、を有することを特徴とする信号処理方法。
  13. 第１入力端子、第２入力端子、第３入力端子、及び第４入力端子を含む信号増幅器と、
    第１入力信号を前記信号増幅器の第１入力端子及び第２入力端子に交互に伝達する第１入力部と、
    第２入力信号を前記信号増幅器の第３入力端子及び第４入力端子に交互に伝達する第２入力部と、を備え、
    前記信号増幅器は、前記第１入力信号及び前記第２入力信号に基づいて差動信号を増幅して出力することを特徴とする信号処理装置。
  14. 前記第１入力部は、
    第１制御信号に基づいてスイッチング動作が制御される第１スイッチと、
    前記第１制御信号に重ならない第２制御信号に基づいてスイッチング動作が制御される第２スイッチと、を含むことを特徴とする請求項１３に記載の信号処理装置。
  15. 第１段階において、前記第１スイッチは、前記第１制御信号に基づいて短絡されて第１基準信号を前記第１入力端子に伝達し、前記第２スイッチは、前記第２制御信号に基づいて開放されて前記第１入力信号を前記第２入力端子に伝達し、
    第２段階において、前記第１スイッチは、前記第１制御信号に基づいて開放されて前記第１入力信号を前記第１入力端子に伝達し、前記第２スイッチは、前記第２制御信号に基づいて短絡されて前記第１基準信号を前記第２入力端子に伝達することを特徴とする請求項１４に記載の信号処理装置。
  16. 前記第１スイッチの一端及び前記第２スイッチの一端は、基準信号に接続されることを特徴とする請求項１４又は１５に記載の信号処理装置。
  17. 前記第１入力部は、
    前記第１スイッチ及び前記第１入力端子に接続される第１キャパシタと、
    前記第２スイッチ及び前記第２入力端子に接続される第２キャパシタと、を更に含むことを特徴とする請求項１４乃至１６のいずれか一項に記載の信号処理装置。
  18. 前記第２入力部は、
    第３制御信号に基づいてスイッチング動作が制御される第３スイッチと、
    前記第３制御信号に重ならない第４制御信号に基づいてスイッチング動作が制御される第４スイッチと、を含むことを特徴とする請求項１４乃至１７のいずれか一項に記載の信号処理装置。
  19. 第１段階において、前記第３スイッチは、前記第３制御信号に基づいて短絡されて第２基準信号を前記第３入力端子に伝達し、前記第４スイッチは、前記第４制御信号に基づいて開放されて前記第２入力信号を前記第４入力端子に伝達し、
    第２段階において、前記第３スイッチは、前記第３制御信号に基づいて開放されて前記第２入力信号を前記第３入力端子に伝達し、前記第４スイッチは、前記第４制御信号に基づいて短絡されて前記第２基準信号を前記第４入力端子に伝達することを特徴とする請求項１８に記載の信号処理装置。
  20. 前記第２入力部は、
    前記第３スイッチ及び前記第３入力端子に接続される第３キャパシタと、
    前記第４スイッチ及び前記第４入力端子に接続される第４キャパシタと、を更に含むことを特徴とする請求項１８又は１９に記載の信号処理装置。
JP2016169165A 2015-11-04 2016-08-31 信号処理装置及び信号処理方法 Active JP6821359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150154351A KR102509819B1 (ko) 2015-11-04 2015-11-04 신호 처리 장치 및 신호 처리 방법
KR10-2015-0154351 2015-11-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021001021A Division JP7130071B2 (ja) 2015-11-04 2021-01-06 信号処理装置及び信号処理方法

Publications (2)

Publication Number Publication Date
JP2017090440A true JP2017090440A (ja) 2017-05-25
JP6821359B2 JP6821359B2 (ja) 2021-01-27

Family

ID=57208046

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016169165A Active JP6821359B2 (ja) 2015-11-04 2016-08-31 信号処理装置及び信号処理方法
JP2021001021A Active JP7130071B2 (ja) 2015-11-04 2021-01-06 信号処理装置及び信号処理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021001021A Active JP7130071B2 (ja) 2015-11-04 2021-01-06 信号処理装置及び信号処理方法

Country Status (5)

Country Link
US (2) US10141918B2 (ja)
EP (1) EP3165159B1 (ja)
JP (2) JP6821359B2 (ja)
KR (1) KR102509819B1 (ja)
CN (1) CN106618485B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509819B1 (ko) * 2015-11-04 2023-03-14 삼성전자주식회사 신호 처리 장치 및 신호 처리 방법
CN107822630B (zh) * 2017-09-28 2020-06-02 广州博厚医疗技术有限公司 康复系统的肌电信号检测电路以及康复系统
US11119063B2 (en) * 2018-06-19 2021-09-14 Samsung Electronics Co., Ltd. Apparatus and method measuring bioimpedance and impedance
KR20210034311A (ko) 2019-09-20 2021-03-30 삼성전자주식회사 신호 측정 장치 및 신호 측정 방법
CN116466213B (zh) * 2023-03-08 2024-03-01 河南翔宇医疗设备股份有限公司 一种电疗设备电极片输出幅度的保证方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3529249A (en) * 1965-12-07 1970-09-15 Texas Instruments Inc Sample and store apparatus including means to compensate for base line drift
US4467813A (en) 1982-05-04 1984-08-28 Cardiac Resuscitator Corporation Biological signal source amplifier
JPS6164751U (ja) * 1984-10-03 1986-05-02
US4641105A (en) 1985-10-07 1987-02-03 Burr-Brown Corporation Apparatus and method for noise reduction in a linear amplifier
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
KR930006456A (ko) * 1991-09-06 1993-04-21 정몽헌 자동차 위치 식별방법
GB2305038B (en) 1995-09-07 2000-03-15 Pilkington Micro Electronics Amplifier circuit
JPH09196752A (ja) * 1995-11-15 1997-07-31 Bunshi Bio Photonics Kenkyusho:Kk 測光装置
DE50008004D1 (de) * 1999-05-05 2004-11-04 Infineon Technologies Ag Sigma-delta-analog/digital-wandleranordnung
KR100308193B1 (ko) * 1999-06-16 2001-11-01 윤종용 플래시 아날로그-디지털 변환기
US6553131B1 (en) 1999-09-15 2003-04-22 Siemens Corporate Research, Inc. License plate recognition with an intelligent camera
JP3703387B2 (ja) * 2000-10-30 2005-10-05 Ｎｅｃマイクロシステム株式会社 サンプル＆ホールド回路
JP3733062B2 (ja) * 2001-12-18 2006-01-11 三洋電機株式会社 アナログ−デジタル変換回路
JP2003168067A (ja) * 2001-11-29 2003-06-13 Kawasaki Microelectronics Kk 演算回路
WO2004025827A2 (en) * 2002-09-10 2004-03-25 Wolfson Microelectronics Plc Transconductance amplifiers
US7034737B1 (en) * 2005-03-28 2006-04-25 Faraday Technology Corp. Switched capacitor circuits
US7747070B2 (en) 2005-08-31 2010-06-29 Microsoft Corporation Training convolutional neural networks on graphics processing units
JP4836670B2 (ja) * 2006-05-31 2011-12-14 ルネサスエレクトロニクス株式会社 パイプライン型ａ／ｄコンバータ
US7391257B1 (en) * 2007-01-31 2008-06-24 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US7528752B1 (en) * 2007-04-13 2009-05-05 Link—A—Media Devices Corporation Offset compensation scheme using a DAC
KR100927234B1 (ko) 2007-07-30 2009-11-16 광운대학교 산학협력단 깊이 정보 생성 방법, 그 장치 및 그 방법을 실행하는프로그램이 기록된 기록매체
GB2453544B (en) 2007-10-08 2012-02-29 Keymed Medicals & Ind Equip Black level control apparatus and method
JP2008211808A (ja) 2008-03-07 2008-09-11 Matsushita Electric Ind Co Ltd レファレンス電圧発生回路とそれを用いた電圧増幅器
CN102334280A (zh) * 2009-03-09 2012-01-25 松下电器产业株式会社 差动放大器及使用了该差动放大器的流水线ad变换器
US20100308907A1 (en) 2009-06-08 2010-12-09 Edan Instruments, Inc. Type of High-Performance DC Amplification Device for Bioelectrical Signal Collection
KR101025405B1 (ko) 2009-11-02 2011-03-28 중앙대학교 산학협력단 초점 조절 영상 생성 시스템, 방법 및 이를 채용한 촬영 장치
US8120423B2 (en) * 2009-12-23 2012-02-21 Omnivision Technologies, Inc. OP-AMP sharing with input and output reset
KR101214536B1 (ko) 2010-01-12 2013-01-10 삼성전자주식회사 뎁스 정보를 이용한 아웃 포커스 수행 방법 및 이를 적용한 카메라
CN102386869A (zh) * 2010-08-27 2012-03-21 杭州中科微电子有限公司 一种模拟/数字可配置可变增益放大器
US8456233B2 (en) 2011-11-04 2013-06-04 Himax Technologies Limited Chopper
US20130251271A1 (en) 2012-03-23 2013-09-26 Yan Xin Li Method for Low Bit-Depth Image Generation
KR101360648B1 (ko) 2012-11-06 2014-02-10 청주대학교 산학협력단 제2세대 전류 컨베이어를 이용한 계측 증폭기
EP2819306B1 (en) 2013-06-27 2016-04-06 Imec Instrumentation amplifier and signal amplification method
KR101937676B1 (ko) 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로
JP2015159513A (ja) * 2014-02-25 2015-09-03 パナソニックＩｐマネジメント株式会社 スイッチトキャパシタ回路、ａｄ変換器
KR102509819B1 (ko) * 2015-11-04 2023-03-14 삼성전자주식회사 신호 처리 장치 및 신호 처리 방법

Also Published As

Publication number Publication date
US10432180B2 (en) 2019-10-01
EP3165159A2 (en) 2017-05-10
JP2021051094A (ja) 2021-04-01
EP3165159B1 (en) 2018-12-19
CN106618485A (zh) 2017-05-10
CN106618485B (zh) 2021-02-19
US20170126216A1 (en) 2017-05-04
KR102509819B1 (ko) 2023-03-14
JP7130071B2 (ja) 2022-09-02
EP3165159A3 (en) 2017-09-13
KR20170052189A (ko) 2017-05-12
JP6821359B2 (ja) 2021-01-27
US20190052251A1 (en) 2019-02-14
US10141918B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
JP7130071B2 (ja) 信号処理装置及び信号処理方法
Van Helleputte et al. A 345 µW multi-sensor biomedical SoC with bio-impedance, 3-channel ECG, motion artifact reduction, and integrated DSP
US8914099B2 (en) Biomedical acquisition system with motion artifact reduction
JP5474707B2 (ja) 電圧検出装置用の検出回路および電圧検出装置
EP3202033A1 (en) High dyamic range sensing front-end for neural signal recording systems
Li et al. An ECG recording front-end with continuous-time level-crossing sampling
JP2008534962A5 (ja)
KR102399562B1 (ko) 신호 처리 장치 및 방법, 생체 신호 처리 장치 및 방법
US10038408B2 (en) Pseudo-random chopper amplifier
JP2014517438A (ja) 増幅器のためのノイズ消去システムおよび方法
Kim et al. Real time digitally assisted analog motion artifact reduction in ambulatory ECG monitoring system
US8564311B2 (en) Sensing phase sequence to suppress single tone noise
JPWO2017208561A1 (ja) 測定器
Biagetti et al. An analog front-end for combined EMG/ECG wireless sensors
US9531346B2 (en) Signal processing apparatus and method
US9698733B2 (en) Apparatus and method for amplifying signal
JP2016176739A (ja) 電流測定装置
Pamula et al. A 17nA, 47.2 dB dynamic range, adaptive sampling controller for online data rate reduction in low power ECG systems
JP7149175B2 (ja) Ｅｃｇピーク検出装置
Xu et al. A power efficient frequency shaping neural recorder with automatic bandwidth adjustment
Ward Sensor Signal Conditioning for Biomedical Instrumentation
Thakkar et al. Ultra Low Power Digital Front-End for Single Lead ECG Acquisition
Shen et al. Architecture of a mixed-mode electrophysiological signal acquisition interface
TW200924378A (en) Dynamic range extension system for amplifier-digitizer
JP2020081328A (ja) 生体信号検出回路、ハムノイズ低減回路およびウェアラブル装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250