JP2017059706A - 表面実装型半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 低製造コストの表面実装型半導体装置を提供する。【解決手段】 垂直型ＬＥＤ素子２は、キャビティ１ａ内の中央に露出した第１の金属層１１上に搭載される。電極層２ａと第１の金属層１１との間にＡｕＳｎ共晶接合層３が設けられ、電極層２ａは放熱性能が優れたＡｕＳｎ共晶接合層３を介して第１の金属層１１に電気的に接続されている。垂直型ＬＥＤ素子２の電極パッド２ｂはボンディングワイヤ４を介して第２の金属層１３ａに電気的に接続されている。キャビティ１ａ内において、垂直型ＬＥＤ素子２上に、波長変換層１０−１、透明樹脂プレート１０−２、及び白色樹脂層１０−３を設ける。基板１の第２の金属層１３ａを含む領域を実装面側に折り曲げさらに内側に折り返して第１の端子部８を形成する。基板１の上方に露出された第１の金属層１１を含む領域は実装面側に折り曲げさらに内側に折り返されて第２の端子部９を形成する。【選択図】 図５

Description

本発明は半導体素子たとえば発光ダイオード（ＬＥＤ）素子を搭載した表面実装型半導体装置（パッケージ）及びその製造方法に関する。

第１の従来の表面実装型半導体装置は、放熱作用もする第１、第２のリードと、第１のリード上に搭載されたＬＥＤ素子と、ＬＥＤ素子を囲みキャビティを形成する樹脂成形体と、第１、第２のリードを離間して電気的に絶縁保持する樹脂保持部材とによって構成されている。この場合、ＬＥＤ素子の第１、第２の電極は第１、第２のリードに電気的に接続されている（参照：特許文献１）。

第２の従来の表面実装型半導体装置は、ＬＥＤ素子を搭載しＬＥＤ素子の第１の電極に電気的に接続される搭載部、ＬＥＤ素子の周囲からの光を反射する反射部及び熱を放散する放熱部を有する第１のリードフレームと、ＬＥＤ素子の第２の電極に電気的に接続された第２のリードフレームと、全体を覆うモールド樹脂層とによって構成されている。この場合、第１のリードフレームと第２のリードフレームとは離間しており、モールド樹脂層によって保持されている（参照：特許文献２）。

特開２００８−２５２１３５号公報 特開２０１０−２４５３５９号公報

しかしながら、上述の第１、第２の従来の表面実装型半導体装置においては、樹脂成形体及び樹脂保持体または全体を覆うモールド樹脂層を形成する熱可塑性樹脂層は金型を用いた樹脂成形によって形成されるので、製造コストが高いという課題がある。また、樹脂成形時の高温工程のために、ＬＥＤ素子と第１のリード又はリードフレームとの接合に熱圧着による融点が低い高放熱性能の共晶接合たとえばＡｕＳｎ共晶接合を用いることができない。従って、ＬＥＤ素子と第１のリード又はリードフレームとの接合を融点が高い銀系ペースト等で行うことになり、放熱性能が低下するという課題もある。さらに、熱可塑性樹脂層、銀系ペースト等により車載エキステリア用途に求められる高温動作性、耐候性、耐硫化性等の信頼性が低いという課題もある。

上述の課題を解決するために、本発明に係る表面実装型半導体装置は、第１の金属層、第１の金属層上に部分的に形成された絶縁層、及び絶縁層上に部分的に形成された第２の金属層を有する基板と、基板上に搭載され、第１、第２の電極を有する半導体素子とを具備し、第１の電極は第１の金属層に電気的に接続され、第２の電極は第２の金属層に電気的に接続され、基板の第２の金属層を含む領域は第２の金属層が実装面側に配置されるように曲げ加工されて第１の端子部を形成するものである。

また、本発明に係る表面実装型半導体装置の製造方法は、第１の金属層、第１の金属層上に形成された絶縁層、及び絶縁層上に形成された第２の金属層を有する基板を準備する基板準備工程と、第２の金属層を部分的に除去する金属層除去工程と、金属層除去工程後に、絶縁層の露出した領域を部分的に除去する絶縁層除去工程と、絶縁層除去工程後に、基板上に半導体素子を搭載する半導体素子搭載工程と、半導体素子の第１の電極を第１の金属層の露出した領域に電気的に接続させる第１の電気的接続工程と、半導体素子の第２の電極を第２の金属層の露出した領域に電気的に接続させる第２の電気的接続工程と、第１、第２の電気的接続工程後に、基板の第２の金属層を含む領域を第２の金属層が実装面側に配置されるように曲げ加工して第１の端子部を形成する基板折曲工程とを具備するものである。

本発明によれば、金型を用いた樹脂成形が不要となるので、樹脂製リジット基板を用いた表面実装型半導体装置と同程度に製造コストを低減できる。また、樹脂成形による高温工程が存在しないので、半導体素子と第１の金属層との間の接合を熱圧着による融点が低い高放熱性能の共晶接合たとえばＡｕＳｎ共晶接合を用いて行うことができ、従って、放熱性能を高めることができる。さらに、熱可塑性樹脂層、銀系ペースト等を用いなくてもよいので、車載エキステリア用途に求められる高温動作性、耐候性、耐硫化性等の信頼性を高くできる。

本発明に係る表面実装型半導体装置に用いられる基板の加工前状態を示す断面図である。 本発明に係る表面実装型半導体装置の第１の実施の形態としての基板のＬＥＤ素子搭載前の加工状態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）の正面図、（Ｃ）は（Ｂ）の溝の配置を示す図である。 本発明に係る表面実装型半導体装置の第１の実施の形態としての表面実装型半導体装置の完成状態を示す斜視図である。 （Ａ）は図３の上面図、（Ｂ）は（Ａ）の左側面図、（Ｃ）は（Ａ）の右側面図、（Ｄ）は（Ａ）の底面図、（Ｅ）は（Ａ）の正面図である。 図４の（Ａ）のＶ−Ｖ線拡大断面図である。 図５の第２の端子部の変更例を示す断面図である。 図２、図３、図４、図５の表面実装型半導体装置の製造方法を説明するためのフローチャートである。 表面実装型半導体装置の第１の実施の形態の変更例としての基板の加工状態を示す上面図である。 表面実装型半導体装置の第１の実施の形態の変更例としての完成状態を示す上面図である。 図９のＸ−Ｘ線拡大断面図である。 本発明に係る表面実装型半導体装置の第２の実施の形態としての基板のＬＥＤ素子搭載前の加工状態を示す上面図である。 本発明に係る表面実装型半導体装置の第２の実施の形態としての完成状態を示す上面図である。 図１２のＸＩＩＩ−ＸＩＩＩ線拡大断面図である。 図１１、図１２、図１３の表面実装型半導体装置の製造方法を説明するためのフローチャートである。 本発明に係る表面実装型半導体装置の第３の実施の形態としての基板のＬＥＤ素子搭載前の加工状態を示す上面図である。 本発明に係る表面実装型半導体装置の第３の実施の形態としての表面実装型半導体装置の完成状態を示す上面図である。 図１６のＸＶＩＩ−ＸＶＩＩ線拡大断面図である。 図１５、図１６、図１７の表面実装型半導体装置の製造方法を説明するためのフローチャートである。

図１は本発明に係る表面実装型半導体装置に用いられる基板の加工前状態を示す断面図である。

図１において、基板１は、加熱または加圧により積層された第１の金属層１１、絶縁層１２及び第２の金属層１３よりなる。絶縁層１２は好ましくはポリイミド層である。つまり、ポリイミド層は高い絶縁耐圧を有するので、薄くできる。十分な絶縁耐圧が得られれば、絶縁層１２の厚さは薄い程よく、たとえば３〜２５μｍである。このように薄い絶縁層１２の熱抵抗は非常に小さく、従って、基板１全体の熱抵抗も小さくなり、放熱特性を向上できる。他方、第１の金属層１１は銅または銅合金よりなり、その厚さは１００μｍ〜１０００μｍたとえば１５０μｍと小さく、また、第２の金属層１３は銅または銅合金よりなり、その厚さは９μｍ〜２００μｍたとえば３６μｍと小さい。従って、第１の金属層１１が基板１及びＬＥＤ素子２を実質的に支持すると共に、基板１全体は良好な屈曲特性を有し、三次元加工が容易となる。尚、第１の金属層１１はアルミニウムまたはアルミニウム合金等により形成してもよい。

尚、図１において、絶縁層１２として、エポキシ樹脂層を用いると、ポリイミド層に比較してエポキシ樹脂層の絶縁耐圧は小さく、この結果、十分な絶縁耐圧を得るには、エポキシ樹脂層の厚さは少なくとも１ｍｍ程度必要となる。このように厚いエポキシ樹脂層の熱抵抗は大きく、従って、基板全体の熱抵抗も大きくなり、放熱特性は低下する。また、基板の屈曲特性も低く、三次元加工が困難となる。十分な絶縁耐圧を得るために、熱伝導率が大きいアルミナ等の無機フィラーを大量に添加すればよいが、この場合には、基板の屈曲特性はさらに低下し、三次元加工が困難となる。

図２、図３、図４、図５は本発明に係る表面実装型半導体装置の第１の実施の形態を示し、より詳しくは、図２は図１の基板１のＬＥＤ素子搭載前の加工状態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）の正面図、（Ｃ）は（Ｂ）の溝の配置を示す図、図３は表面実装型半導体装置の完成状態の斜視図、図４の（Ａ）は図３の上面図、図４の（Ｂ）は（Ａ）の左側面図、図４の（Ｃ）は（Ａ）の右側面図、図４の（Ｄ）は（Ａ）の底面図、図４の（Ｅ）は（Ａ）の正面図、図５は図４の（Ａ）のＶ−Ｖ線拡大断面図である。

図２において、図１の基板１を加工する。すなわち、図１の第２の金属層１３は部分的に除去されて図２の（Ａ）において絶縁層１２ａ及び第１の金属層１１が露出し、第２の金属層１３ａが残存し、図１の絶縁層１２は部分的に除去されて図２の（Ａ）において第１の金属層１１が露出し、絶縁層１２ａが残存している。つまり、絶縁層１２ａは第１の金属層１１上に部分的に形成されており、第２の金属層１３ａは絶縁層１２ａ上に部分的に形成されている。また、図１の基板１の中央部を上拡がり（すり鉢）形状に三次元に加工してある。この上拡がり形状はその内部にキャビティ１ａを形成する。第１の金属層１１の露出領域はキャビティ１ａの中央まで延在しており、これにより、後述のごとく、垂直型ＬＥＤ素子２をキャビティ１ａの中央の露出した第１の金属層１１上に搭載できるようにする。また、基板１の裏面には折り曲げる際に用いられる溝１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４が設けられている。尚、図２の（Ａ）、（Ｂ）の基板１は１つの表面実装型半導体装置分を図示してあるが、実際には、基板１は、図１の（Ｃ）に示すごとく、複数の表面実装型半導体装置を製造できる構成となっており、溝１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４は個別の各表面実装型半導体装置に跨って設けられる。この場合、溝１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４は連続的でも、不連続的でもよい。

また、図２においては、図５に示すように、第１の金属層１１、１３ａの露出された斜線領域及びキャビティ１ａの底部の第１の金属層１１の裏面の領域に、後述のＡｕＳｎ共晶接合層３の接着のために、第１の金属層１１及び第２の金属層１３上に、順次、Ｃｕめっき、Ｎｉめっき及びＡｕめっきを施したＣｕ／Ｎｉ／Ａｕめっき層３ａが形成されている。

図３、図４、図５において、垂直型ＬＥＤ素子２は、導電性支持基板２１、導電性支持基板２１上に成長したｎ型半導体層２２、発光層２３及びｐ型半導体層２４、並びに導電性支持基板２１の下層及びｐ型半導体層２４の上層に設けられた垂直方向に位置する１対の電極を構成する電極層２ａ及び電極パッド２ｂによって構成され、キャビティ１ａ内の中央に露出した第１の金属層１１上に搭載される。このとき、電極層２ａと第１の金属層１１との間にＡｕＳｎ共晶接合層３が設けられており、従って、電極層２ａは放熱性能が優れたＡｕＳｎ共晶接合層３を介して第１の金属層１１に電気的に接続されている。他方、垂直型ＬＥＤ素子２の電極パッド２ｂはボンディングワイヤ４を介して第２の金属層１３ａに電気的に接続されている。

また、垂直型ＬＥＤ素子２への逆方向電圧印加を防止するためのツェナダイオード素子５はその下層の電極層を下にしてキャビティ１ａ内の第２の金属層１３ａ上にＡｕＳｎ共晶接合層（図示せず）を介して搭載される。他方、ツェナダイオード素子５の上層の電極パッドはボンディングワイヤ７を介して第１の金属層１１に電気的に接続されている。尚、ツェナダイオード素子５の放熱要求は小さいので、ツェナダイオード素子５の下層の電極層と第２の金属層１３ａとの間のＡｕＳｎ共晶接合層は銀系ペースト等でもよい。

図５に示すように、垂直型ＬＥＤ素子２が搭載されたキャビティ１ａ内において、垂直型ＬＥＤ素子２上に波長変換層１０−１を設け、さらに、波長変換層１０−１上に透明樹脂プレート（またはガラス）１０−２を設ける。これにより、波長変換層１０−１の上面が平坦とされる。たとえば、垂直型ＬＥＤ素子２が青色ＬＥＤであれば、波長変換層１０−１は垂直型ＬＥＤ素子２の青色光の一部を黄色光に変換するＹＡＧ蛍光体を含み、垂直型ＬＥＤ素子２の青色光と波長変換層１０−１の黄色光とを混色して均一な白色光を透明樹脂プレート１０−２より出射するようにする。さらに、垂直型ＬＥＤ素子２、波長変換層１０−１及び透明樹脂プレート１０−２の周囲にこれらから漏れる光を反射するための二酸化チタン、酸化亜鉛等の反射フィラを含むシリコーン樹脂よりなる白色樹脂層１０−３を設ける。

基板１の第２の金属層１３ａを含む領域を溝１ｂ−１（図２の（Ｂ）参照）を利用して下方側つまり実装面側に折り曲げさらに溝１ｂ−２（図２の（Ｂ）参照）を利用して内側に折り返して実装面を構成する第１の端子部８を形成する。尚、基板１を溝１ｂ−１を利用して下方側に折り曲げる方向は、垂直であっても傾斜であってもよい。つまり、第２の金属層１３ａを含む領域は、下方側に折り曲げられ、さらに内側に折り返されて、略コの字状の第１の端子部８を形成する。第２の金属層１３ａが第１の金属層１１より実装面側に配置されるように曲げ加工されており、第２の金属層１３ａ又はその上に形成されたＣｕ／Ｎｉ／Ａｕめっき層３ａの表面が実装面を形成する。

他方、基板１の上方に露出された第１の金属層１１を含む領域は溝１ｂ−３（図２の（Ｂ）参照）を利用して下方側つまり実装面側に折り曲げさらに溝１ｂ−４（図２の（Ｂ）参照）を利用して内側に折り返されて実装面に面した第２の端子部９を形成する。尚、この場合も、第１の金属層１１の溝１ｂ−３を利用して折り曲げる方向は、垂直であっても傾斜であってもよい。また、図６の（Ａ）に示すごとく、溝１ｂ−３を利用して下方側に折り曲げた後にさらに溝１ｂ−４を利用して外側に折り返しても第２の端子部９を形成できる。また、図６の（Ｂ）に示すごとく、溝１ｂ−３を利用して下方側に折り曲げるだけでも第２の端子部９を形成できる。さらに、キャビティ１ａの底部の第１の金属層１１を第２の端子部９として作用させるには、基板１の上方に露出された第１の金属層１１を含む領域は端子部形成のために折り曲げる必要がない。

図７は図２、図３、図４、図５の表面実装型半導体装置の製造方法を説明するためのフローチャートである。

始めに、基板準備工程７０１にて、図１に示す第１の金属層１１、絶縁層１２及び第２の金属層１３が加熱または加圧により積層された基板１を準備する。

次に、キャビティ／溝形成工程７０２にて、プレス加工等によって基板１に上拡がり（すり鉢）形状のキャビティ１ａを形成すると共に、折り曲げ加工用の溝１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４を形成する。尚、キャビティ／溝形成工程７０２は、絶縁層除去工程７０４の後又はＡｕＳｎ共晶接合層形成工程７０５の後に行ってもよい。

次に、金属層除去工程７０３にて、フォトリソグラフィ／エッチング法を用いて基板１の第２の金属層１３を部分的に除去して第２の金属層１３ａを残存させる。

次に絶縁層除去工程７０４にて、レーザ加工法を用いて第２の金属層１３が除去された絶縁層１２の露出した領域を部分的に除去して絶縁層１２ａを残存させる。尚、この段階で、Ｃｕ／Ｎｉ／Ａｕめっき層３ａを必要な領域に形成する。

次に、ＡｕＳｎ共晶接合層形成工程７０５にて、キャビティ１ａ内の第１の金属層１１の露出した領域にＡｕＳｎ共晶接合層３を形成する。尚、ＡｕＳｎ共晶接合層３は垂直型ＬＥＤ素子２の電極層２ａ上に形成してもよい。

次に、ＬＥＤ素子搭載工程７０６にて、垂直型ＬＥＤ素子２の電極層２ａを下にしてＡｕＳｎ共晶接合層３を約３００℃の窒素雰囲気下で接合圧力たとえば１ＭＰａで熱圧着することにより搭載する。尚、この熱圧着においては、無加圧としてもよい。この結果、垂直型ＬＥＤ素子２の電極層２ａは第１の金属層１１にＡｕＳｎ共晶接合層３を介して電気的に接続される。尚、ツェナダイオード素子５を同時に搭載してもよく、また、別工程で銀ペースト層を用いて搭載してもよい。

次に、ワイヤボンディング工程７０７にて、垂直型ＬＥＤ素子２の電極パッド２ｂと第２の金属層１３ａとの間をボンディングワイヤ４によって接続する。これにより、垂直型ＬＥＤ素子２の電極パッド２ｂと第２の金属層１３ａとはボンディングワイヤ４を介して電気的に接続される。また、同時に、ツェナダイオード素子５の上層の電極パッドと第１の金属層１１との間をボンディングワイヤ７によって接続する。

次に、波長変換層／透明樹脂プレート形成工程７０８にて、波長変換層１０−１を垂直型ＬＥＤ素子２及び透明樹脂プレート１０−２の一方または両方に塗布する。この場合、波長変換層１０−１はＹＡＧ等の蛍光体粒子及びガラス等のスペーサをシリコーン樹脂、エポキシ樹脂等で予め混練した未硬化ペーストである。次いで、透明樹脂プレート１０−２を垂直型ＬＥＤ素子２上に搭載して波長変換層１０−１を硬化させる。

次に、白色樹脂層形成工程７０９にて、垂直型ＬＥＤ素子２、波長変換層１０−１及び透明樹脂プレート１０−２の周囲に二酸化チタン、酸化亜鉛等の反射性フィラを分散させたシリコーン樹脂を充填して白色樹脂層１０−３を形成する。

次に、基板切断工程７１０にて、基板１をカッタを用いて切断して個別の表面実装型半導体装置を完成する。

最後に、基板折曲工程７１０にて、溝１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４を利用してプレス加工によって基板１を折り曲げる。具体的には、基板１の上方の第２の金属層１３ａを含む領域を溝１ｂ−１を利用して下方側つまり実装面側に折り曲げさらに溝１ｂ−２を利用して内側に折り返して実装面に面した第１の端子部８を形成する。他方、基板１の上方に露出された第１の金属層１１を含む領域を溝１ｂ−３を利用して下方側つまり実装面側に折り曲げさらに溝１ｂ−４を利用して内側に折り返して実装面に面した第２の端子部９を形成する。このように、基板１の三次元加工し易さを利用して基板１は容易に折り曲げられかつ折り返される。

図２、図３、図４、図５、図６、図７の第１の実施の形態によれば、垂直型ＬＥＤ素子２はキャビティ１ａ内に露出した第１の金属層１１上に搭載される。また、熱可塑性樹脂層を含まないので、金型を用いた樹脂成形工程及び成形時の高温工程がなく、従って、製造コストを低減できると共に、ＡｕＳｎ共晶接合層３により放熱性能を高めることができる。さらに、車載エキステリア用途に求められる高温動作性、耐候性、耐硫化性等の信頼性を向上できる。

図８、図９、図１０は表面実装型半導体装置の第１の実施の形態の変更例を示し、図８は基板の加工状態の上面図、図９は完成状態の上面図、図１０は図９のＸ−Ｘ線拡大断面図であって、それぞれ、図２の（Ａ）、図４の（Ａ）及び図５に対応する。図８に示すように、第２の金属層１３ａの領域がキャビティ１ａの中央に延在し、図９、図１０に示すように、垂直型ＬＥＤ素子２はキャビティ１ａの中央の第２の金属層１３ａ上に搭載してある。電極層２ａはＡｕＳｎ共晶接合層３を介して第２の金属層１３ａに電気的に接続され、他方、電極パッド２ｂはボンディングワイヤ４’によって第１の金属層１１に電気的に接続される。

図８、図９、図１０の表面実装型半導体装置の製造方法は図７のフローチャートに示す製造方法とほぼ同一である。すなわち、ＡｕＳｎ共晶接合層形成工程７０５にて、ＡｕＳｎ共晶接合層３をキャビティ１ａ内の第２の金属層１３ａ上に形成し、ワイヤボンディング工程７０７にて、垂直型ＬＥＤ素子２の電極パッド２ｂと第１の金属層１１との間をボンディングワイヤ４’によって接続する点が異なる。

図８、図９、図１０の第１の実施の形態の変更例によれば、垂直型ＬＥＤ素子２はキャビティ１ａ内の第２の金属層１３ａ上に搭載される。

図１１、図１２、図１３は図２の表面実装型半導体装置の第２の実施の形態を示し、図１１は基板のＬＥＤ素子搭載前の加工状態の上面図、図１２は完成状態の上面図、図１３は図１２のＸＩＩＩ−ＸＩＩＩ線拡大断面図であって、それぞれ、図２の（Ａ）、図４の（Ａ）及び図５に対応する。図１１に示すように、絶縁層１２ａの領域がキャビティ１ａの中央に露出している。従って、図１２、図１３に示すように、水平型ＬＥＤ素子２’は、非導電性支持基板２１’、ｎ型半導体層２２、発光層２３、ｐ型半導体層２４、及び電極パッド２ｂ、２ｂ’よりなる。電極パッド２ｂはｐ型半導体層２４上に形成され、電極パッド２ｂ’はｐ型半導体層２４及び発光層２３の一部が除去されて露出されたｎ型半導体層２２上に形成されている。従って、１対の電極パッド２ｂ、２ｂ’はいずれも上面に露出して略水平に位置する。水平型ＬＥＤ素子２’はキャビティ１ａの中央の露出した絶縁層１２ａ上に搭載してある。電極パッド２ｂはボンディングワイヤ４によって第２の金属層１３ａに電気的に接続され、他方、電極パッド２ｂ’はボンディングワイヤ４’によって露出した第１の金属層１１に電気的に接続される。水平型ＬＥＤ素子２’の下面の支持基板２１’は導電性を有していないので、支持基板２１’は図５のＡｕＳｎ共晶接合層３の代りに、Ａｇペースト層３’を介して絶縁層１２ａに接続することができる。ＡｕＳｎ共晶接合層３を介して第１の金属層１１上に接続することもでき、このとき、ＬＥＤ素子２上に絶縁層１２ａはなく、放熱性能を向上できる。

図１１、図１２、図１３の表面実装型半導体装置の製造方法は図１４のフローチャートに示すごとくである。すなわち、図７のＡｕＳｎ共晶接合層形成工程７０５の代りに、Ａｇペースト層形成工程１４０５にて、水平型ＬＥＤ素子２’の支持基板２１’と絶縁層１２ａとの一方にＡｇペースト層３’を形成する。また、図７のＬＥＤ素子搭載工程７０６の代りに、ＬＥＤ素子搭載工程１４０６にて水平型ＬＥＤ素子２’を絶縁層１２ａ上に搭載し、さらに、図７のワイヤボンディング工程７０７の代りに、ワイヤボンディング工程１４０７にて、水平型ＬＥＤ素子２’の電極パッド２ｂと第２の金属層１３ａとの間をボンディングワイヤ４によって接続し、これにより、水平型ＬＥＤ素子２’の電極パッド２ｂと第２の金属層１３ａとは電気的に接続され、また、水平型ＬＥＤ素子２’の電極パッド２ｂ’と第１の金属層１１との間をボンディングワイヤ４’によって接続し、これにより、水平型ＬＥＤ素子２’の電極２ｂ’と第１の金属層１１とは電気的に接続される。尚、キャビティ／溝形成工程７０２は、絶縁層除去工程７０４の後に行ってもよい。

図１１、図１２、図１３、図１４の第２の実施の形態によれば、水平型ＬＥＤ素子２’はキャビティ１ａの露出した絶縁層１２ａ上に搭載される。

このように、垂直型ＬＥＤ素子２は基板１の第１の金属層１１、第２の金属層１３ａのいずれかに搭載され、他方、水平型ＬＥＤ素子２’は絶縁層１２ａに搭載される。

図１５、図１６、図１７は本発明に係る表面実装型半導体装置の第３の実施の形態を示し、図１５は基板の上面図、図１６は完成状態の上面図、図１７はＸＶＩＩ−ＸＶＩＩ線拡大断面図であって、それぞれ、図２の（Ａ）、図４の（Ａ）及び図５に対応する。

図１５に示すように、第２の金属層１３ａ及び露出した第１の金属層１１の両方がキャビティ１ａの中央に延在しているが、離隔しており電気的には絶縁されている。

図１６、図１７に示すように、フリップチップ型ＬＥＤ素子２”は、透光性支持基板２１”、ｎ型半導体層２２、発光層２３、ｐ型半導体層２４よりなる。この場合、ｐ型半導体層２４及び発光層２３の一部が除去されてｎ型半導体層２２の一部が露出している。この露出したｎ型半導体層２２とキャビティ１ａの中央の第２の金属層１３ａとの間に金属バンプ６ａが設けられ、ｐ型半導体層２４とキャビティ１ａの中央の露出した第１の金属層１１との間に金属バンプ６ｂが設けられている。従って、ｎ型半導体層２２は放熱性能が優れた金属バンプ６ａによって第２の金属層１３ａに電気的に接続され、また、ｐ型半導体層２４も放熱性能が優れた金属バンプ６ｂによって第１の金属層１１に電気的に接続される。金属バンプ６ａは、Ａｕバンプ、ＡｕＳｎ共晶バンプ等から構成できる。

図１５、図１６、図１７の表面実装型半導体装置の製造方法は図１８のフローチャートに示すごとくである。すなわち、図７のＡｕＳｎ共晶接合層形成工程７０５の代りに、金属バンプ形成工程１８０５にて、金属バンプ６ａ、６ｂをｎ型半導体層２２及びｐ型半導体層２４側または第２の金属層１３ａ及び第１の金属層１１側に形成する。また、図７のワイヤボンディング工程７０７は存在しない。

図１５、図１６、図１７、図１８によれば、フリップチップ型ＬＥＤ素子２”は第２の金属層１３ａ及び露出した第１の金属層１１上に跨って搭載される。

尚、上述の実施の形態における絶縁層１２、１２ａは高い絶縁耐圧を有する他の絶縁層にすることもできる。

また、本発明は上述の実施の形態の自明の範囲のいかなる変更にも適用できる。

本発明はＬＥＤ素子以外の半導体発光素子たとえばレーザダイオード（ＬＤ）素子にも利用できる。また、半導体発光素子以外の半導体受光素子にも利用できる。この場合、キャビティ、波長変換層等は不要となる。さらに、発光／受光素子でない半導体素子にも利用できる。

１：基板
１１：第１の金属層
１２、１２ａ：絶縁層
１３、１３ａ：第２の金属層
１ａ：キャビティ
１ｂ−１、１ｂ−２、１ｂ−３、１ｂ−４：溝
２：垂直型ＬＥＤ素子
２’：水平型ＬＥＤ素子
２”：フリップチップ型ＬＥＤ素子
２１：導電性支持基板
２１’：非導電性支持基板
２１”：透光性支持基板
２２：ｎ型半導体層
２３：発光層
２４：ｐ型半導体層
２ａ：電極層
２ｂ、２ｂ’：電極パッド
３：ＡｕＳｎ共晶接合層
３’：Ａｇペースト層
３ａ：Ｃｕ／Ｎｉ／Ａｕめっき層
４、４’：ボンディングワイヤ
５：ツェナダイオード素子
６ａ、６ｂ：金属バンプ
７：ボンディングワイヤ
８：第１の端子部
９：第２の端子部
１０−１：波長変換層
１０−２：透明樹脂プレート
１０−３：白色樹脂層

Claims (7)

1. 第１の金属層、前記第１の金属層上に部分的に形成された絶縁層、及び前記絶縁層上に部分的に形成された第２の金属層を有する基板と、
   前記基板上に搭載され、第１、第２の電極を有する半導体素子と
   を具備し、
   前記第１の電極は前記第１の金属層に電気的に接続され、
   前記第２の電極は前記第２の金属層に電気的に接続され、
   前記基板の前記第２の金属層を含む領域は前記第２の金属層が実装面側に配置されるように曲げ加工されて第１の端子部を形成する表面実装型半導体装置。
2. 前記基板の上側に露出された前記第１の金属層を含む領域は下側に折り曲げられて第２の端子部を形成する請求項１に記載の表面実装型半導体装置。
3. 前記絶縁層はポリイミドよりなり、
   前記第１の金属層は銅あるいはアルミニウム、またはこれらの合金よりなり、
   前記第２の金属層は銅または銅合金よりなる請求項１または請求項２に記載の表面実装型半導体装置。
4. 前記第１の電極と前記第１の金属層との間の電気的接続は共晶接合層を介して行われ、
   前記半導体素子は前記第１の金属層上に搭載された請求項１から請求項３のいずれかに記載の表面実装型半導体装置。
5. 第１の金属層、前記第１の金属層上に形成された絶縁層、及び前記絶縁層上に形成された第２の金属層を有する基板を準備する基板準備工程と、
   前記第２の金属層を部分的に除去する金属層除去工程と、
   前記金属層除去工程後に、前記絶縁層の露出した領域を部分的に除去する絶縁層除去工程と、
   前記絶縁層除去工程後に、前記基板上に半導体素子を搭載する半導体素子搭載工程と、
   前記半導体素子の第１の電極を前記第１の金属層の露出した領域に電気的に接続させる第１の電気的接続工程と、
   前記半導体素子の第２の電極を前記第２の金属層の露出した領域に電気的に接続させる第２の電気的接続工程と、
   前記第１、第２の電気的接続工程後に、前記基板の前記第２の金属層を含む領域を下方側に折り曲げさらに内側に折り返して第１の端子部を形成する基板折曲工程と
   を具備する表面実装型半導体装置の製造方法。
6. 前記基板折曲工程は、さらに、前記基板の上側に露出した前記第１の金属層を含む領域を下側に折り曲げて第２の端子部を形成する請求項５に記載の表面実装型半導体装置の製造方法。
7. さらに、前記半導体素子の第１の電極及び前記第１の金属層の少なくとも一方に共晶接合層を形成する共晶接合層形成工程を具備し、
   前記半導体素子搭載工程は前記半導体素子を前記第１の金属層上に搭載し、
   前記第１の電気的接続工程は前記半導体素子の第１の電極と前記第１の金属層とを前記共晶接合層を介して接続する請求項５に記載の表面実装型半導体装置の製造方法。
   

Images